DE2309080A1 - Binaerzaehler - Google Patents
BinaerzaehlerInfo
- Publication number
- DE2309080A1 DE2309080A1 DE19732309080 DE2309080A DE2309080A1 DE 2309080 A1 DE2309080 A1 DE 2309080A1 DE 19732309080 DE19732309080 DE 19732309080 DE 2309080 A DE2309080 A DE 2309080A DE 2309080 A1 DE2309080 A1 DE 2309080A1
- Authority
- DE
- Germany
- Prior art keywords
- clock pulse
- inverter
- input terminal
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/001—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using elements not covered by groups H03K23/002 and H03K23/74 - H03K23/84
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
- H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Shift Register Type Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Dr. F. Zum3tein sen. · Dr. E. Assmann
Dr. R. Koenlgsberger - Dlpl.-Phys. R. Holzbauer - Dr. F. Zumsteln Jun.
TELEX 629070
BANKKONTO:
BANKHAUS H. AUFHAUSER
3/Li 47P645-3
β MÜNCHEN 2.
TOKYO SHIBAURA ELECTRIC CO.,ITD. Kawasaki-shi
Japan
Binärzähler.
Die Erfindung betrifft einen aus Isolierschicht-Feldeffekt-Transistoren
bestehenden Zähler, der insbesondere mit komplementären Isolierschicht-Feldeffekt-Transistoren ausgerüstet
i&t und leicht integriert hergestellt wird.
In der letzten Zeit ist eine umfangreiche integrierte Schaltung
mit einigen tausend aktiven Elementen in einem kleinen Halbleiterstück oder einer kleinen'Halbleiterplatte entwickelt
und in verschiedenen Bereichen der Industrie verwandt worden. Wenn in diesem Fall die in einem einzigen Halbleiterstück gebildeten
Schaltungen einen großen Raum einnehmen, muß ein entsprechend größeres Halbleiterstück verwandt werden, was die
Produktivität verringert und die Herstellungskosten solcher integrierter Schaltungen erhöht.
Umfangreiche integrierte Schaltungen werden in großem Maße insbesondere
im Bereich der elektronischen Rechner verwandt. Die
309836/1115
Folge ist, daß auch die bei elektronischen Rechnern oft ver
wandten Zähler in großem Umfang integriert sind. Die in einem Zähler verwandten Elemente sind vorzugsweise Isolierschicht-
Feld effekt-Transistoren ("IGFET")» die leicht zu integrieren
sind. Die in den verschiedenen Bereichen verwandten Zähler schließen einen Binärzähler ein. Der herkömmliche Binärzähler
besteht aus einer bekannten Flip-Flop-Schaltung, die jedoch wegen der großen Anzahl der enthaltenen Elemente für eine Integration
ungeeignet ist. Ein bekannter Binärzähler, der eine kleine Anzahl von Elementen aufweist, besteht aus Invertern
aus komplementären Feldeffekt-Transistoren. Solche Zähler oder Schieberegister enthalten beispielsweise drei Inverter in Kaskadenschaltung
und weitere Feldeffekt-Transistoren, die als ein erstes und ein zweites Leitungsgatter wirken, die jeweils
so ausgelegt sind, daß sie die Ausgangsklemme des ersten Inverters mit der Eingangsklemme des zweiten Inverters und die
Ausgangsklemme des dritten Inverters mit der Eingangsklemme des
ersten Inverters mit Hilfe eines Leitungsweges verbinden, der zwischen Source und Drain der Transistoren gebildet wird. Jeder
der oben genannten drei in Kaskade geschalteten Inverter aus komplementären Feldeffekt-Transistoren weist zwei Feldeffekt-
Transistoren mit entgegengesetzten Leitvermögen auf, deren Leitungswege in Serie zwischen eine Energiequelle geschaltet
sind. Die Gate-Elektroden der zwei Feldeffekt-Transistoren werden als Eingangsklemme und die Drain-Elektroden als Ausgangsklemme
verwandt. Die oben genannten Feldeffekt-Transistoren, die jeweils als ein erstes und ein zweites Leitungsgatter wirken,
werden wechselweise durch zu den Transistoren gelieferte Taktimpulse angesteuert.
Ein Binärzäaler oder ein Schieberegister des oben genannten Typs
enthält eine kleine Anzahl von Elementen und ist leicht zu integrieren.
Jedoch ergeben sich bei diesem Zähler insofern Probleme, als die als Eingangs- und Ausgangsklemmen der Feldeffekt-
Transistoren, die die Inverter bilden, verwandten Elektroden nicht vom gleichen Typ wie diejenigen sind, die als Ein^an^s-
309036/1115
und Ausgangsklemmen der als leitungsgatter wirkenden Feldeffekt-Transistoren
verwandt werden. Die Gate-Elektroden der die Inverter
bildenden Feldeffekt-Transistoren werden nämlich als Eingangsklemmen und die Drain-Elektroden der Transistoren als
Ausgangsklemmen verwandt, während die Source-Elektroden der
als leitungsgatter wirkenden Feldeffekt-Transistoren als Eingangsklemmen
und die Drain-Elektroden dieser Transistoren als Ausgangsklemmen verwandt werden. Wenn daher der Binärzähler
oder das Schieberegister mehrstufig gemacht werden soll, bereitet der erforderliche Musterentwurf beträchtliche Schwierigkeiten
und erfordert einen großen Zeitaufwand.
Ziel der Erfindung ist daher ein Zähler, der nur aus Inverterschaltungen
besteht und dessen Musterentwurf, wenn er mehrstufig gemacht werden soll, leicht ist.
Der erfindungsgemäße, dynamische Binärzähler enthält drei Inverter
aus komplementären Feldeffekt-Transistoren, von denen wenigstens zwei Taktimpulsinverter darstellen, die auf den
Empf von Taktimpulsen ansprechen. Der verbleibende Grundinverter
ist ein Inverter aus komplementären Feldeffekt-Transistoren und weist zwei Feldeffekt-Transistoren mit entgegengesetztem
Leitvermögen oder P- und N-Kanal~Typen auf, deren zwischen Source
und Drain gebildete Leitungswege in Serie zwischen einer Energiequelle geschaltet sind. Die Gate-Elektroden der P- und N-Kanal-Transistoren
werden als gemeinsame Eingangsklemme des Inverters und die Drain-Elektroden als gemeinsame Ausgangskiemme des Inverters
verwandt. Wenn der Eingangsklemme des Grundinverters
ein Signal geliefert wird, dessen Spannungswert einer der binären Ziffern "1" oder 11O" entspricht, dann wird einer der
zwei Feldeffekt-Transistoren leitend gemacht, um ein Ausgangssignal
zu erzeugen, das einen Spannungswert hat, der der binären Ziffer "0" oder "1" entspricht.
Jeder Taktimpulsinverter weist ein Paar Feldeffekt-Transistoren
oder Scha It eiern en te auf, die die Leitungswege der zwei
309836/1115
Feldeffekt-Transistoren, die einen Grundinverter bilden, mit den entsprechenden Energieversorgungsklemmen verbinden, wobei
ein Transistor des PeIdeffekt-Transistorpaares vom gleichen
Leitungstyp, wie einer der zwei PeIdeffekt-Transistoren des
Grundinverters und der andere des Feldeffekt-Transistorpaares
vom gleichen Leitungstyp wie der andere der Transistoren
des Grund inverters ist. Die Gate-Elektroden des Schalttransistorpaares
werden mit Taktsignalen versorgt, die komplementär zueinander sind, um die Leitungswege der Schalt transistoren
gleichzeitig leitend oder nicht leitend zu machen. V/enn die Schalttransistoren leitend gemacht werden, wirkt der Taktimpulsinverter
ebenso wie ein Grundinverter. Die Schalttransistoren werden so mit Taktimpulsen versorgt, daß die zwei Taktimpulsinverter
veranlaßt werden, wechselweise als ein Inverter zu wirken. Das Ergebnis ist, daß von der Ausgangsseite jedes Inverters
ein Ausgangssignal mit einer Frequenz erzeugt wird,
die halb so groß wie die eines simultan den zwei komplementären Taktimpulskonvertern gelieferten Takt impulses ist, um die
Leitungswege der Schalttransistoren gleichzeitig leitend oder nicht leitend zu machen. Wenn die Schalttransistoren leitend
gemacht werden, wirkt der Taktimpulskonverter wie ein Grundinverter.
Diese Schalttransistoren werden mit Taktimpulsen versorgt,
um die zwei Taktimpulsinverter zu veranlassen, wechselweise
als ein Inverter zu wirken. Das Ergebnis ist, daß ein Ausgang von der Ausgangsseite jede's Inverters mit einer Frequenz
erzeugt wird, die halb so groß wie die eines Taktsignales ist, das simultan den zwei Taktimpuls inverterη geliefert wird.
Die Taktimpulsinverter können so modifiziert werden, daß die zum Schalten verwandten Transistoren Gate-Elektroden aufweisen,
die mit einem Eingangssignal versorgt werden, und daß die Transistoren, die als Inverter wirken, Gate-Elektroden aufweisen,
die mit Taktimpulsen versorgt werden. Obwohl sein Musterentwurf schwieriger als bei dem zuerst genannten Taktimpulsinverter
ist, macht es dieser modifizierte Taktimpulskonverter
möglich, daß im Gate-Kondensator oder Eingangs-Kondensator des
309836/ ins
■benachbarten Inverters oder Takt impuls inverters gespeicherte
Daten über einen längeren Zeitabschnitt abgedämpft werden.
Der Inverter oder der Takt impulsinverter arbeitet im allgemeinen
mit einer Gleichspannung fester Höhe. Diese Spannung kann jedoch durch Taktimpulssignale ersetzt werden. In diesem
Pail werden die Taktimpulssignale als Energieversorgung verwandt,
was den Musterentwurf erheblich erleichtert.
Gemäß einer anderen Ausführungsform der Erfindung ist eine
den Betrieb stabilisierende Schaltung oder eine Rückkopplungsschaltung an der Ausgangsseite jedes in einem dynamischen Binärzähler
enthaltenen Taktimpulsinverters vorgesehen, um die
Dämpfung der gespeicherten Daten an der Ausgangsseite zu kompensieren und um dadurch einen statischen Binärzähler zu bilden.
Gemäß einer weiteren Ausführungsform der Erfindung wird eine
Anzahl der oben genannten dynamischen oder statischen Binärzähler in Kaskade geschaltet, um ein mehrstufiges Zählersystem zu
bilden. Wenn in einem solchen mehrstufigen Zählersystem die
Taktimpulsinverter in der zweiten Stufe mit Ausgangstakt impulsen
von der ersten Stufe versorgt werden, die komplementär zueinander sind, werden wechselweise komplementäre Signale zum
Steuern der dritten Stufe von der zweiten Stufe erzeugt. Wenn eine Anzahl η von Binärzählern in Kaskade geschaltet ist, gibt
die n-te Stufe ein Ausgangssignal ab, das eine Frequenz aufweist, die gleich dem 1/2n-fachen der Frequenz der Taktimpulssignale
ist, die der ersten Stufe geliefert werden.
Im folgenden werden beispielsweise, bevorzugte Ausführungsformen
der Erfindung anhand der zugehörigen Zeichnung näher erläutert.
Fig. 1 zeigt das Schaltbild einer Ausführungsform eines
erfindungsgemäßen dynamischen Binärzählers.
309836/1115
Pig. 1B zeigt den logischen Plan des in Fig. 1A dargestellten
Zählers.
Pig. 1C zeigt in einer Tabelle die bei der Arbeit des in
Pig. 1A dargestellten Zählers durch eine positive Logik verwandten
Spannungen.
Pig. 2 zeigt die Wellenform von Signalen, die die Arbeit des in Pig. 1 dargestellten Zählers erläutern.
Fig. 3 ist eine Modifikation eines Takt impuls inverters, der
bei dem in Pig. 1A dargestellten Zähler verwandt wird.
Pig. 4A zeigt das Schaltbild eines statischen Binärzählers, der von dem in Pig. 1A dargestellten dynamischen Binärzähler abgeleitet
ist.
Pig. 4B zeigt den logischen Plan des in Fig.4A dargestellten Zählers.
Fig. 4C zeigt den logischen Plan einer Hod,ifikation eines
statischen Binärzählers.
Pig. 5A zeigt einen statischen Binärzähler mit einer direkten Vorstellklemme, der eine Modifikation des in Pig. 4A dargestellten
statischen Binärzählers ist.
Pig. 5B zeigt den logischen Plan des in Fig. 5A dargestellten
statischen Binärzählers.
Fig. 6a und 7A sind Schaltbilder von statischen Binärzählern
mit einer direkten Rückstellklemme.
Fig. 6B und 7B sind die logischen Pläne der in den Fig. 6A
und 7A dargestellten statischen Binärzähler.
Fig. 8A zeigt ein Schaltbild eines statischen Binärzählers
mit einer direkten Vorstellklemme.
Fig. 8B ist ein schematisches Schaltbild des in Fig. 8A dargestellten
statischen Binärzählers.
Pig· 9A zeigt ein mehrstufiges Zählersystem, das dadurch erhalten wird, daß eine Anzahl von erfindungsgemäßen Binärzählern
in Kaskade geschaltet wird.
Pig. 9B zeigt ein mehrstufiges statisches Zählersystem, das
dadurch erhalten wird, daß eine Anzahl der in Fig. 4A dargestellten·
statischen Binärzähler in Kaskade geschaltet wird.
309836/1115
Pig. 1Α zeigt das Schaltbild und Pig. 1B den logischen Plan
einer Ausführungsform eines erfindungsgemäßen dynamischen Binärzählers.
Wie es in Pig. 1B dargestellt ist, sind ein erster, ein zweiter und ein dritter Inverter 1,2 und 3 in Kaskade geschaltet.
Die Ausgangsklemme des dritten Inverters ist mit der Eingangsklemme des ersten Inverters verbunden. Der erste und
der zweite Inverter 1 und 2 sind Taktimpulsinverter, die im
Wechsel auf den Empfang von zueinander komplementären Taktimpulssignalen
Q1 und Q1 arbeiten. Wie es in Pig. 1A dargestellt ist, weist jeder der drei Inverter 1 bis 3 komplementäre Feldeffekt-Transistoren
auf. Der dritte Inverter 3 hat einen P-Kanal-IGFET
31 und einen N-Kanal-IGFET 32. Die Drain-Elektroden
dieser IGPETs 31 und 32 sind zur Verwendung als Ausgangsklemmen miteinander verbunden, und die Gate-Elektroden sind miteinander
verbunden, um als Eingangsklemme zu wirken. Die Sounj.e-Elektrode
des IGPET 31 ist mit einem Punkt verbunden, an dem eine Spannung VDD anliegt, und die Souree-Elektrode des IGPET
32 ist mit einem Punkt verbunden, an dem eine Spannung V™ anliegt,
wodurch eine Serienschaltung der Leitungswege, die zwischen Source und Drain der beiden IGPETs gebildet sind,
zwischen eine Energiequelle hervorgerufen wird.
Der erste Inverter 1 enthält IGPETs 11 und 12, die in derselben Beziehung zueinander stehen, wie die IGPETs 31 und 32 des dritten
Inverters, einen IGPET 13, der dasselbe Leitvermögen wie der IGFET 11 aufweist, und die Souree-Elektrode des IGPET 11
mit dem V-jyp-Energieversorgungspunkt über den Leitungsweg des
IGPET 13 verbindet, und einen IGPET 14, der dasselbe Leitvermögen v;ie der IGPET 12 aufweist und die Souree-Elektrode des
IGPET 12 mit dem Vss~Energieversorgungspunkt über den Leitungsweg des IGPET 14 verbindet. Der zweite Inverter enthält IGPETs
21,22,23 und 24, deren Leitungswege in Reihe in derselben Beziehung zueinander zwischen eine Energiequelle geschaltet sind,
wie sie die Leitungswege der IGFETs 11,12,13 und 14 des'ersten
Inverters 1 zueinander aufweisen. Die IGPETs 13,14,23 und 24
werden zum Schalten verwandt. Die Ga te-Elektroden der IGi1ETs 13
und 14 werden mit zueinander komplementären TaktimpulsSignalen
Q1 und Q1 versorgt, um die IGFETs 13 und 14 gleichzeitig leitend oder nicht leitend zu machen. Wenn die Leitungswege der
IGPETs 13 und 14 leitend gemacht werden, arbeiten die zugehörigen IGPETs 11 und 12 offensichtlich als Inverter, wie es die
IGPETs 31 und 32 des ersten Inverters tun. Die Gate-Elektroden der IGPETs 23 und 24 des zweiten Inverters 2 werden mit zueinander
komplementären TaktimpulsSignalen Q1 und §1 jeweils
versorgt, wodurch eine wechselweise Betätigung des ersten und des zweiten Taktimpulsinverters 1 und 2 ermöglicht wird.
Kondensatoren Ca und Cb, die in Pig. 1A in unterbrochenen Linien dargestellt sind, repräsentieren jeweils Eingangskondensatoren
des zweiten und dritten Inverters 2 und 3, die dazu dienen, die Ausgangssignale vom ersten und zweiten Inverter 1 und 2 zu
speichern.
In Fig. 1A sind die Substrate der jeweiligen IGPETs durch Pfeile bezeichnet. Die P-Kanal-IGFETs sind durch nach außen gerichtete
Pfeile gekennzeichnet, während die N-Kanal-IGFETs mit nach
innen gerichteten Pfeilen dargestellt sind. Die Substrate der P-Kanal-IGPETs sind mit dem V-p-p-Energieversorgungspunkt und die
der N-Kanal IGPETs mit dem VOq-Energieversorgungspunkt verbunden.
Im folgenden wird anhand von Pig. 2 die Arbeitsweis e des in
Pig. 1 dargestellten Binärzählers beschrieben, wobei dio positive
Logik verwandt wird, bei der eine Spannung von +E V ( mit der logischen Ziffer "1" und eine Spannung von O V (VOQ)
üb
durch die logische Ziffer "O" bezeichnet wird.
I. Arbeitsweise im Zeitabschnitt ti und t2.
Während des Zeitabschnitts ti ergibt sich Q1 = "O" und
Q1 = "1". Daher werden die IGPETs 13 und 14 des ersten Taktini-
309836/1 115
pulsinverters 1 simultan betätigt, wohingegen die IGPETs
23 und 24 des zweiten Taktimpulsinverters 2 gleichzeitig
nicht leitend gemacht werden. Die Folge ist, daß nur der erste Taktimpulsinverter f arbeitet. Angenommen, daß das Ausgangssignal
Q2 vom dritten Inverter 3 die logische Ziffer "1" darstellt, wird der IGPET 12 betätigt, um den ersten Taktimpulsinverter
1 zur Erzeugung eines Ausgangssignals a zu veranlassen, dessen Bedeutung die logische Ziffer "O" ist.
Während des Zeitabschnittes t2 wird Q1 = "1" und Q1 = "O" gehalten. Dementsprechend werden die IGPETs 13 und 14 des ersten
Taktimpulsinverters 1 simultan nicht leitend gemacht, wohingegen
die IGPETs 23 und 24 des zweiten Taktimpulsinverters 2 gemeinsam betätigt werden. Die Polge ist, daß nur der zweite
Taktimpulsinverter 2 arbeitet. Während dieses Zeitabschnittes wird ein Ausgangesignal a vom ersten Taktimpulsinverter 1
(das nun die Bedeutung der logischen Ziffer "0" hat) durch den Kondensator Ca gespeichert, der in Pig. 1A in unterbrochenen
Linien dargestellt ist. Da ein Eingangssignal zum zweiten Taktimpulsinverter 2 die logische Ziffer "0" darstellt, wird der
IGPET 21 leitend gemacht, um ein Ausgangssignal b zu erzeugen, dessen Bedeutung die logische Ziffer "1" ist. Das Ausgangssignal
b mit dem Wert "1" betätigt den IGFET 32 des dritten
Inverters 3, der seinerseits ein Ausgangssignal Q2 mit dem
Wert "O" abgibt. Das Ausgangssignal Q2 wirkt nicht auf den
ersten Taktimpulsinverter 1 ein, der zu diesem Zeitpunkt keinerlei Ausgangssignale erzeugt.
II. Arbeitsweise während der Zeitabschnitte t3 und t4
Während des Zeitabschnittes t3 ist Q1 = "0" und Q1 = 1M". Da-.
her arbeitet der erste Taktimpulsinverter 1, wohingegen der zweite Taktimpulsinverter 2 nicht betätigt ist. Während dieser
Zeit wird ein Ausgangssignal b ("1") vom zweiten Inverter 2
durch den Eingangskondensator Gb des dritten Inverters 3 gespeichert, der in unterbrochenen Linien in Pig. 1A dargestellt
309836/1 1 15
ist. Ein Ausgangssignal Q2 ("0") vom dritten Inverter betätigt den IGPET 11 des ersten Taktimpulsinverters, um ein Ausgangssignal
a ("1") zu erzeugen.
Während des Zeitabschnitts t4 wird der erste Takt impulsinverter
1 nicht leitend gemacht, um sein Ausgangssignal a("1") durch den
Kondensator Ca gespeichert zu haben. Der nun arbeitende zweite Inverter 2 gibt ein Ausgangssignal b ("0") ab.
Die oben beschriebene Arbeitsweise wird in der Folge während der Zeitabschnitte t5, t6, t7 wiederholt, und jeder Inverter
erzeugt ein Ausgangssignal, das eine Frequenz hat, die
gleich der Hälfte derjenigen der komplementären Taktimpulssignal
Q1 und Q1 ist.
Der dritte Inverter 3 in Fig. 1A kann aus einem Takt impuls inverter
bestehen, der gemeinsam mit dem zweiten Taktimpulsinverter
2 betätigt werden kann. Weiterhin kann der dritte Inverter 3 zwischen den ersten und den zweiten Taktimpulsinverter 1 und 2
geschaltet sein.
Wenn für den Betrieb der jeweiligen Inverter eine Spannung der positiven Logik verwandt wird, können die Spannungen V^ und
Vgg, wie in Fig.1C gezeigt, Wertekombinationen aufweisen, wie
0 V,-E V und +E V,-E V zusätzlich ζιί der bereits genannten Kombination
von +E V, 0 V. Andererseits können die Spannung V-^ und
Vss auch durch Taktimpulssignale Q1 und Q1 jeweils ersetzt werden.
In diesem Falle werden die Spannunge V-^ und VgS des ersten
Taktimpulsinverters durch die Takt impulssignale Q1 und Q1 jeweils
ersetzt, während die Spannungen V^ und V32 des zweiten Taktimpulsinverters
2 durch Taktimpulssignale Q1 und Q1 jeweils
ersetzt werden. Die Betriebsspannungen des dritten Inverters 3 werden ebenso wie die des zweiten Inverters 2 durch Taktimpulssignale
ersetzt.
309836/1115
Die Anordnung eines Takt impulsinverters, beispielsweise des
ersten Takt impulsinverters 1, ist nicht auf die in Pig. 1A gezeigte
Anordnung beschränkt, sondern kann, wie in Fig. 3 dargestellt, verändert'werden. Was den ersten Taktimpulsinverter
1 in Fig. 1A anbetrifft, so werden die Gate-Elektroden der IGFETs 13 und 14 mit Eingangssignalen und die Gate-Elektroden
d«r IGFEIs 11 und 12 mit Taktimpulssignalen Q1 und Q1 jeweils
versorgt.
Fig. 4A zeigt einen statischen Binärzähler, der eine Modifikation des in Fig. 1A dargestellten dynamischen Binärzählers ist.
Bei diesem statischen Binärzähler ist ein dritter Inverter 3 zwischen einen ersten und einen zweiten Taktimpulsinverter 1
und 2 geschaltet. Ein Ausgang des dritten Inverters 3 wird an einen Punkt a1 rückgekoppelt, um die Dämpfung der am Punkt a1
befindlichen elektrischen Energie durch eine Stabilisations- oder Rückkopplungsschaltung zu kompensieren, die einen vierten
Taktimpulsinverter 4 enthält, der auf den Empfang von Taktimpulssignalen
Q1 und Q1 simultan nit dem zweiten Taktimpulsinverter
2 arbeitet. Mit der Ausgangsseite b' des zweiten Täktimpulsinverters
2 sind ein fünfter Inverter und ein sechster Taktimpulsinverter 6 verbunden, die simultan mit dem ersten Taktimpulsinverter
1 auf den Empfang von Taktimpulssignalen Q1 und
Q1 arbeiten, um einen Ausgang vom fünften Inverter 5 zum Punkt b! rückzukoppeln.
Im folgenden wird anhand der Fig. 4A und 4B die Arbeitsweise des statischen Binärzählers beschrieben. Während des Zeitabschnittes,
in dem die Takt impuls signale Q1 und Q1 die Werte "1"
und "O" jeweils repräsentieren, bleibt der erste Taktimpulsinverter
1 außer Betrieb und wird der vierte Taktimpulsinyerter 4 in Betrieb gesetzt. Angenommen, daß die am Punkt a' gespeicherte
Information die Bedeutung der logischen Ziffer "1" hat, wird der dritte Inverter 3 dann ein Ausgangssignal der Bedeutung
"O" erzeugen, und wird folglich der vierte Taktimpulsin-
309836/1115
verter 4 ein Ausgangssignal der Bedeutung "1" abgeben. Da das
Ausgangssignal der Bedeutung "1" vom vierten Takt impulsinverter
zusätzlich zu dem Punkt af geleitet wird, wird die dort
gespeicherte Information vor einer Dämpfung bewahrt.
Während des Zeitabschnittes, in dem die Taktimpulssignale Q1
und Q1 die Bedeutung "O" und "1" jeweils haben, bleibt der
zweite Taktimpulsinverter 2 außer Betrieb, während der sechste
Inverter 6 in Betrieb gesetzt wird. Angenommen, daß die am Punkt b1 gespeicherte Information die Bedeutung der logischen
Ziffer "1" hat, wird dann der fünfte Inverter 5 ein Ausgangssignal des Wertes "O" erzeugen und folglich der sechste Taktimpuls
inverter 6 ein Ausgangs signal des Wertes "1" abgeben. Da
das Ausgangssignal des Wertes "1" vom sechsten Inverter 6 dem Punkt b1 zusätzlich geliefert wird, wird die dort gespeicherte
Information vor einer Dämpfung bewahrt.
Der oben beschriebene statische Binärzähler kann auf die in Pig. 4C dargestellte Weise, ausgehend von dem in Fig. 1A dargestellten
dynamischen Binärzähler modifiziert werden. Bei dieser Modifikation ist eine Serienschaltung aus einem vierten Inverter
7 und einem achten Taktimpuls inverter 8, der zusammen mit dem zweiten Taktimpulsinverter 2 arbeiten, parallel zu einem Leitungsweg
zwischen dem ersten und dem zweiten Takt impuls inverter
1 und 2 geschaltet. Zwischen dem dritten Inverter 3 und dem zweiten Takt impuls inverter 2 ist ein sechster Takt impulsinverter
9 geschaltet, der simultan mit dem ersten Takt impulsinverter
1 arbeitet. Die Arbeitsweise dieses modifizierten statischen
Binärzählers ist leicht dem in Fig. 4A dargestellten statischen Binärzähler zu entnehmen..
Pig. 5A zeigt das Schaltbild eines statischen Binärzählers mit einer direkten Vorstellklemme, der eine Modifikation des in
Pig. 4A dargestellten statischen Binärzählers darstellt, bei der - wie in Fig. 5B gezeigt - der dritte und der fünfte Inver-
3 0 9 8 3 6/1115
ter aus jeweils einer ersten und einer zweiten NAND-Schaltung
40 und 50 bestehen. Die erste NAND-Schaltung 40 enthält einen
P-Kanal-IGPET 41 und einen N-Kanal-IGI1ET 42, deren Gate-Elektroden
mit der Ausgang sklename des ersten Takt impuls inverters
1 verbunden sind. Die Source des ersten IGPET 41 ist mit dem V-jypj-Energieversorgungspunkt oder einer +Ε-Klemme und die Source
des zweiten IGPET 42 mit dem Vgg-EnergieversorgungBpunkt oder
einer Erdungsklemme verbunden. Die erste NAND-Schaltung 40 enthält
weiterhin einen P-Kanal-IGPET 43 und einen N-Kanal-IGPET
44, deren Leitungswege in Serie mit dem Leitungsweg des oben genannten zweiten IGPET 42 zwischen eine" Energiequelle geschaltet
sind. Die Drain-Elektroden der IGPETs 43 und 44 werden als Ausgangsklemmen verwandt und sind ebenfalls mit der Drain-Elektrode
des oben genannten ersten IGPETs 41 verbunden. Die Gate-Elektroden der IGPETs 43 und 44 sind mit. der direkten Vorsteilklemme
verbunden.
Die zweite NAND-Schaltung 50 enthält IGPETs 51,52,53 und 54,
die in der gleichen Beziehung zueinander wie die IGPETs 41,42, 43 und 44 der ersten NAND-Schaltung 40 geschaltet sind.
Wenn die direkte Vorstellklemme mit einem Signal der Bedeutung "0" versorgt wird, werden die IGPETs 43 und 53 leitend gemacht,
wohingegen die IGFETs 44 und 54 nicht leitend bleiben. Das Ergebnis
ist, daß die erste und die zweite NAND-Schaltung 40 und 50 zur Erzeugung eines Ausgangssignals des Wertes "1" gezwungen
werden, wodurch verhindert wird, daß die betreffende Vorrichtung als Ganzes als ein Zähler arbeitet. Wenn umgekehrt die
direkte Vorstellklemme mit einem Signal des Wertes "1" versorgt
wird, i^ann bleiben die IGPETs 43 und 53 nicht leitend, wohingegen
die IGFETs 44 und 54 leitend gemacht werden. Dementsprechend
werden die erste und die zweite NAND-Schaltung 40 und 50 dazu gebracht, daß sie als Inverter durch die IGFETs 41 und 42
und die IGPETs 51 und 52 jeweils wirken, wodurch der betreffen-
309836/1 1 15
den Vorrichtung eine Punktion als Zähler ermöglicht wird.
Fig. 6A zeigt das Schaltbild eines statischen Binärzählers mit einer direkten Rückstellklemme, der eine Modifikation des in
Fig. 4A dargestellten statischen Binärzählers darstellt, bei der der dritte und der fünfte Inverter, wie in Fig. 6B dargestellt,
aus einer ersten und einer zweiten NOR-Schaltung 60 und 70 jeweils besteht. Die erste NOR-Schaltung 60 enthält einen
P-Kanal-IGFET 61 und einen N-Kanal-IGFET 62, deren Gate-Elektroden
mit der Ausgangsklemme des ersten Taktimpulsinverters 1
verbunden sind, und deren Leitungswege in Serie miteinander geschaltet sind. Die erste NOR-Schaltung 60 enthält weiterhin
einen P-Kanal-IGFET 63, der die Source-Elektrode des IGFET 61 mit der +E V-Klemme über den Leitungsweg des P-Kanal-IGFET 63
verbindet, und einen N-Kanal-IGFET 64, dessen. Leitungsweg
parallel zu dem Leitungsweg des IGFET 62 geschaltet ist. Die Source-Elektrode des IGFET 62 ist mit einer Erdungsklemme verbunden,
und die Drain-Elektroden der IGFETs 61 und 62 sind gemeinsam mit der Eingangsklemme des zweiten Takt impulsinverters
2 verbunden. Die Gate-Elektroden der IGFETs 63 und 64 sind mit
der direkten Rückstellklemme verbunden.
Die zweite NOR-Sohaltung 70 enthält IGFETs 71,72,73 und 74, die
in der gleichen gegenseitigen Beziehung wie die IGFETs 61,62,63 und 64 der ersten NOR-Schaltung 60 geschaltet sind.
Wenn die direkte Rückstellklemme mit einem Signal des Wertes
"1" versorgt wird, bleiben die IGFETs 63 und 73 nicht leitend, während die IGFETs 64 und 74 leitend gemacht werden. Dementsprechend
werden die erste und die zweite NOR-Schaltung 60 und 70 zur Erzeugung eines Ausgangssignals des Wertes "0" gezwungen,
wodurch vermieden wird, daß die betreffende Vorrichtung als ein Zähler arbeitet.
Wenn umgekehrt der direkten Rückstellklemme ein Signal des Wertes "0" geliefert wird,jWWgecg«^^GJETs 63 und 73 leitend gemacht,
wohingegen die IGPETs 64 und 74 nicht leitend bleiben. Das Ergebnis
ist, daß die erste und die zweite NOR-Schaltung 60 und
70 als Inverter durch die IGFETs 61 und 62 und die IGFETs 71
und 72 jeweils arbeiten, was der betreffenden Vorrichtung eine Funktion als Zähler ermöglicht.
Big. 7A zeigt das Schaltbild eines statischen Binärzählers mit direkter Rückstellklemme, der eine Modifikation des in Fig. 4A
dargestellten statischen Binärzählers ist, bei der der erste und der zweite Taktimpuls inverter 1 und 2 von Fig. 4A durch
eine erste und eine zweite Taktimpuls-NAND-Schaltung 80 und 90
jeweils - wie in Fig. 7B dargestellt - ersetzt wurden. Die erste Taktimpuls-NAND-Schaltung 80 enthält, wie in Fig. 7A dargestellt,
zusätzlich zu den IGFETs, die den ersten Täktimpulsinverter
1 von Fig. 4A bilden, einen P-Kanal-IGFET 81 und einen
N-Kanal-IGFET 82. Die zweite Taktimpuls-NAND-Schaltung 90 enthält
ähnlich einen P-Kanal-IGFET 91 und einen N-Kanal-IGFET
Dem statischen Binärzähler von Fig. 7A entsprechend werden dann, wenn die direkte Rückstellklemme mit einem Signal des Wertes "O"
versorgt wird, die erste und die zweite Taktimpuls-NAND-Schaltung 80 und 90 gezwungen, ein Ausgangssignal des Wertes "1" zu erzeugen,
und folglich werden der dritte und der fünfte Inverter
3 und 5 gewaltsam rückgestellt, um ein Ausgangssignal des Wertes
"0" zu erzeugen.
Fig. 8A zeigt das Schaltbild eines statischen Binärzählers mit direkter Vorstellklemme, der eine Modifikation des in Fig. 4A
dargestellten statischen Binärzählers ist, bei der - wie in Fig. 8B gezeigt - ein vierter und ein sechster Takt impuls inverter
4 und 6 aus einer ersten und einer zweiten Taktimpuls-NAHD-Schaltung
100 und 110 besteht. Die Arbeitsweise der in Fig. 8A dargestellten Ausführungsforra kann leicht von der der vorhergehenden
Ausführungsformen abgeleitet werden.
Eine Kaskadenschaltung einer Anzahl der oben erwähnten dynamisohon
odor statischen Binärzähler ermöglicht die Ausbildung
309836/ IUS
eines mehrstufigen dynamischen oder statischen Zählers. Wie
in Fig. 9A dargestellt, werden die komplementären Ausgangssignale Q2 und Q2 von der ersten Binärzählerstufe der zweiten
Binärzählerstufe geliefert und die komplementären Ausgangssignale
Q3 und Q3 von der zweiten Binärzählerstufe zur dritten
Binärstufe geleitet. Die oben genannte Folge der Ausgangssignalversorgung
wird auf die nachfolgenden Zähler angewandt, so daß von einem Binärzähler, der die n-te Stufe einnimmt, ein Ausgangssignal
Qn+-I oder Qn+-* abgegeben wird, dessen Frequenz
gleich dem 1/2 -fachen der Taktimpulssignale Q1 und Q1 ist,
die anfgangs dem ersten Binärzähler geliefert wurden. Fig. 9B
zeigt eine mehrstufige Anordnung der in Fig. 4A dargestellten statischen Binärzähler, wobei die erste Binärzählerstufe zueinander
komplementäre Ausgangssignale Q2 und ~Q2 auf den Empfang
von zueinander komplementären Taktimpulssignalen Q1 und Ci 1 erzeugt.
Die zueinander komplementären Ausgänge Q2 und Q2 werden den Taktimpulsinvertern geliefert, die sich in der zweiten
Binärzählerstufe befinden, die wiederum zueinander komplementäre
Ausgangssignale Q3 und Q3 erzeugt. Bei Ankunft dieser Ausgangssignale Q3 und "q3 gibt die dritte Binärzählerstufe zueinander
komplementäre Ausgangssignale Q4 und Q4 ab.
309836/ U 1 5
Claims (14)
1. Binärzähler mit Inverternaus komplementären Feldeffekt-Transistoren,
gekennzeichnet durch wenigstens einen ersten, einen zweiten und einen dritten Inverter, von denen jeder eine Eingangsklemme und eine Ausgangsklemme
aufweist, und von denen wenigstens zwei Taktimpuls invert er sind, die auf Taktimpulssignale ansprechen,
' eine Einrichtung, die Ausgangsklemme des ersten Inverters
mit der Eingangsklemme des zweiten Inverters, die Ausgangsklemme des zweiten Inverters mit der Eingangsklemme des
. dritten Inverters und die Ausgangsklemme des dritten Inverters mit der Eingangsklemme des ersten Inverters zu verbinden,
und eine Taktimpulssignaleinrichtung, um eine wechselweise Arbeit der Taktimpulsinverter zu bewirken,
wobei von der Ausgangsseite eines dieser Inverter ein Ausgangssignal abgegeben wird, dessen Frequenz gleich der
Hälfte der der Taktimpulssignale ist.
2. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß eine erste und eine zweite Energieversorgungsklemme vorgesehen
sind, zwischen denen eine Betriebsspannung anliegt, und jeder der Taktimpulsinverter einen ersten und einen
zweiten Feldeffekt-Transistor mit einem bestimmten Leitvermögen und einen dritten und einen vierten Feldeffekt-Transistor
mit dem entgegengesetzten Leitvermögen enthält, wobei jeder der vier Transistoren eine Gate-Elektrode und
eine erste und eine zweite Elektrode aufweist, die einen Leitungsweg zwischen sich begrenzenjUnd in Serie über seinen
Leitungsweg zwischen die erste und die zweite Energiever-
309836/1115
sorgungsklemme geschaltet ist, die Verbindung der Leitungswege des zweiten und dritten Transistors mit der Ausgangsklemme
des Taktimpuls inverters verbunden sind, die
Gate-Elektroderi des zweiten und dritten Transistors gemeinsam
mit der Eingangsklemme des Takt impuls inverters verbunden sind, und die Gate-Elektroden des ersten und vierten
Transistors mit der Taktimpulssignaleinrichtung verbunden sind, so daß sie mit zueinander komplementären
Taktimpulssignalen versorgt werden.
3. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß eine erste und eine zweite Energieversorgungsklemme vorgesehen
sind, zwischen denen eine Betriebsspannung anliegt und jeder der Takt impuls inverter einen ersten und einen
zweiten Feldeffekt-Transistor mit bestimmtem Leitvermögen und einen dritten und vierten Feldeffekt-Transistor mit
dem entgegengesetzten Leitvermögen enthält, wobei jeder der vier Transistoren eine Gate-Elektrode und eine erste
und eine zweite Elektrode aufweist, die einen Leitungsweg zwischen sich begrenzen und in Serie über seinen Leitungsweg zwischen die erste und die zweite Energieversorgungsklemme geschaltet ist, die Verbindung der Leitungswege
des zweiten und dritten Transistors mit der Ausgangsklemme des Taktimpuls inverters verbunden ist, jede der Gate-Elektroden
mit der Taktimpuls'signal ein richtung verbunden ist, so daß sie mit zueinander komplementären Taktimpulssignalen
versorgt wird}und die Gate-Elektroden des ersten und des vierten Feldeffekt-Transistors gemeinsam mit der
Eingangsklemme des Takt impuls inverters verbunden sind.
4. Binärzähler nach Anspruch 2, dadurch gekennzeichnet, daß
die an die erste und die zweite Energieversorgungsklemme angelegte Betriebsspannung einen festen Wert hat.
309836/1 1 15
5. Binärzähler nach Anspruch 2, dadurch gekennzeichnet, daß die an die erste und die zweite Energieversorgungsklemme
angelegte Betriebsspannung einen Wert hat, der sich im selben Verhältnis ändert, das die Taktimpulssignale zueinander
zeigen, die den Gate-Elektroden des ersten und vierten
Transistors geliefert werden.
6. Binärzähler nach Anspruch 3, dadurch gekennzeichnet, daß
die an die erste und an die zweite Energieversorgungsklemme angelegte Betriebsspannung einen festen Wert hat.
7. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß
die an die erste und an die zweite Energieversorgungsklemme angelegte Betriebsspannung einen Wert aufweist, der sich
im selben Verhältnis ändert, das die Taktimpulssignale
zueinander haben, die der dritten und der zweiten Gate-Elektrode geliefert werden.
8. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der dritte Inverter Takt impuls inverter sind,
und weiterhin ein vierter Takt impulsinverter, der so geschaltet
ist, daß ein Ausgang des zweiten Inverters an die Eingangsseite des zweiten Inverters rückgekoppelt ist und
der simultan mit dem dritten Taktimpulsinverter auf die
Taktimpulssignale anspricht, ein fünfter Inverter, der mit der Ausgangsseite des dritten Taktimpulsinverters verbunden
ist, und ein sechster Takt impulsinverter vorgesehen
sind, der so geschaltet ist, daß ein Ausgang des fünften Inverters an die Eingangsseite des fünften Inverters rückgekoppelt
ist und der simultan mit dem ersten Taktimpulsinverter auf die Takt impulssignale anspricht.
9. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß
der erste und der zweite Inverter Taktimpuls inverter sind,
und weiterhin ein vierter Inverter, der parallel mit der
309836/1116
Einrichtung zum Verbinden der Ausgangsklemme des ersten Taktimpulsinverters mit der Eingangsklemme des zweiten
Taktimpulsinverters geschaltet ist, ein fünfter Taktimpulsinverter,
der in Serie mit dem vierten Inverter geschaltet i3t und simultan mit dem zweiten Taktimpulsinverter
auf die Taktimpulssignale anspricht, und ein sechster Takt impuls inverter vorgesehen sind, der zwischen
die Ausgangsklemmen des dritten Inverters und des zweiten
Taktimpulsinverters geschaltet ist und simultan mit dem ersten Takt impulsinverter auf die Takt impulssignale anspricht.
10. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß
der erste und der dritte Inverter Takt impuls inverter sind, der zweite Inverter aus einer ersten NAlTD-S chal tu ng mit
einer ersten und einer zweiten Eingangsklemme und einer
einzigen Ausgangsklemme besteht, wobei die erste Eingangsklemme mit der Ausgangsklemme des ersten Taktimpulsinverters
und die einzige Ausgangsklemme mit der Eingangsklemme
des dritten Taktimpulsinverters verbunden ist, und weiterhin
ein vierter Taktimpulsinverter, der so geschaltet ist,
daß ein Ausgang der ersten NAND-Sehaltung an ihre Eingangsklemme rtickgekoppslt ist 3 und simultan mit dem dritten Taktimpulsinverter
auf die Takt impulse anspricht, eine zweite NAND-Schaltung, mit einer einzigen Ausgangsklemme und einer
ersten und einer zweiten Eingangsklemme, wobei die erste Eingangsklemme mit der Ausgangsklemme des dritten Taktimpulsinverters
verbunden ist, und ein fünfter Taktimpulsinverter vorgesehen sind, der so geschaltet ist, daß ein
Ausgang der zweiten NAND-Schaltung an die erste Eingang3-klemme
der zweiten'NAND-Schaltung rückgekoppelt ist, und
der simultan mit dem ersten Taktimpulsinverter auf die Taktimpulssignale anspricht, wobei die zweite Eingangskletnme
der ersten NAND-Schaltung und die der zweiten NAND-Schaltung miteinander verbunden sind, so daß sie mit einem
309836/1115
Steuersignal versorgt werden können.
11. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der dritte. Inverter Taktimpulsinverter sind,
der zweite Inverter aus einer ersten NOR-Schaltung mit einer ersten und einer zweiten Eingangsklemme und einer
einzigen Ausgangsklemme besteht, wobei die erste Eingangsklemme mit der Ausgangsklemme des ersten Takt impuls inverters
und die einzige Ausgangsklemme mit der Eingangsklemme
des dritten Takt impuls inverters verbunden ist, und weiterhin ein vierter Taktimpulsinverter, der so geschaltet ist,
daß sein Ausgang von der ersten NOR-Schaltung an die erste Eingangsklemme der ersten NOR-Schaltung rückgekoppelt
istjUnd der simultan mit dem dritten Taktimpulsinverter
auf die Taktimpulssignale anspricht, eine zweite NOR-Schaltung mit einer ersten und einer zweiten Eingangsklemme
und einer einzigen Ausgangsklemme, die mit der Ausgangsseite des dritten Takt impuls inverters verbunden ist, wobei
die erste Eingangsklemme mit der Ausgangsklemme des dritten Taktimpuls inverters verbunden ist, und ein fünfter
Taktimpulsinverter vorgesehen sind,der so geschaltet ist,
daß sein Ausgang von der zweiten NOR-Schaltung an die erste
Eingangsklemme der zweiten NOR-Schaltung rückgekoppelt ist^und der simultan mit dem ersten Taktimpulsinverter arbeitet,
wobei die zweite Eing.angjsklemme der ersten NOR-Schaltung
und die der zweiten NOR-Schaltung miteinander verbunden sind, so daß sie mit einem Steuersignal versorgt
werden können.
12. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der dritte Inverter Taktimpuls-NAND-Schal-,
tungen enthaltende Taktimpulsinverter sind, jede der
ersten und dritten Taktimpuls-NAND-Schaltungen eine erste
und eine zweite Eingangsklernme und eine einzige Ausgangs-
309836/1115
klemme aufweist, wobei die einzige Ausgangsklemme der ersten Taktimpuls-NAND-Schaltung mit der Eingangsklemme
des zweiten Inverters verbunden ist, dessen Ausgangsklemme mit der ersten Eingangsklemme der dritten Taktimpuls-NAND-Schaltung
verbunden istjund die Ausgangsklemme der dritten Taktimpuls-NAND-Schaltung mit der ersten
Eingangsklemme der ersten Taktimpuls-NAED-Schaltung verbunden
ist, und weiterhin ein vierter ,Taktimpulsinverter, der so geschaltet ist, daß ein Ausgang des !zweiten Inverters
an die Eingangsklemme des zweiten Inverters rückgekoppelt ist,, und der simultan mit den in der dritten Taktimpuls-NAND-Schaltung
enthaltenen Taktimpuls invertem auf
die Takt impulssignale anspricht, ein fünfter Inverter, der
mit der Ausgangsseite der dritten Taktimpuls-NAND-Schaltung
verbunden ist,und ein sechster Taktimpulsinverter
vorgesehen sind, der so geschaltet ist, daß sein Ausgang vom fünften Inverter an die Eingangsseite des fünften Inverters
rückgekoppelt ist_, und der simultan mit den in
der ersten Taktimpuls-NAND-Schaltung enthaltenen Taktimpulsinvertern
auf die Takt impulse anspricht, wobei die zweite Eingangsklemme der ersten Taktimpuls-NANO-Schaltung und
die der dritten Taktimpuls-NAND-Schaltung miteinander verbunden
sind, so daß sie mit einem Steuersignal versorgt werden können.
13. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß
der erste und der dritte Inverter Taktimpulsinverter sind,
und weiterhin eine erste Taktimpuls-NAND-Schaltung mit
einer ersten und einer zweiten Eingangsklemme und einer einzigen Aus gang skle mcne , wobei die einzige Aue gang ski emtne
mit der Eingangsklemme des zweiten Inverters und die erste Eingangsklemme mit der Ausgangsklemme des zweiten Inverters
verbunden ist, und ein Taktimpulsinverter simultan
mit dem dritten Taktimpulsinverter auf die Takt impulse
anspricht, ein fünfter Inverter mit einer Ausgangsklemne
309836/1115
und einer Eingangsklemme, die mit der Ausgangsklemme des dritten Takt impulsinverters verbunden ist, und eine
zweite HAKI)-Sehaltung vorgesehen sind, die eine erste und
eine zweite Eingangsklemme und eine einzige Ausgangskleoime
aufweist, wobei die einzige Ausgangsklemme mit
der Eingangsklemme des fünften Inverters und die erste Eingangsklemme mit der Ausgangsklemme des fünften Inverters
verbunden ist, und ein Taktimpulsinverter simultan
mit dem ersten Takt impulsinverter auf die Taktsignale
anspricht, und die zweite Eingangskletmne der ersten Taktimpuls-NAND-Schaltung
und die der zweiten Taktimpuls-NAND-Schaltung
miteinander verbunden sind, so daß sie mit einem Steuersignale vesorgt werden können.
14. Mehrstufiger Zähler, bei dem jede Stufe einen Binärzähler nach Anspruch 1,7,8,9,10,11 oder 12 enthält, dadurch gekennzeichnet, daß die zweite Stufe so mit der ersten Stufe
verbunden ist, daß die Taktimpulsinverter der zweiten
Stufe mit den Ausgangssignalen der ersten Stufe versorgt werden.
309836/1115
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1886472A JPS5511022B2 (de) | 1972-02-25 | 1972-02-25 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2309080A1 true DE2309080A1 (de) | 1973-09-06 |
DE2309080B2 DE2309080B2 (de) | 1976-04-22 |
DE2309080C3 DE2309080C3 (de) | 1982-05-19 |
Family
ID=11983390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732309080 Expired DE2309080C3 (de) | 1972-02-25 | 1973-02-23 | Binäruntersetzerstufe |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPS5511022B2 (de) |
CA (1) | CA977425A (de) |
CH (1) | CH565483A5 (de) |
DE (1) | DE2309080C3 (de) |
GB (1) | GB1413044A (de) |
IT (1) | IT977458B (de) |
SU (1) | SU652921A3 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4101790A (en) * | 1976-03-10 | 1978-07-18 | Citizen Watch Company Limited | Shift register with reduced number of components |
US4114052A (en) * | 1976-05-29 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Presettable dynamic delay flip-flop circuit |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4963371A (de) * | 1972-10-19 | 1974-06-19 | ||
US3829713A (en) * | 1973-02-12 | 1974-08-13 | Intersil Inc | Cmos digital division network |
JPS5612055B2 (de) * | 1973-06-23 | 1981-03-18 | ||
JPS5721793B2 (de) * | 1974-02-28 | 1982-05-10 | ||
JPS52134364A (en) * | 1976-05-06 | 1977-11-10 | Toshiba Corp | Counter |
JPS52134365A (en) * | 1976-05-06 | 1977-11-10 | Toshiba Corp | Counter |
JPS52134360A (en) * | 1976-05-06 | 1977-11-10 | Toshiba Corp | Counter |
JPS52134361A (en) * | 1976-05-06 | 1977-11-10 | Toshiba Corp | Counter |
US4160173A (en) * | 1976-12-14 | 1979-07-03 | Tokyo Shibaura Electric Co., Ltd. | Logic circuit with two pairs of cross-coupled nand/nor gates |
JPS59130751U (ja) * | 1983-02-21 | 1984-09-01 | 株式会社東海理化電機製作所 | シ−トベルト装置用スリツプジヨイント |
JPS59224924A (ja) * | 1983-06-03 | 1984-12-17 | Mitsubishi Electric Corp | 半導体集積回路 |
GB2174856A (en) * | 1985-05-08 | 1986-11-12 | Racal Microelect System | Hysteresis latch arrangement |
GB2213008B (en) * | 1987-11-30 | 1992-01-29 | Plessey Co Plc | Improvements in or relating to flip-flops |
US5742182A (en) * | 1996-06-13 | 1998-04-21 | Sun Microsystems, Inc. | Symmetric selector circuit for event logic |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3493786A (en) * | 1967-05-02 | 1970-02-03 | Rca Corp | Unbalanced memory cell |
US3493785A (en) * | 1966-03-24 | 1970-02-03 | Rca Corp | Bistable circuits |
US3560998A (en) * | 1968-10-16 | 1971-02-02 | Hamilton Watch Co | Electronically controlled timepiece using low power mos transistor circuitry |
DE2120627A1 (de) * | 1970-04-27 | 1971-11-18 | Tokyo Shibaura Electric Co | Logische Schaltung |
DE2158127A1 (de) * | 1970-11-27 | 1972-05-31 | Smiths Industries Ltd | Teilerschaltung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3577166A (en) * | 1968-09-17 | 1971-05-04 | Rca Corp | C-mos dynamic binary counter |
-
1972
- 1972-02-25 JP JP1886472A patent/JPS5511022B2/ja not_active Expired
-
1973
- 1973-02-21 GB GB840973A patent/GB1413044A/en not_active Expired
- 1973-02-22 IT IT4839473A patent/IT977458B/it active
- 1973-02-23 CH CH268273A patent/CH565483A5/xx not_active IP Right Cessation
- 1973-02-23 SU SU731888321A patent/SU652921A3/ru active
- 1973-02-23 DE DE19732309080 patent/DE2309080C3/de not_active Expired
- 1973-02-26 CA CA165,038A patent/CA977425A/en not_active Expired
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3493785A (en) * | 1966-03-24 | 1970-02-03 | Rca Corp | Bistable circuits |
US3493786A (en) * | 1967-05-02 | 1970-02-03 | Rca Corp | Unbalanced memory cell |
US3560998A (en) * | 1968-10-16 | 1971-02-02 | Hamilton Watch Co | Electronically controlled timepiece using low power mos transistor circuitry |
DE2120627A1 (de) * | 1970-04-27 | 1971-11-18 | Tokyo Shibaura Electric Co | Logische Schaltung |
DE2158127A1 (de) * | 1970-11-27 | 1972-05-31 | Smiths Industries Ltd | Teilerschaltung |
Non-Patent Citations (5)
Title |
---|
Electronics Letters, August 1973, Bd.9, Nr.17, S.386/387 |
ETZ-B 1969, S.491-494 |
IBM Techn. Discl. Bull. Vol. 13, Nr. 2, Juli 1970 S. 493/494 Electronics Letters, August 1973, Bd. 9, Nr. 17, S. 386/387 Radio and Electronic Engineer, April 1969, S. 213-223 ETZ-B 1969, S. 491-494 * |
IBM Techn. Discl. Bull. Vol.13, Nr.2, Juli 1970 S.493/494 |
Radio and Electronic Engineer, April 1969, S.213-223 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4101790A (en) * | 1976-03-10 | 1978-07-18 | Citizen Watch Company Limited | Shift register with reduced number of components |
US4114052A (en) * | 1976-05-29 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Presettable dynamic delay flip-flop circuit |
Also Published As
Publication number | Publication date |
---|---|
CA977425A (en) | 1975-11-04 |
GB1413044A (en) | 1975-11-05 |
DE2309080C3 (de) | 1982-05-19 |
SU652921A3 (ru) | 1979-03-15 |
DE2309080B2 (de) | 1976-04-22 |
JPS4889672A (de) | 1973-11-22 |
IT977458B (it) | 1974-09-10 |
CH565483A5 (de) | 1975-08-15 |
JPS5511022B2 (de) | 1980-03-21 |
AU5236473A (en) | 1974-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69418012T2 (de) | Frequenzmultiplizierer mit einer Baumstruktur von CMOS logischen Gattern des Typs "Exclusiv-ODER" | |
DE2309080A1 (de) | Binaerzaehler | |
DE2324787A1 (de) | Logische schaltung | |
DE2120627A1 (de) | Logische Schaltung | |
DE2633512A1 (de) | Spannungsvervielfacher fuer elektronische zeitmessgeraete | |
DE2616641A1 (de) | Schaltung zur spannungserhoehung | |
DE2225315C3 (de) | M-Phasen-Taktgeber mit M ≥ 4 | |
DE2225428A1 (de) | Schieberegister unter verwendung komplementaerer feldeffekttransistoren | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2007353B2 (de) | Vielstelliges addierwerk | |
DE2140305B2 (de) | Statisches Schieberegister | |
DE2222521B2 (de) | N-stufiger Ringzähler | |
DE2316619A1 (de) | Halbleiterschaltung | |
DE2165445C3 (de) | Logikschaltung | |
EP0383965A1 (de) | Multiplizierwerk | |
DE2743450A1 (de) | Sperrbare zaehlerstufe | |
DE3104880A1 (de) | "speicher fuer wahlfreien zugriff" | |
DE2640653C2 (de) | Durch logische Verknüpfungsglieder gebildete bistabile Kippstufe | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE2640731A1 (de) | Dynamische decoderstufe | |
DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
DE2112637A1 (de) | Integrierter Schaltkreis | |
EP0905892B1 (de) | RS-Flip-Flop mit Enable-Eingängen | |
DE3137810A1 (de) | Efl-halteschaltung und zaehlerschaltungen | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8380 | Miscellaneous part iii |
Free format text: DER VERTRETER IST NACHZUTRAGEN ZUMSTEIN SEN., F., DR. ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. KOENIGSBERGER, R., DIPL.-CHEM. DR. ZUMSTEIN JUN., F., DIPL.-CHEM. DR.RER.NAT. PAT.-ANW., 8000 MUENCHEN |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |