DE2743450A1 - Sperrbare zaehlerstufe - Google Patents
Sperrbare zaehlerstufeInfo
- Publication number
- DE2743450A1 DE2743450A1 DE19772743450 DE2743450A DE2743450A1 DE 2743450 A1 DE2743450 A1 DE 2743450A1 DE 19772743450 DE19772743450 DE 19772743450 DE 2743450 A DE2743450 A DE 2743450A DE 2743450 A1 DE2743450 A1 DE 2743450A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- secondary part
- signal
- input
- main part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Logic Circuits (AREA)
Description
No: 40 028/76 3 „Pi '
Filed: September 27, 1976 ,^
8 München 85, Postfach 8606ββ
RCA Corporation
New York, N.Y., V.St.v.A.
New York, N.Y., V.St.v.A.
Sperrbare Zählerstufe
Die Erfindung bezieht sich auf Zählschaltungen und betrifft insbesondere sperrbare Zählerstufen, in denen die Informationsübertragung
zwischen dem übergeordneten Hauptteil und dem untergeordneten Nebenteil selektiv gesperrt werden kann.
In der USA-Patentschrift 3 812 384 ist ein Flipflop beschrieben,
in dem der Ausgang eines Hauptteils über ein erstes Übertragungsglied mit dem Eingang eines Nebenteils gekoppelt
ist und eine Dateneingangsklemme über ein zweites Übertragungsglied mit dem Eingang des Hauptteils gekoppelt ist.
Haupt- und Nebenteil sind jeweils ein statisches Flipflop, und die Übertragungsglieder werden durch komplementäre Taktsignale
abwechselnd eingeschaltet, um Daten vom Hauptteil zum Nebenteil zu übertragen. Mit dieser Anordnung kann eine Binärzählung
durchgeführt werden, indem man den Ausgang des Nebenteils invertiert und das invertierte Signal der Datenklemme
zuführt. Es sind auch Zähler in ähnlicher Ausführung bekannt, in denen Haupt- und Nebenteil jeweils aus einer dynamischen
statt aus einer statischen Speicherschaltung bestehen.
Bei der Schaltung nach der obengenannten USA-Patentschrift erfolgt die Steuerung zum Setzen und Rücksetzen durch eine
logische Steuerschaltung, die gleichzeitig erstens das
809813/1 068 ~ 2 "
zwischen dem Ausgang des Hauptteils und dem Eingang des Nebenteils
befindliche erste Übertragungsglied einschaltet, zweitens das zweite Übertragungsglied am Eingang des Hauptteils
abschaltet (d.h. sperrt) und drittens je nach dem Vorhandensein
eines Setz- oder eines Rücksetzsignals eine hohe oder eine niedrige Spannung direkt an den Eingang des Hauptteils
legt. Bei dieser Setz/Rücksetz-Betriebsart ist die Geschwindigkeit zwangsläufig begrenzt durch die mit der Steuerschaltung
eingeführten Ausbreitungsverzögerungen und durch die Übergangs- und Einstellzeiten, welche die beiden Teile
für ihre Zustandsänderung benötigen. Der Zustand beider Teile ändert sich, weil während einer Setz- oder Rücksetzoperation
das erste Übertragungsglied eingeschaltet ist, so daß der Nebenteil den neuen Zustand des Hauptteils annimmt.
Es wurde nun gefunden, daß es in manchen Fällen vorteilhaft wäre, eine Zählerstufe am ählen hindern zu können, anstatt sie
zurückzusetzen (oder zu setzen). Eine erfindungsgemäße Zählerstufe enthält demgemäß Mittel, um sie wahlweise zu sperren und
während des gesperrten Zustandes eine Änderung der Spannungswerte an ihren Ausgängen zu verhindern. Da eine solche Sperrung
Änderungen in den Spannungswerten der Schaltung verhindert, sind höhere Betriebsgeschwindigkeiten erreichbar.
Die Erfindung wird nachstehend im Einzelnen anhand von Zeichnungen erläutert.
Fig. 1A ist das Schaltbild einer sperrbaren dynamischen Zählerstufe
gemäß der Erfindung;
Fig. 1B ist eine graphische Darstellung von Signalverlaufen,
um die Reaktion der Schaltung nach Fig. 1A auf Takt-
und Sperrsignale zu veranschaulichen·
Fig. 2 zeigt das Schaltbild einer sperrbaren statischen Zählerstufe
gemäß der Erfindung;
809813/1068
2743AbO
Figuren 3 und 4 sind andere Schaltbilder für sperrbare
dynamische Zähler gemäß der Erfindung;
Figuren 5A und 6A sind Blockschaltbilder wiederum anderer sperrbarer
Zähler gemäß der Erfindung;
Figuren 5B und 6B zeigen Signalverläufe zur Veranschaulichung
der Arbeitsweise der Zähler nach den Figuren 5 A und 6A.
Die dynamische Zählerstufe nach Fig.1A enthält einen aus einem
Inverter It bestehenden Hauptteil und einen aus kaskadengeschalteten
Invertern 12 und 13 bestehenden Nebenteil. Der Ausgang
(Y) des Inverters 11 (der auch der Ausgang des Hauptteils ist) ist über ein "hinwärtskoppelndesn duales Übertragungsglied
TG2 und ein zur Sperrung dienendes Übertragungsglied TG3 mit dem Eingang A des Inverters 12 verbunden (der auch der Eingang
des Nebenteils ist). Der Ausgang des Inverters 12, der mit Q
("wahres" Ausgangssignal) bezeichnet ist, führt direkt zum Eingang des Inverters 13» dessen Ausgang mit § ("falsches"
Ausgangssignal des Nebenteils) bezeichnet ist. Der ^-Ausgang
des Inverters 13 ist über ein "rückkoppelndes11 Übertragungsglied
TG1 mit dem Eingang (X) des Inverters 11 verbunden (der auch der Eingang des Hauptteils ist). Das Übertragungsglied TG 3
liegt in Reihe mit dem Glied TG2 zwischen dem Hauptteil und dem Nebenteil.
In der Schaltung nach Fig. 1A wird ein Taktsignal CL dem P-leitenden
Transistor des Gliedes TG1 und dem N-leitenden Transistor des Gliedes TG2 angelegt, während das Komplement
CL des Taktsignals dem N-leitenden Transistor des Gliedes TG1 und dem P-leitenden Transistor des Gliedes TG2 zugeführt wird.
Somit ist das Glied TG1 eingeschaltet (aktiviert), wenn CL niedrig ist (bzw. wenn CI, hoch ist), und ausgeschaltet (gesperrt),
wenn CL hoch ist. Das Glied TG2 ist bei hohem Wert des Signals CL eingeschaltet und bei niedrigem Wert des Signals CL ausgeschaltet.
Das abwechselnde Einschalten der Glieder TG1 und TG2
809813/ 1 066
'*-« 274345Q
stellt sicher, daß keine Information vom Hauptteil zum Nebenteil
übertragen wird, wenn eine Informationsübertragung vom Nebenteil zum Hauptteil erfolgt, und umgekehrt. Es sei erwähnt, daß die
Übertragungsglieder TG1 und TG2 ständig der Taktsteuerung unterliegen
(d.h. "getaktet" werden) und daß es keine Verzögerung bei ihrem Ein- und Ausschalten gibt.
Die Leitfähigkeit des Gliedes TG3 wird durch ein Sperrsignal gesteuert, das der Gateelektrode des N-Transistorsund, über
einen Inverter 14·, der Gateelektrode des P-Transistors dieses
Gliedes zugeführt wird. Das Sperrsignal ist normalerweise "hoch", so daß das Glied TG3 normalerweise eingeschaltet ist.
Bei eingeschaltetem Glied TG3 wirkt die Schaltung nach Fig.-IA
als Binäruntersetzer. Ihre Arbeitsweise ist hinreichend bekannt und braucht deswegen nicht in allen Einzelheiten erläutert zu
werden. Wie es die graphische Darstellung nach Fig. 1B zeigt, ändern bei Abwesenheit eines Sperrsignals (d.h. SP = hoch) die
Ausgänge Q und § jedesmal ihren Zustand, wenn das Signal CL einen positiven Sprung macht ;Qund § ändern sich also mit der
halben Frequenz des Signals CL. Wenn sich CL in negativer Richtung ändert, dann wird das Ausgangssignal φ des Nebenteils
an den Eingang X des Hauptteils gelegt, und wenn CL in positive Richtung geht, dann wird das Ausgangssignal Y des Hauptteils
über die Stromleitungsstrecken der Glieder TG2 und TG3 an den Eingang A des Nebenteils gelegt.
Wenn das Sperrsignal SP in negative Richtung geht (also per Definition als "angelegt" oder "vorhanden" gilt), dann wird das
Glied TG3 ausgeschaltet,und die weitere Informationsübertragung
vom Haupt- zum Nebenteil wird blockiert. Der Schaltungsknoten A bleibt auf demjenigen Pegelwert aufgeladen, der ihm unmittelbar
vor der Ausschaltung des Gliedes TG3 angelegt wurde.
- 5 -809813/1066
Wie in Fig.1B dargestellt ist, bleiben Q und Q auf den
Spannungswerten, die sie vor dem Niedrigwerden des Sperrsignals SP hatten, ob nun das Sperrsignal bei gerade hohem
Q zum Zeitpunkt ty, oder bei gerade niedrigem Q zum Zeitpunkt
tp angelegt wird. Es sei angenommen, daß das Signal Q zum
Zeitpunkt ty. in den hohen Zustand und zum Zeitpunkt to in den
niedrigen Zustand gesetzt werden soll. Da zu den Zeitpunkten ty. und tp die Ausgänge Q und Q bereits auf diese Werte aufgeladen
sind, brauchen keine Spannungswerte geändert zu werden und keine Schaltungsknoten aufgeladen oder entladen zu werden.
Die Zählerstufe ist "bereits" in demjenigen Zustand, in den den sie versetzt werden soll. Somit erfolgt die Operation, die
dem Setzen oder Rücksetzen der Stufe für die angenommenen Bedingungen äquivalent ist, extrem schnell, da praktisch keine
Verzögerung vorhanden ist (mit Ausnahme der Verzögerung beim Ausschalten der Transistoren des Gliedes TG3).
Erfolgt die Sperrung der Datenübertragung, wenn der Ausgang des Hauptteils zu den Zeitpunkten ty, und tp mit dem Eingang des
Nebenteils gekoppelt ist (wenn das rückkoppelnde Glied TG1 ausgeschaltet
ist und das Glied TG2 im Begriff ist, eingeschaltet zu werden)", dann wird auch verhindert, daß sich der Eingang
X und der Ausgang Y des Hauptteils am Beginn und während der Sperrperiode ändert. Falls also ein Sperrimpuls zuerst angelegt
wird (d.h. SP negativ geht), wenn TG1 ausgeschaltet ist, ändert keiner der Eingänge und Ausgänge der Zählerstufe seinen Zustand.
Falls ein Sperrsignal angelegt wird, wenn der Ausgang des Nebenteils mit dem Eingang des Hauptteils gekoppelt ist (z.B.
zum Zeitpunkt t-, in Fig.1B, wenn TG1 eingeschaltet und TG2
ausgeschaltet werden soll), dann kann der Eingang X (und somit der Ausgang Y) des Hauptteils seinen Wert ändern, wenn das
Sperrsignal zuerst angelegt wird. Für die Dauer der Sperrperiode jedoch können X und Y ebenfalls ihren Zustand nicht ändern.
Eingang und Ausgang der Nebenstufe (A, Q und Q) ändern aber ihren Zustand nicht (auch wenn das Sperrsignal zuerst angelegt
wird), und dies sind die Knotenpunkte der Schaltung, die mit anderen Zählstufen gekoppelt sind.
809813/1066 - 6 -
Beim dynamischen Zähler nach Fig.1A wird auf die Speicherung von Ladung an den Eingängen X und A des Haupt- und Nebenteils
gebaut. Die Inverter 11 und 12 können Bausteine sein, die
Feldeffekttransistoren mit isolierter Gateelektrode (IGFETs) in Komplementartechnik enthalten. Derartige Inverter zeichnen
sich bekanntlich durch eine extrem hohe Eingangsimpedanz aus, und an ihren Eingangsknoten ist eine gewisse verteilte Kapazität
wirksam. Es sei z.B. angenommen, daß die kleinste Entlade-(oder Lade-) zeitkonstante für die Eingangsknoten des Inverters
die Größen habe. Wenn man also die niedrigste Taktfrequenz
auf einen Wert allgemein größer als 1/£yv und die längste Sperrperiode
auf eine Zeit kleiner als-^ begrenzt, dann erreicht man
einen zuverlässigen Betrieb.
Wenn man bewirkt, daß der Hauptteil einklinkt, wenn das rückkoppelnde
Glied TG 1 ausgeschaltet ist, und daß der Nebenteil einklinkt, wenn das vorwärtskoppelnde Glied TG3 ausgeschaltet
ist, dann läßt sich die dynamische Stufe nach Fig. 1A zu einer sperrbaren statischen Stufe machen, wie sie in Fig. 2 gezeigt ist.
In der Anordnung nach Fig.2 enthält die Hauptstufe zwei Inverter
11 und 112, die über ein Übertragungsglied TG81 verklinkt sind.
Der Nebenteil enthält zwei Inverter 12 und 13, die über Übertragungsglieder
TG82 und /oder TG83 verklinkt sind. Wie bei der vorher beschriebenen Anordnung sind die Leitungsstrecken eines
vorwärtskoppelnden Gliedes TG2 und eines zur Sperrung verwendeten Gliedes TG3 in Reihe zueinander zwischen dem Ausgang
des Inverters 11 und dem Eingang A des Inverters 12 geschaltet,
und zwischen dem ^-Ausgang und dem Eingang X des Inverters 11
liegt ein rückkoppelndes Glied TG1. Der Ausgang des Inverters ist mit dem Eingang des Inverters 13 verbunden, und der Ausgang
des Inverters 13 ist über das Übertragungsglied TG82 oder TG83 mit dem Eingang des Inverters 12 verbunden. Das Glied TG83
schaltet sich ein, wenn das Sperrungsglied TG3 ausgeschaltet wird,sodafider Nebenteil einklinkt und dadurch die Werte Q und (ξ
statisch speichert. Das Glied TG3 wird durch ein Sperrsignal wie im Falle der Fig.1A gesteuert.
809813/1066 " 7 "
Die Übertragungsglieder TG2 und TG81 sind eingeschaltet, wenn
das Taktsignal CL hoch ist, bei niedrigem Taktsignal CL sind
sie ausgeschaltet. Die Glieder TG1 und TG82 sind bei niedrigem
Taktsignal CL eingeschaltet und bei hohem Taktsignal CL ausgeschaltet.
Somit werden wie bei der Schaltung nach Fig.tA die vorwärts- und die rückkoppelnden Glieder abwechselnd eingeschaltet.
Das zur Sperrung verwendete Glied wird selektiv ausgeschaltet.
Die Arbeitsweise der Schaltung nach Fig.2 ist ähnlich wie diejenige
der Schaltung nach Fig.iA und braucht daher nicht ausführlich
beschrieben zu werden. Durch die Verwendung der Verklinkungen im Haupt- und Nebenteil wird die höchstmögliche
Betriebsfrequenz im Vergleich zu der Schaltung nach Fig.1A herabgesetzt. Wegen ihrer Ausbildung als statische Stufe kann
die Schaltung nach Fig.2 aber mit niedrigsten Frequenzen bis hinab zum Gleichstrom betrieben werden.
In den Schaltungen nach den Figuren 1 und 2 liegt zwischen dem Haupt- und Nebenteil des Zählers ein zur Sperrung verwendetes
übertragungsglied (TG3) in logischer UND-Verknüpfung mit einem taktgesteuerten Übertragungsglied (TG2). Wenn das zur Sperrung
verwendete Übertragungsglied eingeschaltet ist, arbeiten die Zähler normal. Wenn jedoch dieses Sperrungsglied ausgeschaltet
ist, dann ist der Hauptteil unfähig, den Zustand des Nebenteils zu ändern, so daß die Zählung nicht weitergeht. Da die Signalpegel
im Haupt- und Nebenteil nicht zurückgesetzt werden sondern lediglich daran gehindert werden, ihren existierenden Zustand
zu ändern, erfolgt die Sperrung viel schneller als eine Rücksetzung, bei der gewöhnlich ein Transistor eingeschaltet wird,
um Schaltungsknoten auf irgendeinen festen Spannungspegel zu klemmen. Daher ist eine sperrbare Zählerstufe äußerst gut zur
Verwendung in Hochgeschwindigkeitszählern geeignet.
809813/ 1 068
Die Figuren 3 und 4- zeigen eine sperrbare dynamische Zählerstufe,
in der ein einziges Übertragungsglied TG51 zwischen den Ausgang des Hauptteils 11 und den Eingang A des Nebenteils
der Stufe geschaltet ist. Bei Abwesenheit eines Sperrsignals (d.h. bei hohem Wert des Sperrsignals im Falle der Fig.3 und
bei niedrigem Wert des Sperrsignals im Falle der Fig.4) wird
dem Übertragungsglied ein Taktsignal angelegt. Beim Vorhandensein eines Sperrsignals (niedrig im Falle der Fig.3, hoch im
Falle der Fig.4) wird das Übertragungsglied TG51 ausgeschaltet,
und die Übertragung des Signals vom Hauptteil zum Nebenteil wird gesperrt. Der am Eingang des Nebenteils verhandele Signalzustand
bleibt dann für die Dauer der Zeit, in der das Übertragungsglied gesperrt ist, unverändert aufrechterhalten.
In der Anordnung nach Fig.3 wird das Taktsignal und das Sperrsignal
den beiden Eingängen eines NAND-Gliedes ND53 angelegt. Der Ausgang Z dieses Gliedes ist mit der Steuerelektrode
des P-Transistors des Gliedes TG51 und mit dem Eingang eines Inverters 151 verbunden, dessen Ausgang zur Steuerelektrode
des N-Transistors des Gliedes TG51 führt. Wenn das Sperrsignal SP hoch ist, dann ist der Ausgang Z das Komplement
des Taktsignals CL, und die Zählerstufe arbeitet normal. Das heißt, wenn das Taktsignal CL hoch ist, erfolgt eine Signalübertragung
über das Glied TG51 vom Hauptteil zum Nebenteil, und wenn das Taktsignal niedrig ist, erfolgt eine Signalübertragung
über das Glied TG1 vom Ausgang des Nebenteils zum Eingang des Hauptteils. Wenn das Sperrsignal SP niedrig ist,
wird der Ausgang Z in den hohen Zustand gebracht, und der Ausgang des Inverters I51 wird niedrig, womit das Glied TG51
ausgeschaltet und die übertragung von Daten zwischen Haupt-
und Nebenteil gesperrt wird.
Bei der Anordnung nach Fig.4 werden das Taktsignal CL und
das Sperrsignal SP den beiden Eingängen eines NOR-Gliedes NR53 angelegt. Der Ausgang W des Gliedes NR53 führt zur
Gateelektrode des N-Transistors eines Übertragungsgliedes TG61, und das Komplement des Ausgangssignals W wird der Gateelektrode
809813/1066 - 9 -
des P-Transistors des Gliedes TG61 zugeführt. Bei diesem Aufbau wird das Taktsignal dem Glied TG61 angelegt, wenn das Sperrsignal
SP niedrig ist, wohingegen das Taktsignal gesperrt und das Glied TG61 ausgeschaltet wird, wenn das Sperrsignal hoch ist,
Die Figuren 5A und 6A zeigen Ausführungsformen sperrbarer
Zählerstufen, in denen keine Übertragungsglieder verwendet werden.
Die Fig.5A zeigt ein mit übergeordnetem Hauptteil und nachgeordnetem
Nebenteil ausgebildetes sperrbares statisches Flipflop, das mit herkömmlichen logischen Verknüpfungsgliedern aufgebaut
werden kann. Haupt- und Nebenteil enthalten jeweils zwei überkreuz verschaltete NAND-Glieder, deren jedes zwei Eingänge aufweist.
Die Ausgänge Qm und Qm des Hauptteils sind mit den ersten Eingängen (1-Eingänge) zweier NAND-Glieder ND11 und ND21
verbunden, deren jedes drei Eingänge aufweist und deren Ausgänge mit den Eingängen des Nebenteils verbunden sind. Die
anderen beiden Eingänge jedes Gliedes ND11 und ND21 empfangen ein Signal SP (Komplement eines Sperrsignals SP) bzw. ein
Signal CL (Komplement des Taktsignals CL). Die Ausgänge Q und Q des Nebenteils sind mit den ersten Eingängen (1-Eingänge)
zweier NAND-Glieder ND4-1 und ND31 verbunden, deren jedes zwei
Eingänge aufweist und deren Ausggänge mit den Eingängen des Hauptteils verbunden sind. Dem jeweils anderen Eingang der
Glieder ND31 und ND4-1 wird das Taktsignal CL zugeführt. Wie
in Fig.5B gezeigt ist, ändert der Ausgang Qm (und der in Fig.5B nicht dargestellte Ausgang Qm) seinen Zustand, wenn CL
positiv wird, und die Ausgänge Q und Q ändern ihren Zustand, wenn CL negativ wird, und zwar solange das Signal SP" positiv
ist. Wenn das Signal SF negativ wird, dann wird die Informationsübertragung
zwischen dem Hauptteil und dem Nebenteil gesperrt, während das Taktsignal kontinuierlich weiterlaufen
kann. Schaltungen mit dem erfindungsgemäßen Verhalten können also auch ohne die Verwendung von Übertragungsgliedern hergestellt
werden. Zur Realisierung der logischen Schaltung nach Fig.5A kann eine beliebige einer Vielzahl bekannter Schaltungen
herangezogen werden.
809813/1066 _ in -
27A3A50
Die Anordnung nach Fig.6A enthält eine erste Stufe I mit einem Inverter (P21, N21), dem mittels Schaltern P11, N11
periodisch Leistung zugeführt wird (wenn das Signal CL niedrig und das Signal CT hoch ist). Eine zweite Stufe II enthält
einen Inverter (P51, N51), dem über Schalter PM, N4-1 periodisch
Leistung zugeführt wird (jeweils bei hohem CL), wenn das Sperrsignal SP niedrig ist und die Schalter P31 und N31 eingeschaltet
sind. Der Ausgang der Stufe I ändert seinen Zustand immer dann, wenn CL negativ wird. Der Ausgang Q der Stufe II
ändert seinen Zustand immer dann, wenn CL positiv wird und das Sperrsignal SP niedrig ist· Der Ausgang $ der zweiten
Stufe ist über einen Inverter 111 auf den Eingang der ersten Stufe rückgekoppelt.
Wie der zeitliche Verlauf der Signalzustände in Pig.6B zeigt, kann der Zähler vom Zählen abgehalten werden, indem ein
positives Signal SP (d.h. +V) an die Gateelektrode des Transistors P31 und ein negatives Signal TSP (d.h. Massepotential)
an die Gateelektrode des Transistors N31 gelegt wird.
- 11 -
809813/1068
e e r s e i f e
Claims (3)
- PatentansprücheZählerstufe mit einem invertierenden Hauptteil und einem nicht-invertierenden Nebenteil und mit einer ersten Schalteinrichtung, die bei einem ersten Wert eines Taktsignals den Ausgang des Hauptteils mit dem Eingang des Nebenteils koppelt, sowie mit einer zweiten Schalteinrichtung, die bei einem zweiten Wert des Taktsignals den Ausgang des Nebenteils mit dem Eingang des Hauptteils koppelt dadurch gekennzeichnet, daß mit der ersten Schalteinrichtung (z.B. TG2) eine Sperrschaltung (TG 3) verbunden ist, die beim Erscheinen eines zugeführten Sperrsignals den Ausgang des Hauptteils (11) vom Eingang des Nebenteils (12, 13) unabhängig vom Wert des Taktsignals (CL) entkoppelt.
- 2. Zählerstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Sperrschaltung ein Übertragungsglied (TG3) aufweist, dessen Leitungsstrecke in Reihe mit der Leitungsstrecke eines Übertragungsgliedes (TG2) in der ersten Schalteinrichtung liegt, und daß die zueinander in Reihe liegenden Übertragungsglieder zwischen den Ausgang (Y) des invertierenden Hauptteils (H) und den Eingang (A) des nicht-invertierenden Nebenteils (12, 13) geschaltet sind.
- 3. Zählerstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Sperrschaltung ein logisches Verknüpfungsglied (ND53; NR53) aufweist, dem an einem ersten Eingang das Sperrsignal und an einem zweiten Eingang das Taktsignal zugeführt ist und dessen Ausgang (Z; W) mit der Steuerelektrode eines Übertragungsgliedes (TG51; TG61) in der ersten Schalteinrichtung verbunden ist.809813/1068 -12-4·. Zählerstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Sperrschaltung folgendes aufweist:a) einen P-Kanal-Feldeffekttransistor (Ρ3Ό» dessen Leitungsstrecke (Kanal) in Reihe mit den Leitungsstrecken eines ersten Transistors (PM) in der ersten Schalteinrichtung (PM, NM) und eines ersten Transistors (P51) im Nebenteil (P51, N51, 111) zwischen eine erste Versorgungsspannung squelle (+V) und einen zweiten Ausgang (Q) des Nebenteils geschaltet ist;b) einen N-Kanal-Feldeffekttransistor (N31), dessen Leitungsstrecke (Kanal) in Reihe mit den Leitungsstrecken eines zweiten Transistors (NM) in der ersten Schalteinrichtung (PM, NM) und eines zweiten Transistors (N51) im Nebenteil (P51, N51, Hl) zwischen eine zweite Versorgungsspannungsklemme (Masse) und den zweiten Ausgang (Q) des Nebenteils geschaltet ist.80981 3/ 1 066
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB4002876 | 1976-09-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2743450A1 true DE2743450A1 (de) | 1978-03-30 |
Family
ID=10412810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772743450 Pending DE2743450A1 (de) | 1976-09-27 | 1977-09-27 | Sperrbare zaehlerstufe |
Country Status (3)
Country | Link |
---|---|
US (1) | US4182961A (de) |
JP (1) | JPS5362976A (de) |
DE (1) | DE2743450A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3005363A1 (de) * | 1980-02-13 | 1981-08-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung mit einem taktgenerator, der das fortschalten eines schrittgesteuerten umsetzers ausloest |
EP0067464A2 (de) * | 1981-06-12 | 1982-12-22 | Deutsche ITT Industries GmbH | Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen |
EP0365224A2 (de) * | 1988-10-17 | 1990-04-25 | Advanced Micro Devices, Inc. | I.C.-Zählerschaltung mit sich nicht überlappendem zweiphasigem Taktsignal |
EP0392222A1 (de) * | 1989-04-11 | 1990-10-17 | Siemens Aktiengesellschaft | Schaltungsanordnung für einen Synchronzähler |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4369379A (en) * | 1980-03-14 | 1983-01-18 | Texas Instruments Incorporated | CMOS Frequency divider circuit having invalid signal override |
US4336448A (en) * | 1980-04-18 | 1982-06-22 | General Motors Corporation | Binary counter and circuit for testing same |
US4506167A (en) * | 1982-05-26 | 1985-03-19 | Motorola, Inc. | High speed logic flip-flop latching arrangements including input and feedback pairs of transmission gates |
US4648103A (en) * | 1984-10-01 | 1987-03-03 | Motorola, Inc. | Flip-flop having divide inhibit circuitry to change divide ratio |
US4700370A (en) * | 1985-09-30 | 1987-10-13 | Advanced Micro Devices, Inc. | High speed, low power, multi-bit, single edge-triggered, wraparound, binary counter |
JPS62202617A (ja) * | 1986-03-03 | 1987-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
EP0713292A3 (de) * | 1994-11-21 | 1997-10-01 | Motorola Inc | Rückgekoppelte Verriegelungsschaltung und deren Betriebsverfahren |
US6538471B1 (en) * | 2001-10-10 | 2003-03-25 | International Business Machines Corporation | Multi-threshold flip-flop circuit having an outside feedback |
JP4600509B2 (ja) * | 2008-04-22 | 2010-12-15 | セイコーエプソン株式会社 | 送受信システム並びにマスターデバイス |
JP2010130283A (ja) * | 2008-11-27 | 2010-06-10 | Mitsumi Electric Co Ltd | カウンタ回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3657557A (en) * | 1970-10-19 | 1972-04-18 | Gen Instrument Corp | Synchronous binary counter |
US3823551A (en) * | 1971-05-03 | 1974-07-16 | Riehl Electronics Corp | Solid state electronic timepiece |
US4114049A (en) * | 1972-02-25 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Counter provided with complementary field effect transistor inverters |
US3833822A (en) * | 1972-12-21 | 1974-09-03 | Bell Telephone Labor Inc | Ripple free counter |
US3930169A (en) * | 1973-09-27 | 1975-12-30 | Motorola Inc | Cmos odd multiple repetition rate divider circuit |
US4002933A (en) * | 1975-02-18 | 1977-01-11 | Texas Instruments Incorporated | Five gate flip-flop |
-
1977
- 1977-09-12 US US05/832,463 patent/US4182961A/en not_active Expired - Lifetime
- 1977-09-27 JP JP11600677A patent/JPS5362976A/ja active Pending
- 1977-09-27 DE DE19772743450 patent/DE2743450A1/de active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3005363A1 (de) * | 1980-02-13 | 1981-08-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung mit einem taktgenerator, der das fortschalten eines schrittgesteuerten umsetzers ausloest |
EP0067464A2 (de) * | 1981-06-12 | 1982-12-22 | Deutsche ITT Industries GmbH | Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen |
EP0067464A3 (en) * | 1981-06-12 | 1983-05-11 | Deutsche Itt Industries Gmbh | Dynamic synchronous binary counter with identical structure of the stages |
EP0365224A2 (de) * | 1988-10-17 | 1990-04-25 | Advanced Micro Devices, Inc. | I.C.-Zählerschaltung mit sich nicht überlappendem zweiphasigem Taktsignal |
EP0365224A3 (de) * | 1988-10-17 | 1990-11-22 | Advanced Micro Devices, Inc. | I.C.-Zählerschaltung mit sich nicht überlappendem zweiphasigem Taktsignal |
EP0392222A1 (de) * | 1989-04-11 | 1990-10-17 | Siemens Aktiengesellschaft | Schaltungsanordnung für einen Synchronzähler |
Also Published As
Publication number | Publication date |
---|---|
US4182961A (en) | 1980-01-08 |
JPS5362976A (en) | 1978-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2714715C3 (de) | Schaltungsanordnung, die bei jedem Zustandswechsel eines ihr zugeführten binären Eingangssignals einen Ausgangsimpuls erzeugt | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2225428C3 (de) | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister | |
DE2743450A1 (de) | Sperrbare zaehlerstufe | |
CH620557A5 (de) | ||
DE69022644T2 (de) | Steuerschaltung für den Datenausgang für eine Halbleiterspeicheranordnung. | |
DE2522797C3 (de) | Flip-Flop-Schaltung | |
DE2707451C2 (de) | Paralleladdierwerk mit durchlaufendem Übertrag zum Addieren von wenigstens zwei aus mehreren Bits bestehenden Summanden | |
DE1810498C3 (de) | Signalübertragungsstufe mit einer Speicheranordnung | |
DE2309080C3 (de) | Binäruntersetzerstufe | |
DE2140305B2 (de) | Statisches Schieberegister | |
DE68916093T2 (de) | Integrierte Schaltung. | |
DE4107870C2 (de) | ||
DE69125648T2 (de) | Filterschaltung für Spitzen in logischen Signalen | |
DE2346568C3 (de) | Hybrider Zweitakt-Verriegelungsschaltkreis mit Zwischenspeicherung | |
DE2855925C2 (de) | Logikschaltkreis | |
DE69121175T2 (de) | Flipflop-Schaltung mit einem CMOS-Hysterese-Inverter | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE3018509C2 (de) | Schieberegister | |
DE2640653C2 (de) | Durch logische Verknüpfungsglieder gebildete bistabile Kippstufe | |
DE2037023A1 (de) | Digitaler Serienspeicher | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2833211C2 (de) | Asynchroner binärer Vorwärts-Rückwärtszähler | |
DE69222798T2 (de) | Zählerschaltung | |
DE2044418A1 (de) | Schieberegister |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
OHW | Rejection |