DE2250389A1 - Zeitnormal - Google Patents
ZeitnormalInfo
- Publication number
- DE2250389A1 DE2250389A1 DE2250389A DE2250389A DE2250389A1 DE 2250389 A1 DE2250389 A1 DE 2250389A1 DE 2250389 A DE2250389 A DE 2250389A DE 2250389 A DE2250389 A DE 2250389A DE 2250389 A1 DE2250389 A1 DE 2250389A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- divider
- output
- memory
- comparison signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G7/00—Synchronisation
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Okt. 1972 -
13 960 - h/Jä
Patentanwälte
Dipl. Ing. C. Wallach 2250389
Dipl. Ing. G. Koch Centre Electronique Horloger S .A0
Dr. T. Haibach
München 2 Neuchatel/Sohweiz
Zeitnormal
Die Erfindung bezieht sich auf ein Zeitnonaal mit Zeitbasis, die einen einstellbaren Frequenzteiler steuert, sowie
auf ein Verfahren zum Inbetriebsetzen des Zeitnormale.
Der Abgleich der Zeitbasis eines Zeitnormale ist schwierig
durchzuführen und ruft ein® Wechselwirkung zwischen dera
Abgleichsystem und der Zeitbasis hervor, wodurch die Stabilität der letzteren verschlechtert wird. Wenn die Zeit»
basis beispielsweise ein Schwingquarz ist, ist es erforderlich, für Jeden Quarz getrennt einen mechanischen Älbglelehvorgang
sowie einen Peinabglelch an dem eingekapselten Schwingquarz
durchzuführen. Dennoch ist ein Trimmer in eier Soteingsöhaltung
erforderlich, um einen Endabgleich und die Kompensation der
Alterung durchführen zu können· Dieser trimmer befindet sich
außerhalb der integrierten Schaltung und ist daher gegenüber
verschiedenen Parametern, wie zum Beispiel Feuchtigkeit und soweiter empfindlich.
Der Abgleich durch Rückwirkung auf eine Sperrschaltung oder
auf den Frequenzteiler erfordert keinen mechanischen Abgleich der Zeitbasis und die Stabilität der Einheit wird nicht be-
.entweder einflußt. Diese Lösungen erfordern Jedoch/eine Änalogschaltimg,
die die Regelung der Rückwirkung oder Rückkopplung ermöglicht oder ein Verbindungssystem für die Schaltungen miteinander,
das sich außerhalb der integrierten Schaltung befindet und eine digitale Regelung der Rückkopplung ermöglicht {franz.
3 0 9 8 16/0922
Patentschrift 2 Ol8
Im ersten Fall 1st der Regelbereich durch die Genauigkeit und Präzision des Analogelementes begrenzt und dieses
außerhalb der integrierten Schaltung angeordnete Element weist weithin eine Empfindlichkeit gegen Feuchtigkeit u.b.w.
auf. Im zweiten Fall let der Regelbereich durch die Kompliziertheit
des Verbindungssystems und/oder durch die Anzahl der erforderlichen Rückwirkungselemente beschränkt·
Ein Frequenzteilersystem, das von gewissem Interesse 1st, ist ein System, das automatisch das Frequenztei!^verhältnis
annehmen kann, das erforderlich 1st, um eine gewünschte Ausgangsfrequenz zu erzielen. Dieses "lernende" System
ist nur dann ausführbar, wenn Speicher zur Verfügung stehen« Speicher sind in der Praxis erforderlich, um festzuhalten,
was "gelernt" wurde (in diesem speziellen Fall ist dies das Teilerverhältnis).
Es sind bereits Systeme dieser Art bekannt. In der US-Patentschrift
} 2<54 *K39 sind Schaltungen mit einer "phasenetarren
Schleife" beschrieben, bei denen ein Phasenvergleich zwischen einem Vergleichssignal und dem Ausgangssignal durchgeführt wird,
worauf das Tellerverhältnis derart geändert wird, daß die Frequenz des Ausgangssignals und damit nach einer gewissen
Zeit seine Phase geändert wird, und bei dem der gleiche Vorgang wiederholt wird, bis der Phasenunterschied zwischen
den beiden verglichenen Signalen beseitigt 1st· Diese Beseitigung der Phasendifferenz hat eine identische Frequenz
des Vergleichsignals und des Ausgangssignals zur Folge.
Die in der vorstehend genannten US-Patentschrift beschriebenen Schaltungen bewirken damit eine Synchronisation der Phase
eines Ausgangssignals bezüglich einem Bezugssignal, das dauernd empfangen wird. Um diese Phasensynchronisation durchzuführen,
muß das Bezugssignal während einer großen Anzahl
3098 16/0922
von Perloden angelegt sein» Ein derartiges System weist den
großen Nachteil auf, daß es eine sehr lange Zeit zur Synchronisation
der beiden Signale erfordert (siehe insbesondere Fig. dieser US-Patentschrift)· Weiterhin ist vorgesehen« daß das
Vergleichssignal dauernd mit diesem System verbunden ist, was nur bei zufälligen Unterbrechungen dieser Verbindung
berechtigt istο
Der Erfindung liegt die Aufgabe zu Gründe, die vorstehend
erwähnten Nachteile vollständig oder zumindestens teilweise ZU vermelden und neue vorteilehafte Eigenschaften hervorzurufen,
wie ZoB0 eine automatische Einstellung der gewünschten
Ausgangsfrequenz durch einen kurzen "Lern"-Vorgang, der nur
eine Ankopplung des Vergleichssignals während einer Perlode dieses Signals erfordert, sowie eine Kombination der ver«-
schiedenen, das System bildenden Elemente, wodurch die Ausführung dieses Systems vereinfacht wird·
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das Zeltnormal einen elektrisch änderbaren Speicher, der mit dem
einstellbaren Frequenzteiler verbunden ist und zumindestens einen Einschreibeingang zum Einführen eines Wertes in den
Speicher aufweist und einen Frequenzvergleicher umfaßt, der einerseits mit dem Ausgang des Frequenzteilers verbunden ist
undandererseits eine Eingangsklemme für ein Vergleichssignal aufweist, wobei der Frequenzvergleiaher mit seinem Ausgang
mit dem Einschreibeingang des Speichers verbunden ist und Mittel zum dergleichen der Frequenz des Vergleichssignals
mit der Frequenz des Ausgangssignals des Teilers und zum Ableiten des Wertes des in den Einschreibeingang dee Speichers
einzuführenden Signals derart aufweist, daß die Frequenz des Ausgangssignals gleich der Frequenz des Vergleiohssignals wird»
309816/0922
Der Preque&zvergleloher kann mit dem Frequenzteiler kombiniert werden, damit diese beiden Schaltungen nur ein einziges Element
mit doppelter Wirkung bilden» Die vollständige Schaltung des Zeitnormale erfordert nur einen Eingang I, einen Ausgang S
und einen Eingang für das Signal mit der Vergleiohsfrequenz.
Ein vorteilhaftes erfindungsgemMfles Verfahren zum Inbetriebsetzen des Zeltnormals besteht darin, daß die Eingangeklemme
des Prequenzvergleiobers mit einer Vorrichtung verbunden wird,
die ein Vergleichssignal liefert, das einer Periode der abgeglichenen Frequenz entspricht, die am Ausgang des Zeltnormals
erzielt werden soll, wobei der Prequenzvergleicher die
nioht abgeglichene Frequenz des Auegangssignale des Teilers mit der Frequenz des Vergleiohssignals vergleicht, in Abhängigkeit von der gemessenen Abweichung das erforderliche
Teilerverhältnis bereohnet, damit die Ausgangsfrequenz des Teilers gleich der Frequenz des Vergleiohssignals 1st, und
diesen Wert In die änderbaren Speicher derart einführt, daß
auf das Teilerverhältnis des einstellbaren Teilers elnge wirkt wird«
Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich
aus den UnteransprUohen.
Die Erfindung wird Im folgenden an Hand der Zeichnungen noch
näher erläuterte
Flg. 1 ein Prinzipschaltbild einer AusfUhrungsform des Zeitnormals,
Fig. 2 eine erste AusfUhrungsform des Zeitnormals nach Fig. 1,
bei der der Frequenzvergleicher und der Frequenzteiler
kombiniert sind,
3098 16/0922
Fig, y ein geitdlagramm zur Erläuterung der Betriebsweise
der AuafUhrimssform nach Fig* 2,
Figo 4 eine schematisohe Darstellung einer gegenüber der AusfUhrungsform
nach FIg* 2 abgeänderten AusfUhrungsform,
Fig« 5 eine sohematische Darstellung einer weiteren Ausführungsform des Zeitnormals nach Fig» 1, bei der der Frequenzvergleioher
und der Frequenzteiler wiederum kombiniert sind»
Der in Fig, 1 dar-gesteilte einstellbare Frequenzteiler X
wird durch eine Zeitbasis 2 angesteuert und einer seiher
Ausgänge ist mit einer Anzeigevorrichtung 3 verbunden» Das Teilerverhältnis des Frequenzteilers 1 wird durch einen
elektrisch änderbaren Speicher 4 gesteuert* wobei der Speicher
mit dem Ausgang eines Frequenzvergleiohers 5 verbunden ist,
der derart aufgebaut ist, dafl er zwei Frequenzen v@rgl©ioht
und davon den in den Speicher 4 einzuschreibenden Wart
derart ableitete daß die Frequenz eines zweiten Ausganges
des Frequenzteilers gleich der Vergleiohsfrequens wirdo
Einer der beiden Eingänge des Frequenzvergleichars ist mit
dem zweiten Ausgang des Frequenzteilers verbunden* während
der zweite Eingang X dazu bestimmt ist, ein V©rgl©iohssignal
mit einer genau bestimmten Frequenz zu empfangenβ
Dia Wirkungswelse des in Fig« I dargestellten Zeitnormal®
ist wie folgt;:
Es seI angenommen, daß ein bekannter Wert au Beginn des
Abglelohs in den Speicher eingeführt 1st« Die Zeitbasis 2
steuert den Frequenzteiler an, der ein bekanntes Teilerverhältnis aufweise (in Abhängigkeit von dam gespeicherten Wurt)»
Die Ausgangsfrequenz des Frequenzteiler« wird dann mit der
10 9 8 I 6/09 2-2"-
BAD ORIGINAL
2?50389
Frequent des Vergleioheslgnals verglichen« das dem Eingang X
dots Froquenzvergleiohers zugeführt wird. Der Fröquönzvergleicher
kann damit aus diesem Vergleich den In den apeIcher
einzuschreibenden Wert ableiten, damit der Frequenzteiler 1
derart abgeglichen wird, daß sein Auegangssignal eine
Frequenz aufweist, die gleich der Frequenz des Vergieiahssignals
Es 1st verständlich, daß die Frequenz des Verglelchsaignals
absolut genau sein muß, wenn es erwünscht 1st, eine exakte
Frequenz am Ausgang des Frequenzteilers zu erzielen* Diese Frequenz des Vergleichssignals kann von einem Quarzoszillator
abgeleitet werden, der gegen Temperaturschwankungen stabilisiert 1st, In dem Fall, in dem das schematisch In Pig· I
dargestellte Zeitnormal in einer elektronischen Quarzuhr
verwendet wird, wird eine Einstellvorrichtung aufgebaut, die durch einen Quarzoszillator und eine Teilerkette gebildet ist,
die ein Vergleichssignal mit einer Frequenz von beispielsweise
0,5 Hz liefert. Die Einstellung dieses Oszillators erfolgt mechanisch an dem eingekapselten Quarz und ein Trimmer 1st
in der Schwingschaltung des Quarzes für den abschließenden
Abgleich und die Kompensation der Alterung vorgesehen» Die
Vorrichtung 1st schließlich gegen Temperaturschwankungen derart stabilisiert, daß ein Ausgangssignal mit einer exakten
Frequenz von 0,5 Hz erzielt wird, das absolut konstant 1st.
Das Ln FIg, 2 dargestellte Zeitnormal umfaßt fünf binäre
Tellerstufen 6,7,8,9 und 10, wobei die Ausgänge D, bta D^
der Stufen 6,7,0 und 9 einerseits mit ersten Eingängen von
vLuf Modulo-Üwel-Vergleionergattfin 11,12,13 und l*l· und
find ererbt! Lts mit ernten Eingängen von vier UND-Qa t torn 15,16,
17, l8 vorbunden a LmI, Ma Ausgange der Gatter 11 bta l-i sind
mit ihm Eingängen üLmü.; UUD-öatfcnrs LQ /er bund en, defisim Ann τ
goru; mit einem monoatfiblLen Multivibrator M vorbuntltm Ir.fc,
BAD ORIGINAL
:j 0 9 S it. 092
der seinerseits mit einem ersten Eingang eines ODER-Gatters 21
verbunden ist* Der Ausgang dieses ODER-Gatters 21 ist mit O-Rückstelleingängen RZ der fünf Teilerstufen 6 bis 10 verbunden.
Der Ausgang D1- der Stufe IO ist direkt mit dem Gatter 19 verbunden-,
Die Ausgänge der UND-Gatter 15 bis l8 sind mit einem Speicher verbunden, der durch vier RS-Flip -Plop -Schaltungen 22,23,24
und 25 gebildet ist» deren Ausgänge direkt- mit zweiten Eingängen
der Modulo-Zwei-Gatter 11 bis l4 verbunden sind« Eine zum
Empfang des V^rgleichssignals bestimmte Klemme X ist einerse
its mit einer monostabilen MuI ti vibrato:; Schaltung 26 verbunden,
deren Ausgang T mit zweiten Eingängen der UND-Gatter 15 bis 18
verbunden ist und andererseits mit einem weiteren monostabilen Multivibrator 27 s dessen Ausgang R mit einem zweiten Eingang des
ODER-Gatters 21 und mit den 0-Ruckstelletogängen R der HS-Flip-Plop-Stufen
22 bis 25 verbunden ist, die den Speicher bildenβ
Die erste T©ilerstufe umfaßt wiederum einen Eingang I, der
im Pail einer Verwendung in einer elektronischen Uhr mit einer
Zeitbasis, beispielsweise einem Quarzoszillator verbunden ist, und die 3etzte Teilerstufe umfaßt einen Ausgang S, der mit einer
Anzeigevorrichtung verbunden ist»
Die Wirkungsweise des Zeitnormals nach Figo 2 ist folgende:
Wenn das Verg" eiehssignal nicht an den Anschluß X angelegt ist,
so zählt der durch die Stufen 6 bis 10 gebildete Frequenzteiler die Eingangsimpulse bis zu dem Zeitpunkts an dem die Zählung
identisch mit der Binärziffer (11J"* I^,L-, Lg,!^)- ist,
die teilweise in dem durch die RS~Flip»Flop-Stufen 22 bis 25
gebildeten Speicher enthalten iste Zu diesem Zeitpunkt wirkt
3098 16/0922
BAD ORIGINAL
die duroh die Modulo-Zwel-Qatter 11 bis 14 gebildete Vergleiche
rsohaltung auf den Frequenzteiler ein und stellt diesen
auf O zurück. Das Teilerverhältnis ist somit gleich ("l"»
L^,L,,Lg1L.) und damit nicht modifiziert» Die Ausgänge R und T
der monostabilen MuItivibratoren 26 und 27 befinden sich auf
" NULL" C'O")a
Wenn das Vergleichssignal X angelegt wird, erfolgen drei aufeinanderfolgende Vorgängeι
Wenn X von "NULL " auf " EINS " übergeht, werden die
Speicher und die Frequenzteiler auf O gestellt.
Während X gleich " EINS " ist, zählen die Teiler die Impulse I
und übernehmen damit die Aufgabe eines Frequenzvergleichere.
Wenn X von " EINS » auf " NULL M übergeht, wird der Inhalt
der Teiler mit Hilfe der UND-Gatter in die Speioher überführt, worauf die Teilerkette auf O zurückgestellt wird. Der Inhalt der
Teiler der in die Speioher übertragen wij^ ist gleich der
Anzahl der Impulse I, die während der Dauer des Vergleichssignals auftraten« Dies ist genau der Wert des gewünschten
Teilerverhälcnlsses*
In FIg0 J>
ist die Wirkungsweise aller Eingänge und Ausgänge der wesentlichen Elemente des Zeitnonnalis nach Fig. 2 dargestellte
Die automatische Regelung in Abhängigkeit von einem Vergleichssignal kann durch eine Korrektur des TeilerVerhältnisses
in Abhängigkeit von verschiedenen Parametern vervollständigt werden= In der AusfUhrungsform nach Flg« k ist die Betriebswelse
einer Temperaturkompensation dargestellt ο
Die Zeitbasts ist ein Quarz, von dem bekannt ist, daß sich die
Frequem, in Abhängigkeit von dor Temperatur ändert.
BAD ORIGINAL
o/e
3098 16/0922
Es ist möglich, das Teilerverhältnis des beschriebenen Systems
so abzugleichen, daß unabhängig von dieser Tatsache eine feste Ausgangsfrequenz erzielt wird.
Es ist eine Temperaturmeßeinriohtung erforderlich, die in
binärer Weise entweder die Temperaturabweichung gegenüber einer festen Temperatur oder direkt die Abweichung der Frequenz
des Quarzes gegenüber seiner Frequenz bei einer festen Temperatur oder wiederum die Änderung (Verringerung) des
Tellerverhältnisses angibt, die erforderlich ist, um eine
vorgegebene Ausgangsfrequenz zu erzielen, und zwar verglichen mit dem Teilerverhältnis, das bei der Nenntemperatur (Temperatur
des Umkehrpunktes) erforderlich ist·
In jedem dieser FKlIe wird der gewonnene Binärwert einem
Rechner zusammen mit den Werten L^ zugeführt, die gespeichert
wurden, um so den endgültigen Wert des Teilerverhältnisses zu gewinnen« Der Rechner besteht im letzteren Fall aus einem
binären Subüaktionselement· Dieses Element ist in Fig. 4 in
Form eines Blockes dargestellt·
Das Übrige Zeltnormal arbeitet in einer Weise, die dem Zeitnormal
nach Fig. 2 entspricht.
Es ist jedoch erforderlich, die automatische Einstellung mit Hilfe des Einganges X bei der Nenntemperatur (Umkehrpunkt)
durchzuführen, damit die Temperaturkompensationsvorrichtung
keinen Einfluß auf die Einstellung mit Hilfe des Vergleichssignals hat und damit sich der Quarz auf der festen Temperatur
befindet.
Es ist weiterhin möglich, eine Zeitbasis zu schaffen, die mit der unter Bezugnahme auf Flg. 2 beschriebenen Zeitbasis
vergleichbar ist, die jedoch im Sperrbetrieb arbeitet.
3098 16/092 2
2750389 - ίο -
Dieses Zeitnormal 1st schematisch In Flg. 5 dargestellt.
Die Wirkungswelse dieses Zeitnormale 1st folgende!
Wenn der Eingang X für das Vergleichssignal gleich "NULL" ist,
so haben R,Tden Wert "NULL" und es werden weder die Speicher
noch die Frequenzteilerkette beeinflußt. Das System arbeitet als einstellbarer Teiler« der mit den Speichern verbunden Iß t,
die die Sperrung steuern«
Wenn der Eingang X für das Vergleiohsslgnal auf "EINS*1
übergeht, so werden die Speicher und die Teiler auf "NULL"
zurückgestellt und dann zählt, während X den Wert nEINS"aufweiet,
die Zählerkette die Impulse I in ihrer Gesamtheit (es erfolgt keine Sperrung, weil die Speicher auf "NULL"
zurückgestellt sind) und die Tellerkette erfüllt somit die Aufgabe eines Frequenzvergleiohers.
Wenn die Dauer des Impulses gleich der Periode des gewünschten Ausgangssignals ist und kein Impuls I gesperrt wurde, so durchläuft
die Teilerkette einen vollständigen Arbeitszyklus und beginnt einen neuen Zyklus beim Verschwinden des Impulses X.
Der Inhalt dieser Teilerkette 1st damit genau gleich der Anzahl der bei Jeder Ausgangsperiode zu sperrenden Impulse.
Dieser Inhalt wird dann in die Speicher übertragen. Und zwar
mit Hilfe der UND-Gatter, die durch T gesteuert werden·
Es ist nicht erforderlich, diesen Wert vollständig Zu übertragen,
wenn man weiß, in welchen Grenzen er liegen kann· In dem Beispiel der Fig. 2 1st die Dauer des Vergleiohssignals
eine Sekunde und die Eingangsfrequenz liegt zwischen 16 Hz und 31 Hz, woraus sich ergibt, daß der letzte Teiler De während
der Übertragung den Wert "EINS" aufweist. Es ist daher unnötig,
einen Speicher für den Wert dieses letzteren Teilers vorzusehen.
3098 16/0922
In dem folgenden praktischen Beispiel seien folgende Zahlenwerte, die auftreten können, angenommen:
Eingangsfrequenz Ii liegt zwischen 258.048 Hz und 262.144 Hz
Ausgangsfreqiienz S: 0,5 Hz
Genauigkeit der Ausgangsfrequenz: 10
Genauigkeit der Ausgangsfrequenz: 10
Die Anzahl der Teiler der Kette muß zwanzig sein, damit sich
von einem diskreten Wert zum andern das Teilerverhältnis um ΙΟ"*6 ändert (220 = 106) 0
220
Die Regelperiods muß: ^.^"TPTTiF"™"' ~ ^ SBQt dauerno
Die Regelperiods muß: ^.^"TPTTiF"™"' ~ ^ SBQt dauerno
Der gewünschte Wert des Teilerverhältnisses muß zwischen
258.048 xi = Io052,l9?.
und 262 144 χ 4 = I0O46 576
liegen.
Die Anzahl der Hegelsohritte ist? 1.048«576 - 1,032 192 « l6c348<
Die Anzahl der erforderlichen Speicher ist logg (l6o384) = l4e
Dies bedeutet, daß die letzten Stufen der Kette der 20 Teiler
sich auf "EINS" befinden, nachdem sie die Impulse I gezählt
haben, die während der Hegelperioda von 4 Sekunden auftraten»
Die Schaltung dieses Beispiels urnfaBt 20 Teilerstufen,
14 RS-Flip-Flop-Speicher,
14 UND-Übertragungsgatter und
eine Schaltung,, die den Vergleich aas Zuständes der 20 Teiler
im Zustand 111111, L1^.«0L3^L1 ermöglicht (L bis L,^ sind
die vierzehn gespeicherten Vierte)»
309816/0 922
BAD ORIGINAL
Claims (8)
- - 12 -PatentansprüchetI)/Zeitnormal mit einem Oszillator, der einen eineteilbaren Frequenzteiler steuert, gekennzeichnet duroh einen elektrieoh änderbaren Speloher (4)» der mit dem Frequenzteiler (l) verbunden 1st und zumindest«!» einen B Ins ehre ibe Ingang sum Einschreiben eines Wertes in den Speicher aufweist, einen Frequenzvergleioher (5)· der einerseits mit dem Ausgang des Frequenzteiler· (l) verbunden ist und andererseits eine Blngangsklemme. X für ein Verglelohssignal aufweist« wobei der Frequenzvergleleher (5) am Ausgang mit dem EineöhreibeIngang des Speichers (4) verbunden 1st und Mittel sum Vergleichen der Frequenz des Vergleichesignals mit der Frequenz des Ausgangssignals des Frequenzteilers (1) und zum Ableiten des Wertes des Signals aufweist» das In den Einsöhreibeingang des Speichers (4) einzuschreiben ist« damit die Frequenz des Ausgangesignals gleich der Frequenz des Verglelohsslgnals ist.
- 2) Zeitnormalnaoh Anspruoh 1» dadurch gekennzeichnet daß der einstellbare Frequenzteiler (1) ein Zähler mit Vorauswahl ist» der duroh mehrere binäre Teilerstufen (6 bis 10) gebildet ist, deren Ausgänge mit einem Vergleioher (11 bis 14,19) verbunden sind» wobei der Vergleioher weiterhin mit den Spelohern (22 bis 25)verbunden ist und Bit eeinem Ausgang an den Null-Rüokstellelngang der Teiler (6 bis 10) angeschaltet 1st» derart» daß« wenn der Inhalt der Speicher (22 bis 23) gleich dem der Teller (6 bis 10) ist» diese auf Null zurückgestellt werden #309816/0922
- 3) Zeit baa is nach Anspruch 1, dadurch gekennzeichnet * dad der einstellbare Teiler durch mehrere binäre Teilerstufen gebildet ist, denen eine Sperrsohaltung vorgeschaltet 1st, die durch eine Steuerschaltung gesteuert 1st, die einerseits mit den Tellern und andererseits mit den Speichern derart verbunden ist, daß bei Jeder Periode des Ausgangs des Teilers eine Zahl von Eingangeimpulsen die gleich der in den Speichern enthaltenen Zahl ist, gesperrt werden·
- 4) Zeitnormal nach eine« der Ansprüche 1 bis 3* dadurch gekennzeichnet, dad eine Temperatur-Meßeinrichtung zwischen dem Speicher und dem einstellbaren Teiler derart eingeschaltet ist, daß das Tellerverhältnis derart änderbar 1st, daß die Ausgangsfrequenz des Tellers unabhängig von der Frequenzänderung der Zeitbasis in Abhängigkeit von der Temperatur konstant ist·
- 5) Zeitnormal nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß es einen Frequenzteller umfaßt, der die Aufgabe eines Frequenzvergleichers erfüllt, wenn das Vergleichssignal mit der Bingangsklemme verbunden ist.
- 6) Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Frequenztellerschaltungen und der Frequenzvergleicher derart kombiniert sind, daß sie nur eine einzige Schaltung bilden.
- 7) Zeitnormal nach einem der vorhergehenden Ansprüche, g e -kennzei chnet durch Einrichtungen zum Vergleichen der Ausgangsfrequenz zur Einstellung des Teilers mit einer309 816/09222750389Sollfrequenz, die durch ein Verglelohsslgnal dargestellt ist, Einrichtungen zum Berechnen dea Wertes des Teilerverhlltniaaes In Abhängigkeit von der gesessenen Abweichung derart, dafl die Auegangefrequenz gleich der Sollfrequenz 1st« und Einrichtungen sun Einwirken auf den Teiler über einen elektrisch änderbaren Speicher zur Erzielung dieses Wertes des Teilerverhltltnisses·
- 8) Verfahren zum Inbetriebsetzen des Zeitnormals nach einen der vorhergehenden Ansprüche, dadurch gekennzeioh net, daß die Elngangsklenne des Frequenzvergleiahere (5) mit einer Vorrichtung verbunden wird, die ein Vergleichssignal liefert, das einer Perlode der abgeglichenen Frequenz entspricht, die am Ausgang des Zeitnoraais ersielt werden soll, wobei der Frequenzvergleioher (3) die nicht abgeglichene Frequenz des Ausgangssignals des Teilers (1) alt der Frequenz des Vergleiohssignals vergleicht, in Abhängigkeit von der gemessenen Abweichung den Wert des Teilerverhältnis see bereohnet, für den die Ausgsngsfrequens des Tellers gleich der Frequenz des Vergleichseignals ist« und diesen Wert in die änderbaren Speicher (4) derart einführt, dafl auf das Teilerverhältnis des einstellbaren Teilers eingewirkt wird.309816/0922
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1511871A CH570651A (fr) | 1971-10-15 | 1971-10-15 | Garde-temps comprenant un divisuer de frequence au rapport de division ajustable par des moyens l'etalonnage externes et procede de mise en action de ce garde temps. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2250389A1 true DE2250389A1 (de) | 1973-04-19 |
DE2250389B2 DE2250389B2 (de) | 1974-07-11 |
DE2250389C3 DE2250389C3 (de) | 1975-02-20 |
Family
ID=4406480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2250389A Expired DE2250389C3 (de) | 1971-10-15 | 1972-10-13 | Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis |
Country Status (8)
Country | Link |
---|---|
US (1) | US3914706A (de) |
JP (1) | JPS5617632B2 (de) |
BE (1) | BE789976A (de) |
CH (2) | CH570651A (de) |
DE (1) | DE2250389C3 (de) |
FR (1) | FR2156368B1 (de) |
GB (1) | GB1412779A (de) |
NL (1) | NL7213910A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4159622A (en) * | 1976-06-30 | 1979-07-03 | Kabushiki Kaisha Suwa Seikosha | Electronic timepiece having a main oscillator circuitry and secondary oscillator circuitry |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH610473B5 (en) * | 1972-08-24 | 1979-04-30 | Dynacore Sa | Generator of isochronous reference periods which can be used for measuring time and can be readjusted, and use of this generator |
JPS5646115B2 (de) * | 1973-07-13 | 1981-10-30 | ||
JPS49114858A (de) * | 1973-02-28 | 1974-11-01 | ||
DE2400394C3 (de) * | 1974-01-05 | 1981-09-03 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur digitalen Frequenzteilung |
CH1377974A4 (de) * | 1974-10-14 | 1976-10-29 | ||
JPS5186350A (ja) * | 1975-01-27 | 1976-07-28 | Suwa Seikosha Kk | Shuhasuondohoshosochi |
FR2484103A1 (fr) * | 1980-06-04 | 1981-12-11 | Suisse Horlogerie | Procede pour ajuster le rapport de division d'un diviseur de frequence et garde-temps adapte a ce procede |
DE3021863C2 (de) * | 1980-06-11 | 1985-03-21 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Elektronische Uhr mit einer Zeitbasis und einer Temperaturkompensationsschaltungsanordnung |
CH643106B (fr) * | 1980-11-26 | Suisse Horlogerie | Garde-temps comprenant une chaine de diviseurs au rapport de division ajustable. | |
US4400093A (en) * | 1981-07-06 | 1983-08-23 | Omega Louis Brandt & Frere S.A. | Method for inspecting the running of a timepiece and timepiece adapted for such method |
GB2111269B (en) * | 1981-11-25 | 1986-04-09 | Plessey Co Plc | Adjustable ratio divider |
JPS6123152U (ja) * | 1984-07-14 | 1986-02-10 | 市光工業株式会社 | 多方向切換スイツチ |
JPS6154649U (de) * | 1984-09-14 | 1986-04-12 | ||
CH665082GA3 (de) * | 1986-03-26 | 1988-04-29 | ||
US4799003A (en) * | 1987-05-28 | 1989-01-17 | Tu Xuan M | Mechanical-to-electrical energy converter |
FR2629608B1 (fr) * | 1988-03-31 | 1992-01-10 | Peugeot | Procede et dispositif de synchronisation en reception d'une horloge locale d'une station d'un reseau de communication, notamment d'un vehicule automobile |
JPH04502361A (ja) * | 1988-12-19 | 1992-04-23 | アルカテル・エヌ・ブイ | クロック同期装置 |
US5272650A (en) * | 1990-09-25 | 1993-12-21 | Honeywell Inc. | Self correcting time base for inaccurate oscillators |
EP1014230B1 (de) * | 1998-12-15 | 2009-12-09 | Piguet, Frédéric S.A. | Zeitmessgerät mit Generator zur Erzeugung elektrischer Energie |
GB2358490B (en) * | 1999-12-29 | 2004-08-11 | Nokia Mobile Phones Ltd | A clock |
EP2738629A1 (de) * | 2012-11-30 | 2014-06-04 | EM Microelectronic-Marin SA | Elektronisches Hochpräzisionsuhrwerk, und Verfahren zur Einstellung einer Zeitbasis |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3364439A (en) * | 1966-10-07 | 1968-01-16 | Tele Signal Corp | Frequency corrected digital clock with memory in phase control loop |
-
0
- BE BE789976D patent/BE789976A/xx unknown
-
1971
- 1971-10-15 CH CH1511871A patent/CH570651A/fr not_active IP Right Cessation
- 1971-10-15 CH CH1511871D patent/CH1511871A4/xx unknown
-
1972
- 1972-10-13 DE DE2250389A patent/DE2250389C3/de not_active Expired
- 1972-10-13 NL NL7213910A patent/NL7213910A/xx not_active Application Discontinuation
- 1972-10-13 FR FR7236416A patent/FR2156368B1/fr not_active Expired
- 1972-10-16 JP JP10282772A patent/JPS5617632B2/ja not_active Expired
- 1972-10-16 GB GB4755372A patent/GB1412779A/en not_active Expired
-
1974
- 1974-09-03 US US502990A patent/US3914706A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4159622A (en) * | 1976-06-30 | 1979-07-03 | Kabushiki Kaisha Suwa Seikosha | Electronic timepiece having a main oscillator circuitry and secondary oscillator circuitry |
Also Published As
Publication number | Publication date |
---|---|
BE789976A (fr) | 1973-02-01 |
JPS4848059A (de) | 1973-07-07 |
GB1412779A (en) | 1975-11-05 |
FR2156368B1 (de) | 1977-01-14 |
CH1511871A4 (de) | 1975-05-30 |
NL7213910A (de) | 1973-04-17 |
US3914706A (en) | 1975-10-21 |
DE2250389B2 (de) | 1974-07-11 |
DE2250389C3 (de) | 1975-02-20 |
CH570651A (fr) | 1975-12-15 |
JPS5617632B2 (de) | 1981-04-23 |
FR2156368A1 (de) | 1973-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2250389A1 (de) | Zeitnormal | |
DE3750810T2 (de) | Frequenzsynthetisierer. | |
DE2720747C3 (de) | Taktimpuls-Regenerator | |
EP0012899A1 (de) | Digitale Phasenregelschaltung mit einer Hilfsschaltung | |
DE2744432A1 (de) | Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl. | |
DE2950433C2 (de) | ||
DE1964912C3 (de) | Frequenz-Synthesizer | |
DE3121846C2 (de) | Automatische Weißpegelabgleich-Schaltung für eine Farbfernsehkamera | |
DE2548265B2 (de) | Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl | |
DE2703395A1 (de) | System zum rueckgewinnen kodierter binaerinformation | |
DE69300291T2 (de) | Frequenzregelschleife. | |
DE2216123A1 (de) | Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration | |
DE19709770A1 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE2357167A1 (de) | Elektronisches musikinstrument | |
DE3889028T2 (de) | Taktextrahierer mit digitaler phasenverriegelter Schleife für bipolare Signale. | |
DE69120244T2 (de) | Synchronisierschaltung | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE2616398B1 (de) | Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals | |
DE2150579A1 (de) | Automatischer Daempfungsentzerrer | |
DE69315282T2 (de) | Schaltungsanordnung und Methode zur Erkennung einer heissen Röhre | |
DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
EP0237699A2 (de) | Verfahren und Schaltungsanordnung zum Synchronisieren eines insbesondere einer Vermittlungseinrichtung zugehörigen spannungsgesteuerten Oszillators | |
DE2831225C2 (de) | Schaltung zur Erzeugung des Synchronsignalgemisches eines genormten Fernsehsignals | |
DE2912854A1 (de) | Demodulationsverfahren fuer binaere frequenzmodulierte signale | |
EP1012980B1 (de) | Digitaler phase locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 |