DE2210037C3

DE2210037C3 - Speicher-Prozessor-Element

Info

Publication number: DE2210037C3
Application number: DE2210037A
Authority: DE
Inventors: John Donnell Basking Ridge N.J. Heightley (V.St.A.)
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1971-03-04
Filing date: 1972-03-02
Publication date: 1974-09-19
Also published as: NL167064C; FR2128630B1; JPS5650291B1; DE2210037B2; SE374987B; NL7202853A; GB1380317A; US3720821A; DE2210037A1; FR2128630A1; NL167064B; BE780199A; CA951433A

Description

Die Erfindung betrifft ein Speicher-Prozessor-Element, das eine Zweizustands-Schaltung mit ersten und zweiten Ausgangsklemmen, eine Koppeleinrich-

tung zur Eingabe von Signalen an die Zweizustandsschaltung — wobei die Zweizustandsschaltung an den Ausgangsklemmen Signale abgibt, die für ihren Zustand repräsentativ sind — erste und zweite Ladungsträger-Speichereinrichtungen, erste und zweite Schalt-Einrichtungen zur jeweiligen Kopplung der ersten und zweiten Ausgangsklemmen an die erste und zweite Ladungsträger-Speichereinrich:ung zur Speicherung des Zustands der Zweizustandsschaltung als Ladungsmenge und eine Steuereinrichtung zur Steuerung einer vorbestimmten Stromgröße zu der einen oder anderen tier ersten und zweiten Ausgangsklemmen in Abhängigkeit von der Ladung in der ersten und zweiten Ladungsspeichereinrichtung aufweist.

Derartige Speicher-Prozessor-Elemente können beispielsweise in logischen Schaltungen mit Schwellenwert Verwendung finden.

Einige bekannte logische Schaltungen mit Schwellenwert sind einfacher und weniger kostspielig in der Herstellung als Boolsche logische Schalungen, die eine Ausgangslogik erzeugen. Ein Volladdierer ist eine solche logische Schaltung mit Schwellenwert, die einen einfacheren Aufbau aufweist als eine äquivalente Boolsche logische Schaltung.

In bekannten SerienmultipHzierschaltungen sind mehrere Volladdiererstufen in Serienfolge geschaltet und dienen zur Ansammlung einer Summe, welche ein Teil des gesuchten Produktes ist. Eine rasche Zykluszeit zur Erzeugung der kummulativen Summe wird dadurch erzielt, daß die in jedem Volladdierer erzeugte Summe zeitweilig gespeichert wird, beror sie dem Eingang des nächstfolgenden Volladdierers zugeführt wird. Solche SerienmultipHzierschaltungen sind durch Boolsche logische Volladdierer wiedergegeben worden, zwischen denen Flip-Flops zwischengeschaltet waren.

Im Hinblick auf die Tatsache, daß einige logische Addierausbildungen mit Schwellenwert einfacher sind als äquivalente Boolsche logische Addiererkonfigurationen und daß schnelle Serienmultiplizierer zwischen den Addiererstufen angeordnete Verzögerungseinheiten aufweisen, existiert ein Bedürfnis für ein Schaltungselement, welches Daten speichert und zur Verarbeitung dieser Daten durch Schwellenwertlogikverfahren verwendet werden kann.

Bekannte logische Verknüpfungsglieder mit Schwellenwert besitzen eine Gruppe von Stromsteuerschaltungen und scheinen vorteilhaft für diese Anwendung zu sein, außer daß diesen Verknüpfungsgliedern die Verzögerungselemente fehlen, die zwisehen Volladdierer des Serienmultiplizierers gefügt sind. Deshalb ist es möglich, die Daten durch Schwellenwertlogik zu verarbeiten, aber eine Speicherung der Daten ist nicht vorgesehen.

USA.-Patentschrift 2 888 579 offenbart eine digitale Schaltung, welche al? Speicher-Prozessor-Element benutzt werden kann. Die Schaltung weist ein Flip-Flop auf, deren Ausgänge über je einen Transirtor mit je einem Kondensator gekoppelt sind. Die Transistoren werden zur Ladung der zugehörigen Kondensatoren in Übereinstimmung mit dem Zustand des Flip-Flops betrieben. Das Ausgangssignal der Schaltung wird durch Abtastung der in den Kondensatoren gespeicherten Ladung über ein kurzgepulstes Intervall erhallen. Die Kondensatoren dienen dazu, ein kräftiges Ausgangssignal zu erzielen. Die bekannte Schaltung weist keine Einrichtung zur Verzögerung eventuell angelegter Daten auf.

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Speicher-Prozessor-Element zu schaffen, welches Teil einer Schwellwertlogikschaltung sein kann.

Die Erfindung ist dadurch gekennzeichnet, daß die erste und zweite Ladungsspeichereinrichtung im Zusammenwirken mit den ersten und zweiten Schalteinrichtungen in der Lage ist, Ladungsbedingungen aufrechtzuerhalten, die für den Zustand der Zweizustandsschaltung für eine vorbestimmte Zeit repräsentativ sind, welche die Dauer dieses Zustandes übersteigt.

Vorzugsweise ist die Schaltung eine bistabile Kippstufe mit ersten und zweiten Eingangsklemmen, die Koppeleinrichtung weist erste und zweite Einrichtungen zum jeweiligen Ankoppeln von Zwei-Wege-Eingan«ssignale an die erste und zweite Eingangsklemme und die erste und zweite Schalteinrichtung weist erste und zweite asymmetrisch leitende Einrichtungen auf. Die bistabile Kippstufe kann ein kreuzgekoppeltes Transistorpaar für alternative Leitung aufweisen, die erste und zweite Ladungsträger-Einrichtung kann die parasitäre Basis-Koüektor-Kapazität von jeweils einem als Emitterfolger geschalteten Paar von Transistoren einschließen, und die Steuereinrichtung kann ein emittergekoppeltes Paar von Transistoren aufweisen. Die erste und zweite Einrichtung kann jeweils einen als gemeinsamen Kollektor geschalteten Transistor von entgegengesetztem Leitfähigkeitstyp zu den Transistoren der bistabilen Kippstufe aufweisen, wobei die Emitterelektrode jeweils mit der ersten oder zweiten Eingangsklemme verbunden ist.

Eine weitere Steuereinrichtung kann zur Abgabe eines Steuersignals zum alternativen Schließen und Trennen der Schalteinrichtung und zum alternativen Trennen und Betätigen jeweils einer Signalkoppcleinrichtung vorgesehen sein.

Die logische Schaltung mit Schwellenwert kann eine Mehrzahl von Elementen gemäß Erfindung umfassen, wobei die Ausgangsklemmen der Elemente jeweils mit einer Schwellenwertlogik-Sammelleitung verbunden sind; ferner gibt eine Steuereinrichtung ein Steuersignal zur Trennung der Schalteinrichtung in jedem Element und zur Schließung der Eingangssignal-Koppeleinrichtung abwechselnd zu der Schließung der Schalteinrichtung und zur Trennung der Eingangssignal-Koppeleinrichtung in jedem Element ab, und eine Einrichtung spricht auf die Ströme in den Sammelleitungen infolge der Mehrzahl der Elemente an und errichtet vorbestimmte Potentiale auf den Sammelleitungen. Es kann eine Bezugspotentialquelle vorgesehen sein und eine Einrichtung zum Vergleich des Potentials der einen Sammelleitung mit dem Bezugspotential, wenn die Eingangssignal-Koppeleinrichtung geschlossen ist. Die Vergleichseinrichtung kann ein viertes Element gemäß Erfindung umfassen.

Die Erfindung wird nunmehr unter Bezugnahme auf die Zeichnung beschrieben. Dabei zeigt

F i g. 1 eine schematische Darstellung eines Speicher-Prozessor-Elementes gemäß Erfindung,

Γ i g. 2 ein Impulsdiagramm von Steuersignalen an den Speicher-Prozcssor-Elementen nach Fig. 1, um dieses gemäß einem Zyklus von Operationen zu treiben,

Fig. 3 und 3 A symbolische Blöcke, welche das Speicher-Prozessor-Elcment nach F i g. 1 symbolisch repräsentieren,

F i g. 4 eine alternative Eingangsanordnung für das Speicher-Prozessor-Element nach Fig. 1,

F i g. 5 eine Blockschaltung einer Schwellwertlogikaddierschaltung einschließlich einer Gruppe von Speicher-Prozessor-Elementen,

F i g. 6 ein Blockschaltbild einer Schwellwertlogik-Zweierkomplement-Schaltung einschließlich einer Gruppe von Speicher-Prozessor-Elementen und

F i g. 7, 8 und 9 Blockschaltbilder von alternativen Schwellwert-Zweierkomplement-Schaltungen.

Wie sich aus F i g. 1 ergibt, empfängt ein Speicher-Prozessor-Element 10 Eingangssignale über Klemmen 11 und 12. Wenn in dem Element 10 gespeichert wird, wird eine Ausgangsstromeinheit, reprä-

Flip-Flops oder Kippschaltung 20 verbunden. Das Flip-Flop oder die bistabile Kippschaltung 20 umfaßt ein Paar in konventioneller Weise kreuzgekop-

Eine Betriebsspannungsquelle 23, die als Kreis mit Pluszeichen dargestellt ist, führt Betriebsvorspannung an das Flip-Flop 20. Das Symbol deutet an. daß eine

über eine Klemme 27 den Basiselektroden der Transistoren 28 und 29 zugeführt Das Potential des Betriebssteuersignals 26 zwischen den Zeiten i, und I₂ nach F i g. 2 ist positiv und besitzt eine Größe, die 5 nahezu dem Potential V der Quelle 23 gleichkommt. Die Transistoren 28 und 29 sind so vorgespannt, daß sie Strom von der Betriebsspannungsklemme 23' über die Transistoren 28 und 29 sowie die Dioden 31 und 32 den Kollektorelektroden der Transistoren 21 und ίο 22 Strom zuführen.

Da die Dioden 31 und 32 während der Betriebsbereitschaft leiten, werden die Potentialpegel der Kollektorelektroden der Transistoren 21 und 22 jeweils

_ --- _a durch die Dioden 31 und 32 an die Basiselektroden

sentaüv für die gespeicherten^Daten, zu der einen 15 der Transistoren 33 und 34 angekoppelt. Die Tranoder anderen eines Paares von Ausgangsklemmen 13 sistoren 33 und 34 sind jeweils als Emitterfolger ge- bzw. 14 geleitet. schaltet.

Die Eingangsklemmen 11 und 12 werden über ein Parasitäre Basis-Kollektor-Kapazitäten der Tran-

Paar von als Emitterfolger geschalteten Transistoren sistoren 33 und 34 sind in F i g. 1 durch überbrük-16 und 17 und ein Paar von Dioden verbundenen 20 kende Kondensatoren dargestellt und speichern La-Transistoren 18 und 19 mit den Eingängen eines dungsmengen, die proportional dem Poteintialpegel

sind, welche über die Dioden 31 und 32 von den Kollektorelektroden der Transistoren 21 und 22 angekoppelt werden, während das Flip-Flop 20 in Be-

pelte Transistoren 21 und 22, welche alternativ lei- 25 triebsbereitschaft ist. Die Emitterfolger der Tranen sistoren 33 und 34 koppeln Potentiale von ihren Basis-Elektroden zu ihren Emitter-Elektroden und zu einer Stromsteuerschaltung 35.

In der Stromsteuerschaltung 35 werden die Poten-

positive Klemme einer Stromquelle mit konstantem 30 tiale auf den Emitter der Transistoren 33 und 34 di-Potential mit der Schaltung an dem gezeigten Punkt rekt den Basiselektroden von Transistoren 36 und 37 verbunden ist und daß die negative Klemme geerdet zugeführt. Ein Emitterschaltungstransistor 38 regelt ist. für die Transistoren 36 und 37 zur Verfügung ge-

Dieses Symbol ist in der ganzen F i g. 1 zur Dar- stellten Emitterstrom. Ein Steuertransistor 38 schließt stellung von Verbindungen zwischen der Schaltung 35 und öffnet die Steuerschaltung 35 in Abhängigkeit nach Fig. 1 und der gleichen Betriebsspannungs- von Steuersignalen, die an einer Steuerklemme 40 anquelle benutzt. gelegt werden.

Eine weitere Betriebsspannungsquelle 15 liegt an Wenn das von einer Steuersignalquelle 42 an die

dem Speicher-Prozessor-Elcment 10 über eine Klemme 40 angelegte Steuersignal auf Erdpotential Klemme 24 an Diese gibt ein periodisches Vorspan- 40 ist, wird die Stromsteuerschaltung betätigt oder genungssteuersignal 25 ab, das in F i g. 2 dargestellt ist, schlossen. Solange die Steuerschaltung 35 betätigt ist, und dient zur Steuerung der Betriebsweise des Flip- wird im wesentlichen der gesamte verfügbare Emit-FIops 20 nach Fig. 1. terstrom des Transistors 38 durch einen der Tran-

Das Flip-Flop arbeitet in dem Bereitschaftszu- sistoren 36 oder 37 gesteuert. Der Transistor 36 oder stand, wenn das Signal 25 nach F i g. 2 auf dem un- 45 37 mit dem höheren positiven Potential an seiner Batcren positiven Potential während der Zeit i, nach t„ sis-Elektrode leitet im wesentlichen den gesamten ist. Dieses Potential ist genügend niedrig, so daß einer Strom des Transistors 38.

der Transistoren 21 oder 22 leitet, je nach dem wel- Dieser durch den Transistor 38 geführte und ent-

che Information in dem Flip-Flop gespeichert ist. weder durch den Transistor 36 oder den Transistor

Unter Berücksichtigung, daß die an das Speicher- 50 37 geleitete Strom besitzt eine vorbestimmte Größe Prozessor-Element 10 angelegten Eingangssignale und ist das Ausgangssignal des Speicher-Prozessor-Zweiwege-Datensignale sind, wird darauf hingewie- Elementes. Dieser Ausgangsstrom wird als »Stromsen, daß während der Betriebsbereitschaft-Operation einheit« betrachtet.

die Eingangssignale Potentiale aufweisen, welche po- Ein Steuersignal mit positivem Potential, welches

sitiver sind als das Potential des Signals 25 zwischen 55 von der Steuerquelle 42 an die Steuerklemme 40 anden Zeiten /, und f₂ nach Fig. 2. Die Eingangs- gelegt wird, hat einen genügenden Wert, um den signale werden jedoch über die Emitterfolger 16 und Transistor 39 in solchen Leitzustand zu bringen, daß 17 dem Emitter der Transistoren 18 und 19 züge- der gesamte, vom Emitter geschalteten Transistor 38 führt, die nichtleitend gesteuert sind, da ihre Vor- geführte Strom aufgebracht wird. Als Ergebnis sind spannung nicht ausreicht, einen merklichen Strom 60 die Transistoren 36 und 37 der Steuerschaltung 35 durch die Transistoren 18 und 19 zu führen. Wäh- gesperrt.

Zusammenfassend kann gesagt werden, daß während der Betriebsbereitschaft das Speicher-Prozessor-Element 10 von den Eingangssignalen abgetrennt ist, 65 weil das erste Vorspannungssteuersignal 25 an der Klemme 24 die Transistoren 18 und 19 sperrt. Vorspannungssteuersignal 26 (F i g. 2) von der Quelle Gleichzeitig hält das Flip-Flop 20 gespeicherte Infor-15 nach Fig. 1 dem Speicher-Prozessor-Element 10 mation zurück, und das zweite Vorspannungssteuer-

rend die Transistoren 18 und 19 nichtleitend sind, ist der Leitzustand des Flip-Flops 20 unbeeinflußt von den an den Lingangsklemmen 11 und 12 anliegenden Datensignalen.

Während der Betriebsbereitschaft wird ein zweites

signal 26 ermöglicht es, daß der Zustand des Flip- Das symbolische Speicher-Prozessor-Element 50

Flops 20 an die Steuerschaltung 35 angekoppelt wird, nach F i g. 3 wird in den Blockschaltungen von so daß bestimmt wird, welcher der Transistoren 36 Schwellenlogikschaltungsanordnungen verwendet, die oder 37 in den Leitzustand gebracht wird, und eine noch zu beschreiben sind.

Ausgangsstromeinheit an der zugehörigen Klemme 5 Obwohl die Vorspannungssteuersignal-Eingangs-13 oder 14 abgegeben wird. klemmen 24 und 27 nach F i g. 1 in der symbolischen

Um die in dem Element 10 gespeicherte Informa- Darstellung nach Fi g. 3 fortgelassen sind, versteht es tion zu ändern, werden die Vorspannungssteuer- sich, daß solche Vorspannungssteuersignale an den signale 25 und 26 an den Klemmen 24 und 27 so Block 50 angelegt werden, genauso an das Element transponiert, daß ein Potential in der Nähe des Be- io 10 nach Fig. 1. Deshalb besitzt jede Schwellenwerttriebsspannungspotentials V an die Klemme 24 und lcgikschaltung mit dem Speicher-Prozessor-Element ein niedriges positives Potential an die Klemme 27 50 eine Vorspannungssignalquelle 15 zur Anlage angelegt wird. Diese neuen Potentialpegel sind in eines Paares von Vorspannungssignalen gleichzeitig F i g. 2 zwischen den Zeiten f₂ und /₃ gezeigt. Und an jedes Element 50.

das positive Potential an der Klemme 24 ist groß ge- 15 Die Steuerklemme 40 ist ebenfalls in dem Block 50 nug, um die Transistoren 21 und 22 zu sperren. Als fortgelassen, was andeuten soll, daß die Klemme 40 Ergebnis hiervon werden die als Dioden geschalteten für den Betrieb des Speicher-Prozessor-Elementes geTransistoren 18 und 19 zwischen der Betriebsspan- maß Block 50 nicht benötigt wird,
nung 23 und Erde leitend geschaltet. Es wird erneut Alle anderen Ein- und Ausgangsklemmen des EIe-

daran erinnert, daß die Eingangssignale Doppelweg- 20 mentes 10 in F i g. 1 sind in dem Block 50 nach Datensignale sind, und es wird darauf hingewiesen, Fig. 3 enthalten. So sind die Zweiwege-Eingangsdaß ein hohes Potential an einen Eingang des Flip- klemmen 11 und 12 unten am Block 50 eingezeichnet Flops 20 und ein niedriges Potential an den anderen und die Zweiwege-Ausgangsklemmen 13 und 14 Eingang angelegt wird. Das positive Potential der oben am Block 50. Es wird darauf hingewiesen, daß Klemme 24 führt dazu, daß die Basen der Transisto- 25 die Ausgangsklemmen 13 und 14 rechts gegenüber ren 21 und 22 bezüglich ihres Potentials so lange links vertauscht sind. Diese Vertauschung wird aus steigen, bis die Dioden 18 und 20 die Potentiale der Gründen der bequemeren Bezugszifferverteilung Basen der Transistoren 21 und 22 an die Potentiale durchgeführt.

klammern, welche den gerade anliegenden Eingangs- In dieser Konvention wird »1« in dem Element 50

Signalen entspiechen. 30 gespeichert, wenn das an der Klemme 11 anliegende

Da die Eingangsklemmen 11 und 12 des Speicher- Potential höher als das an der Klemme 12 anliegende Prozessor-Elementes 10 gewöhnlich mit den Aus- Potential ist. Wenn danach eine »1« in dem Element gangsklemmen anderer Speicher-Prozessor-Elemente 50 gespeichert wird, wird ein Einheitsstrom in die verbunden sind, die ebenfalls durch die Vorspan- Klemme 14 gezogen. In der Abmachung sind die nungssteuersignale 25 und 26 gesteuert werden, sind 35 Ein- und Ausgangs-» 1 «-Klemmen links und die »0«- die an den Eingangsklemmen 11 und 12 angelegten Klemmen rechts gezeichnet.

Informationssignale bezüglich ihrer Dauer nach dem Fig. 3 A zeigt ein weiteres symbolisches Speicher-

Vorspannungsstcuersignalübergang zur Zeit f_a be- Prozessor-Element 51, welches dem Element 50 ähnschränkt. Die Dauer ist auf ein Intervall beschränkt, Hch ist, außer daß das Element 51 die Steuerklemme während welchem die Ladung auf den parasitären 40 40 aufweist, da Verknüpfungsglied-Steuersignale Basiskapazitäten der Transistoren zurückgehalten beim Betrieb des Elementes 51 angewendet werden, wird, ähnlich der Transistoren 33 und 34. So wird Die Steuerklemme 40 nach Fig. 3 A entspricht der das Intervall zwischen den Zeiten r₂ und f₃ in F i g. 2 Klemme 40 nach F i g. 1 und empfängt demnach Siauf eine Zeit begrenzt, die gleich der erforderlichen gnale zur Betätigung bzw. Trennung des Ausgangs Ilntladungszeit für die parasitären Kapazitäten der 45 des Elementes 10.
Transistoren 33 und 34 ist. Es wird nunmehr auf F i g. 4 Bezug genommen, die

Die beiden unterschiedlichen Potentiale der Basen eine alternative Schaltung zum Einkoppeln von Sider Transistoren 21 und 22 setzen das Flip-Flop 20 gnaien in das Element 10 nach Fi g. 1 zeigt. Entsprein dem einen oder anderen der beiden stabilen Zu- chende Elemente sind in F i g. 1 und 4 in den gleistände, wenn die Vorspannungssteuersignale 25 und 50 chen Bezugszeichen gezeigt.

26 erneut zur Zeit i₃ wechseln, wie aus F i g. 2 er- So koppelt ein Paar PNP-Transistoren 53 und 54

sichtlich. Da die Eingangssignale den Zustand des Eingangssignale von den Klemmen 11 und 12 jeweils Flip-Flops fixieren, entscheidet folglich das Flip- zu den Basis-Elektroden der Transistoren 21 und 22 Flop 20, welches der beiden Eingangssignale auf hö- in dem Flip-Flop 20. Die Transistoren 53 und 54 herem Potential ist. 55 sind so angeordnet, daß die Eingangssignale an den

Da das niedrige Potential in der Klemme 27 zwi- Basis-Elektroden anliegen. Die Kollektoren sind mil sehen den Zeiten t_s und t₃ zugeführt wird, werden die Erde verbunden, und die Emitter sind jeweils mii Transistoren 28 und 29 sowie die Dioden 31 und 32 den Basis-Elektroden des anderen Transistors gekop gesperrt. Als Ergebnis werden die Kollektor-Elektro- pelt. Das Vorspannungssteuersignal 25 wird an di< den der Transistoren 21 und 22 von den Basis-Elek- 60 Eingangsklemme 24 angelegt und betätigt bzw. sperr troden der Transistoren 33 und 34 entkoppelt. Nur die Transistoren 53 und 54. Wenn die Transistoret die in den parasitären Kapazitäten gespeicherte La- 53 und 54 betätigt werden, werden Eingangssignal· dung an den Basen der Transistoren 33 und 34 hält durch die Transistoren 53 und 54 an die Emitterelek diese Transistoren temporär in ihren jeweiligen Leit- troden angekoppelt, wie bei bekannten Emitterfolger zuständen von der Zeit f₂ bis zur Zeit i₃. Deshalb 63 schaltungen. Auf diese Weise werden Signale an da bleibt das Ausgangssignal des Elementes 10 während Flip-Flop 20 gegeben.

der Zeit t₃ konstant, wenn neue Information in das Wie zuvor erwähnt, kann das Speicher-Prozessoi

Flip-Flop 20 eingespeichert wird. Element 10 nach Fi g. 1 in Gruppen zur Bildung vo

Schwellenwertlogikschaltungen verbunden werden. Beispiele solcher Schwellenwertlogikschaltungen sind in den F i g. 5 bis 9 beschrieben.

Die Schwellenwertlogikschaltungen nach F i g. 5 bis 9 erzeugen Ausgangssignale, die sich durch einen Strom manifestieren, der durch den einen oder den anderen der beiden Ausgangsklemmen fließt. Eine logische Entscheidung darüber, welcher der beiden Ausgänge leiten soll, wird durch Vergleich einer analogen Summe von gewichteten Eingängen mit einem Bezugs- oder Schwellenwertpegel gemacht. Jede Schwellenwertlogikschaltung erzeugt einen Strom durch eine erste Ausgangsklemme, wenn die Summe der gewichteten Eingänge gleich oder größer dem Schwellenwertpegel ist und produziert einen Strom durch die zweite Ausgangsklemme, wenn die Summe der gewichteten Eingänge kleiner als der Schwellenwertpegel ist.

In Fig. 5 ist eine Blockschaltung aus Speicher-Prozessor-Elementen dargestellt, die als Schwellenwertlogik - Zweibit - Vollserienaddiererschaltung 60 ausgebildet ist. Es sind vier Speicher-Prozessor-Elemente 61, 62, 63 und 64 vorgesehen und eine Stromsteuerschaltung 66 ist in der Addiererschaltung 60 eingeschlossen.

Pas Element 61 dient zum Empfang und zur Speicherung eines Summenbit, das sich aus der Addition von zwei Eingangsbit ergibt, die in den Elementen 63 und 64 gespeichert sind, und eines Übertragbits, das im Element 62 gespeichert ist. Die Größe des im Element 61 gespeicherten Summenbits, entweder »1« oder »0«, wird durch Vergleich des variablen an dem Null-Eingang des Elementes 61 anliegenden Potentials mit einer festgelegten, am »1 «-Eingang liegenden Schwellenwertspannung bestimmt. Während das Element 61 ein Bit speichert, wird die Größe durch eine auf den Sammelleitungen 67 bzw. 68 geführte Stromeinheit angezeigt, abhängig davon, ob eine »1« oder eine χ 0« gespeichert ist.

Die zu einer Summen-Sammelleitung 69 gesteuerten Stromeinheiten bestimmen das Potential am Nulleingang des Elementes 61. Diese Stromeinheiten werden von einer Stromquelle 70 über einen Widerstand 71 und die Summensammelleitung 69 zu den »1 «-Eingängen der Speicher-Prozessor-Elemente 62, 63 und 64 sowie zu der Steuerschaltung 66 geleitet. Die Anzahl der Stromeinheiten hängt davon ab, ob die Elemente 62, 63 und 64 eine »1« speichern oder nicht und ob ein Übertrag in der Summation erzeugt wird oder nicht

Der Addierer 60 arbeitet in Abhängigkeit von Vorspannungssteuersignalen, die gleichzeitig von der Quelle 15 an alle Speicher-Prozessor-Elemente abgegeben werden. Diese Vorspannungssteuersignale entsprechen den in F i g. 2 gezeigten. Die Leitungen von der Quelle 15 enden am Block 60 und sind nicht zu allen Speicher-Prozessor-Elementen fortgeführt, um die Zeichnung zu vereinfachen.

Kurz gesagt, arbeitet die Addiererschaltung in der folgenden Folge. Ursprünglich sind das Summenelement 61 und das Übertragselement 62 leer, und erste und zweite Bits welche neue aufzusummierende Bits darstellen, werden jeweils in den Eingangselementen 63 und 64 gespeichert. Die gespeicherte Information wird an die Ausgänge der Elemente 63 und 64 mit Hilfe von Strom gekoppelt, der durch das eine oder andere der Ausgangsklemmen jedes Elementes geführt wird. Diese Stromeinheiten errichten einen Potentialpegel auf der Summen-Sammelleitung 69 und einer Übertrag-Sammelleitung 72, während die Information gespeichert wird.

Wenn die Vorspannungssteuersignale nach F i g. 2 zum Zeitpunkt t_t sich ändern, werden Potentiale, welche die Summen- und Übertragsinformation auf den jeweiligen Sammelleitungen 69 und 72 darstellen, an die Eingänge der Flip-Flops in den Elementen 61 und 62 angelegt. Beginnend bei der Zeit t_t empfan-

gen die Flip-Flops in den Elementen 61 und 62 die neue Summe- und Übertrag-Information und speichern diese.

Zur Zeit i., speichern die Flip-Flops in den Elementen 61 und 62 die neue Summe- und Übertrag-Information, die an die Ausgänge dieser Elemente als Stromeinheiten abgegeben werden.

Während die Summe und der Übertrag zwischen den Zeiten f., und /., gespeichert wird, werden zwei neue Informationsbits in den Elementen 63 und 64 zur Summation mit dem gerade erzeugten Übertragbit gespeichert. Die Summation wird bei der nächsten Übertragzeit durchgeführt.

Wenn zur Zeit /., die Elemente 61, 62, 63 und 64 alle neue Information speichern, sind neue Potentialpegel in den Ausgangs-Sammelleitungen 67 und 68 und auf den Summen- und Übertrag-Sammelleitungen 69 und 72 errichtet. Diese neuen Potentialpegel bestimmen das Ausgangssignal und die bei der nächsten Übertragzeit zu speichernde Summe und den

Übertrag.

Die in den Summen- und Übertragselementen 61 und 62 zu speichernden Summen- und Übertragbits werden in Übereinstimmung mit der Logik der binären Arithmetik gebildet. Die Tabelle I verifiziert diese

Logik.

Tabelle I

	Eingange	ς	Ausgänge	S
A	B	0		0
0	0	1	0	1
β	0	0	0	1
0	1	1	0	0
0	1	0	1	1
1	0	1	0	0
1	0	0	1	0
1	1	1	1	1
1	1	1

In Tabelle I sind die Variablen A und B in dei Elementen 63 und 64 gespeicherte Eingangsbits, be vor die Transfer-Operation eingeleitet wird. Die Va riable C₁ ist das im Element 62 aus der zurückliegen den Summation gespeicherte ÜbertragsbiL Die Va riable C_Ut ist das Übertragsbit und die Variable J ist das Summenbit, welches als Ergebnis der Summa tion der Variablen A, B und C₁- erzeugt wird.

Die Analyse der Tabelle I zeigt, daß die folgende! beiden Gleichungen zur Darstellung von Schwellen wertlogikfunktionen für die Summationsoperatioi Verwendung finden können:

Β = 3

2>25 = 1
2 < 2 S = O

n = 3

: N Y -4- 2 C,

(2)

2 > 2 S = O 2 < 2 S = 1

Die Gleichung (1) wird durch die Schaltung nach F i g. 5 realisiert. Eine ähnliche Schaltung kann für Gleichung (2) gezeigt werden, eine solche Schaltung wurde jedoch fortgelassen, um die Beschreibung kurz zu halten.

In Gleichung (1) stellt die Variable X_n die n-te Eingangsvariable einer Gruppe von Variablen λ', =/4, Λ\, = ß und Χ_Λ — C₁ dar. X_n kann einen Wert von 1 oder 0 haben. Deshalb kann die Summe

von null bis drei Einheiten bei jeder speziellen Summation variieren. Die Variable C/., wird mit 2 in der Gleichung multipliziert, um anzuzeigen, daß zwei Stromeinheiten von der Quelle 70 durch den Widerstand 71, die Summen-Sammelleitung 69 und die Steuerschaltung 66 gesteuert werden, wenn Cj,, richtig ist.

In Gleichung (2) sind die Variablen X~_n und C₁ _u , jeweils die Komplemente der Variablen X_n und Cj _M.

Die durch den Widerstand 71 geführten Stromeinheiten errichten ein Summen-Sammelleitungspotential, welches mit dem ersten Bezugs- oder Schwellenwertpotential V_Hi verglichen wird, das an der Klemme 75 anliegt. Das erste Bezugspotential V_Ri errichtet einen Schwellenwertpegel, so daß das Summenelcment 61 nur dann auf »1« gesetzt wird, wenn drei oder mehr Stromeinheiten durch den Widerstand 71 und die Summen-Sammelleitung 69 geführt werden. Anderenfalls wird das Element 61 auf »0« gesetzt.

Eine weitere Analyse der Tabelle I zeigt, daß die folgenden beiden Gleichungen verwendet werden können, um Schwellenwertlogikfunktionen für die Übertragserzeugung darzustellen.

(3)

wenn

K2C,., = 1
Σ> 2C₁., = 0

wenn

Σ > 2C_{1 + 1} = I

Auch die Gleichung (3) wird in der Schaltung nach F i g. 5 realisiert. Eine ähnliche Schaltung könnte für Gleichung (4) gezeichnet werden, wurde jedoch zur Verkürzung der Beschreibung fortgelassen.

In den Gleichungen (3) und (4) stellen die Va-

riablen die gleichen Eingangsvariablen als in Gleichung (2) dar. Die Summe

kann von null bis drei Einheiten schwanken.

Die durch einen Widerstand 74 und die Übertrag-Sammelleitung 72 geführten Stromeinheiten errichten

ίο ein Übertrag-Sammelleitungspotentialpegel, welches mit einem zweiten Bezugspotential V_R2 verglichen wird, welches an der Null-Eingangsklemme 76 des Übertrag-Elementes 62 und an die Eingangsklemme 77 der Steuerschaltung 66 anliegt. Dieses zweite Bezugspotential errichtet einen Schwellenwertpegel, so daß das Übertrag-Element 62 auf »1« gesetzt und die Steuerschaltung 66 zwei Stromeinheiten zu der Summen-Sammelleitung 69 abschneidet, wenn ein oder keine Stromeinheit durch den Widerstand 74 und die Übertrag-Sammelleitung 72 geführt werden. Anderenfalls wird das Element 62 auf »0« gesetzt, und die Schaltung 66 steuert zwei Stromeinheiten durch die Übertrag-Sammelleitung 72.

Eine vollständige Analyse der Tabelle I mit Bezug auf die Operation des Addierers 60 nach F i g. 5 zeigt, daß die Schaltung nach F i g. 5 die Eingangsbits Λ, B und das Übertragsbit C₁ in einem Zyklus der in F i g. 2 gezeigten Signale summiert. Das Summenbit wird in dem Element 61 der Fi g. 5 am Ende des Zyklus gespeichert und an die Sammelleitungen 67 und 68 für zusätzliche Verarbeitung bei Beginn des nächstfolgenden Zyklus der Steuersignale 25 und 26 angelegt.

In der Vorzeichen-Größe-Binärdarstellung einer dezimalen Zahl werden N Bits aufeinanderfolgend aufgereiht, und zwar mit dem niedrigstwertigen Bit an erster Stelle. Diese N Bits werden in zwei Komponenten unterteilt, und zwar eine Größenkomponente, die durch die ersten Λ'-l-Bits der Folge und eine Vorzeichen-Komponente, die durch das letzte Bit der Folge dargestellt werden. Wenn das Vorzeichen-Bit eine »1« ist, ist die Binärzahl eine negative Zahl; wenn das Vorzeichen-Bit eine »0« ist, ist die Binärzahl positiv.

Bei der Umwandlung einer Vorzeichen-Größe-Binärzahl in die äquivalente Zweier-Komplement-Form werden die folgenden beiden Regeln angewendet:

1. Alle positiven Binärzahlen haben eine Zweier-Komplement-Zahl, die mit der positiven Binärzahl identisch ist.

2. Alle negativen Binärzahlen haben eine Zweier-Komplement-DarsteTlung, die durch Vervollständigung aller Bits der Vorzeichen-Große Darstellung der negativen Zahl und addieret eine »1« an die erhaltene Binärzahl abgeleite ist.

Eine Schwellenwertlogikschaltung ist für die auto matische Umwandlung von Vorzeichen-Größe-BinäT zahlen in ihre Zweier-Komplement-Form entworfen worden. In Fig.6 ist eine Blockschaltang, mit für Speicher-Prozessor-Elementen, dargestellt, die al Schwellenwertlogüc-Zweierkomplementsschaltung 8 angeordnet sind. Ein Speicher-Prazessor-Elemeot 8 empfängt und speichert jedes Bit der Zweter-Kompli mentform eines binären Wortes. Jedes Bh A des b nären Wortes wird zunächst an ein geschaltetes Spe cher-Prozessor-Element 82 angelegt und dort gespe

±erL Gleichzeitig wird ein Komplement Ά in einem anderen geschalteten Speicher-Prozessor-Element 83 gespeichert. Zusätzliche geschaltete Spcicher-Prozesäor-Elemente 84 und 85 empfangen und speichern jeweils ein Vorzeichen-Bit SGh und ein Übertrag-Bit C₁₊₁, das durch eine Addition erzeugt ist.

Es wird darauf hingewiesen, daß die Ausbildung der Schaltung 80 ähnlich der Ausbildung der Addierschaltung nach Fig.5 ist, außer daß fünf an Stelle von viei Speicher-Prozcssor-Elemente vorgesehen sind eod daß die vier Elemente 82, 83, 84 und 85 geschaltet (gated) werden. Diese vier Elemente werden so geschaltet, daß jedes nur eine gewisse Zeit lang operativ ist.

Die »1«- und »O«-Ausgänge der Elemente 82, 83, 84 und 85 sind jeweils mit einer Summen-Sammelleitung 89 und einer Übertrag-Sammelleitung 93 verbunden. Der »1 «-Eingang des Übertrag-Elementes 85 ist mit der Übertrag-Sammelleitung 93, und der »1«- Eingang des Summenelementes 81 ist mit der Summen-Sammelleitung 89 verbunden.

An die »O«-Eingänge der Elemente 81 und 85 und an einen Eingang der Steuerschaltung 66 angelegte Bezugspotentiale errichten Schwellwertpegel, die zur Durchführung der gewünschten logischen Funktionen benötigt werden.

Beispielsweise erzeugt ein erstes Bezugspoiential V_Kl an der »O«-Eingangsklemme 87 des Elementes

81 einen Schwellwerk so daß das Summenelement 81 auf »1« nur dann gesetzt wird, wenn weniger als zwei Stromeinheiten von einer Quelle 86 über einen Widerstand 88 und die Summen-Sammelleitung 89 zu den Speicher-Prozessor-Elementen 82, 83, 84 und 85 und zu der Steuerschaltung 66 geführt werden. Das Element 81 wird deshalb auf »0« gesetzt, wenn mindestens zwei Stromeinheiten durch die Summen-Sammelleitung 89 geleitet werden.

Zusätzlich errichtet ein zweites Bezugspotenüal V_R2 an der »0«-Eingangsklemme des Elementes 85 einen solchen Schwellwert, daß eine »1« in dem Übertrag-Element 85 nur dann gespeichert wird, wenn keine Stromeinheit von der Quelle 86 über einen Widerstand 92 und die Übertrag-Sammelleitung 93 zu der. Speicber-Prozessor-Elementen 82, 83, 84 und 85 geführt wird.

Das erste Bezugspotential V_Ri wird auch an eine Eingangsklemme 86 der Steuerschaltung 66 zur Errichtung eines solchen Schwellenwertes angelegt, daß die Steuerschaltung 66 nur dann zwei Stromeinheiten an die Summen-Sammelleitung 89 abgibt, wenn mindestens zwei Stromeinheiten durch die Übertrag-Sammelleitung 93 geführt werden.

Ein Operationszyklus der Zweier-Komplement-Schaltung 80 schließt ein genügend langes Intervall ein, so daß alle Bits eines Wortes aus aufeinanderfolgenden Binärzahlen in ein äquivalentes Zweier-Komplement-Zifferwort umgewandelt werden kann.

Während eines beliebigen Operationszyklus sind die Elemente 82, 83, 84 und 85 für die Erzeugung von Ausgangssignalen immer dann unwirksam, wenn ein hohes Signal an ihrem Steuereingang anliegt. Deshalb wird das Element 82 für einen gesamten Operationszyklus immer dann abgetrennt, wenn das Vorzeichen-Bit SGN der Binärzahl eine »1« ist. Das Element 83 wird alternativ in bezug auf das Element

82 betätigt und unwirksam gemacht, weil das Element

83 durch das Vorzeichen-Bit-Komplement SGN gesteuert wird. Das Übertragelement 85 wird durch einen Puls T₀ betätigt, der ein postives Potential nur für die Dauer hat, daß das erste oder niedrigstwertige Bit der Binärzahl durch die Elemente 82 und 83 verarbeitet wird. Das Element 85 ist während des gesamten Operationszyklus betätigt, außer während der Dauer des positiven Potentials des Pulses T₀. Das Vorzeichen-Speicher-Element 84 wird alternativ mit Bezug auf das Übertragelement 85 betätigt bzw. unwirksam gemacht, weil das Komplement T. des Pulses T₀ an die Schaltklemme des Elementes 84 angelegt ist.

Das Element 84 führt zu einer Addition einer »1« an das niedrigstwertige Bit eines Wortes immer dann, wenn das Vorzeichen-Bit SGN negativ ist, d. h. eine »1« ist

Während eines beliebigen Operationszyklus und wegen der anliegenden Schaltsignale können nur immer zwei der vier Elemente 82, 83, 84 und 85 gleichzeitig betätigt sein. Deshalb ist das Element 84 und entweder das Element 82 oder das Element 83 zur Verarbeitung des niedrigwertigsten Eingangs-Bits betätigt, und das Übertrag-Element 85 und entweder das Element 82 oder das Element 83 sind zur Verarbeitung aller nachfolgender Bits der empfangenen Binärzahl betätigt.

Die Schaltung 80 wandelt Vorzeichen-Größe-Binärzahlen, die am »1 «-Eingang des Elementes 82 empfangen werden, in äquivalente Zweier-Komplement-Zahlen in Übereinstimmung mit den zuvor festgestellten Regeln für eine solche Umwandlung um.

Beispielsweise verschiebt sich eine positive Binärzahl in und durch die Schaltung 80 ohne Änderung des Wertes einer ihrer Bits. Ein positives Vorzeichen-Bit SGN, welches eine »0« ist, wird kontinuierlich an die Schaltklemme des Elementes 83 während des Operationszyklus zur Verarbeitung eines Wortes als positiver binärer Zahl angelegt. Deshalb wird das Element 82 kontinuierlich betätigt, und das Element 83 wird kontinuierlich während eines solchen Zyklus' unwirksam gemacht.

Während der Verarbeitung des ersten Bits der positiven Binärzahl wird das niedrigststellige Bit, d. h. eine »1« oder eine »0« zunächst in dem Element 82 gespeichert, und zwar in Abhängigkeit von dem Wert des ersten Bits der Variablen A. Gleichzeitig speichert das Element 84 eine »0«, welche das positive Vorzeichen-Bit SGN darstellt. Der Ausgang des Übertrag-Elementes 85 wird während der Verarbeitung des ersten Bit unwirksam gemacht.

Während der Einspeicherung des Bits in dem Verarbeitungszyklus zwischen den Zeiten r, und I₂ nach F i g. 2 wird der Inhalt der Elemente 82 und 84 mil den Sammelleitungen 89 und 93 verbunden. Der Inhalt der Elemente 83 und 85 wird gegenüber den Sammelleitungen 89 und 93 gesperrt, weil Schaltsignale SGN und T₀ die Ausgangssteuerschaltungen dieser Elemente unwirksam machen.

So werden Stromeinheiten durch die Sammelleitungen 89 und 93 durch die Elemente 82 und 84 ge steuert. Die vom Element 82 stammende Stromein· heit wird zu einer der beiden Sammelleitungen ir Abhängigkeit davon gesteuert, ob eine »1« oder eine »0« im Element 82 in Darstellung der Variablen A gespeichert ist. Die vorn Element 84 stammend! Stromeinheit wird zu der Ubertrag-Sammelleitunj 93 gesteuert, weil im Element 84 notwendigerweisi eine »0« in Darstellung des Vorzeichen-Bits SGN ge speichert ist.

Wenn das erste Bit der im Element 82 gespeicherten Variablen A eine »1« ist, speichert das Summenelement 81 eine »1«, und das Übertrag-Element 85 speichert eine »0«, wenn die Information auf den Sammelleitungen 89 und 93 in die Elemente 81 und 85 zur Zeit I₃ übertragen wird. Die gespeicherte Summe ist eine »1«, weil eine Stromeinheit zu der Summen-Sammelleitung 89 durch das Element 82 und keine Stromeinheit zu der gleichen Sammeleinheit durch die Steuerschaltung 66 gesteuert wird. Wie zuvor festgestellt, speichert das Summenelement 81 eine »1« nur dann, wenn weniger als zwei Stromeinheiten auf der Summen-Sammelleitung 89 geführt werden.

Die Steuerschaltung 66 gibt nicht zwei Stromeinheiten an die Summen-Sammelleitung ab, und das Übertrag-Element 85 speichert eine »0«, weil eine Stromeinheit auf der Obertrag-SarameHeitung 93 in Abhängigkeit von einer im Element 84 gespeicherten »0« geführt wird.

Wenn das erste im Element 82 gespeicherte Bit eine »0« ist, speichern das Summenelement 81 und das Übertrag-Element 85 eine »0«. wenn die Information übertragen wird, weil zwei Stromeinheiten sowohl über die Summen-Sammelleitung 89 als auch die Übertrag-Sammelleitung 93 geführt werden.

Deshalb wird das erste Bit einer positiven Binärzahl an das Summenelement 81 angelegt und mit dem gleichen Wert gespeichert, als das entsprechende Bit der empfangenen positiven binären Zahl.

Zusätzliche Bits des Wortes einer positiven binären Zahl werden nicht anahsk.'t, da sie die Betriebsweise der Schaltung 80 betreffen, wobei jedoch der Ausgang des Vorzeichen-Speicher-Elementes 84 für alle Bits eines solchen Wortes nach dem ersten Bit unwirksam gemacht ist.

Der Ausgang des Übertragelementes 85 ist für alle Bits nach dem ersten Bit des positiven Binärwortes betätigt, aber es können keine Überträge während der Verarbeitung eines positiven binären Wortes vorkommen.

In der Schaltung 80 werden negative binäre Wörter komplementiert, und eine »1« wird an das erhaltene komplementierte Binärwort in Übereinstimmung mit der Regel zur Umwandlung binärer Wörter in äquivalente Zweier-Komplement-Wörter angefügt. Das negative Vorzeichen-Bit SGN, welches eine »1« ist, wird kontinuierlich an den Steuereingang des Elementes 82 angelegt, und das Vorzeichen-Bit-Kompleincnt SGN wird kontinuierlich an die Steuerklemme des Elementes 83 während der Verarbeitung eines negativen Binärwortes angelegt. Deswegen sind die Elemente 82 bzw. 83 unwirksam bzw. wirksam während der Verarbeitung des negativen Binärwortes gemacht.

Zunächst wird das erste Bit der Variablen 7i im Element 83 gespeichert, und eine »1« wird in dem Vorzeichen-Speicher-Element 84 gespeichert, weil das Vorzeichen-Bit SGN eine »1« ist. Gleichzeitig wird der Ausgang des Übertrag-Elementes 85 unwirksam gemacht.

Wenn das Element 83 eine »1« als Darstellung eines empfangenen Bits »0« speichert, wird eine »0« in dem Summen-Element 81 gespeichert, wenn die Information auf der Sammelleitung 89 auf das Element 81 übertragen wird, weil zwei Stromcinhci'.cn von der Summen-Sammelleitung 89 geführt werden. Daher wird das erste empfangene Bit zu einer »1« komplementiert, und eine weitere »1« wird hinzugefügt, was die Summe = »Oc werden läßt. Gleichzeitig wird eine »1« in dem Übertrag-Element 85 gespeichert, weil keine Stromeinheiten auf der Überirag-Sammelleitung 93 zu den betätigten Elementen 83 und 84 geführt werden.

Wenn das Element 83 eine »0« als Darstellung einer empfangenen »1« speichert, wird eine »1« in dem Summen-Element 81 gespeichert, wenn die Information auf der Sammelleitung 89 auf das Element 81 übertragen wird. Auf diese Weise wird das ursprünglich empfangene Bit zu einer »0« komplementiert, und es wird eine »1« zugefügt, was die Summe gleich »1« werden läßt. Gleichzeitig wird eine »0« in dem Ubertragelement 85 gespeichert, weil eine Stromeinheit durch die Übertrag-Sammelleitung 93 durch das Element 83 beigesteuert wird.

Zusätzliche Bits des negativen binären Wortes werden durch die Schaltung 80 verarbeitet, während so der Ausgang des Elementes 84 unwirksam und der Ausgang des Übertragelementes 85 betätigt ist. Erzeugte und in dem Übertragelement 85 gespeicherte Überträge werden nachfolgend empfangenen Komplement-Bits Ά in Folgeordnung zugefügt. Die gc- »5 samte Schaltung arbeitet weiterhin als Ein-Bit-Addierer. welcher die verbleibenden Bits der negativen Binärzahl in dem Operationszyklus für ein Wort verarbeitet.

Auf diese Weise werden die Bits einer cmpfangcnen. negativen Binarzahl komplementiert, und eine *1« wird an die empfangene Anzahl hinzugefügt, wodurch das Zweier-Komplement der empfangenen negativen Binärzahl gebildet wird. Die Wirkungsweise der Schwellwertlogik-Zwcier-Komplemcntsschaltung 80 ist sowohl für positive als auch für negative Binärzahlen erläutert worden. Bei der Beschreibung der Operation ist klar, daß die logischen Funktionen zur Umwandlung der Binärzahlcn in äquivalente Zweicr-Komplementszahlen durch rich- Ao tigc Richtung der Schwellenwerte erzielt wird, und zwar mittels Referenzpotentialc, die an die Speicher Prozessor-Elemente 81 und 85 und an die Steuerschaltung 66 angelegt werden.

Es wird nunmehr auf F i g. 7 Bezug genommen, in welcher eine alternative Anordnung der Zvveicr-Komplementschaltung gezeigt ist. Die »1«- und »0«- Ausgänge der Elemente 82,83,84 und 85 sind jeweils mit der Summen-Sammelleitung 89 und der Übertrag-Sammelleitung 93 verbunden. Der »1 «-Eingang des Übertragelementes 85 ist mit der Übertrag-Sammelleitung 93 und der »(!«-Eingang des Summen-Elementes 81 ist mit der Summcn-Sammellcilung 89 verbunden.

In der Anordnung nach Fig. 7 ist ein erstes Bczugspotenüal V_Rv welches an dem Übertragelement 85 anliegt, so gewählt, daß eine »1« in dem Ubertragelement 85 nur dann gespeichert wird, wenn keine Stromeinheit auf der Übertrag-Sammelleitung 93 geführt wird. Das erste Bezugspotential V_Rx wird an die Steuerschaltung 66 so angelegt, daß diese zwei Stromeinheiten auf die Summen-Sammelleitung 89 nur dann steuert, wenn mindestens eine Stromeinheit auf der Übertrag-Sammelleitung geführt wird. Ein zweites Bezugspotential V_K., ist an dem Sumniene'ement angelegt und wird so gewählt, daß eine »1« in dem Summen-Element nur dann gespeichert wird, wenn mindestens drei Stromeinheiten auf der Summen-Sammelleitung 89 geführt werden.

(I

17 ¹⁸

Die Anordnung nacL Fig 7 welche auf unter- element nur dann gespeichert wird, wenn mindestens

schiedüche Kombinationen von Schwellenwertpoten- drei Stromeinheiten auf der Summen-Sammelleitung

tialen anspricht als die Schaltung nach Fig.6, er- 89 geführt werden-

zeugt trotzdem die Zweier-Komplements-Ausgangs- Auch die Anordnung nach Fig. 8 erzeugt die

funktion der Schaltung nach F ig. 6. 5 Zweier-Komplement-Ausgangsfiinktion.

Es wird nunmehr auf F i g. 8 Bezug genommen, in Es wird nunmehr auf die F i g. 9 Bezug genommen,

welcher eine andere Anordnung einer Zweier-Kom- die eine weitere Ausführungsform einer Zweier-Kom-

plementschaltung dargestellt isL Die »1«- und »0«- plementsschaltung zeigt Die »1«- und »O«-Ausgänge

Ausgänge der Elemente 82 und 83, 84 und 85 sind der Elemente 82, 83, 84 und 85 sind jeweils mit den

an die jeweiligen Übertrag- und Summen-Sammel- io Übertrag- und Summen-Sammelleitungen verbunden,

leitungen angeschlossen. Der »O«-Eingang des Über- Der »O«-Eingang des Übertragelementes 85 ist mit

tragelementes 85 ist mit der Übertrag-Sammelleitung der Übertrag-Sammelleitung 93 und der »1«-Eingang

93, und der »O«-Eingang des Summeneleoentes 81 des Summenelementes 81 ist mit der Summen-Sam-

ist mit der Summen-Sammelleitung 89 verbunden. melleitung 89 verbunden.

In der Anordnung nach Fig.8 ist ein erstes Be- 15 In der Schaltung nach Fig.9 wird ein Bezugszugspotential V_Rl an das Übertragelement 85 ange- potential V_Rl so gewählt, daß eine »1« in dem Überlegt und so gewählt, daß eine »1« in dem Übertrag- tragelement 85 gespeichert wird und die Steuerschalelement 85 nur dann gespeichert wird, wenn lninde- tung66 zwei StromeiBheiten zuderSummen-Sammeistens zwei Stromeinheiten auf der Übertrag-Sammel- leitung 89 nur dann beisteuert, wenn mindestens zwei leitung 93 geführt werden. Ein zweites Bezugspoten- ao Stromeinheiten auf der Übertrag-Sammelleitung 93 ^üa* ^VRs. ist an die Steuerschaltung 66 angelegt und geführt werden. Das Bezugspotential V_Rl wird ebenso gewählt, daß zwei Stromeinheiten zu der Summen- falls an das Summen-Element 81 angelegt, so daß Sammelleitung 89 nur dann beigesteuert werden, dieses Element eine »1« nur dann speichert, wenn wenn mindestens eine Stromeinheit auf der Summen- weniger als zwei Stromeinheiten auf der Summen-Sammelleitung 93 geführt wird. Ein drittes Referenz- 25 Sammelleitung 89 geführt werden,
potential K_ÄS liegt an dem Summenelement 81 an Die Schaltung nach Fig.9 erzeugt ebenfalls die und ist so gewählt, daß eine »1« in dem Summen- Zweier-Komplements-Ausgangsfunktiou.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Speicher-Prozessor-Element, das eine Zweizustands-Schaltung mit ersten und zweiten Aus- S gangsklemmen, eine Koppeleinrichtung zur Eingabe von Signalen an die Zweizustandsschaltung — wobei die Zweizustandsschaltung an den Ausgangsklemmen Signale abgibt, die für ihren Zustand repräsentativ sind — erste und zweite Ladungsträger-Speichereinrichtungen, erste und zweite Schalt-Einrichtungen zur jeweiligen Kopplung der ersten und zweiten Ausgangsklemmen an die erste und zweite Ladungsträger-Speichereinrichtung zur Speicherung des Zustands der Zweizustandsschaltung als Ladungsmenge und eine Steuereinrichtung zur Steuerung einer vorbestimmten Stromgröße zu der einen oder anderen der ersten und zweiten Ausgangsklemmen in Abhängigkeit von der Ladung in der ersten und zweiten Ladungsspeichereinrichtung aufweist, dadurch gekennzeichnet, daß die erste (33) und zweite (34) Ladungsspeichereinrichtung im Zusammenwirken mit den ersten (31) und zweiten (32) Schalteinrichtungen in der Lage ist, »5 Ladungsbedingungen aufrechtzuerhalten, die für den Zustand der Zweizustandsschaltung für eine vorbestimmte Zeit repräsentativ sind, welche die Dauer dieses Zustands übersteigt

2. Element nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung eine bistabile Kippstufe (20) mit ersten und zweiten Eingangsklemmen ist, daß die Koppeleinrichiung erste (16, 18) und zweite (17, 19) Einrichtungen zum jeweiligen Ankoppeln von Zweiwege-Eingangssignalen (von 11,12) an die erste und zweite Eingangsklemme und daß die erste und zweite Schalteinrichtung erste (31) und zweite (32) asymmetrisch leitende Einrichtungen aufweisen.

3. Element nach Anspruch 2, dadurch gekennzeichnet, daß die bistabile Kippstufe (20) ein Paar (21, 22) kreuzgekoppelter Transistoren zur alternativen Leitung aufweist, daß die erste und zweite Ladungsträger-Speichereinrichtung jeweils die parasitäre Basiskollektorkapazität eines als Emitterfolger geschalteten Transistors eines Paares (33, 34) einschließt und daß die Steuereinrichtung ein emittergekoppeltes Paar (36, 37) von Transistoren aufweist.

4. Element nach Anspruch 3, dadurch gekennzeichnet, daß die erste und zweite Einrichtung jeweils einen Transistor (Fi g. 4 — 53, 54) mit gemeinsamen (d. h. geerdetem) Kollektor aufweist, der vom entgegengesetzten Leitfähigkeitstyp zu den Transistoren (21, 22) der bistabilen Kippstufe ist, und daß die Emitterelektroden der Transistoren mit gemeinsamem Kollektor mit jeweils einem der ersten und zweiten Eingangsanschlüsse verbunden sind.

5. Element nach einem der vorhergehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Betriebsspannungseinrichtung (15) zur Abgabe eines Steuersignals zum abwechselnden Betätigen und Unwirksammachen der Schalteinrichtungen vorgesehen ist und abwechselnd die Eingangssignalkoppeletnrichtung unwirksam macht und betätigt.

6. Logische Schaltung mit Schwellwerk gekennzeichnet durch eine Mehrzahl von Elementen (62, 63, 64 in Fig. 5) nach einem der Ansprüche 1 bis 4, wobei die Ausgangsklemmen der Elemente jeweils mit einer Schwellwertlogiksammelleitung (69, 72) verbunden sind, daß eine Betriebsspannungseinrichtung (15) ein Steuersignal zum Unwirksammachen der Schalteinrichtung in jedem Element und zur Betätigung der Eingangssignalkoppeleinrichtung alternativ zur Betätigung der Schalteinrichtung und Unwirksammachen der Eingangssignalkoppeleinrichtung in jedem Element abgibt, und daß eine Einrichtung auf die Ströme in den Sammelleitungen infolge der Mehrzahl der Elemente anspricht und vorbestimmte Potentiale auf den Sammelleitungen errichtet.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß eine Bezugspotentialquelle iy_Hl) und eine Vergleichseinrichtung (61) zum Vergleich des Potentials der einen (69) Sammelleitung mit dem Bezugspotential vorgesehen sind, wenn die Eingangssignalkoppeleinrichtung betätigt ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Vergleichseinrichtung ein weiteres Element (61) gemäß einem der Ansprüche 1 bis 4 umfaßt.

9. Schaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß eine Steuerschaltung (66) auf das Potential der anderen (72) Sammelleitung anspricht und einen weiteren vorbestimmten Strom selektiv auf diese eine Sammelleitung beisteuert.

10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Mehrzahl der Elemente drei Elemente (62, 63, 64) umfaßt, daß es sich bei den beiden Sammelleitungen um Summen- und Übertrag-Sammelleitungen (69, 72) handelt und daß der andere vorbestimmte Strom zweimal die vorbestimmte Größe ausmacht, daß ferner eine weitere Bezugspotentialquelle (V _K2) vorgesehen ist, die zusammen mit der Übertrag-Sammelleitung als Eingang zu einem der drei Elemente geschaltet ist

11. Schaltung nach Anspruch 9, dadurch gekennzeichnet daß die Mehrzahl der Elemente ein erstes (82) und ein zweites (83) Element zur Speicherung eines Eingangsbits und eines jeweiligen Komplements hiervon aufweist, ferner ein drittes Element (84) zur Speicherung eines Vorzeichen-Bits sowie eines vierten Elementes (85) aufweist, daß die beiden Sammelleitungen jeweils Summen und Übertrag-Sammelleitungen (89 bzw. 93) sind, daß der andere vorbestimmte Strom die zweifache vorbestimmte Größe hat und daß jedes der vier Elemente eine Einrichtung zur selektiven Unwirksammachung der Steuereinrichtung aufweist und daß eine weitere Bezugspotentialquelle (V _Ri) vorgesehen ist, die zusammen mit der Übertrag-Sammelleitung als Eingang zu dem vierten Element geschaltet ist.