DE2153284A1

DE2153284A1 - Speichermatrix

Info

Publication number: DE2153284A1
Application number: DE19712153284
Authority: DE
Inventors: Edward Charles Hightstown NJ Ross (V St A)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1971-02-02
Filing date: 1971-10-26
Publication date: 1972-08-17
Also published as: FR2124219B1; NL7115067A; DE2153284B2; US3702990A; GB1362051A; AU3509071A; FR2124219A1; JPS529340B1; DE2153284C3; AU451926B2; CA983168A

Description

7292-71/Kö/S
RCA Docket No. 63,784
Convention Date:
February 2, 1971

RCA Corporation, New York, N.Y., V.St.A.

Speichermatrix

Die Erfindung betrifft eine Speichermatrix mit zeilen- und spaltenweise angeordneten, auf einem Halbleitersubstrat angebrachten Feldeffektbauelementen, die je eine Steuerelektrode und zwei einen stromleitenden Kanal bildende Hauptelektroden aufweisen und mindestens zwei Schwellenzustände annehmen können, wobei in jeder Zeile der Matrix zwei Bitleitungen, zwischen die die einzelnen Feldeffektbauelemente der Zeile jeweils mit ihren Kanälen geschaltet sind, und in jeder Spalte der Matrix eine einzelne Wortleitung, an die die einzelnen Feldeffektbauelemente der Spalte jeweils mit ihrer Steuerelektrode angeschlossen sind, vorgesehen sind und wobei an jede der Wort- und Bitleitungen je eine Schalteranordnung zum wahlweisen Beaufschlagen der betreffenden Leitungen mit entweder einer ersten oder einer zweiten Spannung, deren Differenz größer als ein gegebener Bezugswert ist, angekoppelt ist.

Feldeffekttransistoren wie die sogenannten MNOS-Transistoren (MNOS = Metall-Nitrid-Oxyd-Silicium), die zwei stabile Schwellenzustände annehmen können, lassen sich nach zahlreichen Verfahren in Form von integrierten Großspeichermatrizen, die klein sind, eine hohe Informationsdichte haben und verhältnismäßig billig sind, herstellen. Es ist wünschenswert, daß man solche Speichermatrizen mit Treiberschaltungen ansteuern kann, die selbst in die Speichermatrix integriert sind oder leicht an die Speichermatrizen

209834/0994

angeschlossen werden können.

Bei der Konstruktion derartiger Treiberschaltungen muß u.a. berücksichtigt werden, daß man den Isolator der MNOS-Transistoren mit einer hohen Spannung, typischerweise 30 Volt oder mehr, beaufschlagen muß, um sie in ihre stabilen Zustände zu setzen oder zu schalten. So arbeitet man bei bekannten Schaltungsanordnungen mit bipolaren Impulsen von typischerweise + 30 Volt Amplitude, was eine Gesamtspannungsausschwingung um 60 Volt bedeutet. Diese Impulse werden von den Treiberschaltungen auf die Steuerelektroden der Transistoren der Matrix gegeben. Die Treiberschaltungen müssen daher Durchbruchsspannungen haben, die beträchtlich höher als z.B. 60 Volt sind.

Integrierte Schaltungen, wie sie normalerweise für Treiberschaltungen zur Verfügung stehen, sind für solche.hohen Durchbruchsspannungen nicht eingerichtet. Ihre Durchbruchsspannungen liegen im Bereich von 15 bis 20 Volt, d.h. sie betragen weniger als die Hälfte der Durchbruchsspannung, die bei Betrieb einer Speichermatrix in der oben genannten herkömmlichen Weise erforderlich ist. Die Herstellung von integrierten Schaltungen mit höheren Durchbruchsspannungen ist nur auf Kosten anderer wünschenswerter Eigenschaften der Bauelemente möglich. Um beispielsweise die Abfluß-Gitterdurchbruchsspannung eines MOS-Treibertransistors zu erhöhen, muß man seine Isolatordicke (Dicke der gitterisolierenden Oxydschicht) vergrößern. Ebenso muß man, um die Abfluß-Quellendurchbruchsspannung zu erhöhen, den Abstand zwischen Quelle und Abfluß des Transistors vergrößern. Damit der Transistor den gleichen Strom liefert wie zuvor, muß er entsprechend größer ausgebildet sein, so daß er mehr Platz auf dem integrierten Schaltungsplättchen beansprucht und sich infolgedessen die Packungsdichte verringert. Andererseits kann man die Durchbruchsspannung von Treibertransistoren auch durch Anwendung bestimmter Verfahrens schritte bei der Herstellung erhöhen, wodurch sich jedoch das Verfahren aufwendiger gestaltet und außerdem auch mehr Platz benötigt wird. Es ist deshalb, damit die Kosten und/oder die Schwie rigkeiten des Herstellungsverfahrens möglichst gering gehalten werden, äußerst wichtig, daß die Spannungswerte und die Impulse,

209834/0994

BAD ORIGINAL

die die Treiberschaltung empfängt und liefert (um die MNOS-Transistoren zu schalten), verhältnismäßig niedrig gehalten werden.

Bei einigen bekannten Speicherausführungen arbeitet man mit Halbwählbetrieb, um MNOS-Matrizen mit niedrigen Spannungswerten zu betreiben. Beim Halbwählbetrieb kann der Schwellenwert eines gewählten Transistors z.B. in der Weise gesetzt oder eingestellt werden, daß seine Steuerelektrode mit einem ersten Impuls (z.B. +15 Volt) und sein Substrat sowie seine Quellen- und/oder Abflußelektrode mit einem Impuls entgegengesetzter Polarität (z.B. - 15 Volt) beaufschlagt werden. Dies hat jedoch den Nachteil, daß die nicht gewählten Transistoren gestört (d.h. an ihren Gitterisolatoren mit einem Impuls von 15 Volt beaufschlagt) werden, so daß die Speichermatrix bestenfalls marginal oder an der Grenze betriebsfähig ist.

Es ist allgemein bekannt, daß ein MNOS-Transistor bei Anlegen eines elektrischen Feldes gegebener Polarität an seinen Isolator in den einen stabilen Zustand und bei Anlegen eines elektrischen Feldes der entgegengesetzten Polarität an seinen Isolator in einen anderen stabilen Zustand gesetzt wird. Jedoch ist der Betrieb von untereinander verschalteten Transistoren, wie z.B. bei einer Matrix, mit ganz erheblichen Schwierigkeiten verbunden. Bei einer Matrix mit Halbleitersubstrat ist das Substrat sämtlichen Transistoren gemeinsam, so daß bei Impulsbeaufschlagung des Substrats sämtliche Transistoren beeinflußt werden. Ferner ist bei einer Matrix das Gitter (die Steuerelektrode) eines gewählten Transistors dem Gitter einiger der nicht gewählten Transistoren gemeinsam und sind Quelle und Abfkiß gewählter Transistoren den Quellen und Abflüssen einiger der nichtgewählten Transistoren gemeinsam. Durch Anlegen der für das Setzen eines gewählten Transistors erforderlichen Spannungen wird jeder andere Transistor der Matrix beeinflußt. Es ist daher bei einer Matrixanordnung von entscheidender Wichtigkeit, daß ein gewählter Transistor auf einen von zwei stabilen Zuständen gesetzt oder eingestellt werden kann, ohne daß dabei irgendein anderer Transistorder Matrix gestört wird.

Der Erfindung liegt die Aufgabe zugrunde, eine Speichermatrix

209834/0994
eAD_vORIQ!NAl.

-A-

anzugeben, die diesem Erfordernis genügt.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß bei einer Speichermatrix der eingangs genannten Art das Halbleitersubstrat an eine Schalteranordnung angekoppelt ist, die das Halbleitersubstrat wahlweise mit entweder der ersten oder der zweiten Spannung beaufschlagt.

Die Erfindung wird nachstehend an Hand der Zeichnungen im einzelnen erläutert. Es zeigen:

Figur 1 ein Diagramm, das die Schwellenspannung (V_) in Abhängigkeit von der anliegenden Gitter-Substratspannung für die in der erfindungsgemäßen Speichermatrix verwendeten Feldeffektbauelemente wiedergibt und die bistabilen Eigenschaften dieser Feldeffektbauelemente veranschaulicht',

Figur 2 ein Schaltschema einer erfindungsgemäßen Speichermatrix mit Treiberschaltung;

Figur 3 eine Reihe von Signalverlaufen, die in der Schaltungs anordnung nach Figur 2 auftreten;

Figur 4a, 4b, 4c, 4e und 4f schematische Darstellungen eines typischen Speicherelements der Matrix nach Figur 2 unter verschiedenen Vorspannbedingungen; und

Figur 5 ein Schaltschema einer erfindungsgemäßen Speichermatrix mit Treiberschaltung.

Die für die erfindungsgemäße Speichermatrix in Frage kommenden Halbleiterbauelemente haben eine veränderliche Schwellenspannung, die dadurch auf einen von zwei vielen möglichen Werten gesetzt oder eingestellt werden kann, daß man zwischen Gitter und Substrat eine Spannung, die eine gegebene Amplitude übersteigt, legt, und die die Schwellenspannung (V), auf die sie eingestellt sind, über eine erhebliche Zeitdauer beibehalten. Zu dieser Klasse von Halbleiterbauelementen gehören bistabile Feldeffekttransistoren mit einer MIS-Struktur (MIS = Metall-Isolator-Halbleiter), in der Ladung gespeichert werden kann.

Ein spezielles, jedoch nicht einschränkendes, Beispiel der-

209834/0994

artiger Transistoren ist ein Transistor, dessen Isolator (Gitterisolator) aus einer Doppelschicht aus Siliciumnitrid und Siliciumdioxyd besteht. Dieser, gewöhnlich als MNOS-Transistor (MNOS = Metall-Nitrid-Oxyd-Silicium) kann nach den für die Herstellung von MOS-Transistoren (MOS = Metall-Oxyd-Halbleiter) üblichen Verfahren hergestellt werden, außer daß man unmittelbar vor der Metallisierung die gitterisolierende Oxydschicht sehr dünn macht und zwischen dem Siliciumdioxyd und dem Gitter des Transistors eine Nitridschicht anbringt. Der auf diese Weise erhaltene Transistor kann entweder vom p-Typ oder vom η-Typ sein und hat zwei die Enden eines stromleitenden Kanals bildende Hauptelektroden sowie eine Gitterelektrode (Steuerelektrode) zum Steuern der Stromleitung im Kanal. Der Transistor hat die gleichen allgemeinen Eigenschaften wie ein üblicher MOS-Transistor, außer daß die zusätzliche isolierende Nitridschicht über der dünnen Oxydschicht eine Ladungsspeicherung an oder in der Nähe der Grenzfläche zwischen den beiden Isolatoren ermöglicht, so daß der Transistor die Charakteristik nach Figur 1 aufweist.

Figur 1 ist eine idealisierte Darstellung der Hysteresischarakteristik der Schwellenspannung (V^₁) als Funktion der angelegten Gitter-Substratspannung (V-^) eines typischen Transistors der oben genannten Art. Die Schwellenspannung (V^) ist definiert als diejenige Gitterspannung, bei welcher ein Stromfluß im Kanal des Transistors einsetzen kann. Der Punkt V _T bezeichnet den unte

-L-Lj

ren oder niedrigen Wert von V , und derPunkt V „ bezeichnet den oberen oder hohen Wert von V„. Beispielsweise können V__T den Wert - 2 Volt und V „ den Wert - 6 Volt haben. Die Bezugsspannungen

und V„pp zeigen diejenigen Gitter-Quellenspannungen an, bei

denen der Transistor seinen Zustand ändert. Der Wert von V₁.. „~ und

_ Kb Γ

V„gp hängt von dem jeweils verwendeten Bauelement abj im vorliegenden Fall sei vorausgesetzt, daß dieser Wert zwischen - 15 Volt und +15 Volt beträgt.

Ein Wert von V (bei gegebener Impulsdauer), der kleiner ist als V„„„ oder V beeinflußt die Schwelleneinstellung des Transistors nach Fifrur 1 nicht. Wenn dagegen V anfänglich gleich V_- und V„„„ größer und negativer als V_R~ ist, wandert die

209834/0994

Schwellenspannung entlang der Hysteresiskurve nach oben, wie in Figur 1 gezeigt, und nimmt den Wert von V_„ an. Wenn V^_ dann später auf O Volt erniedrigt wird, bleibt V auf V eingestellt. Wenn die Schwellenspannung anfänglich V_m„ ist und V^₀₀ größer und

, 1x1 troo

positiver als V gemacht wird, wandert die SchwelTenspannung ent lang der Hysteresiskurve nach unten, und V nimmt den Wert von

V an. Wenn V/-.qq dann später auf O Volt erniedrigt wird, bleibt

V auf V_TT eingestellt.

Die hier betrachteten MNOS-Transistoren sind Analogelemente, die auf mehrere verschiedene Schwellenzustände eingestellt werden können(wobei die Charakteristik nach Figur 1 für einen Transistor vom p-Typ gilt). Beispielsweise kann durch Anlegen einer Spannung

V „„ (Vp₁), die größer ist als "V' „„, der p-leitende Transistor auf einen Schwellenzustand V _T' eingestellt werden, wie in Figur 1 gezeigt. Stattdessen kann durch Anle'gen einer Spannung V^₁ „„ (V/-,„), die negativer ist als V_„„. der p-leitende Transistor auf einen Zustand V„, ' eingestellt werden, wie in Figur 1 gezeigt. In der Praxis sind jedoch in den meisten Fällen die zwischen Gitter, Substrat und den Hauptelektroden der Transistoren liegenden Spannungen auf bestimmte Werte (+ V) beschränkt, so daß die Transistoren jeweils immer nur einen von zwei der" vielen verfügbaren Schwellenzustände annehmen. Bei den Transistoren vom ii-Typ wird durch Anlegen einer Spannung V₀₀₀, die negativer ist als V_T,„, (in

C^oo Kar

Richtung der Unterdrückung der Stromleitung), der Transistor auf einen niedrigen Schwellenspannungszustand eingestellt, während bei Anlegen einer Spannung V_rGC,, die positiver ist als V (in Richtung einer Erhöhung der Stromleitung), der Transistor auf einen hohen Schwellenspannungszustand eingestellt wird.

Figur 2 zeigt eine Speichermatrix 40, deren Wortleitung (W ,

W₀), Bitleitungen (B₁., B₁₀, B₀₁, B₀₀) und Substrat 51 wahlweise — lllZ^lj^M

an entweder einen ersten Schaltungspunkt mit Null- oder Massepotential oder an einen zweiten Schaltungspunkt mit einem Potential von -V Volt anschaltbar sind. Die Selektion erfolgt mit Hilfe von Zv/eiweg-Schaltern (in beiden Richtungen stromleitenden Schaltern), dargestellt als gitterisolierte Feldeffe'rbtransistoren vom p-Typ, die als Übertragungsglieder arbeiten.

209834/0994
ORIGINAL

Die Speichermatrix 4-0 kann M Wörter aus je j Bits enthalten, wobei M und j ganze Zahlen größer als 1 sind und M und J gleich oder verschieden sein können. In Figur 2 ist der Einfachheit halber M = j = 2. Jede Bitstelle besteht aus einem einzigen bistabilen Transistor T_M., wobei M die Wortstelle (Spalte) und j die Bitstelle (Zeile) bezeichnen. Die Transistoren einer Spalte (Wort) sind jeweils mit ihren Gittern gemeinsam an eine Wortleitung angeschlossen. Die Transistoren einer Zeile (mit sämtlich dem gleichen Bitstellenwert) sind jeweils mit ihren Quellen an eine erste Bitleitung B^ und mit ihren Abflüssen an eine zweite Bitleitung B.„ angeschlossen, wobei j sich wiederum auf den Bitstellenwert der Zeile bezieht.

Zu jeder Bitleitung gehören zwei Transistoren S. und S.

jna j

wobei j 'den Stellenwert der Zeile angibt, η angibt, ob es sich um die erste (l) oder die zweite (2) Bitleitung der Zeile handelt, a sich auf den Transistor bezieht, der mit seinem Kanal zwischen die Bitleitung und Nullpotential geschaltet ist, und b sich auf denjenigen Transistor bezieht, der mit seinem Kanal zwischen die Bitleitung und -V-Potential geschaltet ist.

Während des Lösch- und Schreibzyklus sind die Bitleitungen auf das gleiche Potential geschaltet. Dies stellt sicher, daß im wesentlichen keine Potentialdifferenz zwischen den beiden Bitleitungen einer Zeile besteht und somit im wesentlichen kein Strom fluß zwischen ihnen herrscht. Die Schalter arbeiten während des Schreibzyklus in Kaskade, sind jedoch unabhängig gesteuert, und die Spannung der Bitleitungen ist unabhängig von der Impedanz oder vom Impedanzverhältnis der Schalter. Das Ein- und Ausschalten der Bitleitungs-Transistorschalter wird durch einen Binärziffernwähler 41 gesteuert, dessen Ausgangsleitungen an die Gitter der Schaltertransistor^n angeschlossen sind.

Jede Wortleitung (W , W_) ist an zwei Transistoren S und S_w , angeschlossen, wobei m die Stelle oder Ordnung der Wortleitung angibt und a sich auf denjenigen Trarsistor, der mit seinem Kanal zwischen die Wortleitung und Nullpotcntial geschaltet ist, und b sich auf denjenigen Transistor, der mit seinem Kanal zwischen die und -V Volt geschaltet ist, bezieht. Das Ein- und Aus-

209834/0994
BAD ORIGINAL

schalten der Wortleitungsschalter wird durch einen Decodierer gesteuert, dessen Ausgänge an die Gitter der Wortleitungsschalter angeschlossen sind.

Der Decodierer 43 und der Wähler .41 erzeugen an ihren Ausgängen unterschiedliche Impulsgruppierungen entsprechend Signalen, die ihren Eingängen 42 bzw. 44 von einem Steuerwerk (nicht gezeigt), beispielsweise einer elektronischen Rechenanlage oder Datenverarbeitungsanlage zugeleitet werden. Derartige Decodierer sind allgemein bekannt und brauchen daher nicht näher erläutert zu werden.

Das sämtliche Transistoren der Matrix gemeinsame Substrat ist an den Verbindungspunkt der Kanäle der Transistoren S und S , angeschlossen. Das andere Kanalende des Transistors S^ liegt an Masse (0 Volt), und das andere Kanalende des Transistors S .., liegt an - V Volt. Somit kann, je nachdem, welcher dieser Transistoren eingeschaltet wird, das Substrat entweder an Masse oder an -V Volt gelegt werden. Diese Transistoren werden von Signalquellen 45, 46 gesteuert, die entweder zum Decodierer 43 oder zum Wähler 41 gehören können. Die Schalter S ₁ und S ., sind von großer Wichtigkeit, da sie eine Impulsbeaufschlagung: des Substrats ermöglichen, wie noch erläutert werden wird.

Die Transistorpaar.e für die verschiedenen Bitleitungen, Wortleitungen und das Substrat erfüllen jeweils die Funktion eines einpoligen Umschalters. Selbstverständlich kann man an Stelle der Transistorpaare auch irgendeine beliebige andere Schaltungsanordnung, die eine äquivalente Funktion erfüllt, verwenden.

Da die Arbeitsweise sämtlicher Spalten identisch ist, wird hier willkürlich nur die Spalte 1 an Hand der Signalverlaufsdiagramme nach Figur 3 im einzelnen erläutert.

Als erstes werden im Zeitintervall t₁ bis t_o während des Löschzyklus die Speicherelemente der Spalte 1 sämtlich in den Zustand V_TT gesetzt. Wie in Figur 3 gezeigt, wird die erste Wort leitung W mit Nullpotential beaufschlagt, indem der Transistor

S eingeschaltet wird, während sämtliche Bitleitungen B.., B._o w ι a . 31 -j 2.

sowie das Substrat und die ungewählten Wortleitungen (W ) mit

2t

209834/0994

-V Volt beaufschlagt werden, indem die entsprechenden Schaltertransistoren mit dem Index "b" erregt werden. In Figur 4a sind die den einzelnen Transistoren (T₁₁, T₁₉) der Spalte 1 zugeführten Spannungen gezeigt. Und zwar liegt an den Gittern Nullspannung, während Abfluß, Quelle und Substrat der Transistoren mit - V Volt beaufschlagt sind. Da die Transistoren p-leitend sind, bewirkt das gegenüber dem Substrat positive elektrische Feld am Gitter, daß die Transistoren der Spalte 1 auf den niedrigen Schwellenspannungszustand (V__) nach Figur 1 geschaltet werden.

Die Transistoren der nichtgewählten Spalten (T₂₁, T₂₂) sind an ihren sämtlichen Elektroden mit - V Volt beaufschlagt, wie in Figur 4b gezeigt. Dies stellt sicher, daß die Transistoren der nichtgewählten Spalten der Matrix ungestört sind, da alle ihre Elektroden die gleiche Spannung führen. Wenn somit das Substrat und die nichtgewählten Wortleitungen mit einem Impuls oder einer negativen Spannung beaufschlagt werden, während die gewählten. Wortleitungen an Masse oder Nullpotential gelegt werden, so werden dadurch die Speicherelemente der gewählten Wortleitungen in den Zustand ν_φΤ gesetzt.

Es sei jetzt angenommen, daß, wie im Zeitintervall t- bis t. des Schreibzyklus nach Figur angedeutet, das Speicherelement öder der Transistor T₁₁ gesetzt oder eingestellt werden soll, so daß seine Schwellenspannung auf den hohen Zustand (V_,„) geschaltet wird (Einschreiben "0"). Der Transistor T₁₁ muß geschaltet werden, während der Transistor T₁₂ im Zustand V__T gehalten wird (Einschreiben ⁿlⁿ) und die übrigen Speicherelemente der Matrix ungestört oder unbeeinflußt bleiben. Das Schalten des Transistors T₁₁ auf V „ erfolgt dadurch, daß das Substrat (über S₁ ) und die Bitleitungen B₁₁ und B₁₂ mit Nullspannung und die Wortleitung W₁ (über S ..,) mit - V Volt beaufschlagt werden. (Diese dem Transistor T₁₁ zugeleiteten Spannungen sind in Figur 4c gezeigt.) Der negative Impuls mit der Amplitude - V beaufschlagt das Gitter gegen über dem Substrat mit einer Vorspannung, die größer ist als der gegebene Bezugswert (V_nTf„) und eine solche Polarität hat, daß sie

Kfcir

die Stromleitung des Transistors T₁₁ erhöht. Um den Transistor T₁₁ auf V„„ zu schalten, müssen die umgekehrten Spannungen angelegt

209834/0994

BAD ORIGINAL

werden wie für das Schalten auf V . Bei dem in Figur 4c veranschaulichten Vorspannung^zustand besteht ein einheitliches elektri sches Feld zwischen Gitter und Substrat über die Länge des stromführenden Kanals zwdsihen Abfluß und Quelle des Transistors. Da Quelle und Abfluß die gleiche Spannung führen, fließt kein stationärer Abfluß-Ouellenstrom.

Beim Schalten des Transistors T₁₁ auf V_m„ bleiben die übri-

11 in

gen Speicherelemente der Matrix ungestört. Insbesondere werden weder die nichtgewählten Transistoren der selben Spalte noch die nichtgewählten Transistoren der selben Zeile wie der gewählte Transistor (T₁₁-) beeinflußt.

Der Transistor T₁₀, der zur gleichen Wortleitung gehört wie der Transistor T₁₁, ist mit seinem Gitter an W angeschlossen und führt somit eine Gitterspannung von -.V Volt. Um ein Umschalten des Transistors T₁₂ zu verhindern, werden die Bitleitungen B₀₁

und B₀₀ durch Einschalten der Transistoren S₀₁, und S₀₀, mit - V 22 21b 22b

Volt beaufschlagt. Der sich ergebende Vorspannungszustand des Transistors ist in Figur 4d gezeigt. Auf den ersten Blick könnte es so aussehen, als würde der Transistor T₁₂ ebenfalls in den Zustand V „ geschaltet, da zwischen seinem Gitter (- V Volt) und dem Substrat (Nullspannung) eine Spannungsdifferenz von -V Volt herrscht. Jedoch zeigt sich bei näherer Untersuchung, daß die Gitterspannung - V einen Leitungskanal zwischen Quelle und Abfluß * induziert. Da Quelle und Abfluß beide eine Spannung von - V Volt führen, ist das Potential des Leitungskanals - V Volt. Es herrscht daher eine nur sehr geringe oder gar keine Potentialdifferenz an den Isolierschichten, und der Transistor verbleibt in seinem vorher eingestellten Zustand V__T. Folglich bleibt der Transistor T₀ unbeeinflußt. Ebenso bleiben die übrigen Speicherelemente der selben Spalte (mit der selben Wortleitung) wie T₁₁ unbeeinflußt, da auch bei ihnen Quelle und Abfluß die gleiche Spannung führen und somit kein Strom in ihnen fließt.

Der Transistor T₀₁, der zur gleichen Zeile gehört wie der Transistor T₁₁, liegt mit Gitter, Substrat, Quelle und Abfluß an Nullspannung. Bei diesem, in Figur 4f dargestellten Vorspannungszustand bleibt der Transistor unbeeinflußt.

209834/0994

BAD ORIGINAL

Der Transistor T„_o, der zur gleichen Zeile gehört wie der

Zt Zt

Transistor T_iO, liegt mit Gitter und Substrat an Nullspannung und mit Quelle und Abfluß an - V Volt, wie in Figur 4e gezeigt. In diesem Vorspannungszustand ist die Gitter-Substratspannung (Vnoc) nahezu 0 Volt und herrscht am Quellen-Substratübergang sowie am Abfluß-Substratübergang eine Potentialdifferenz von - V Volt. Diese Potentialdifferenz ruft ein elektrisches Feld hervor, dessen Wirkung in der Praxis auf den Übergang zwischen den Quelle und Abfluß bildenden p-Gebieten und dem Substrat begrenzt ist. Das Potential des Leitungskanals zwischen Quelle und Abfluß bleibt nahe Nullspannung, und der Transistor bleibt unbeeinflußt.

Durch Impulsbeaufschlagung des Substrats mit - V Volt während des. Löschzyklus und durch Verwendung des Substrats als Steuerelektrode wird es also möglich, mit einer einzigen unipolaren Spannungsquelle die Speichereiementefaer Matrix zu setzen oder einzustellen.

Ferner beträgt die maximale Signalspannung, die an irgendeiner der Wortleitungen auftritt, - V Volt (z.B. - 30 Volt) oder Massepotential (z.B. 0 Volt), so daß die maximale Spannungsdifferenz an der Treiberschaltung V Volt ist, was in der Größenordnung von 30 Volt betragen kann. Es braucht daher die Abfluß-Quellenspannung oder die Quellen-Gitterspannung oder die Abfluß-Gitterspannung der Transistoren der Treiberschaltung V Volt nicht zu übersteigen, während bei den bekannten Schaltungsausführungen 2 χ V Volt erforderlich sind. Es müssen somit die Treiberschaltungen eine maximale Spannungsdifferenz von 30 Volt verarbeiten, während bei den bekannten Schaltungsausführungen, die mit bipolaren Impulsen arbeiten, die Treiberschaltungen eine Spannungsdifferenz von 60 Volt verarbeiten muß.

Die in der Speichermatrix gespeicherte Information kann, wie im Zeitintervall t_ bis t/ des Lesezyklus nach Figur 3 angedeutet, zerstörungsfrei wortweise ausgelesen werden, indem die gewählte Wortleitung mit einer Lesespannung (V ), die größer ist als V_TL, und die Bitleitungen B._± mit 0 Volt und die Bitleitungen Β·₂ mit typischerweise - 5 Volt beaufschlagt werden. Bei dem

209834/0994 BAD ORIGINAL

oben erläuterten Beispiel, wo T auf V₁ und T _ auf V gesetzt

XX X i'l X Jt X Xj

sind und die Wortleitung W. mit V_n beaufschlagt ist, leitet der Transistor T₁ _n, während der Transistor T₁₁ nichtleitend bleibt.

X Ji - XX

Bei der Ausführungsform nach Figur 5 sind die .Speicherelemen

te des Wortes 1 (Q₁₁, Q) und die Speicherelemente des Wortes 2

^11 X Z

(Qo₁? Q₉ο) auf einem getrennten isolierten Substrat (53, 54) angebracht. Der Einfachheit halber sind die Spalten- und Zeilentransistorschalter nach Figur 2 in Figur 5 durch einpolige Umschalter ersetzt. An jedes Substrat (53, 54) ist ein Schalter (S , S „) angeschlossen, durch den das entsprechende Substrat

SX. SZ

selektiv mit entweder ~V Volt oder Nullspannung beaufschlagt werden kann. Die Wirkungsweise in den gewählten Wortleitungen der Matrix ist die gleiche wie bei der Anordnung nach Figur 2, und die Impulsfolge ist die gleiche wie in Figur 3, außer daß die nichtgewählten Wortleitungen auf Nullpotential bleiben. Die Verwendung getrennter Substrate für jede Wortleitung ergibt eine größere Freiheit bei der Einstellung der Speicherelemente. Beispielsweise wird bei dieser Anordnung die Selektions- oder Wählschaltung stark vereinfacht, da die Wortleitungen und die Substrate der nichtgewählten Spaltenlauf O Volt verbleiben, während in den restlichen Teil der Matrix Information eingeschrieben wird.

Die MNOS-Speichermatrix nach Figur 5 kann in einem gemeinsamen Siliciumkörper untergebracht werden, in welchem Falle die gegenseitige Isolation der Wort- oder Spaltensubstrate durch eindiffundierte Zonen bewirkt wird. Stattdessen kann man die Speichermatrix nach Figur 5 auch auf Silicium auf einem isolierenden Substrat wie Saphir anbringen, was eine dielektrische Isolation ergibt. Auch bei der Anordnung nach Figur 5 können die Speicherelemente der Matrix mit Hilfe einer einzigen unipolaren Spannungsquelle in ihre Zustände V oder V geschaltet werden.

XiX X L*

Wie bei der Anordnung nach Figur 2 beträgt die maximale Spannung, mit der die Wortleitungen oder die Bitleitungen beaufschlagt werden, - V Volt (z.B. - 30 Volt) oder O Volt, so daß die Treiber schaltungen eine maximale Spannungsbeanspruchung von nur V Volt (z.B. 30 Volt) verarbeiten müssen.

209834/0994

BAD ORIGINAL

Claims

Patentansprüche

Speichermatrix mit zeilen- und spaltenweise angeordneten, auf einem Halbleitersubstrat angebrachten Feldeffektbauelementen, die je eine Steuerelektrode und zwei einen stromleitenden Kanal bildende Hauptelektroden aufweisen und mindestens zwei· Schwellenzustände annehmen können, wobei in jeder Zeile der Matrix zwei Bitleitungen, zwischen die die einzelnen Feldeffektbauelemente der Zeile jeweils mit ihren Kanälen geschaltet sind, und in jeder Spalte der Matrix eine einzelne Wortleitung, an die die einzelnen Feldeffektbauelemente der Spalte jeweils mit ihrer Steuerelektrode angeschlossen sind, vorgesehen sind und wobei an jede der Wort- und Bitleitungen je eine Schalteranordnung zum wahlweisen Beaufschlagen der betreffenden Leitungen mit entweder einer ersten oder einer zweiten Spannung, deren Differenz größer als ein gegebener Bezugswert ist, angekoppelt ist, dadurch gekennzeichnet, daß das Halbleitersubstrat (51* 53, 54) an eine Schalteranordnung (S ₁ , S ₁, j S ^, S „) angekoppelt ist, die das Halbleitersubstrat wahlweise mit entweder'der ersten oder der zweiten Spannung beaufschlagt.
2. Speichermatrix nach Anspruch 1, dadurch gekennzeichnet , daß zum Einstellen eines der Feldeffekt bauelemente auf den einen der beiden Schwellenzustände jede Bitleitung, das Substrat und die nichtgewählten Wortleitungen mit der einen der beiden Spannungen und gleichzeitig die gewählten Wortleitungen mit der anderen der beiden Spannungen, die eine solche Polarität hat, daß die Stromleitung der Feldeffektbauelemente gesperrt wird, beaufschlagt werden; und daß zum selektiven Einstellen eines Feldeffektbauelements auf den anderen Schwellenzustand die beiden Bitleitungen des gewählten Feldeffektbauelements und das Substrat mit der anderen der beiden Spannungen und die Wortleitungen der gewählten Feldeffektbauelemente sowie die beiden Bitleitungen der nichtgewählten Feldeffektbauelemente mit der einen der beiden Spannungen beaufschlagt werden.

20
3. Speichermatrix nach Anspruch 1, dadurch gekennzeichnet, daß die Schalteranordnungen aus gitterisolierten Feldeffekttransistoren des gleichen Leitungstyps wie die Feldeffektbauelemente der Matrix bestehen.
4. Speichermatrix nach Anspruch 3, dadurch gekennzeichnet , daß die Feldeffektbauelemente der Matrix MNOS-Transistoren sind.

209834/0994 BAD ORiGINAL