DE2023656A1 - Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme - Google Patents

Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme

Info

Publication number
DE2023656A1
DE2023656A1 DE19702023656 DE2023656A DE2023656A1 DE 2023656 A1 DE2023656 A1 DE 2023656A1 DE 19702023656 DE19702023656 DE 19702023656 DE 2023656 A DE2023656 A DE 2023656A DE 2023656 A1 DE2023656 A1 DE 2023656A1
Authority
DE
Germany
Prior art keywords
clock
primary
correction
pulse
correction stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702023656
Other languages
English (en)
Other versions
DE2023656B2 (de
Inventor
Willi Dipl.-Ing.; Zabanski Günter; Hessenmüller Horst Dipl.-Ing.; Martin Detlef; 6100 Darmstadt Barte]
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FERNMELDETECHNISCHES ZENTRALAM
Deutsche Telekom AG
Original Assignee
FERNMELDETECHNISCHES ZENTRALAM
Deutsche Telekom AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FERNMELDETECHNISCHES ZENTRALAM, Deutsche Telekom AG filed Critical FERNMELDETECHNISCHES ZENTRALAM
Priority to DE2023656A priority Critical patent/DE2023656B2/de
Priority to DE19712136930 priority patent/DE2136930B2/de
Priority to DE19712150511 priority patent/DE2150511A1/de
Publication of DE2023656A1 publication Critical patent/DE2023656A1/de
Publication of DE2023656B2 publication Critical patent/DE2023656B2/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073Bit stuffing, e.g. PDH

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • Verfahren zur empfangsseitigen Rückgewinnung der plesiochronet Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer ZeitvielfachByateme Die Erfindung betrifft ein Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfaoh höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme durch Hinzufügen bzw. Ausblenden einzelner Taktimpulse zu bzw. von einer mittleren, lokal erzeugten Taktfrequenz aufgrund von im empfangenen Multiplexbitstrom enthaltenen Korrektursignalen über die jeweilige Taktabweichung der Primärsysteme.
  • Wenn die Digitalsignale mehrerer PCM-Primärsysteme zwischen zwei Punkten zu Ubertragen sind, so ist es meist zweckmäßig, sie in einer Multiplexeinrichtung zu einem Digitaistrom höherer Geschwindigkeit zusammenzufassen. Im allgemeinen Fall sind die Digitalsignale am Eingang der Multiplexeinrichtung nicht taktsynchron, d.h. ihre Bitraten unterscheiden sich um einen Tolerenzbetrag (z.B. + 10-4). Derartige Signale werden auch als plesiochrone Signale bezeichnet.
  • Auf Auf der Empfangs seite müssen aus dem Digitalatrom der Multi plexeinrichtung die Takte der einzelnen Primärsysteme wieder exakt abgeleitet werden. Eine genaue Taktrückgewinnung und damit eine Übertragung ohne Informationsverlust auf der Muitiplexstrecke ist abe@er nur möglich, wenn zusätzlich zum eigentlichen Nachrichteninhalt der einzelnen Primärsysteme Informationen über die Taktabweichungen derselben übertragen werden (F. J. Witt; An experimental 224 Mbit/s Digital Multiplexer using Stutring Synchronization. BSTJ, Vol. 44, p. 1843 - 1885, Nov. 1965; und t.J. Johannes and P. H. Mc Cullough: Multiplexing of Asynchronous Digital Signals using Pulse Stuffing with Added-Bit Signalling. IEEE Trans. on Commnunications Technology. Vol. COM-14, No 5, Oct. 1966).
  • Als Bitrate für POM-Primärsysteme haben sich fi,o=2,048 Mbit/s weitgehend durchgesetzt. Für die Toleranz dürfte + 10 4 ein realisierbarer Wert sein. Die Bitrate eines zu bildenden Multiplexsystems sollte aus verschiedenen, hier nicht näher zu erläuternden Gründen ein ganzzahliges Vielfaches von 64 Kbit/s (InformationsfluB eines Zeitkanals) sein. Die Toleranzgrenze des Mutliplexsystems sollten um den Faktor 10 enger sein, also # 10-5. Die Bitrate des Mutliplexsystems ergibt sich nun folgendermaßen: fmux, o = a . 2,048 Kbit/s + b . 64 Kbit/s mit a - Anzahl der zusammenfassenden Grundsysteme und b . 64 Kbit/s einer zusätzlichen Erhöhung der Informationskapazität des Multiplexsystems zur Übertragung bestimmter Informationen wie, Synchronisationssignale, Aussagen über die Taktabweichung der Primärsysteme etc. Die Zahl a=b=4 birgt verschiedene Vorteile in sich, so daß fmux,o = 8,448 Mbit/s wird.
  • Die Die Bitrate des Multiplexsystems fmux ist also um einen zusätzlichen Wert 4 . fz = 4 . 64 Kbit/s höher als die mit a (Anzahl zusammenzufassenden Primärsysteme) multiplizierte Bitrate - meist 2,048 Mbit/s - der Primärsysteme. Diese Zusatzinformation 4 . fz setzt sich zusammen aus der Hilfsbitrate 4 . fH und den Stopfbitraten fSt 1, fSt 2, fst 3 und wobei fH = fSt i ist; i = 1, 2, 3, 4, St 4' fz = fH + fSt.
  • fH ist praktisch konstant und wird in Blöcken, die äquidistant verteilt sind, im Multiplexsignal übertragen. Diese Blöcke stellen Synchronisierinformationen für den Pularahmen des Multiplexsystems und die Aussagen über die Taktabweichungen (Stopfinformation) der einzelnen Primärsysteme dar.
  • fSt ist ein variabler Informationsfluß, der sich entsprechend den Schwankungen der Bitraten fi der Grundsysteme ändert.
  • Für a = b = 4 gilt: umgeformt Je nach dem Vorzeichen von fSt sind drei Arten der Stopftechnik denkbar: fSt ist nur positiv, nur negativ oder positiv und negativ (im Felle des synchronen Netzes gleich Null). Entsprechend unterscheidet man positive, negative oder positiv-negative Stopftechnik. Allen drei Verfahren ist gemeinsam, daß die Hilisbitrate fH auf der Empfangsseite durch eine Grobanpassung (-regelung) leicht zu entfernen ist und die Takte fmux entsprechend - fH = fi + fSt gewonnen werden können. 4 Durch Durch eine Feinsteuerung muß nun aber der individuelle Takt fi der Jeweiligen Primärsysteme durch Unterdrückung einzelner Taktpulse (positive StopftechiSk), Hinzufügen einzelner Taktpulse (negative Stopftechnik) bzw. durch eine Kombination beider Verfahren (positiv-negative Stopftechnik) gewonnen werden. Die Befehle dazu sind verschlüsselt in der Information enthalten. Der so entstandene Takt ist eine unstetige Pulsfolge, aus welcher der weitestgehend stetige und möglichst Jitterfreie endgültige Takt des betreffenden Primärsystems gewonnen werden muB.
  • Bei der positiven und bei der negativen Stopftechnik sind nach dem derzeitigen Stand der Technik phasengezogene Oszillatoren (Phase-Locked-Loop-Ciotit) (?. M. Gardner; Phaselock Techniques - (John Wiley 1966/67) verwendbar, wenn die niedrigste vorkommende Stopfbitrate fSt noch so hoch ist (einige 100 Hz), daß sich noch keine allzu großen Zeitkonstanten für den Regelkreis ergeben.
  • Bei positiv-negativer Stopftechnik ist die mittlere Stopfbitrate fSt = 0, was eine nicht realisierbare unendliche Zeitkonstante, bzw. großen Taktjitter zur Folge haben würde.
  • Die positiv-negative Stopftechnik ist aber im Hinblick auf ein zukünftiges SYnchrones Netz deswegen anzustreben, weil im Gegensatz zur rein positiven bzw. rein negativen Stopftechnik die Korrekturzeichen für die Primärsysteme entfallen und die freiwerdenden Pulsphasen anderweitig ausgenutzt werden können.
  • Es ist die Aufgabe der Erfindung, ein Verfahren aufzuzeigen, welches die Nachteile der nach dem Prinzip der Phase-Locked-Loop-Technik arbeitenden Verfahren vermeidet und bei Verwendung der aus den vorstehend aufgeführten Gründen vorteilhaften positiv-negativ-Stopfteehnik einen Takt für die Primärsysteme mit vertretbarer Phasenabweichung (Jitter)erzeugt. Im Gegensatz zur Phase-Locked-Loop-Technik enthalten die Schaltungen des erf indungsgemäßen erfindungsgemäßen Verfahrens keine Schwingkreise, sondern nur digitale und daher leicht zu integrierende Einzelstufen.
  • Erfindungsgemäß wird die Rtickgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme dadurch gelöst, daß das Ein- oder Ausblenden in Jeweils zwei gleich aufgebauten Korrekturstufen bei der n-fachen Taktfrequenz der zu gewinnenden Primärtakte f1 erfolgt, von denen die erste Korrekturstufe allen Primärsystemen zentral ugeordnet ist und ihre Stellbefehle aus einem Vergleich des empfangenen Multiplexbitstroms f2 mit einer Nadelimpulsfolge f1 bezieht, m die durch Rückteilung des in der ersten Korrekturstufe -bereits grob korigierten Primärtaktes (n f1 + f1) mit den Teilerzahlen n und m und anschließender m Differenzierung gewonnen wird, wobei m<h ist und eine Korrektur um # 1bit im Abstand von m erfolgt, und von denen die jeweils zweite Korrekturstufe je einem Primärsystem individuell zugeordnet ist und ihre Stellbefehle aus einem Vergleich der im Mutliplexbitstrom enthaltenen Korrektursignale für den jeweiligen Primärtakt mit einer aus der Taktfolge fl durch Invertierung, nochmalige Teilung mit der Tieler- m zahl p und Differenzierung zentral gewonnenen Nadelimpulsfolge f1 bezieht, und daß der endgültig korrigierte n-fache mp Primärtakt f1.l jedes Primärsystems schließlich mit der Teilzahl n rückgsteiltwird.
  • Die Korrekturstufe ist also in der Lage, aufgrund von in einer Vergleichs schaltung mit der empfangenen Multiplefrequenz erseugter Stellbefehle die n-fache Taktfrequenz n f1 im Abstand von m/f1 um einen Taktimpuls zu erhöhen bzw. im Abstand von von C 1 der Taktfrequenz n f1 auszublenden, d*h. n ft um einen Impuls zu verringern und auf diese Weise die Taktfrequenz n f1 so zu verändern, daß im Mittel aus dieser durch Frequenzteilung durch n eine grob geregelte Taktrate f1(@ # ##) entsteht entsteht, aus der durch eine weitere Teilung durch m die Offnungßimpulse für eine Vergleicheschaltung abgeleitet werden; n soll möglichst groß gewählt werden, um den Jitter der Taktfrequenz f1,0 gering zu halten, m dagegen möglichst klein, um den Fangbereich f1 nicht zu stark einzuschränken.
  • Zweckmäßig wird der zentralen Korrekturstufe der von einem auf der n-fachen mittleren Taktfrequenz der Primärsysteme schwingenden Quarzgenerator gelieferte mäanderförmige Takt einmal direkt und einmal invertiert über je eine Impulsformer- und Differenzierstufe als Haupttakt bzw. um 1800 zum Haupttakt phasenverschobener Hilfstakt zugeführt, während die jedem PrimErsyetem individuell zugeordneten Korrekturstufe einmal den von der zentralen Korrekturstufe grob korrigierten Takt (nf1 # f1) und zum anderen über ein zenm trales Verzögerungsglied den Hilfstakt zugeführt erhält.
  • Die Korrekturstufe zur Durchführung des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, daß je eine Logik für das Ausblenden und das Einblenden eines bit des nfachen Primärtaktes vorgesehen ist, die durch ein Ausgang tor miteinander verknüpft sind und aus je einer bistabilen Folgeschaltung mit dem Stellbefehl am Setzeingang, einem Verzögerungsglied von mindestens einer Pulslänge Verzögerungszeit am Rücksetzeingang und einen nachgeschalteten, am Haupttakt bzw. am Hilfstakt liegenden Tor besteht, daß die für das Ausblenden vorgesehene Logik im Ruhezustand den Haupttakt zum Ausgang durchläßt, beim Eintreffen eines Ausblendbefehls aber sperrt und den gesperrten Puls des Haupttaktes über ein zusätzilches, von der bistabilen Polgeschaltung geöffnetes Tor und das Verzögerungsglied auf den Rücksetzeingang umleitet, und daß die für da. Einblenden vorgesehene Logik im Ruhezustand des Hilfstakt sperrt und erst beim Anliegen eines Einblendbefehls durchläßt und gleichzeltig über das Verzögerungsglied auf den Rücksetzeingang weiterleitet.
  • Um Um einen kostengünstigen Aufbau der Korrekturstufe zu ermöglichen, sind die bistabilen Folgeschaltungen, die Ver«Ugerungsglieder und die Tore der beiden Logikschaltungen aus untereinander gleichen, aktiven invertiertnden Toren aufgebaut.
  • Aus diesem Grunde sind vorteilhaft auch alle Stufen mit Ausnahme des Quarzgenerators in integrierter Schaltungstechnik auegeführt.
  • im folgenden wird anhand dreier Figuren das erfindungsgemäße Verfahren und die Anordnung zu seiner Durchführung näher erläutert. Es zeigen: Die Figur 1 das Blockschaltbild, die Figur 2 das Schaltbild der Korrekturstufe und die igur 3 das Impulsdiagramm der Korrekturstufe.
  • Figur 1 zeigt das Blockschaltbild der schaltung zur Rückgewinnung der plesiochronen Primärtakte in der empfangeseitigen Einrichtung eines PCM-Systems höherer Ordnung. Der zentrale Quarzgenerator A liefert eine Rechteckspannung n f1 mit dem Tastverhältnis 1 : 1 an eine Differenzierschaltung C, die aus den positiven Flanken der Eingangsspannung Nadelimpulse erzeugt, die der Korrekturstufe Do zugeführt werden. Diese Nadelimpulse passieren im Normalfall die Korrekturstufe Do ungehindert und gelangen an den Eingang des Frequenzteiles Eb, der nur bei jedem n-ten Eingangsimpule einen Äusgangsimpuls an den zweiten Frequenzteiler F weitergibt. Auf m Pulsflanken, die dem Teiler F zugeführt werden, folgt am Ausgang von F eine Impulsflanke, die in der Schaltung G differenziert und danach an die Vergleichs schaltung H angelegt wird, Je nach Vorbereitung der beiden Tore in der Vergleichs schaltung H durch die vom Multiplexer kommende Frequenz f2, wird im allgemeinen nur eines der beiden Tore für den von der Differenzierschaltung G kommenden Nadelimpuls durchlässig und verursacht in der Korrekturstufe Do eine Korrektur der vom Quarzgenerator A über die Differenzierschaltung C einlaufenden Impulsfolge n.fl um einen einen bit. Dabei ist es gleichgültig, ob bei positiver Spannung von f2, d.h. einer binären 1, ein Impuls in der Korrekturstufe Do eingeblendet oder ausgeblendet wird. Nehmen wir an, daß bei positiver Spannung von f2 ein Impuls aus der-Polge n f1 ausgeblendet wird, so wird die Zeit bis zum nächsten Eintreffen eines Nadelimpulses von G her um die Zeit 1 verlängerte Ist der Takt von f2 dann immer noch positiv , so wird der nächste Nadelimpulse erneut um die Zeit 1 später eintereffen usw. Auf diese Weise wird der Abtastn.f1 zeitpunkt für die Multiplexfrequenz f2 so lange verzögert, bis der Nadel impuls an der Vergleichsschaltung H negative Spannung von f2 her antrifft und in diesem Fall den Befehl zum Einblenden eines zusätzlichen Impulses in die' Sulefrequenz n f1 an die Korrekturstufe liefert. Ein zusätzlicher Impuls jedoch verkürzt den Abstand zwischen zwei afls der 1 Differenzier-Schaltung G kommenden Impulsen um und n f1 verschiebt damit den Vergleichszeitpunkt in Richtung auf die negative Taktflanke der Multiplexfrequenz f2. Um in der Korrekturstufe Do einen zusätzlichen Impuls in den von der Differenzierschaltung C kommenden Takt einblenden zu können, wird der aus dem Generator A kommende Takt n ft umgekehrt und in der Differinzierschaltung B ein um 180 gegenüber dem Takt am Ausgang der Differenzierschaltung C phasenverschobener Hilfstakt gleicher Frequenz n.f1 erzeugt und ebenfalls an die Korrekturstufe angelegt.
  • Im foigenden soll die in Figur 2 ausgeführte Korrekturstufe anhand der in Fig. 3a, 3b, 3c dargestellten Impulsdiagramme näher beschrieben werden. Die Schaltung benötigt für ihre richtige Funktion die von der Vergleichsschaltung H (Fig. 1) kommenden negativen Nadelimpulse der Folge f1 als Stellbem fehle und die von den Differenzierschaltungen B und C kommenden, um 1800 gegeneinader phasenverschobenen positiven Taktimpulse n f1 mit jeweils einem Tastverhältnis von 1 : 3. In Figur 3a wird der Fall rngenommen, daß ein Befehl zum Ausblenden blenden eines Impulses a aus dem Taktimpulsstrom e der Korrekturstufe D zugeführt wird. Der Impuls a bringt den aus zwei rückgekoppelten Toren aufgebauten Speicher in so einen Zustand, daß der Ausgang c positiv und der Ausgang d negativ wird. Daher kann der nächste von e kommende Impuls nicht wie üblich das Tor zum Ausgang g passieren, sondern wird über das von c vorbereitete Tor nach f durchgeschaltet und setzt, verzögert um mindestens die Breite der von e kommenden Impulse, den Speicher in die Ruhestellung, d.h. d positiv und c negativ, zurück. Als Ergebnis fehlt am Ausgang der Korrekturstufe s ein Impuls in der vom Generator A kommenden Impulsfolge n . f1 des Haupttaktes.
  • Wird von der Vergleichs schaltung H ein negativer Impuls an den Eingang h der Korrekturstufe angelegt, so wird k (Fig.2) positiv und das Tor mit dem Ausgang r vorbereitet.
  • Der nächste von q einlaufende Impuls des Hilfstaktes erscheint daher am Ausgang r und kann infolge seiner um 1800 gegenüber der Impulefolge phasenverschobenen Lage am Ausgang zusätzlich wirksam werden. Ähnlich wie der Impuls f in der Ausblenschaltung (3a) wird der Impuls r über eine Verzögerung der Breite von q zur Rücksetzung des aus zwei Toren gebildeten Speichers verwendet.
  • Gelangt der vdn der Differenzierschaltung G kommende Nadelimpuls cndlicher Breite zu einem Zeitintervall an die Vergleichsschaltung H (Fig. 1) zu dem der vom Multiplex kommende Takt f2 gerade seine Flanke besitzt, so erzeugt die Vergleichsschaltung zwei in sehr kurzer Zeit aufcinanderfolgende Stellbefehle entgegengesetzter Wirkung. In diesem Fall wird in der Korrekturstufe D sowohl die Ausblend- als auch die Einblenschaltung wirksam (s.Fig. 3c) die Wirkung der Korrektur ist jedoch Null, da die Unregelmäßigkeit im Takt e im Teiler Eo ausgeglichen wird.
  • Wie aus den Impuledisgrammen der Fig. 3a - 3c hervorgeht, sollten die von der Vergleichseohaltung H kommenden Stellbefehle befehle in den Lücken der gegeneinander versetzten Taktimpulse e und q auftreten, welch. Bedingung notfalls durch eine zusätzliche Verzögerung der von G (in Fig. 1) kommenden Nadelimpulse erfüllt werden kann.
  • Um die ursprünglichen plesiochronen Primärtakte in der empfangsseitigen Einrichtung wiederzugewinnen, wird die in der Korrekturschaltung 1>o gewonnene Frequenz einer je Primärsystem nötigen zweiten Korrekturstufe D1 (.....D4) zugeführt.
  • Damit gewährleistet ist, daß der von B kommende Hilfstakt an der Korrekturstufe D1......D4 um 1800 gegenüber dem vom D0 korrigierten Takt verschoben ist, muß der von B kommende Hilfstakt um M verzögert werden. Ein weiterer zentraler Teiler J wird mit den vom Teiler F kommenden negativen Flanken angesteuert und liefert an seinem Ausgang um den Faktor p untersetzt die Zeitpunkte, zu denen die zweite torrekturstufe D1 (.....D4), die im Synchronisierkanal der Multiplexeinrichtung übertragenen Synchronisierformationen je Primärsystem berücksichtigt.
  • Wurde in der Multiplexeinrichtung ein Stopfbit eingefügt, weil das entsprechende Primärsystem zu wenig Information anbot, so wurde dies im Synohronkanal des entsprechenden Primärsystems der Empfangseinrichtung mitgeteilt und bewirkt, daß in der Einrichtung L1 (Fig. 1) für die Dauer eines Rahmens des Multiplexsystems zweiter Ordnung das Tor für die Ausblendung von Taktinformationen in der Korrekturstufe Dl (.... D4) geöffnet wird. Auf diese Weise werden in-der Korrekturstufe D1 (...... D4) in der bei der Beschreibung der Schaltung nach Fig. 2 geschilderten Weise n Impulse unterdrückt und am Ausgang des Frequenzteilers E1 (......E4)die ursprüngliche langsame Taktfrequenz det Primärsystems gewonnen.
  • Durch den Inverter vor dem Teiler J wird gewährleistet, daß die Grobregelung in der zentralen Korrekturstufe D0 zu anderen Zeitpunkten wie die Feinsteuerung in den Sorrekturstufen stufen D1 .......D4 stattfindet.
  • Das geechilderte Verfahren ist sowohl für Methoden mit positiver als auch positiver und negativer Stopftechnik anwendbar.

Claims (5)

Patentansprüche
1. Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer ordnung zusammengefaßter primärer Zeitvielfachsysteme durch Ein- bzw. Ausblenden einzelner Taktimpulse zu bzw. von einer mittleren, lokal erzeugten Taktfrequenz aufgrund von im empfangenen Multiplexbitstrom enthaltenen Korrektursignalen über die Jeweilige Taktabweichung der Primärsysteme, d a d u r 9 h g e k k e n n z e i c h n e t daß das Ein- oder Ausblenden in jeweils zwei gleich aufgebauten Korrekturstufen (D0, D) bei der nufachen Taktfrequenz der zu gewinnenden Primärtakte f1 erfolgt, von denen die erste Korrektustufe (d0) allen Primärsystemen zentral zugeordnet ist und ihre Stellbefehle aus einem Vergleich (H) des empfangenen Multiplexbitstroms f2 mit einer Nadelimpulsfolge f1 bezieht, die durch Rückteilung (E0, F) des in der m ersten Korrekturstufe D0 bereits grob korrigierten Primärtaktes (n f1 + f1) mit den Teilerzahlen n und m und anm schließender Differenzierung (G) gewonnen wird, wobei m< n ist und eine Korrektur um # 1bit im Abstand von m/f1 erfolgt, und von denen die jeweils zweite Korrekturstufe (D1 ....) Je einem Primärsystem individuell zugeordnet ist und ihre Stellbefehle aus einem Vergleich (L1) der im Multiplexbitstrom enthaltenen Korrektursignale für den Jeweiligen Primärtakt mit einer aus der Taktfolge @1 durdh Invertierung, m nochmalige Teilung (J) mit der Teilerzahl p und Differenzierung (K) zentral gewonnenen Nadelimpulsfolge f1 bezieht, und daß der endgültig mp korrigierte n-fache Primärtakt f1.1 Jedes Primärsysteme schließlich mit der Teilerzahl n (E1 ....) rückgeteilt wird. (Fig.1) 2.
2. Verfahren nach Anspruch 1., dadurch gekennzeichnet, daß der zentralen Korrekturstufe (D0) der von einem auf der n-fachen mittleren Taktfrequenz der Primärsysteme schwingenden Quarzgenerator (A) gelieferte mäanderförmige Takt (nfl) einmal direkt und einmal invertiert über Je eine Impulsformer- und Differenzierstufe (C,B) als Haupttakt bzw. um 1800 zum Haupttakt phasenverschobener Hilfstakt zugeführt wird, während die Jedem Primärsystem individuell zugeordnete Korrekturstufe (D1 . ) einmal den von der zentralen Korrekturstufe (io) grob korrigierten Takt (nfltfml) und zum anderen über ein zentrales Verzögerungsglied (M) den Hilfstakt zugeführt erhält (Fig. 1).
3. Korrekturstufe zur Durchführung des Verfahrens nach den Ansprechen 1. und 2., dadurch gekennzeichnet, daß Je eine Logik für das Ausblenden und das Einblenden eines bit des n-fachen Primärtaktes vorgesehen ist, die durch ein Ausgangstor miteinander verknüpft sind und aus Je einer bistabilen Folgeschaltung mit dem Stellbefehl am Setzeingang, einem Verzögerungsglied von mindestens einer pulslänge Verzögerungszeit am Rücksetzeingang und einem nachgeschalteten, am Haupttakt (e) bzw. am Hilfstakt (q) liegenden Tor besteht, daß die für das Ausblenden vorgesehene Logik im Ruhezustand den Haupttakt (e) zum Ausgang (g) durchläßt, beim Eintreffen eines Ausblendbefehls a aber sperrt und den gesperrten Puls des Haupttaktes über ein zusätzliches, von der bistabilen Folgeschaltung (c) geöffnetes Tor (f) und das Verzgerungsglied auf den Rücksetzeingang umleitet, und daß die für das einblenden vorgesehene Logik im Ruhezustand den Hilfstakt (q) sperrt und erst beim Anliegen eines Einblendbefehle (h) durchläßt und gleichzeitig über das Verzögerungsglied auf den Rücksetzeingang weiterleitet. (Fig. 2, Fig.3) 4.
4. Korrekturstufe nach Anspruch 3., dadurch gekennzeichnet, daß die bistabilen Folgeschaltungen, die VerzögerungsgLieder und die Tore der beiden Loglkschaltungen aus untereinander gleichen, aktiven invertierenden Toren aufgebaut sind.(Fig.2).
5. Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1. - 4., dadurch gekennzeichnet, daß alle Stufe mit Ausnahme des Quarzgenerators.in integrierter Schaltungstechnik ausgeführt sind.
DE2023656A 1970-05-14 1970-05-14 Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme Pending DE2023656B2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2023656A DE2023656B2 (de) 1970-05-14 1970-05-14 Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme
DE19712136930 DE2136930B2 (de) 1970-05-14 1971-07-23 Verfahren zur empfangsseitigen rueckgewinnung der plesiochronen primaertakte mehrerer sendeseitig zu einem zeitvielfach hoeherer ordnung zusammengefasster primaerer zeitvielfachsysteme und schaltungsanordnung zur durchfuehrung des verfahrens
DE19712150511 DE2150511A1 (de) 1970-05-14 1971-10-09 Verfahren zur verminderung der systembedingten phasenschwankung (jitter) bei der empfangsseitigen rueckgewinnung der plesiochronen primaertakte mehrerer sendeseitig zu einem zeitvielfach hoeherer ordnung zusammengefasster primaerer zeitvielfachsysteme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2023656A DE2023656B2 (de) 1970-05-14 1970-05-14 Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme

Publications (2)

Publication Number Publication Date
DE2023656A1 true DE2023656A1 (de) 1971-12-02
DE2023656B2 DE2023656B2 (de) 1975-11-13

Family

ID=5771141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2023656A Pending DE2023656B2 (de) 1970-05-14 1970-05-14 Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme

Country Status (1)

Country Link
DE (1) DE2023656B2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2455269A1 (de) * 1973-11-27 1975-07-03 France Etat Numerische multiplexeinrichtung
EP0579595A4 (de) * 1989-11-17 1993-01-22 Transwitch Corp Taktzitter-Korrektur schaltungenzur Regenerierung von Taktsignalen mit Zittern.
US5548534A (en) * 1994-07-08 1996-08-20 Transwitch Corporation Two stage clock dejitter circuit for regenerating an E4 telecommunications signal from the data component of an STS-3C signal
EP0805570A1 (de) * 1996-05-02 1997-11-05 Alcatel Telspace Digitale Phasenregelschleife zur Taktrückgewinnung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2744245C2 (de) * 1977-10-01 1982-09-02 Aeg-Telefunken Ag, 1000 Berlin Und 6000 Frankfurt Schaltungsanordnung zum Ein- und Ausblenden von Impulsen in eine Impulsfolge
DE3515572A1 (de) * 1985-04-30 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Wortsynchronisationsverfahren in einem digitalen nachrichtenuebertragungssystem

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2455269A1 (de) * 1973-11-27 1975-07-03 France Etat Numerische multiplexeinrichtung
EP0579595A4 (de) * 1989-11-17 1993-01-22 Transwitch Corp Taktzitter-Korrektur schaltungenzur Regenerierung von Taktsignalen mit Zittern.
EP0579595A1 (de) * 1989-11-17 1994-01-26 Transwitch Corporation Taktzitter-Korrektur schaltungenzur Regenerierung von Taktsignalen mit Zittern
US5548534A (en) * 1994-07-08 1996-08-20 Transwitch Corporation Two stage clock dejitter circuit for regenerating an E4 telecommunications signal from the data component of an STS-3C signal
EP0805570A1 (de) * 1996-05-02 1997-11-05 Alcatel Telspace Digitale Phasenregelschleife zur Taktrückgewinnung
FR2748361A1 (fr) * 1996-05-02 1997-11-07 Alcatel Telspace Boucle a verrouillage de phase numerique pour recuperation d'horloges
US5937021A (en) * 1996-05-02 1999-08-10 Alcatel Telspace Digital phase-locked loop for clock recovery

Also Published As

Publication number Publication date
DE2023656B2 (de) 1975-11-13

Similar Documents

Publication Publication Date Title
DE2541163C2 (de) Anordnung zur Bestimmung der Phasendifferenz
EP0141194B1 (de) Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes
DE2112552A1 (de) Multiplexsystem
DE3604277A1 (de) Vorrichtung zum einstellen der phasenlage von datensignalen
DE69610944T2 (de) Schneller programmierbarer Frequenzteiler
DE2548265B2 (de) Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl
DE2337311A1 (de) Frequenzsynthesizer
DE69531320T2 (de) System zur Verminderung von Jitter in einem digitalen Demultiplexer
EP0567517B1 (de) Verfahren und anordnung zur übertragung von digitalsignalen
DE2749493A1 (de) Signalgenerator
DE2119091A1 (de) Spannungsgesteuerter Taktgenerator
DE2260391A1 (de) Schaltung und netzwerk zur bestimmung der frequenz und der phasendifferenz von elektrischen signalen
DE2623002C3 (de) Konverter zur Umsetzung der Taktfrequenz digitaler Signale
DE2023656A1 (de) Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme
DE69111669T2 (de) Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen.
DE2445256A1 (de) Empfaenger zum empfang mit hilfe von frequenzumtastmodulation uebertragener impulssignale
DE2247666A1 (de) Schaltungsanordnung zur gegenseitigen synchronisierung der in den vermittlungsstellen eines pcm-zeitmultiplex-fernmeldenetzes vorgesehenen amtstaktoszillatoren
DE2203408A1 (de) Verfahren und Vorrichtung zur Datenuebertragung mit Pulszahlmodulation
DE3313063A1 (de) Digitale phasenstarre schleife
DE2060858B2 (de) Digitale schaltungsanordnung zum erzeugen von impulsfolgen
DE1537239A1 (de) Synchronisation von Fernsehsignalen
DE19729476C2 (de) Numerisch gesteuerter Oszillator
EP1012980B1 (de) Digitaler phase locked loop
DE2051940A1 (de) Selbsttätiger Baud Synchronisierer
DE1069199B (de) Mehrkanall - Nachrichtenübertragungssystem