DE2100224A1 - Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen - Google Patents

Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen

Info

Publication number
DE2100224A1
DE2100224A1 DE19712100224 DE2100224A DE2100224A1 DE 2100224 A1 DE2100224 A1 DE 2100224A1 DE 19712100224 DE19712100224 DE 19712100224 DE 2100224 A DE2100224 A DE 2100224A DE 2100224 A1 DE2100224 A1 DE 2100224A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
metal layer
aluminum
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712100224
Other languages
English (en)
Other versions
DE2100224C3 (de
DE2100224B2 (de
Inventor
Vir Abhimanyu Hopewell Junction Kozik Andrew Fabian Pough keepsie NY Dhaka (VStA) HOIl 7 44
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2100224A1 publication Critical patent/DE2100224A1/de
Publication of DE2100224B2 publication Critical patent/DE2100224B2/de
Application granted granted Critical
Publication of DE2100224C3 publication Critical patent/DE2100224C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

IBM Deutschland Internationale Büro-Maschinen GetelUchaft mbH
Anmelderin:
Amtliches Aktenzeichen: Aktenzeichen der Anmelderin:
Böblingen, 29. Dezember 1970 gg-rz
International Business Machines Corporation, Armonk, N.Y. 10504 Neuanmeldung
Docket FI 969 002
Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halb leiter zonen
Die Erfindung betrifft ein Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen durch Ionenimplantation .
Bei der Anwendung der Planartechnik zur Herstellung von Halbleiteranordnungen werden eine Reihe von Maskierungs- und Diffusionsschritten durchgeführt. Die Bestrebungen gehen dahin, die Halbleiteranordnungen so klein wie möglich zu machen. Schwierigkeiten entstehen dabei insbesondere dadurch, daß beispielsweise zwischen den Metallisierungsschichten von Emitter- und Basiszone oder von Kollektor- und Basiszone eines Transistors bestimmte Minimalabstände einzuhalten sind. Schwierigkeiten bereitet hierbei insbesondere die bei den Diffusionsprozessen auftretende Querdiffusion. Es ist deshalb bereits bekannt geworden, anstelle der Diffusionsprozesse zur Bildung der Halbleiterzonen die Ionenimplantation anzuwenden, da dabei keine wesentliche Ausweitung der durch die verwendete Maske bestimmten Bereiche erfolgt. Nachteilig ist hierbei, daß derartige Masken sehr kostspielig sind und daß es sehr schwierig ist, genau aufeinander ausgerichtete Masken herzustellen, wenn sehr feine geometrische Muster von Halbleiterzonen angestrebt werden. Es ist die der Erfindung zugrundeliegende Aufgabe, ein Verfahren anzugeben, bei dem die Maskierung in Verbindung mit der Ionenimplantation wesentlich
109831/1930
vereinfacht ist und bei dem sich extrem kleine Halbleiterstrukturen verwirklichen lassen.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß eine als Kontakt- und Leitungsmetallisierung dienende Metallschicht als Maske mit geeignetem Maskenfenster auf die Halbleiteroberfläche aufgebracht wird, daß durch das Maskenfenster die Ionenimplantation durchgeführt wird und daß eine gesteuerte Oxydation der Metallschicht erfolgt, so daß die bei der Ionenimplantation gebildete und an die Oberfläche tretende Sperrschicht durch diese Oxydschicht überdeckt Wird. Dabei ist es von Vorteil, die Oxydation der Metallschicht durch einen anodischen Oxydationsprozeß durchzuführen.
Wesentliche Vorteile ergeben sich weiterhin dadurch, daß die Metallschicht gleichzeitig zur Kontaktierung der darunterliegenden Halbleiterzone und als Leitungsmuster verwendet wird.
Eine vorteilhafte Weiterbildung besteht darin, daß auf die isolierende Isolationsschicht eine zweite Metallschicht aufgebracht wird, die wiederum ein Leitungsmuster darstellt und im Bereich des Maskenfensters der ersten Metallschicht den Kontakt zu der dort gebildeten Halbleiterzone bildet.
Weitere Einzelheiten und Merkmale der Erfindung ergeben sich aus der nachstehenden Beschreibung der in der Zeichnung dargestellten Ausführungsbeispiele. Es zeigen:
Fig. 1 eine nach dem erfindungsgemäßen Verfahren
hergestellte Halbleiteranordnung,
Fign. 2A+2B in vereinfachter Darstellung die Ausdehnung
eines metallischen Leitungsmusters durch Oxydation und
Fign. 3.01-3.17 eine nach dem erfindungsgemäßen Verfahren Docket Fl 969 002 109831/1930
2Ί0022Α
hergestellte Halbleiteranordnung jeweils am Ende bestimmter Verfahrensschritte.
Die vereinfachte Halbleiteranordnung nach Fig. 1 besteht aus einem p-dotierten Halbleitersubstrat 1, auf das eine n-dotierte Epitaxieschicht 2 aufgewachsen ist. Diese Epitaxieschicht dient als Kollektor. In die Epitaxieschicht 2 sind p+-dotierte Isolationszonen 3 eindiffundiert. Außerdem ist eine p-dotierte Halbleiterzone 4 in die Epitaxieschicht 2 eingebracht und dient als Basiszone. Ein metallisches Leitungsmuster 5 aus Aluminium stellt den Kontakt zur Kollektorzone 2 her. Ein metallisches Leitungsmuster 6 bildet den ohmschen Kontakt zur Basiszone 4. Die beiden metallischen Leitungsmuster 5 und 6 sind durch eine Aluminiumoxydschicht 7 voneinander isoliert. Die Isolation der Leitungsmuster gegenüber der Epitaxieschicht 2 erfolgt durch eine durch Kathodenzerstäubung aufgebrachte Oxydschicht 8. Die n-dotierte Emitterzone 10 bildet mit der Basiszone 4 eine Sperrschicht 9. Die Emitterzone wird durch Ionenimplantation hergestellt, wobei ein Fenster in der Basismetallisation 6 als Maske dient. Die Sperrschicht 9 zwischen Emitterzone 10 und Basiszone 4 ist durch eine Aluminiumoxydschicht 7 geschützt, die durch anodische Oxydation der das Leitungsmuster 6 bildenden Aluminiumschicht gebildet wird. Die Oxydschicht 7 deckt die Sperrschicht 9 ab und verhindert, daß das metallische Leitungsmuster 6 einen Kurz- A Schluß über die Sperrschicht 9 bildet. Außerdem wird die Basisweite auf einen Minimalwert gebracht. Die Emittermetallisation 11 kontaktiert die Emitterzone 10 und ist durch Aluminiumoxydschichten 7 und 12 geschützt. Eine weitere Aluminiumschicht 13 mit einer sie abdeckenden Oxydschicht 14 ist vorgesehen um erforderliche Zwischenverbindungen zu anderen Metallisierungen herzustellen.
Fig. 2A zeigt eine vereinfachte Halbleiteranordnung mit einem Substrat 20, das mit einem metallischen Leitungsmuster 21 versehen ist. Dieses Leitungsmuster weist ein Fenster auf, das eine mit dem Substrat 20 eine Sperrschicht 23 bildende Halbleiterzone
Docket Fi 969 002 1 0 9 B 3 1 / 1 9 3 0
22 definiert. Fig. 2B zeigt dieselbe Halbleiteranordnung nach einer anodischen Oxydation. Bei diesem Oxydationsschritt wird die Metallisierung 21 im Bereich der zwischen den Halbleiterzonen 20 und 22 gebildeten Sperrschicht 23 entfernt. Gleichzeitig wird bei diesem Verfahrensschritt aber eine Oxydschicht 24 gebildet, die eine Ausdehnung bewirkt, die größer ist als die Ausdehnung der Metallisierung vor Durchführung des Verfahrensschrittes. Auf diese Weise wird erreicht, daß die Metallisierung 21 nicht mehr im Bereich der Sperrschicht 23 liegt, sondern daß die Sperrschicht 23 von einer Öxydschicht 24 überdeckt wird. Durch Steuerung der Dicke der Oxydschicht, was durch Steuerung der Zeit, der elektrischen Spannung des Druckes und der Temperatur geschehen kann, kann erreicht werden, daß die Oxydschicht genau über der an die Oberfläche der Anordnung tretenden Sperrschicht zu liegen kommt und diese überdeckt.
Ausgangspunkt für das erfindungsggemäße Verfahren ist ein SiIiziumplättchen, wie es in Fig. 3.01 dargestellt ist. Dieses besteht aus einem ρ-dotierten Substrat 31 auf das eine η-dotierte Epitaxieschicht 32 aufgewachsen ist. In die Epitaxieschicht 32 sind ρ dotierte Isolationsgebiete 33 und eine geeignete, ρ-dotierte Halbleiterzone 34 eindiffundiert. Die gesamte Anordnung ist mit einer Siliziumoxydschicht 35 bedeckt, die im Bereich der p-dotierten Halb leiter zone 34 eine geringere Dicke aufweist als über dem restlichen Teil der Anordnung. Um zu der in Fig. 3.01 gezeigten Anordnung zu kommen, sind nur konventionelle Verfahrensschritte anzuwenden.
Fig. 3.02 zeigt die Halbleiteranordnung der Fig. 3.01 nach zusätzlichen Verfahrensschritten, bei denen eine Photolackschicht aufgebracht, belichtet und für den zu bildenden Kollektorkontakt geätzt wird. Die belichtete Photolackschicht 36 bildet nach Durchführung des Ätzprozesses in der Oxydschicht 35 entsprechende Fenster zur Kontaktierung des Kollektors 32.
Fig. 3.Ο3 zeigt dieselbe Halbleiteranordnung nach Entfernung der Photolackschicht 36.
Docket Fl 969 002 10 9 8 31/19 3 0
Fig. 3.04 zeigt die Halbleiteranordnung nach Beschichtung der Oberfläche mit einer Aluminiumschicht 37 zur Bildung der Kollektorkontaktierung und weiterer elektrischer Zwischenverbindungen.
Fig. 3.05 zeigt die Halbleiteranordnung nach entsprechender Maskierung und Ätzung. Die Photolackschicht 52 ist entfernt, ausgenommen die Stellen, an denen die Aluminiumschicht 37 als Köllektorkontakt und Zwischenverbindung erhalten bleiben muß.
In Fig. 3.06 ist der restliche Photolack entfernt und durch anodische Oxydation die Metallisierung 37 mit einer Aluminiumoxydschicht 38 versehen.
In Fig. 3.07 ist erneut eine Beschichtung mit einer Aluminiumoxydschicht 39 vorgenommen.
Nach geeigneter Maskierung und Durchführung eines Ätzschrittes ist in Fig. 3.08 die Basismetallisierung 39 durchgeführt, wobei in dieser Metallisierung im Bereich des zu bildenden Emitters eine entsprechende öffnung zur p-dotierten Basiszone 34 freigelegt ist. Die Photolackschicht 40 ist über den nicht abgeätzten Teilen der Aluminiumschicht 39 erhalten.
In Fig. 3.09 ist die restliche Photolackschicht 40 entfernt. Im Bereich des in der Aluminiumschicht 39 erzeugten Fensters ist durch Ionenimplantation die Emitterzone 41 erzeugt. Die Emitterzone ist mit Phosphor dotiert und weist eine Tiefe auf die etwa 20 Mikron geringer ist als die Tiefe der Basisdiffusion 34. Es entsteht demnach eine Basisweite von 20 Mikron. Bei der Implantation der Emitterzone 41 erfolgt keine seitliche Ausdehnung der gebildeten Emitterzone über den Bereich des verwendeten Metallfensters hinaus, da bei der Ionenimplantation nur relativ niedrige Temperaturen auftreten.
In Fig. 3.10 ist die Halbleiteranordnung dargestellt, nachdem eine Oxydation der Aluminiumschicht 39 durchgeführt ist. Diese Oxydation bildet das wesentlichste Merkmal des erfindungsgemäßen Ver-Docket Fi 969 002 10 9 8 3 1/19 3 0
fahrens. Die Aluminiumschicht 39 wird anodisch oxydiert. Die dabei gebildete Oxydschicht 42 weist eine Dicke auf, die etwas größer ist als die Dicke, um die sich die Aluminiumschicht 39 bei diesem Prozeß verringert hat. Aufgrund der gesteuerten Schrumpfung der Aluminiumschicht 39 in Verbindung mit der gesteuerten Audehnung der gebildeten Aluminiumoxydschicht 42 wird erreicht, daß nach Durchführung des Oxydationsprozesses die an die Oberfläche der Halbleiteranordnung tretende pn-Sperrschicht zwischen Emitter 41 und Basis 34 nicht mehr von metallischem Aluminium sondern von der Aluminiumschicht überdeckt wird. Das bei der Ionenimplantation verwendete metallische Emitterfenster erfordert keine besondere Formgebung, da es selbst die Maske für die Emitterimplantation bildet und gleichzeitig das Enstehen der die Emitter-Basis-Sperrschicht bedeckenden Oxydschicht festlegt.
In Fig. 3.11 ist nach einem Reinigungsprozeß wiederum die gesamte Oberfläche der Halbleiteranordnung mit einer Aluminiumschicht versehen, die für die Bildung der Emitterkontaktierung und geeignete Zwischenverbindungen zuständig ist.
In Fig. 3.12 ist wiederum eine geeignete Maskierung und Ätzung vorgenommen, so daß die Teile der Aluminiumschicht 43 erhalten bleiben, die den Emitterkontakt und das zusätzliche Leitungsmuster bilden. Diese Teile der Aluminiumschicht 43 sind noch mit der Photolackschicht 44 bedeckt.
Fig. 3.13 zeigt die Halbleiteranordnung nach Entfernung des restlichen Photolackes und nach Erzeugung einer schützenden Aluminiumoxydschicht 45 auf der den Emitter kontaktierenden Metallschicht
Fig. 3.14 zeigt die Halbleiteranordnung mit einer weiteren Photolackschicht 46 nach der Herstellung eines Maskenfensters in der Oxydschicht 38.
In Fig. 3.15 ist die Photolackschicht 46 entfernt. Außerdem ist eine Aluminivunschicht 47 über der gesamten Oberfläche aufgebracht. Diese Aluminiumschicht stellt im Bereich des in Fig. 3.14 gezeigten Docket Fi 969 002 109831/1930
Fensters den Kontakt zur Aluminiumschient 37 her, die ihrerseits die Kollektorzone 32 kontaktiert. Entsprechende leitende Verbindungen zwischen der Aluminiumschicht 47 und der Emittermetallisation 43 und der Basismetallisation 39 können erforderlichenfalls gleichzeitig und in derselben Weise hergestellt werden.
Fig. 3.16 zeigt die Halbleiteranordnung nach einer geeigneten Maskierung und entsprechender Abätzung der Aluminiumschicht 47 zur Bildung der gewünschten leitenden Zwischenverbindungen.
In Flg. 3.17 ist die maskierende Photolackschicht 48 der Fig. 3.16 entfernt. Durch eine anodische Oxydation sind die verbliebenen Leitungsteile der Metallschicht 47 mit einer Isolierenden Oxydschicht 49 versehen.
Durch weitere Anwendung des bekannten PhotoätzVerfahrens in Verbindung mit Metallisierungsprozessen lassen sich weitere erforderliche leitende Zwischenverbindungen zwischen weiteren im gleichen Halbleiterkörper untergebrachten Halbleiteranordnungen herstellen. Jeweils übereinanderliegende Metallschichten, die nichtleitend miteinander verbunden sein sollen, müssen dann durch die in den Fign. 3.14 bis 3.17 gezeigten Verfahrensschritte jeweils mit einer Oxydschicht versehen werden.
Durch das erfindungsgemäße Verfahren lassen sich Feldeffekt-Transistoren oder komplexe Halbleiterelemente verschiedenster Art vorteilhaft herstellen. Die Vorteile kommen Insbesondere dann zur Geltung, wenn benachbarte Halbleiterzonen gebildet werden sollen, wobei eine der Zonen eine sehr exakt kontrollierte Weite aufweisen muß.
Docket Fl 969 002 109831/1930

Claims (5)

  1. PATENTANSPRÜCHE
    Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen durch Ionenimplantation, dadurch gekennzeichnet, daß eine als Kontakt- und Leitungsmetallisierung dienende Metallschicht als Maske mit geeignetem Maskenfenster auf die Halbleiteroberfläche aufgebracht wird, daß durch das Maskenfenster die Ionenimplantation durchgeführt wird, und daß eine gesteuerte Oxydation der Metallschicht erfolgt, so daß die bei der Ionenimplantation gebildete und an die Oberfläche tretende Sperrschicht durch diese Oxydschicht überdeckt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oxydation der Metallschicht durch einen anodischen Oxydationsprozeß durchgeführt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Metallschicht aus Aluminium besteht.
  4. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Metallschicht gleichzeitig zur Kontaktierung der darunterliegenden Halbleiterzone und als Leitungsmuster verwendet wird.
  5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß auf die isolierende Oxydationsschicht eine zweite Metallschicht aufgebracht wird, die wiederum ein Leitungsmuster darstellt und im Bereich des Maskenfensters der ersten Metallschicht den Kontakt zu der dort gebildeten Halbleiterzone bildet.
    Docket FI 969 002 10 9 8 3 1/19 3
DE2100224A 1970-01-22 1971-01-05 Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen Expired DE2100224C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US496670A 1970-01-22 1970-01-22

Publications (3)

Publication Number Publication Date
DE2100224A1 true DE2100224A1 (de) 1971-07-29
DE2100224B2 DE2100224B2 (de) 1978-09-28
DE2100224C3 DE2100224C3 (de) 1979-05-31

Family

ID=21713436

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2100224A Expired DE2100224C3 (de) 1970-01-22 1971-01-05 Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen

Country Status (5)

Country Link
US (1) US3681147A (de)
JP (1) JPS5435075B1 (de)
DE (1) DE2100224C3 (de)
FR (1) FR2077263B1 (de)
GB (1) GB1270227A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2654482A1 (de) * 1975-12-03 1977-06-16 Western Electric Co Verfahren zum herstellen eines halbleiterbauelementes

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882000A (en) * 1974-05-09 1975-05-06 Bell Telephone Labor Inc Formation of composite oxides on III-V semiconductors
JPS5676539A (en) * 1979-11-28 1981-06-24 Sumitomo Electric Ind Ltd Formation of insulating film on semiconductor substrate
US4517734A (en) * 1982-05-12 1985-05-21 Eastman Kodak Company Method of passivating aluminum interconnects of non-hermetically sealed integrated circuit semiconductor devices
NL8303268A (nl) * 1983-09-23 1985-04-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze.
EP0221351B1 (de) * 1985-10-22 1991-09-25 Siemens Aktiengesellschaft Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
DE10332725A1 (de) * 2003-07-18 2005-02-24 Forschungszentrum Jülich GmbH Verfahren zur selbstjustierenden Verkleinerung von Strukturen
TWI683351B (zh) * 2017-12-14 2020-01-21 新唐科技股份有限公司 半導體裝置及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2654482A1 (de) * 1975-12-03 1977-06-16 Western Electric Co Verfahren zum herstellen eines halbleiterbauelementes

Also Published As

Publication number Publication date
JPS5435075B1 (de) 1979-10-31
FR2077263A1 (de) 1971-10-22
DE2100224C3 (de) 1979-05-31
GB1270227A (en) 1972-04-12
DE2100224B2 (de) 1978-09-28
US3681147A (en) 1972-08-01
FR2077263B1 (de) 1975-02-21

Similar Documents

Publication Publication Date Title
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2905022C2 (de)
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3245064C2 (de)
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
EP0080523A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2626193A1 (de) Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2926334C2 (de)
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1614383A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2100224A1 (de) Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen
DE1514855B2 (de) Halbleitervorrichtung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
EP0239825B1 (de) Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung
DE2141695A1 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee