DE2626193A1 - Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren - Google Patents

Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren

Info

Publication number
DE2626193A1
DE2626193A1 DE19762626193 DE2626193A DE2626193A1 DE 2626193 A1 DE2626193 A1 DE 2626193A1 DE 19762626193 DE19762626193 DE 19762626193 DE 2626193 A DE2626193 A DE 2626193A DE 2626193 A1 DE2626193 A1 DE 2626193A1
Authority
DE
Germany
Prior art keywords
zone
layer
type
zones
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762626193
Other languages
English (en)
Inventor
Ingrid Emese Magdo
Steven Magdo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2626193A1 publication Critical patent/DE2626193A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0772—Vertical bipolar transistor in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

International Businass iiachinss Corporation, Armonk, l-.-.Y. 10504
Gütliches iüctsnzeichen: l-.5uaiinelo.ung Aktenzeichen ae.r Anmelderin: FI 974 0fa2
Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und koraplam-aritärsn Feldeffekttransistoren
uis ijrfinaung betrifft ein Verfahren zur gleichzeitigen Herstellung von bipolaren und komplementären rietalloxid-Feldaffekttransistoren, d.h. sogenannter BI-CMOS-ixansistoren in gleichen MalDleitarsubstrat. Integrierte Schaltungan, die sowohl bipolare als auch Feldeffekttransistoren enthalten, sind für viele Anwendungsgebiste erwünscht. Beide Transistorarten haben ihrs Vorteile und ihre Nachteile, so daß in manchen Systemen beide Arten von Transistoren benötigt werden. Beispielsweise hat ein CMOS-Transistor in einem Speichersystem den Vorteil geringen Leistungsbedarfs, hoher Schaltungsdichte und mittlerer Geschwindigkeit iiu Vergleich zum bipolaren Transistor. Die dem Speicher zugeordneten logischen Schaltungen sollten jedoch wegen der größeren Verzögerung bei der Datenverarbeitung schneller arbeiten als der Speicher selbst. Hs ist somit ein aus CMOS-FiiT-Zellen aufgebauter Speicher, aera eine bipolare logische Schaltung zugeordnet ist, eine sehr erwünschte Korabination.
609853/0730
_2_ 2620 133
üei dieser Art von Systemen werden öle i.X)S-Transistoren meistens auf von den bipolaren Transistoren getrennten Ralbleiterplätfcchen hergestellt. Andererseits lassen sich uie VArschieaenartigen Iransistoren auch auf aera gleichen halbleiterplättch^n in voneinander abgetrennten Bereichen herstellen. L-is derzeit bei der Herstellung cisr beiden transistor ar ten verwendeten Verfahren sind nur schv3r miteinander verträglich, da für die Herstellung von CMDS-Transistoren weniger Verfahrensschritte benötigt werden als für die. Herstellung von bipolaren 'fransistoren. Außerdem traten zwischen den verschiedenen Bereichen und dem halbleiter die verschiedensten Arten vor- parasitären Strömen und andere Wechselwirkungen auf, aie aen Linseitz von integrierten EI-CMOS- bauelementen für eine körner ζ ie Ue Anwendung nicht brauchbar machten.
Bei CilOS-Bauelercenten rauß man mit einer parasitären Verriegelung rechnen, die sich aus einer zwischen P- und Ιϊ-Bereichen ergebenden Wirkung nach Art eines gesteuerten Siliciumgleichrichters ergeben. In manchen Fällen wird in den aktiven Bereichen eines CZ-IOS ein Pl^PH-Baueleiuent aktiviert, wobei dann bei Auftreten eines Störpotentiales das Bauelement wie ein steuerbarer Halbleiterschalter arbeitet, sich einschaltet und aann nicht mehr lediglich durch Wegnehmen des Einschaltpotentials abgeschaltet werden kann. Es ist aus dsr Herstellung von Halbleiter schaltungen ganz allgemein bekannt, daß handelsüblich erhältliche CMOS-Schaltungen unter diesen Schwierigkeiten, nämlich das parasitäre Auftreten von steuerbaren Gleichrichtern leiden, so daß Spannungs schv/ankungen bsi der Stromversorgung stark eingeschränkt werden müssen. Eine ausführliche Beschreibung dieses Phänomens findet man in der DS-Patantanmeldung der Anmelderin mit dem. Aktenzeichen 537 511 vom 30. Dezember 1974.
Die Erfinder der vorliegenden Erfindung haben kürzlich einen CMOS-Transistor entwickelt, der die Schwierigkeit, daß Teile der Schaltung als gesteuerter Gleichrichter arbeiten, dadurch
FI 974 082
S098S3/0730
BAD ORIGINAL"
überwindet, üaß eier Lackstroiü zvrischen den aktiven Bereichen der Transistoren wesentlich vermindert wird, dieses Verfahren und uie ent sprach?-nae Schal tun-fs struktur wurde iin IBiv. Technical Disclosure Bulletin in dein Aufsatz "Fabricating Conpleir.en.tary MOS Tr an si stors", Band 16, I\r, b, l-iovember 1972, auf Seiten 1767 und 1768 veröffentlicht. Bei di = seiu Verfahren werden dia FLTs in einer epitaxialsn Schicht gebildet, wobei die aktiven Sonera eines uauelementes von den Zonen des anderen Bauelemente durch ein Verfahren für dielektrische Isolation praktisch vollständig isoliert sind, aas als eingelassene Oxidation?isolation (recesssd oxidation isolation (ROI)) bezeichnet wird.
Abhängig von aera ursprünglichen Leitungstyp der epitaxialen Schicht werden dabei clie. Kanalzonen sines F- oaer P-Kanal/i-FETs curclx Ausdiffusion einer vergrabenen Schicht in eins epitaxial?. Schicht gebildet.
Aus bipolaren transistoren hergestellte integrierte Schaltungen sinü Wechselwirkungen zwischen den einzelnen aktiven Schaltelementen weniger ausgesetzt als integrierte CLiOS-Schaltungen. Es gibt zahlreiche Verfahren, aurch die eine Isolation zwischen bipolaren Transistoren hergestellt werden kann, so daß man heute integrierte Schaltungen mit so hohen Schaltungsdichten herstellen kann, die man vor wenigen Jahren noch als rein spekulativ bezeichnet hätte. Nach Erkenntnis der Änmelderin ist die beste Art der Isolation für bipolare Transistoren die oben genannte üxidationsisolation. Insbesondere gestattet ein bipolarer Transistor mit einem Halbleitersockel, der sich von einem vergrabenen Subkollektor bis nach einer Basiszone erstreckt, wobei Basis- und Emitterzone vollständig innerhalb der ROI-Schicht liegen, die höchste bisher bei Transistoren erzielbare Dichte. Ein solches Verfahren ist in der US-Patentschrift Hr. 3 796 613 mit dem Titel "Method for Forming Dielectric Isolation for high Densitiy Pedestal Semiconductor Devices" beschrieben.
FI 974 082
60985 3/0730
BAD ORIGINAL
In dem Versuch, integrierte Schaltungen aus BI-CMOS-Transistoren herzustellen, wird man natürlich zunächst versuchen, die Lehren der obengenannten Veröffentlichung im IBM Technical Disclosure Bulletin und der obengenannten US-Patentschrift 3 796 613 zu kombinieren. Auf diese Weise herstellte Schaltungen sind dann nicht wirksam, wenn sie als BI-CMOS-Transistoren mit hohen Durchschlagsspannungen integriert sind. Insbesondere ist die Durchschlagsspannung BV des bipolaren Transistors zu niedrig, um brauchbar zu sein. Außerdem ist das wesentliche Problem bei der Spannungsversorgung der CMOS-Vorrichtungen darin zu sehen, daß die Spannung für die bipolaren Bauelemente viel zu hoch ist. Eine typische CMOS-Schaltung benötigt eine Versorgungsspannung von rund 8,5 Volt. Bipolare Transistoren auf dem gleichen Halbleiterplättchen können ein derartiges hohes Potential nicht aushalten.
überraschenderweise zeigt aber auch der FET, dessen Kanalzone aus einer ausdiffundierten vergrabenen Schicht gebildet wurde, ebenfalls eine zu niedrige Durchschlagsspannung.
Aufgabe der Erfindung ist es also, eine integrierte Schaltung mit BI-CMOS-Bauelementen herzustellen, bei welcher sowohl die CMOS-Transistoren als auch die bipolaren Transistoren eine hohe Durchschlagsspannung aufweisen, wobei gleichzeitig diese Schaltungen wirtschaftlich mit einer kleinstmöglichen Anzahl von Verfahrensschritten herstellbar sind. Vorzugsweise sollen mit den gleichen Verfahrensschritten zusätzlich auch noch Widerstände und Schottky-Sperrschichtdioden herstellbar sein.
Diese der Erfindung zugrundeliegende Aufgabe wird durch ein neuartiges Verfahren zur Herstellung dielektrisch isolierter bipolarer und Feldeffekttransistoren geschaffen. Dabei wird das Halbleitersubstrat zunächst so vorbehandelt, daß es sowohl eine vergrabene Zone, die als Subkollektorzone des bipolaren Transistors dient als auch eine weitere vergrabene Zone enthält, die die Kanalzone für einen der FETs bildet. Auf dem
FI 974 o82
6098S3/073Q
Substrat wird dann eine ersta Epitaxialschicht gebildet, in die die vergrabenen Zonen ausdiffundieren. Auf der ersten epitaxialen Schicht wira eine, dielektrische Schicht niedergeschlagen. Ausgewählte Bereiche eier dielektrischen Schicht werden dann zum Freilegen der ersten epitaxialen Schicht an den Stellen abgeätzt, an denen die. aktiven Bauelemente gebildet werden sollen. Auf dieser Oberfläche wird dann eine epitaxiale Schicht aufgewachsen. Über den freiliegenden Siliciurabereichen wächst dann monokristallines Silicium auf, während polykristallines Silicium über der dielektrischen Schicht aufwächst. Die als Sockel ausgebildete Basiszone des bipolaren Transistors wird oberhalb aes vergrabenen Subkollektors im einkristallinen Bereich gebildet. CMOS-FET-Transistören werden in dem einkristallinen Bereich über eier ersten epitaxialen Schicht und über der anderem vergrabenen Zone gebildet, die nach der Oberfläche der zweiten epitaxialen Schicht während des Niederschlags dieser epitaxialen Schicht ausdiffundiert hat.
Die Ausdiffusion der vergrabenen Zone des FET vom Halbleitersubstrat stellt sicher, daß das Dotierungsniveau der Zone an der Oberfläche der ersten epitaxialen Schich ausreichend niedrig ist, so daß zv/ischen den stark dotierten Source- und Drain-Zonen aes FET und der anderen vergrabenen Zone, die von entgesetztem Leitungstyp wie die Source- und Drain-Zonen sind, eine hohe Durchschlagssicherheit vorhanden ist.
Die sockelartige Basiszone des bipolaren Transistors ist dabei nicht unmittelbar mit der vergrabenen Subkollektorzone verbunden. Eine leicht dotierte Zone des gleichen Leitungstyps wie die vergrabene Zone trennt dabei Basis und Subkollektor, so daß man ebenfalls für den bipolaren Transistor eine hohe Durchschlagssicherheit erreicht.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben.
FI 974 082
809883/0730
Die unter Schutz zu stellenden Merkmale der Erfindung finden sich in den ebenfalls beigefügten Patentansprüchen im einzelnen.
In den Zeichnungen zeigt:
Fign. 1-8 Schnittansichten zur Darstellung des neuen Verfahrens zur Erzeugung von BI-CMOS-Transistoren;
Fig. 9 eine Schnittansieht einer Schottky-Sperrschicht-
diode, die während der Herstellung der BI-CMOS-Transistoren hergestellt wurde.
Für die bevorzugste Äusführungsform der Erfindung wird ein P-leitendes Siliciumsubstrat zur Bildung einer HPN-Halbleitervorrichtung eines Paares von CMQS-Transistoren, eines N-leitendan widerStandes und von Schottky-Sparrschichtdioden verwendet. Selbstverständlich ist die Erfindung genauso anwendbar für bipolare Transistoren und Widerstände des entgegengesetzten Leitungstyps sowie auch auf andere Arten von Halbleitervorrichtungen. Die Beschreibung der bevorzugten Äusführungsform geht von der Bildung einer aus dem ursprünglichen Substrat für den N-Kanal-FET ausdiffundierten P+-leitenden Zone aus. Mit Zonen des entgegengesetzten Leitungstyps könnte die Halbleitervorrichtung auch ein P-Kanal-Transistor sein, unter dessen Kanal eine N+-leitende Zone gebildet ist.
Ein Halbleiterplattchen 4 aus P-leitendem Material mit einer hochglanzpolierten Oberfläche wird in üblicher Weise thermisch oxidiert. Beispielsweise kann man den Siliciumkörper bei einer erhöhten Temperatur in eine oxidierende Atmosphäre aus Wasserdampf oder trockenem Sauerstoff einbringen. Dies ist das gebräuchlichste Verfahren zum Oxidieren von reinem Silicium, obgleich ein pyrolitischer Niederschlag von Siliciumdioxid oder eines anderen isolierenden Materials ebenfalls benutzt werden kann. Unter Verwendung üblicher Photolack- und Ätzverfahren wird in diese Oxidschicht 8 eine öffnung hergestellt. Durch
FI 974 082
S098S3/0730
thermische Diffusion eines ^-leitenden Störelements wie z.B. Phosphor, Arsen, Antimon oder dergleichen, wird durch das Fenster in der Oxidschich 8 eine N+-leitende Zone 6 gebildet. Dem Fachmann ist dabei geläufig, daß bei der Bildung der Zone 6, die anschließend als vergrabener Subkollektor eines WPM-Transistors dienen soll, Arsen vorzuziehen ist. Um sicherzustellen, daß der Kollektor-Serienwiderstand für den NPN-'i'ransistor ausreichend klein ist, sollte die anfängliche Konzentration Co von Arsen
19 2O 3
oder Antimon bei 6 χ 10 bis 2 χ 10 Atomen/cm liegen.
Das Halbleiterplättchen wird dann erneut oxidiert und es werden für die P-leitenden Zonen 11, 12 und 13 Öffnungen in der Oxidschicht S vorgesehen. Die Zonen 12 und 13 stellen dabei Isolationsdiffusionsbereiche dar, die am Ende des Herstellungsverfahrens die N+-leitende Zone 6 umgeben. Die P-leitende Zone dient dabei zur Bildung der Kanalzone eines N-Kanal-Feldeffekttransistors, Dabei ist es notwendig, eine parasitäre Bildung von gesteuerten Gleichrichtern zwischen benachbarten Feldeffekttransistoren zu verhindern.
Die P-leitenden Zonen werden durch übliche Diffusionsverfahren hergestellt, wobei als Störelement vorzugsweise Bor verwendet wird, obgleich andere P-leitende Störelemente benutzt werden können. Die anfängliche Konzentration Co von Bor liegt vorzugs-
20 3
weise bei >. 10 Atomen/cm .
Anschließend wird die Siliciumdioxidschicht 8 mittels einer gepufferten Ammoniumfluoridlösung von Fluorwasserstoffsäure von der Oberfläche des Halbleiterplättchens entfernt. Dann wird eine erste epitaxiale Schicht 5 aus N-leitendem Material über der blanken Oberfläche des Halbleiterplättchens 4 aufgebracht. Die Dicke der Schicht 5 sollte vorzugsweise zwischen 1,5 und 3
16 3
Mikron bei einem Dotierungsniveau von £ 10 Atomen/cm betragen.
FI 974 082
609853/0730
Während aes niederschlaysverfahrens findet eine Ausdiffusion aus den Zonen 11, 12, 13 unß 6 in die Epitaxialschicht 5 statt. Wenn die P-leitenaen Zonen mit Bor und die bj-leitende Zone 6 mit arsen dotiert sind, dann diffundieren die Ph—leitender. Zonen nach dar Oberfläche aer Schicht 5, während die N+-leitende Zone 6 nur teilweise in aie Zone 5 hineindiffundiert, da Bor eine höhere Diffusionsgeschwindigkeit hat als Arsen. Diese Eigenschaft der Materialien sowie auch die Verfahren zur Bildung einer epitaxialen Schicht sind allgemein bekannt und sind kein Teil der Erfindung.
Mach Beendigung des epitaxialen Niederschlages wird auf der Oberfläche der Schicht 5 eine Oxidschicht 18 thermisch aufgewachsen. Anschließend werden in der Oxidschicht 18 zum Freilegen der Zonen 12 und 13 öffnungen angebracht. Anschließend wird wiederum Bor in die Zonen 12 und 13 zur Erhöhung der Leitfähigkeit dieser Zonen im Vergleich mit der Zone 11 eindiffundiert .
Dadurch wird sichergestellt, daß das Störeleraentniveau oder Dotierungsniveau in dera die Subkollektor zone des bipolaren Transistors umgebenden ringförmigen Isolationszone 12, 13 hoch genug ist, damit eine Inversion an der Oberfläche der Epitaxialschicht 5 vermieden wird. Die Dotierungskonzentration der Zonen 12 und 13 unmittelbar anschließend an die Oxidschicht 8 sollte größer
17 3
als oder gleich 5 χ 10 Atome/cm sain.
Im unterschied zu der hohen Oberflächenkonzentration der Isolierbereiche ist es wichtig, daß die P-leitende Zone 11 an der Oberfläche der epitaxialen Schicht 5 eine relativ geringe Dotierung von etwa 4 χ 10 bis 10 Atome/ cm auf v/eist. Wie noch im einzelnen zu beschreiben sein wird, ergibt sich damit eine hohe Durchschlagsfestigkeit des über der P-leitendan Zone 11 gebildeten Feldeffekttransistors. Da dieser Dotierungsgrad für eine Isolation nicht ausreichend ist, müssen die Störelamentkonzentrationen der an die Oxidschicht 18 anschließen-
FI 974 082
609853/073G
asn ',ionen 12 und 13 etwas verstärkt werden. Das praktischste. Verfahren besteht hier darin, zusätzliche Störelerasnte durch in eier Oxidschicht 18 hergestellte Fenster einzudiffundieren.
iinschließenu wird die Oberfläche ass Lalbleitvrplättchens zur Bildung ?.iner etwa 10O0 ° starken Schicht aus Siliciumdioxid erneut oxidiert. Anschließend wird auf eier thermisch aufgewachsenen SiOo-Schicht eine zusammengesetzt© Schicht aus Siliciumnitrid 15 und pyrolytisch niedergeschlagenen Siliciumdioxid 14 niedergeschlagen. Anstelle von pyrolitisch niedergescb.lagen.-m SiO kann auch cturch Kathodenzerstäubung aufgebrachtes SiO„ benutzt werden. Die Oxidschicht 14 dient dabei dar Maskierung der I-itridschicht 15, da Ätzmittel, die Siliciumnitrid ätzen, auch für die üblichen Photolacke als Ätzmittel wirken. Durch Kathodenzerstäubung aufgebrachtes SiO oder andere bekannte iiaskenmaterialien können anstelle, von pyrolitisch aufgebrachtem 3x0 genonarusn werden.
Der !niederschlag der Siliciunnitridschicht v.'ird vorzugsweise aadurch aufgebracht, daß man eine Mischung aus Ammoniak, Silan und einem Trägergas, z.B. mit Stickstoff bei einer Tempertatür von etwa 1000 °C über das Substrat leitet. Dieses Verfahren wird so lange fortgesetzt, bis sich eins Schicht mit einer Dicke von etwa 1000 8 gebildet hat. kiach Entleeren der Kammer wird anschließend SiO„ pyrolitisch dadurch niedergeschlagen, daß man ein aus Silan und Kohlenstoffdioxid bestehendes Gas für etwa 6 min über das Halbleiterplättchen leitet.
In die Schichten 14, 15 und 18 wird anschließend zum öffnen von Bereichen für P- und N-Kanalzonen der Feldeffekttransistoren und den Basis- una Kollektorkontakbereichen für den bipolaren Widerstand ein Huster eingeätzt. Die in Fig. 5 gezeigten Fenster werden durch bekannte photolithographische und Ätzverfahren hergestellt. Die pyrolitisch niedergeschlagene SiO2-Schicht 14 kann beispielsweise durch eine Lösung von in Ammoniumfluorid gepufferter Fluorwasserstoffsäure abgeätzt werden,
FI 974 082
809853/0730 BAD ORIGINAL
ein Ätzmittel, aas Siliciumnitrid nicht angreift. In den so in der Schicht 14 gebildeten freiliegenden Bereichen d=r Kitridschicht 15 können dann mit heißer Phosphorsäure oder jedem anderen Aztmittel geätzt v/erden, das Siliciumdioxid nicht angreift. Wach Herstellen der öffnungen in aer Nitridschicht wird das Halbleiterplättchen einem Ätzmittel aus9as?tzt, das die in aen Öffnungen der "rlitriüschicht 15 freiliegenden Bereich der Oxidschicht 18 angreift. Vorzugsweise wird man dabei in Ammoniumfluoria gepufferte Fluorwasserstoffsäure zur Ätzung der Schicht 18 benutzen. Dieses Ätzmittel dient außerdem zum vollständigen Entfernen der pyrolytisch nieoergeschlagenan Oxidschicht 14, die auf der Oberfläche der tiitridschicht 15 noch vorhanden ist.
Als npcbnter Schritt wjr^ ^jtv* ?,τ·ταϋζα βηίt3.y..i.fl° aus K-leitendem Silicum über der gesamten Oberfläche des Sub-' strats niedergeschlagen. Dieser Niederschlag wird in üblicher weise bis zu einer Stärke zwischen 0,5 und 1 Mikron durchgeführt. Dieser epitaxiale niederschlag ergibt das Aufwachsen einer polykristallinen Siliciumschicht 22 über den durch eine Schicht aus Siliciumnitrid 15 bedeckten Bereichen des Substrat und einen wiederschlag einer Schicht 23, 25, 27 und 28 aus monokristallineiii Silicium über denjenigen Bereichen, bsi denen die Oberfläche der Schicht 5 frei zugänglich ist. Während dieser Wärmezyklen findet aus der U-leitenden 2one 6 eine weitere Ausdiffusion in Richtung auf die Oberfläche der Schicht 5 statt. Dia P-leitende· Zone 11 diffundiert dabei in die monokristalline N-leitencie Zone 25, so daß diese Zone eine P-Leitfähigkeit erhält.
Anschließend wird das Halbleiterplättchen für die Bildung von eingelassenen Oxidisolationszonen zur elektrischen Trennung der zu bildenden Halbleiterbauelemente vorbereitet. Diese Zonen sind in Fig. 7 mit 50 gekennzeichnet. Die Bildung von eingelassenen Oxidations-Isolationszonen aus polykristallinen Silicium ist in der Deutschen Patentanmeldung P 22 18 892.7
FI 974 082
S09853/0730 BAD ORIGINAL
beschrieben. Bei diesem Verfahren werden diejenigen Teile der Oberfläche eines Halbleiterplättchans, auf dem keine Oxidations-Isolationszonen gebildet werden sollen, durch ein Isolier material, wie z.B. Siliciumnitrid, abgedeckt. An den Stellen, an denen üxidationsisolationen gebildet werden sollen, werden öffnungen in der i.i tr id schicht hergestellt. Die so gebildeten polykristallinen Bereiche werden thermisch durchoxidiert, so
daß die Oxidation bis auf die Oberfläche der Schicht 15 hinun terreicht.
h Bildung dieser Oxidations-Isolationszonen werden Diffusionen selektiv in die polykristallinen und monokristallinen Bereiche zur Bildung aktiver Sonen der Halbleitervorrichtungen sowie
eines Widerstandes durchgeführt. Wie in Fig, 8 gezeigt, erhält man auf diese Weise einen Η-leitenden Widerstand, einen mit
PFET bezeichneten P-Kanal-FET, einen mit NFET bezeichneten N-Kanal-FET und einen bipolaren K-PN-Transistor. Die aktiven Zonen dieser Halbleitervorrichtungen, d.h. Emitterzone, eigenleitende Basiszone ues bipolaren Transistors sowie Source-, Drain- und Kanalzonen der Feldeffekttransistoren werden in den monokristallinen Bereichen des Halbleiterplättchens gebildet. Auf aiese Weise lassen sich die Kenndaten der Halbleitervorrichtungen je nach nach ihren gewünschten Eigenschaften genau
steuern. Die inaktiven Bereiche der bipolaren Basiszone und
des Feldeffekttransistors bestehen aus polykristallinen! Silicium. Dadurch wird die Arbeitsweise der einzelnen Halbleitervorrichtungen nicht nachteilig beeinflußt.
Die anschließende Bildung von ohmschen Kontakten und die Metallisierungen der iialbleitervorrichtungen warden auf bekannte
weise durchgeführt.
Die "N-leitenden Zonen 32, 38, 39 und 27 werden hier vorzugsweise in einer Offenrohaiffusion von Phosphor aus POCL3-GaS her-
FI 974 0ö2
809853/07 3 0
262619:
gestallt. Die Linitterzone 51 enthält Arsen als Störelsniant. Die P-leitsndan Zonen 35, 36, 29 und 30 werden vorzugsweise durch eine Diffusion von bor aus üortribromid hergestellt. Die durchgehende Phosphoraiffusion weist ein Dotierungsniveau von mindestens 4 χ 10 Atomen/cm"3 auf. Damit sichergestellt ist, uaß das Dotierungsniveau der Zone 27 für eine nachfolgende Metallisierung ausreicht, wird die Arsendiffusion für den Emitter 51 auch für uie üOne 27 durchgeführt.
Lias hier verwendete Verfahren zum Herstellen des Widerstandes 33 ist ebenfalls sehr vorteilhaft. Zunächst einmal ist der V;iaarstand allseitig dielektrisch isoliart. Die untere Oberfläche liegt dabei auf aer Siliciumnitridschicht und die Seitenflächen stoßen an die üxidationsisolation an. Zusätzlich lassen sich ausgewählte iiiderstandsw^rte durch Diffusion una Ioneniraplantation gleichzeitig mit der Bildung anderer Zonen oder Bereiche herstellen.
Offensichtlich lassen sich dabei sowohl K- als auch P-ieitende V/iderstände herstellen. Außerdem lassen sich die Widerstände unmittelbar mit einem aktiven Bauelement innerhalb der von der oberen Epitaxialschicht umfaßten Zone vereinigen. Beispielsweise wird ein ϊ<-leitender Widerstand in unmittelbarer Berührung mit der durchgehenden Zonen 27 oder ein P-leitender Widerstand mit aer Basis 29 im Bereich 30 gebildet.
Für Halbleiterherstellungsverfahren liegen die kritischsten Punkte der vorliegenden Erfindung an den 'rrennflächen zwischen den Zonen 25 una 11 des w-Kanal-ϊΈΐ und an der Trennflache zwischen Basis 29 und Subkollektor 6 des bipolaren Transistors.
In bezug auf aen N-Kanal-FET sind Source- und Drain-Zonen 38 und 39 sehr stark dotiert mit einer Oberflächenkonzentration
20 3
von 2 χ 10 Atomen/cm , wodurch sich ein sehr niedriger widerstand zwischen Source und Drain ergibt. Wie in Fig. 3 gezeigt, stoßen diese ^+-leitenden Zonen sowohl an die obere Kanalzone
FI 974 062
609853/0730
BAD ORIOINW-
25 als auch an aia vergrabene Zone 11 an. Da die i\i-i— leitenden Zonen starK dotiert sind., muß die P-leitende Zone 11 relativ gering dotiert sein, wodurcn eine niedrige Durchbruchsspannung aiii Pi«-übsrgang der Zonen 11 -3ö und 11-33 vermieden wird. Hätte man aie Sone 11 ursprünglich aus dem Substrat aurch Ausdiffusion ohne Verwendung aer iipitaxialschicht 5 hergestellt, dann ware u.as i^otisrungsniveau aer P-ieitenden Zone 11 an der Trennflache su hoch, um eine hohe uurchschlagsspannung sicherstellen zu können. Dies trifft insbesondere bei der gleichzsitigan Herstallung von bipolaren Transistoren zu und die Isolationsbereiche 12 und 13 müssen zur Vermeidung einer Oberflächeninversion stark aotiert sein. I>ian hätte aber keine Möglichkeit, die Parameter aer P-leitenden Zonen 11, 12 und 13 ohne Verwendung der epitaxialen Schicht b genau zu steuern.
Die basisaiffusion für den bipolaren transistor wird vorzugsweise mit einer Borkapsel mit einer anfänglichen Oberflächenkonzen-
19 3
tration von 4 χ 1ü Ätomen/cm durchgeführt. Dieses Dotierung sniveau wird durch aie Keoxidation aer Basiszone anschließend herabgesetzt. Wenn aer Subkollektor 6 ausreichend in aie Basiskont&ktzorie 29 ausäiffundiert ist, würde dieser Schnittpunkt sveisr stark dotierter übergänge zu einer sehr kleinen Durchschlag sspannung führen. Es ist daher von hoher Wichtigkeit, daß ein Abschnitt der n-.tlpitaxialschicht b zwischen aer P-leitenden Zone 29 und aer i>i+-leitenden Subkollektor zone 6 liegt. Dieser teil ist in Fig. 8 mit 54 bezeichnet. Die Steuerung der Ausaiffusion des !.+-Subkollektors wird für diesen Zweck am besten durch die zweifache Verwendung einer Epitaxialschicht gemäß aar Erfindung erreicht. Ohne diese zweifache Epitaxialschicht würde die P+-basiszone direkt in den Subkollektor diffundieren, so aaß sich aort eine Durchschlagsspannung von praktisch 0 Volt ergeben würde.
Für eine Epitaxialschicht 5 mit einer Dicke von 2 Mikron beträgt die Durchdringung dos Subkollektor 6 nach Fertigstellung aer Vorrichtung etwa O,8 Mikron. Damit bleibt aber eine Trenn-
FI 974 082
609853/0730
schicht zwischen Basis und Subkollektor mit einer Dicke von etwa 1,2 Mikron. Die daraus sich ergebende Durchbruchsspannung BV , liegt bei etwa 41 Volt, was einsr Spannung BV „ von etwa 11 Volt entspricht. Diese Parameter gelten für das übliche Lpitaxialverfahren. Wenn man aber das bsi niedriger Temperatur und niedrigem Druck durchgeführte, in der üS-Patentschrift 3 765 960 beschriebene epitaxiale Kiederschlagsverfabrari verwandet, aann beträgt die Eindringtiefe aes Subkolle.ktors in die epitaxiale Schicht etwa 0,4 lükron. In die sau B'all könnte die Dicke der epitaxialen Schicht bis auf 1,6 Mikron verringert werden.
Um ganz sicherzustellen, daß zwischen den einander benachbarten Feldeffekttransistoren keine parasitären Ströme fließen, ist es erwünscht, um die obsre Gßerfläche der P-leitenäsn Zone 11 unterhalb der dielektrischen Schicht 1b einen P+-leitenden Schutzring (nicht gezeigt) zu bilden. Dies wird am besten bsi aeiu Verfahrensschritt das Lindiffundierens zusätzlicher StöreIaiüente in dazu bipolaren Isolationsbareich aus der oberen Oberfläche der ripitaxialschicht 5 erzielt. Dieser Schritt kann zusätzlich verwendet werden.
Wegen des Ausmaßes der Ausdiffusion aus eier Zone 11 zur Bildung der Kanalzone 25 des N-Kanal-FET ist es erwünscht, die Oberflächenkonzentration der Schicht 25 entsprechend einzustellen. Dies läßt sich leicht uurch eins flache Ionenimplantation aus Bor in die Kanalzone zur Einstellung der Schwellwertspannung erreichen. Diese Schwellwertspannung des P-Kanal-Transistors wird durch die präzise Dotierung der Epitaxialschicht 22 erreicht .
Fig. 9 zeigt eine Schottky-Sperrschichtdioäe, die gleichzeitig unter Verwendung von den praktisch gleichen Verfahrens schritten wie bei aar Herstellung der BI-CHOS-Vorrichtungen hergestellt v/erden kann. Der vergrabene Bereich 61 , dar als leitender Strorupfad von Anode nach Kathode der Diode dient, wird vorzugsweise
FI 974 0Ö2
609853/0730
BAD ORIGINAL
zur gleichen Zeit gebildet wie aer Subkollektor 6 aes bipolaren ■Transistors, uia Schutzzonen 62 una 63 bilden eins ringförmige Schutzzone ura die vergrabene Zone 61 und werden vorzugsweise bei den gleichen Verfahrensschritten hergestellt wie die Zonen 12 und 13 in Fig. o. !-^-leitende Bereichs 63 una 54 bilden die Kathoden- und Anoden-Kontaktbereiche der Schottky-Sperrschichtciiode. Diese Bereiche werden im wesentlichen auf die gleiche weise gebildet wie die Zonen 27 und 29 aes bipolaren Transistors, tin Unterschied besteht jedoch aarin, daß der Anodenbereich 64 vom gleichen Leitfähigkeitstyp ist wie der Kathodenbereich 63 und die vergrabene 2one 61. Die Diode wird dadurch fertiggestallt, daß man Schichten 66 und 66' aus Platinsilicid oder einem anderen Metall, das sich als für Schottky-Sperrschichtaioden geeignet erwiesen hat, niederschlägt. Auf der Oberfläche aes Platinsilicia werden Schichten aus Aluminium 65 und 65' für aine Oberf lächenraetallisierung der Vorrichtung niedergeschlagen.
In Fig. 8 liegt die Isolationszone 13 unmittelbar unter aer eigenleitenden Basiszone 30 des bipolaren Transistors. Kin Vorteil dieser Struktur besteht darin, daß auf dem Balbleiterplättchsn Platz eingespart wird im Vergleich zu früher bekannten Vorrichtungen, bei aenen der Isolationsbereich dia Basis umgibt. Außerdem kann die Basiszone 30 außerhalb der Zone 13 längs der oberen Epitaxialschicht angenommen werden. Die Basis 30 kann dann unmittelbar mit einem anderen Halbleiterbereich, wie z.E. der außerhalb liegenden basiszone eines anderen Transistors, der in der oberen epitaxialen Schicht angeordnet ist, verbunden werden. Dadurch werden überkreuzende Leitungen in der ersten Metall!sierungsebene vermieden.
FI 974 062
609853/0730

Claims (1)

  1. Verfahren zm herstellen dielektrisch isolierter bipolarer und Feldeffekt-Transistoren,
    gekennzeichnet aurch folgende Verfahrensschritte:
    - Einbringen eines sinen zweiten Leitungstyp hervorrufenaen Störeleraentes in ein üionokristallines Halbleitersubstrat eines ersten Leitung ε typ s zur Bildung eier Subkollektorzone eines bipolaren Transistors;
    - ijinführan von den ersten Leitungstyp hervorrufenden Stürelemeiiten in eine zweite die erste Zone umgebende äone und in eine aritte Zone, wobei die. .Jiffusionsgeschwinäigkeit des Störeleraents in der ersten 2one geringer ist als in der dritten £one;
    - Bilden einer ersten monokristallinen Schicht des zweiten Leitungstyps über dem Substrat, wobei die im Substrat enthaltenen. Störelemente entsprechend ihrer unterschiedlichen iJiffusions<jeschv7inaigk=iteη ausdiffundieren, und
    - Einführen einer zusätzlichen i-lenge von Stör elementen in die zweite £one;
    - Kieaerschlagen einsr uielektrisehen Schicht über der ersten raonokristalliner Schicht und
    - Herstellen von öffnungen in der dielektrischen Schicht über der ersten Zone, der dritten Zone und einem anderen über der ersten raonokr istall inen Schicht liegenden Ort;
    - Niederschlagen einer zweiten aus Silicium bestehenden Schicht über der dielektrischen Schicht und über den Öffnungen, so daß sich in den öffnungen über den freiliegenden Bereichen aer ersten iaonokristallinen Schicht monokristalline Zonen und über der aielektrisehen Schicht polykristalline Bereiche bilden und die in der dritten Zone enthaltenen Storelemente zur Bildung einer Kanalzone für einen Feldeffekttransistor in die
    0ü2
    609853/0730
    2626Ί93
    uarüberliegsnde monokristalline Zone ausaiffundieren, wobei uie Störeieiaents aus der er stan Zone so langsam ausdiffundieren, uaß sie i?.it der aarüberliagsnci-n idonokristallinen fjone nicht in Kontakt koiutien;
    - u-ielsktrisches Isolieren eier itonokristallinen £one aar zweiten epitaxial aufgewachsenen Schicht voneinander UIlG
    - selektives herstellen von Liiiitter- und Basiszonen ein~s bipolaren u.ransistors in der über dem SubkoileKtor liegenden monokristallinen ^one, von Source- und Drainzonen sines zweiten Leitungstyps in dar übe.r aar ^ritten i:.one liegenden laonokristallinan £one zur Bildung eines Feldeffekttransistors einas zv?eiten Kanalty^js sowie von Source- und Drainzonen des ersten Leitung styps in u=r übsr dem andsrsn Ort liegenden raonokristallinen ijone zuin Bilaen eines Feldeffekttransistors eines ersten Kanaltyps.
    2. Verfahren nach Anspruch 1, dadurch gekannzeichnat, daß in eier.;, verfügbaren Bereich aus polykristallin=^ Material ein Widerstand gsbildet wird.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Viidsrstand durch Einbringen eines Störeleraents aurch loneniiuplantation hergestellt wird.
    4. Verfahren nach Anspruch 1 zur gleichzeitigen Erzeugung einer dielektrisch isolierten Schottky-Sperrschicht-Uioae,
    gekennzeichnet durch aie folgenden Verfahrensschritte:
    - üingringen eines can zweiten Leitungstyp hervorbringenden Störelements in eine vierte Zone cies Substrats zur Bildung eines leitenden Bereichs zwischen Annode und Kathode der Schottky-Sperrschichtdioae;
    - Einführen eins den ersten Leitungstyp hervorrufenden Störelements in eine fünfte die andere £one aes
    FI i)7 4 Oc-2
    609853/073Q
    Substratkürpers umgebende Zone und herstellen zweier auf Abstand stehender öffnungen in der über der vierten Eone befinulichen dielektrischen Schicht, wodurch in diesen öffnungen bei dem epitaxialen l.ieaer schlag r-ionokristalline Bereichs entstehen und
    - Einführen eines aen zweiten Leitungstyp hervorrufenuen Störelementes in diese monokristallinen f3ersicha sowie Herstellen aer erforderlichen Itetallisierungen auf diesen Bereichen zur Bildung von Anode und Kathode einer Schottky-Sperrschicht -L1 iode.
    Verfahren nach Anspruch 1, aadurch gekennzeichnet, aaß in aer zweiten und dritten kone Bor bis zu einer Oberflä-
    20 3
    ciienkonzentration von mindestens 10 Atomen/cm eingebracht, die erste luonokristalline Schicht bis zu einer bicke von 1,5 bis 3 Mikron und mit einer Dotierungskonzentration von 10 ° Atonen/cm oder weniger aufgebracht wird.
    Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Bor-Konzentration in aer zweiten Zone an der oberen Oberfläche der iiionokristallinen Schicht mindestens
    5 χ 1017 Atome/cm3 beträgt.
    7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß in die erste Zone als Störelenent Antimon oder Arsen bis zu einer Oberflächenkonzentration von 6 χ 10 " bis
    2 χ Iu^ Atomen/cmJ eingebracht wird.
    0. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß über der dielektrischen Schicht eina zwischen 0,5 und
    1,0 i-Iikron starke Schicht epitaxial aufgebracht wird.
    9. Verfahren nach Anspruch δ, dadurch gekennzeichnet, daß das aen ersten Leitungstyp hervorrufende Störelement
    in aer Kanalzone des Feldeffekttransistors νοκ zwsiten
    FI 974 082
    609853/0730
    Kanaltyp eingeführt wird.
    10. Verfahren nach Anspruch 1, uaüurcli gekennzeichnet, uaß
    der bipolare 'transistor iuit ein~rc durchgehenden mit
    dem Subkollektor verbundenen, von eier Basiszone des Transistors dielektrisch isolierten Kontaktbereich versehen wird.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß zur dielektrischen Isolation 'reile der polykristallinen Bereiche in Siü , uiag&wandelt v/erden.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als dielektrische Schicht eine aus Siliciumnitrid und
    Siliciuiiiaioiiia susaitiiasnqes^tzts Schicht verwendet wird.
    i'I 974 0o2
    6 0 9 8 5 3/0730 BAD ORIGINAL
DE19762626193 1975-06-19 1976-06-11 Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren Withdrawn DE2626193A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/588,524 US3955269A (en) 1975-06-19 1975-06-19 Fabricating high performance integrated bipolar and complementary field effect transistors

Publications (1)

Publication Number Publication Date
DE2626193A1 true DE2626193A1 (de) 1976-12-30

Family

ID=24354203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762626193 Withdrawn DE2626193A1 (de) 1975-06-19 1976-06-11 Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren

Country Status (7)

Country Link
US (1) US3955269A (de)
JP (1) JPS522292A (de)
CA (1) CA1048656A (de)
DE (1) DE2626193A1 (de)
FR (1) FR2315169A1 (de)
GB (1) GB1488239A (de)
IT (1) IT1063564B (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51101478A (de) * 1975-03-04 1976-09-07 Suwa Seikosha Kk
US4044452A (en) * 1976-10-06 1977-08-30 International Business Machines Corporation Process for making field effect and bipolar transistors on the same semiconductor chip
US4087900A (en) * 1976-10-18 1978-05-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions
JPS5371582A (en) * 1976-12-08 1978-06-26 Fujitsu Ltd Manufacture of semiconductor device
JPS5931052A (ja) * 1982-08-13 1984-02-18 Hitachi Ltd 半導体集積回路装置の製造方法
US4729008A (en) * 1982-12-08 1988-03-01 Harris Corporation High voltage IC bipolar transistors operable to BVCBO and method of fabrication
JPS6072243A (ja) * 1983-09-28 1985-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US4999761A (en) * 1985-10-01 1991-03-12 Maxim Integrated Products Integrated dual charge pump power supply and RS-232 transmitter/receiver
US4808547A (en) * 1986-07-07 1989-02-28 Harris Corporation Method of fabrication of high voltage IC bopolar transistors operable to BVCBO
US4727046A (en) * 1986-07-16 1988-02-23 Fairchild Semiconductor Corporation Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases
US4929570A (en) * 1986-10-06 1990-05-29 National Semiconductor Corporation Selective epitaxy BiCMOS process
JPS6449273A (en) * 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US4857766A (en) * 1987-10-30 1989-08-15 International Business Machine Corporation BiMos input circuit
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
US5079182A (en) * 1990-04-02 1992-01-07 National Semiconductor Corporation Bicmos device having self-aligned well tap and method of fabrication
EP0452720A3 (en) * 1990-04-02 1994-10-26 Nat Semiconductor Corp A semiconductor structure and method of its manufacture
US5139966A (en) * 1990-04-02 1992-08-18 National Semiconductor Corporation Low resistance silicided substrate contact
US5045483A (en) * 1990-04-02 1991-09-03 National Semiconductor Corporation Self-aligned silicided base bipolar transistor and resistor and method of fabrication
US5107321A (en) * 1990-04-02 1992-04-21 National Semiconductor Corporation Interconnect method for semiconductor devices
US5234847A (en) * 1990-04-02 1993-08-10 National Semiconductor Corporation Method of fabricating a BiCMOS device having closely spaced contacts
US5231042A (en) * 1990-04-02 1993-07-27 National Semiconductor Corporation Formation of silicide contacts using a sidewall oxide process
KR100234550B1 (ko) * 1990-04-02 1999-12-15 클라크 3세 존 엠 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법
US5139961A (en) * 1990-04-02 1992-08-18 National Semiconductor Corporation Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base
EP0450503A3 (en) * 1990-04-02 1992-05-20 National Semiconductor Corporation Semiconductor devices with borosilicate glass sidewall spacers and method of fabrication
US5219784A (en) * 1990-04-02 1993-06-15 National Semiconductor Corporation Spacer formation in a bicmos device
US5071778A (en) * 1990-06-26 1991-12-10 National Semiconductor Corporation Self-aligned collector implant for bipolar transistors
US5109256A (en) * 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
US5225359A (en) * 1990-08-17 1993-07-06 National Semiconductor Corporation Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors
US5169794A (en) * 1991-03-22 1992-12-08 National Semiconductor Corporation Method of fabrication of pnp structure in a common substrate containing npn or MOS structures
US5286991A (en) * 1992-08-26 1994-02-15 Pioneer Semiconductor Corporation Capacitor for a BiCMOS device
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
DE10330595A1 (de) * 2003-07-07 2005-02-17 Siemens Ag Röntgendetektor und Verfahren zur Herstellung von Röntgenbildern mit spektraler Auflösung
CN103199091B (zh) * 2012-01-10 2015-12-09 旺宏电子股份有限公司 半导体结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
FR1559611A (de) * 1967-06-30 1969-03-14
US3590343A (en) * 1969-01-31 1971-06-29 Westinghouse Electric Corp Resonant gate transistor with fixed position electrically floating gate electrode in addition to resonant member
US3582725A (en) * 1969-08-21 1971-06-01 Nippon Electric Co Semiconductor integrated circuit device and the method of manufacturing the same
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
NL7205000A (de) * 1972-04-14 1973-10-16
US3858231A (en) * 1973-04-16 1974-12-31 Ibm Dielectrically isolated schottky barrier structure and method of forming the same

Also Published As

Publication number Publication date
CA1048656A (en) 1979-02-13
GB1488239A (en) 1977-10-12
JPS522292A (en) 1977-01-08
JPS5346705B2 (de) 1978-12-15
FR2315169A1 (fr) 1977-01-14
US3955269A (en) 1976-05-11
FR2315169B1 (de) 1978-05-19
IT1063564B (it) 1985-02-11

Similar Documents

Publication Publication Date Title
DE2626193A1 (de) Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren
DE3019850C2 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE3886074T2 (de) Herstellung einer Halbleiterstruktur.
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0036634A1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2943435A1 (de) Halbleiterelement und verfahren zu dessen herstellung
DE4041050A1 (de) Integrierter schaltkreis
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
DE2218680A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE3751402T2 (de) Verwendung einer selektiven Epitaxie für BiCMOS-Verfahren.
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee