DE202021106910U1 - Lötflächenanordnung, Leiterplatte, und Computersystem - Google Patents

Lötflächenanordnung, Leiterplatte, und Computersystem Download PDF

Info

Publication number
DE202021106910U1
DE202021106910U1 DE202021106910.4U DE202021106910U DE202021106910U1 DE 202021106910 U1 DE202021106910 U1 DE 202021106910U1 DE 202021106910 U DE202021106910 U DE 202021106910U DE 202021106910 U1 DE202021106910 U1 DE 202021106910U1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
soldering
chip
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202021106910.4U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to DE202021106910.4U priority Critical patent/DE202021106910U1/de
Publication of DE202021106910U1 publication Critical patent/DE202021106910U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Lötflächenanordnung (3) für eine Leiterplatte (2), die Lötflächenanordnung (3) umfassend:
- wenigstens eine erste Lötfläche (5), mittels der ein Chip (4) mit der Leiterplatte (2) verbindbar ist, und
- wenigstens eine zweite Lötfläche (6), mittels der ein Sockel (14) für den Chip (4) mit der Leiterplatte (2) verbindbar ist, wobei:
- die wenigstens eine erste Lötfläche (5) und die wenigstens eine zweite Lötfläche (6) auf der Leiterplatte (2) derart angeordnet sind, dass ein für den Sockel (14) auf der Leiterplatte (2) vorgesehener zweiter Bereich (13) zumindest teilweise über einem für den Chip (4) vorgesehenen ersten Bereich (12) liegt, und
- die wenigstens eine erste Lötfläche (5) mit der wenigstens einen zweiten Lötfläche (6) auf der Leiterplatte (2) elektrisch verbunden ist.

Description

  • Die vorliegende Anmeldung betrifft eine Lötflächenanordnung für eine Leiterplatte. Die Anmeldung betrifft des Weiteren eine Leiterplatte mit einer entsprechenden Lötflächenanordnung, sowie ein Computersystem mit einer entsprechenden Leiterplatte.
  • Computersysteme und andere elektronische Geräte werden mit fortschreitender technischen Entwicklung häufig kleiner und kompakter. Gleichzeitig sollen jedoch gleiche oder gar verbesserte technische Spezifikationen in den Computersystemen oder sonstigen Geräten mit kleinerem Formfaktor bereitgestellt werden. Eine grundlegende Aufgabe ist es, folglich, Computersysteme und entsprechende Geräte so zu gestalten, dass der zur Verfügung stehende Platz möglichst gut genutzt wird.
  • Ein wichtiger Faktor hierbei sind Leiterplatten, die mit Bauteilen für derartige Computersysteme oder sonstige Geräte bestückt werden. Häufig steht nur wenig Platz auf einer solchen Leiterplatte zur Verfügung. Es müssen jedoch zahlreiche Bauteile auf einer solchen Leiterplatte platziert werden.
  • Eine Aufgabe der Erfindung ist es, eine Lötflächenanordnung für eine Leiterplatte zu beschreiben, die eine möglichst platzsparende Anordnung von Bauteilen auf der Leiterplatte ermöglicht.
  • Die oben genannte Aufgabe wird durch die Gegenstände der angehängten unabhängigen Schutzansprüche gelöst. Weitere vorteilhafte Ausgestaltungen sind in den abhängigen Ansprüchen, sowie den angehängten Figuren offenbart.
  • Gemäß einem ersten Aspekt der Erfindung umfasst eine Lötflächenanordnung für eine Leiterplatte wenigstens eine erste Lötfläche, mittels der ein Chip mit der Leiterplatte verbindbar ist. Des Weiteren umfasst die Leiterplatte wenigstens eine zweite Lötfläche, mittels der ein Sockel für den Chip mit der Leiterplatte verbindbar ist die wenigstens eine erste Lötfläche und die wenigstens eine zweite Lötfläche auf der Leiterplatte derart angeordnet sind, dass ein für den Sockel auf der Leiterplatte vorgesehener zweiter Bereich zumindest teilweise über einem für den Chip vorgesehenen ersten Bereich liegt, und - die wenigstens eine erste Lötfläche mit der wenigstens einen zweiten Lötfläche auf der Leiterplatte elektrisch verbunden ist.
  • Lötflächen, auch Pads genannt, sind Stellen auf einer Leiterplatte, die dafür vorgesehen sind, dass Bauteile mit Leiterbahnen auf der Leiterplatte elektrisch verbunden werden können. Derartige Lötflächen sind insbesondere so auf einer Oberseite der Leiterplatte angeordnet, dass sie einer Anordnung den entsprechenden Kontakten des mit ihr zu verbindenden Bauteils entsprechen.
  • Chips, im Zusammenhang dieser Anmeldung, sind integrierte Schaltkreise, welche in einem Chiphgehäuse angeordnet sind, und Pins oder sonstige verlötbare Kontakte aufweisen, um mit den ersten Lötflächen auf der Leiterplatte verbunden werden zu können. Beispielsweise handelt es sich bei den in dieser Anmeldung beschriebenen Chips um programmierbare Chips.
  • Ein Sockel für einen Chip ist im Zusammenhang dieser Anmeldung ein Verbindungsstück, mittels dem der Chip an der Oberfläche der Leiterplatte verbunden werden kann. Beispielsweise kann der Chip reversibel, insbesondere ohne den Einsatz von Werkzeugen wie Beispielsweise Lötwerkzeugen, mit dem Sockel verbunden werden. Beispielsweise weist ein solcher Sockel einen Klemmmechanismus auf, mittels dem der Chip mechanisch mit dem Sockel verbunden werden kann. Zudem stellt der Sockel eine elektrische Verbindung zwischen dem Chip und der Leiterplatte dar.
  • Derartige Sockel werden beispielsweise während einer Entwicklung von entsprechenden Chips und Leiterplatten verwendet. Da währen der Entwicklung die Chips häufig, teilweise mehrmals täglich, programmiert werden müssen, und hierfür von der Leiterplatte zu trennen sind, ist es vorteilhaft, einen derartigen Sockel zu verwenden, mittels dem der Chip mit wenigen Handgriffen mit der Leiterplatte verbunden und von ihr getrennt werden kann. Hierfür ist der Sockel mittels entsprechender Pins auf die Leiterplatte an der wenigstens einen zweiten Lötfläche aufgelötet. Bei einer Produktion für den Endgebrauch werden statt der Sockel dann jedoch die Chips direkt auf die Leiterplatte an der wenigstens einen ersten Lötfläche aufgelötet.
  • Die elektrischen Verbindungen zwischen jeweils einer ersten Lötfläche und einer zweiten Lötfläche ermöglicht, dass Pins des Chips entweder unmittelbar an die jeweiligen ersten Lötflächen, oder mittelbar, über den Sockel, an die jeweiligen zweiten Lötflächen, und somit in beiden Fällen an die entsprechenden Signalleitungen auf der Leiterplatte angeschlossen werden können.
  • Vorteilhaft bei der hier beschriebenen Lötflächenanordnung ist es, dass durch die zumindest teilweise Überlappung der Bereiche, die für den Sockel bzw. für den Chip vorgesehen sind, Platz an der Oberfläche der Leiterplatte eingespart wird. Chip und Sockel haben somit nicht nebeneinander angeordnete Bereiche, in denen sie eingebaut werden können. Auf diese Weise können Chip oder Sockel, je nachdem welches Bauteil unmittelbar an der Leiterplatte befestigt ist, zumindest teilweise in einem gleichen Bereich auf der Leiterplatte angeordnet werden.
  • Die jeweils ersten Lötflächen, die mit den jeweils zweiten Lötflächen elektrisch verbunden sind, sind jeweils die ersten und zweiten Lötflächen, die für einen jeweiligen Kontakt des Chips bzw. den entsprechenden Kontakt des Sockels vorgesehen sind. Auch in Fällen, in denen mehrere erste und mehrere zweite Lötflächen vorgesehen sind, sind somit im Wesentlichen stets eine erste und eine zugehörige zweite Lötfläche elektrisch miteinander verbunden.
  • Des Weiteren ist hierbei vorteilhaft, dass dank der hier beschriebenen Lötflächenanordnung ein Leiterplattendesign sowohl für die Entwicklung, während der der Sockel auf der Leiterplatte angebracht ist, als auch für die Endproduktion, bei der der Chip unmittelbar auf die Leiterplatte gelötet wird, verwendet werden kann. Es müssen keine unterschiedlichen Leiterplattendesigns bereitgestellt werden, was einen Entwicklungsaufwand und dementsprechend Produktionskosten erheblich reduziert.
  • Gemäß wenigstens einer Ausgestaltung ist der für den Sockel auf der Leiterplatte vorgesehene zweite Bereich größer als der für den Chip auf der Leiterplatte vorgesehene erste Bereich.
  • Dies ist insbesondere vorteilhaft für derartige Sockel, die eine größere flächige Ausdehnung in einer Richtung parallel zu einer Oberfläche der Leiterplatte aufweisen, als die entsprechenden Chips. Wenn Sockel beispielsweise Speicherplatz bereitstellen, so wie beispielsweise ein Sockel des Formfaktors WSON-8, der einen Speicherplatz von bis zu 64 Megabyte bereitstellt, so können diese eine größere entsprechende flächige Ausdehnung aufweisen.
  • Gemäß wenigstens einer Ausgestaltung überdeckt der für den Sockel auf der Leiterplatte vorgesehene zweite Bereich den für den Chip auf der Leiterplatte vorgesehenen ersten Bereich vollständig.
  • Auf diese Weise lässt sich ein größtmöglicher Platz auf der Leiterplatte einsparen.
  • Gemäß wenigstens einer Ausgestaltung ist der Chip ein Basic Input/Output System-Chip, BIOS-Chip.
  • Dies ist insbesondere vorteilhaft, da derartige Chips besonders häufig programmiert werden müssen während einer Entwicklung, was ein häufiges Abnehmen des Chips von der Leiterplatte während der Entwicklungsphase erforderlich macht, sodass in diesem Fall eine Verwendung eines entsprechenden Sockels besonders vorteilhaft ist. Ferner sind derartige Chips verhältnismäßig große Bauteile im Vergleich zu anderen auf einer solchen Leiterplatte verwendeten Bauteilen, sodass sich hier ein besonders großes Platzersparnis ergibt.
  • Gemäß wenigstens einer Ausgestaltung umfasst die Lötflächenanordnung ferner wenigstens eine Durchkontaktierung auf der Leiterplatte, mittels der die wenigstens eine erste Lötfläche und die wenigstens eine zweite Lötfläche elektrisch verbunden sind. Die wenigstens eine zweite Lötfläche ist zwischen der wenigstens einen ersten Lötfläche und der wenigstens einen Durchkontaktierung angeordnet.
  • Vorteilhaft bei dieser Anordnung ist es, dass bei dem Endprodukt, bei dem der Chip auf der Leiterplatte angeordnet ist, keine freistehenden Leitungen, sogenannte Stiche, in den Leiterbahnen auf der Leiterplatte vorhanden sind. Derartige Stiche können Signalstörungen verursachen, welche bei Verwendung des Sockels tolerierbar sind, die aber im Endprodukt störend wirken könnten.
  • Gemäß wenigstens einer Ausgestaltung umfasst die Lötflächenanordnung eine Mehrzahl der ersten Lötflächen und eine Mehrzahl der zweiten Lötflächen. Die ersten Lötflächen sind in zwei parallel zueinander verlaufenden ersten Reihen an gegenüberliegenden Seiten des für den Chip vorgesehenen Bereichs angeordnet. Die zweiten Lötflächen sind in zwei parallel zueinander verlaufenden zweiten Reihen an gegenüberliegenden Seiten des für den Sockel vorgesehenen Bereichs angeordnet.
  • Gemäß wenigstens einer Ausgestaltung sind die ersten Reihen gegenüber den zweiten Reihen in Richtung der Ausdehnung der Reihen seitlich zueinander versetzt angeordnet.
  • Beispielsweise sind die Reihen gegeneinander so versetzt, dass in Richtung der jeweiligen Reihen sich jeweils eine erste und eine zweite Lötfläche abwechseln. Dies hat den Vorteil, dass Überlappungen bei den Lötflächen vermieden werden können.
  • Gemäß einem zweiten Aspekt der Erfindung umfasst eine Leiterplatte eine Lötflächenanordnung gemäß dem ersten Aspekt oder gemäß einer der Ausgestaltungen des ersten Aspekts.
  • Gemäß einem dritten Aspekt der Erfindung umfasst ein Computersystem eine Leiterplatte gemäß dem zweiten Aspekt.
  • Unter Computersysteme fallen im Sinne dieser Anmeldung beispielsweise Serversysteme, Desktop-Computer, Laptop-Computer, etc., aber auch Mobiltelefone, Wearables, Tablet-Computer, und sonstige elektronische Geräte die Leiterplatten, welche mit Chips bestückt werden, enthalten.
  • Vorteile und Ausgestaltungen des zweiten und dritten Aspekts entsprechen im Wesentlichen denen des ersten Aspekts und umgekehrt.
  • Weitere vorteilhafte Ausgestaltungen sind in den angehängten Patentansprüchen, sowie in den Figuren und der zugehörigen Beschreibung offenbart.
  • In den Figuren zeigen:
    • 1 ein Computersystem gemäß einem Ausführungsbeispiel der Erfindung,
    • 2 eine Lötflächenanordnung gemäß einem Ausführungsbeispiel der Erfindung,
    • 3 eine weitere Darstellung der Lötflächenanordnung gemäß 2, und
    • 4 einen Ausschnitt einer Leiterplatte mit einem Sockel gemäß einem Ausführungsbeispiel der Erfindung.
  • 1 zeig ein Computersystem 1 gemäß einem Ausführungsbeispiel der Erfindung. Das Computersystem 1 ist beispielsweise ein Desktop-Computer, ein All-in-One Computer, eine Workstation, ein Server-Computer, oder ein sonstiges Computersystem.
  • In dem Computersystem 1 ist eine Leiterplatte 2 angeordnet, beispielsweise eine gedruckte Leiterplatte, auch bekannt als Printed Circuit Board, PCB, auf der eine Lötflächenanordnung 3 angebracht ist.
  • In dem hier dargestellten Zustand ist an der Lötflächenanordnung 3 ein Chip 4, beispielsweise ein BIOS-Chip, befestigt. Der Chip 4 ist mit der Lötflächenanordnung 3 verlötet und ist somit sowohl physikalisch als auch elektrisch mit der Leiterplatte 2 verbunden. Dies stellt einen Zustand dar, wie das Computersystem 1 zum Beispiel für einen Endbenutzer gefertigt wird.
  • Ein derartiges Computersystem 1 umfasst selbstverständlich auch weitere Bauteile und Komponenten, die allerdings in 1 nicht dargestellt und auf die im Folgenden nicht weiter eingegangen wird.
  • Sowohl die Lötflächenanordnung 3 als auch andere Zustände des Computersystems 1 werden im Folgenden anhand der 2 bis 4 näher erläutert.
  • 2 zeigt eine Lötflächenanordnung 3 auf einem Ausschnitt einer Leiterplatte 2 gemäß einem Ausführungsbeispiel der Erfindung. Bei der Lötflächenanordnung 3 und der Leiterplatte 2 handelt es sich beispielsweise um die mit Bezug auf 1 beschriebene Leiterplatte 2 und Lötflächenanordnung 3.
  • 2 stellt eine Draufsicht auf die Leiterplatte 2 dar. Zu sehen ist demzufolge eine Oberfläche der Leiterplatte 2, auf der Bauteile auf der Leiterplatte 2 befestigt werden können.
  • Die Lötflächenanordnung 3 umfasst eine Mehrzahl erster Lötflächen 5, sowie eine Mehrzal zweiter Lötflächen 6. In dem hier gezeigten Ausführungsbeispiel sind jeweils acht erste und 8 zweite Lötflächen 5, 6 enthalten. Die ersten Lötflächen 5 und die zweiten Lötflächen 6 sind jeweils in zwei Reihen zu je vier ersten bzw. zweiten Lötflächen 5, 6 angeordnet. Die Abstände der jeweiligen Lötflächen 5, 6 innerhalb der Reihen sind im Wesentlichen sowohl für die ersten Lötflächen 5, als auch für die zweiten Lötflächen 6 gleich.
  • Die ersten und zweiten Lötflächen 5, 6 sind so angeordnet, dass sie einer Anordnung von Pins eines Chips bzw. eines Sockels für einen solchen Chip, entsprechen, sodass an den ersten Lötflächen 5 ein Chip und an den zweiten Lötflächen 6 ein Sockel für einen Chip befestigt werden können. Insbesondere kann an den zweiten Lötflächen 6 ein Sockel für solch einen Chip befestigt werden, der an den ersten Lötflächen 5 befestigt werden kann.
  • Ein Abstand zwischen den Reihen der zweiten Lötflächen 6 ist größer als ein Abstand zwischen den Reihen der ersten Lötflächen 5. Somit kann an den ersten Lötflächen 5 ein Chip befestigt werden, dessen Kontaktpin-Reihen an gegenüberliegenden Seiten des Chips einen geringeren Abstand aufweisen als ein zugehöriger Sockel.
  • Die Reihen der ersten Lötflächen 5 und der zweiten Lötflächen 6 sind gegeneinander versetzt angeordnet, sodass sich entlang einer Reihe erste und zweite Lötflächen 5, 6 stets abwechseln. Dies hat den Vorteil, dass die ersten Lötflächen 5 und zweiten Lötflächen 6 nicht überlappen.
  • Des Weiteren ist in der 2 eine dritte Lötfläche 7 gezeigt, mittels der der Chip zusätzlich an der Leiterplatte 2 befestigt werden kann.
  • Sechs der acht ersten Lötflächen 5 sind jeweils je mit einer zugehörigen zweiten Lötfläche 6 über eine erste Leiterbahn 8 elektrisch miteinander an der Oberfläche der Leiterplatte 2 verbunden. Die übrigen zwei ersten Lötflächen 5 sind mit zugehörigen zweiten Lötflächen 6 über Leiterflächen 9 an der Oberfläche der Leiterplatte 2 miteinander verbunden. Beispielsweise stellen die ersten Lötflächen 5, die mittels der Leiterflächen 9 mit den entsprechenden zweiten Lötflächen 6 verbunden sind, einen Erdungskontakt und einen Leistungsversorgungskontakt für einen an den ersten Lötflächen 5 anbringbaren Chip dar. Beispielsweise stellen die übrigen ersten Lötflächen, die mittels der ersten Leiterbahnen 8 mit den entsprechenden zweiten Lötflächen 6 verbunden sind, Signalanschlüsse für jenen Chip dar.
  • Die sechs zweiten Lötflächen 6, die mittels der ersten Leiterbahnen 8 mit den entsprechenden ersten Lötflächen 5 verbunden sind, sind ferner über zweite Leiterbahnen 10 jeweils mit einer Durchkontaktierung 11, auch bekannt als Vertical Interconnect Access, VIA, mit anderen, hier nicht gezeigten Ebenen der Leiterplatte 2 verbunden. Der Übersichtlichkeit halber ist in 2 lediglich eine der zweiten Leiterbahnen 10 mit einem Bezugszeichen versehen, für die übrigen gilt aber das hierin beschriebene entsprechend.
  • Die hier gezeigte Anordnung von ersten Lötflächen 5, ersten Leiterbahnen 8, zweiten Lötflächen 6, zweiten Leiterbahnen 10 und Durchkontaktierungen 11 ist dahingehend vorteilhaft, dass bei Anbringung eines Chips an den ersten Lötflächen 5 keine freistehenden Leitungsstiche vorhanden sind, was im Betrieb zu Signalbeeinträchtigungen führen könnte. Im Entwicklungsbetrieb, wenn ein Sockel an den zweiten Lötflächen 6 befestigt ist, sind die dann entstehenden Leitungsstiche durch die nicht genutzten ersten Lötflächen 5 tolerierbar.
  • Eine Anbringung von Chips bzw. Sockeln für Chips an der Lötflächenanordnung 3 ist ferner mit Bezug auf die 3 und 4 beschrieben.
  • In 3 ist im Wesentlichen der gleiche Ausschnitt der Leiterplatte 2 zu sehen, wie in 2. Die Elemente, die Bereits mit Bezug auf 2 beschrieben wurden, werden hier nicht erneut erläutert. Bezüglich der Beschreibung dieser Elemente wird auf die Beschreibung der 2 verwiesen.
  • In 3 sind zusätzlich ein erster Bereich 12 und ein zweiter Bereich 13 eingezeichnet. Der erste Bereich 12 ist der Bereich, der für einen Chip, der an den ersten Lötflächen 5 befestigt werden kann, vorgesehen ist. Der zweite Bereich 13 ist der Bereich, der für einen Sockel, der an den zweiten Lötflächen befestigt werden kann, vorgesehen ist. Mit anderen Worten, wenn der Sockel an der Leiterplatte 2 befestigt ist, so wird von dem Sockel der zweite Bereich 13 an der Oberfläche der Leiterplatte 2 abgedeckt. Wenn statt dem Sockel jedoch der Chip an der Leiterplatte befestigt ist, so wird von dem Chip der erste Bereich 12 an der Oberfläche der Leiterplatte 2 abgedeckt.
  • Da, wie in 3 zu sehen, in diesem Ausführungsbeispiel der zweite Bereich 13 vollständig den ersten Bereich 12 überdeckt, kann erheblicher Platz an der Oberfläche der Leiterplatte eingespart werden gegenüber einer Anordnung, bei der Chip und Sockel an zwei nebeneinander liegenden Bereichen anbringbar sind. Da unmittelbar an der Leiterplatte nur entweder der Chip oder der Sockel befestigt werden müssen, wird so zusätzlicher Platz für andere Bauteile auf der Leiterplatte 2 freigehalten.
  • 4 zeigt einen Ausschnitt einer Leiterplatte 2 mit einem Sockel 14 gemäß einem Ausführungsbeispiel der Erfindung. Bei der Leiterplatte 2 handelt es sich beispielsweise um die gleiche Leiterplatte wie mit Bezug auf 2 und 3 beschrieben. Die entsprechende Beschreibung wird hier nicht wiederholt, es wird auf die vorherigen Figuren verwiesen.
  • Der Sockel 14 ist in dem zweiten Bereich 13 angeordnet und an den zweiten Lötflächen befestigt, die in dieser Darstellung nicht zu sehen sind, da von dem Sockel verdeckt.
  • Der Sockel 14 hat an einer der hier gezeigten abgewandten Seite Pins, mit denen er an den zweiten Lötflächen verlötet ist. Eine Unterseite des Sockels 14, die der Oberfläche der Leiterplatte 2 zugewandt ist, ist beispielsweise aus einem Kunststoffwerkstoff gefertigt. So werden auf einfache Weise Kurzschlüsse zwischen den zweiten und/oder den ersten Lötflächen 6, 5 verhindert.
  • In dem Sockel 14 ist hier ein Chip anbringbar, der mittels einer hier gezeigten Befestigungsklemme 15 in dem Sockel 14 arretiert werden und einfach wieder entnommen werden kann. In dem Sockel 14 ist ein gleicher Typ Chip anbringbar, wie er in der Endproduktion, wenn kein Sockel 14 verwendet wird, an den ersten Lötflächen 5 befestigbar ist.
  • Der Sockel 14 umfasst ferner Kontaktstege 16, die so angeordnet sind, dass wenn ein Chip in den Sockel 14 eingelegt ist, die Pins des Chips die Kontaktstege 16 kontaktieren. Anordnung und Anzahl der Kontaktstege 16 entsprechen somit eine Anzahl von Pins, die ein entsprechender Chip aufweist, und entsprechen somit der Anzahl der ersten Lötflächen 5. Die Kontaktstege 16 sind jeweils elektrisch mit hier nicht gezeigten Pins des Sockels 14 verbunden, über die der Sockel 14 wiederum mit den zweiten Lötflächen 6 auf der Leiterplatte 2 elektrisch verbunden ist. Auf diese Weise werden, wenn der Sockel 14 auf der Leiterplatte 2 befestigt ist, und ein Chip in den Sockel eingelegt ist, die Pins des Chips mit den zweiten Lötflächen 6 der Lötflächenanordnung 3 elektrisch verbunden.
  • Bezugszeichenliste
  • 1
    Computersystem
    2
    Leiterplatte
    3
    Lötflächenanordnung
    4
    Chip
    5
    erste Lötfläche
    6
    zweite Lötfläche
    7
    dritte Lötfläche
    8
    erste Leiterbahn
    9
    Leiterfläche
    10
    zweite Leiterbahn
    11
    Durchkontaktierung
    12
    erster Bereich
    13
    zweiter Bereich
    14
    Sockel
    15
    Befestigungsklemme
    16
    Kontaktsteg

Claims (9)

  1. Lötflächenanordnung (3) für eine Leiterplatte (2), die Lötflächenanordnung (3) umfassend: - wenigstens eine erste Lötfläche (5), mittels der ein Chip (4) mit der Leiterplatte (2) verbindbar ist, und - wenigstens eine zweite Lötfläche (6), mittels der ein Sockel (14) für den Chip (4) mit der Leiterplatte (2) verbindbar ist, wobei: - die wenigstens eine erste Lötfläche (5) und die wenigstens eine zweite Lötfläche (6) auf der Leiterplatte (2) derart angeordnet sind, dass ein für den Sockel (14) auf der Leiterplatte (2) vorgesehener zweiter Bereich (13) zumindest teilweise über einem für den Chip (4) vorgesehenen ersten Bereich (12) liegt, und - die wenigstens eine erste Lötfläche (5) mit der wenigstens einen zweiten Lötfläche (6) auf der Leiterplatte (2) elektrisch verbunden ist.
  2. Lötflächenanordnung (3) gemäß Anspruch 1, wobei der für den Sockel (14) auf der Leiterplatte (2) vorgesehene zweite Bereich (13) größer ist als der für den Chip (4) auf der Leiterplatte (2) vorgesehene erste Bereich (12).
  3. Lötflächenanordnung (3) gemäß einem der Ansprüche 1 oder 2, wobei der für den Sockel (14) auf der Leiterplatte (2) vorgesehene zweite Bereich (13) den für den Chip (4) auf der Leiterplatte (2) vorgesehenen ersten Bereich (12) vollständig überdeckt.
  4. Lötflächenanordnung (3) gemäß einem der Ansprüche 1 bis 3, wobei der Chip (4) ein Basic Input/Output System-Chip, BIOS-Chip, ist.
  5. Lötflächenanordnung (3) gemäß einem der Ansprüche 1 bis 4, ferner umfassend wenigstens eine Durchkontaktierung (11) auf der Leiterplatte (2), mittels der die wenigstens eine erste Lötfläche (5) und die wenigstens eine zweite Lötfläche (6) elektrisch verbunden sind, wobei die wenigstens eine zweite Lötfläche (6) zwischen der wenigstens einen ersten Lötfläche (5) und der wenigstens einen Durchkontaktierung (11) angeordnet ist.
  6. Lötflächenanordnung (3) gemäß einem der Ansprüche 1 bis 5, wobei: - die Lötflächenanordnung (3) eine Mehrzahl der ersten Lötflächen (5) und eine Mehrzahl der zweiten Lötflächen (6) umfasst, - die ersten Lötflächen (5) in zwei parallel zueinander verlaufenden ersten Reihen an gegenüberliegenden Seiten des für den Chip (4) vorgesehenen ersten Bereichs (12) angeordnet sind, und - die zweiten Lötflächen (6) in zwei parallel zueinander verlaufenden zweiten Reihen an gegenüberliegenden Seiten des für den Sockel (14) vorgesehenen zweiten Bereichs (13) angeordnet sind.
  7. Lötflächenanordnung (3) gemäß Anspruch 6, wobei die ersten Reihen gegenüber den zweiten Reihen in Richtung der Ausdehnung der Reihen seitlich zueinander versetzt angeordnet sind.
  8. Leiterplatte (2) umfassend eine Lötflächenanordnung (3) gemäß einem der Ansprüche 1 bis 7.
  9. Computersystem (1) umfassend eine Leiterplatte (2) gemäß Anspruch 8.
DE202021106910.4U 2021-12-20 2021-12-20 Lötflächenanordnung, Leiterplatte, und Computersystem Active DE202021106910U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE202021106910.4U DE202021106910U1 (de) 2021-12-20 2021-12-20 Lötflächenanordnung, Leiterplatte, und Computersystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE202021106910.4U DE202021106910U1 (de) 2021-12-20 2021-12-20 Lötflächenanordnung, Leiterplatte, und Computersystem

Publications (1)

Publication Number Publication Date
DE202021106910U1 true DE202021106910U1 (de) 2022-01-31

Family

ID=80267112

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202021106910.4U Active DE202021106910U1 (de) 2021-12-20 2021-12-20 Lötflächenanordnung, Leiterplatte, und Computersystem

Country Status (1)

Country Link
DE (1) DE202021106910U1 (de)

Similar Documents

Publication Publication Date Title
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE69327132T2 (de) Schalt-Zwischenebene und Zwischenverbindungssystem zum Untereinanderverbinden einer grossen Anzahl von Signalen
DE3876195T2 (de) Verdrahtungssystem fuer die verbindung von mehreren elektrischen oder elektronischen anordnungen.
DE102007058724B3 (de) Datenverarbeitungssystem
DE10144657A1 (de) Schwimmender Verbinder
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE112006000862T5 (de) Induktor
DE69627818T2 (de) Abgeschirmter speicherkartensteckverbinder
DE60013659T2 (de) Schaltungsplatte mit seitlichen Verbindungen
DE3627372A1 (de) Kuehlkoerper fuer elektronische bauelemente
DE69730174T2 (de) Montagestruktur zur Befestigung eines elektrischen Modules auf einer Platte
DE60127748T2 (de) Elektrischer Verbinder
DE2851749C2 (de)
EP0351531A2 (de) Elektronische Baueinheit
DE202021106910U1 (de) Lötflächenanordnung, Leiterplatte, und Computersystem
DE10134986B4 (de) Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
EP0189529B1 (de) Mehretagiger Leiterplatten-Klemmenblock
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
DE19924198B4 (de) Tochterplatine zum Einsetzen in eine Mutterplatine
DE112005003526T5 (de) Teststecksockel
DE102020116233A1 (de) Schaltungsträger mit Anschlussflächenfeld und Verfahren zum Herstellen eines Anschlussflächenfelds auf einem Schaltungsträger
DE2810575A1 (de) Gedruckte elektrische schaltungsplatte
DE112007001936B4 (de) Erweitertes Gehäusesubstrat und Verfahren zum Koppeln eines Substrates eines IC- Gehäuses mit einem Sockel
DE69300372T2 (de) Baugruppe von elektronischen Bauteilen.

Legal Events

Date Code Title Description
R207 Utility model specification