DE202014011474U1 - String-Auswahlstruktur einer dreidimensionalen Halbleitervorrichtung - Google Patents

String-Auswahlstruktur einer dreidimensionalen Halbleitervorrichtung Download PDF

Info

Publication number
DE202014011474U1
DE202014011474U1 DE202014011474.9U DE202014011474U DE202014011474U1 DE 202014011474 U1 DE202014011474 U1 DE 202014011474U1 DE 202014011474 U DE202014011474 U DE 202014011474U DE 202014011474 U1 DE202014011474 U1 DE 202014011474U1
Authority
DE
Germany
Prior art keywords
semiconductor device
inventive concept
string selection
dimensional semiconductor
exemplary embodiment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202014011474.9U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE202014011474U1 publication Critical patent/DE202014011474U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Dreidimensionale Halbleitervorrichtung, aufweisend:eine String-Auswahlleitung (SSL);eine Mehrzahl von vertikalen Mustern (VP1, VP2), welche die String-Auswahlleitung (SSL) durchdringen; undeine Mehrzahl von Bitleitungen (BL), die sich entlang einer ersten Richtung erstrecken,wobei die Mehrzahl von vertikalen Mustern (VP1, VP2) ein erstes vertikales Muster (VP1) und ein zweites vertikale Muster (VP2), das dem ersten vertikalen Muster (VP1) in der ersten Richtung am nächsten ist, enthält,wobei die Mehrzahl von Bitleitungen (BL) eine erste Bitleitung (BL), die über einen ersten Anschluss (PLG) mit dem ersten vertikalen Muster verbunden ist, und eine zweite Bitleitung (BL), die über einen zweiten Anschluss (PLG) mit dem zweiten vertikalen Muster verbunden ist, enthält,wobei die erste und die zweite Bitleitung (BL) sowohl das erste als auch das zweite vertikale Muster (VP1, VP2) überlappen, undwobei die erste und die zweite Bitleitung (BL) in einer zweiten Richtung, die orthogonal zu der ersten Richtung ist, voneinander beabstandet sind.

Description

  • TECHNISCHES GEBIET
  • Beispielhafte Ausführungsformen des erfinderischen Konzepts beziehen sich auf Halbleitervorrichtungen und insbesondere auf String-Auswahlstrukturen von dreidimensionalen Halbleitervorrichtungen.
  • DISKUSSION DES STANDES DER TECHNIK
  • Durch ein Anordnen von Speicherzellen in 3D kann eine in hohem Maße integrierte Halbleitervorrichtung erreicht worden. Wortleitungen oder Bitleitungen können auf verschiedenen Wegen angeordnet oder verbunden werden, so dass sie eine weiter integrierte Halbleitervorrichtung vorsehen.
  • KURZFASSUNG
  • Die Aufgabe der Erfindung wird gelöst durch eine dreidimensionale Halbleitervorrichtung nach Anspruch 1 und durch eine dreidimensionale Halbleitervorrichtung nach 8. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine dreidimensionale Halbleitervorrichtung erste und zweite Auswahlleitungen aufweisen, welche aufeinander geschichtet sein können. Eine obere Leitung kreuzt horizontal über die ersten und die zweiten Auswahlleitungen. Erste und zweite vertikale Muster kreuzen vertikal die ersten und die zweiten Auswahlleitungen. Die ersten und die zweiten vertikalen Muster sind gemeinsam mit der oberen Leitung verbunden. Jedes der ersten und zweiten vertikalen Muster konstituiert erste und zweite Auswahltransistoren, welche in Serie miteinander verbunden sind. Die ersten und zweiten Auswahltransistoren haben jeweils erste und zweite Schwellenspannungen, welche voneinander unterschiedlich sind. Die ersten Auswahltransistoren der ersten und zweiten vertikalen Muster werden jeweils durch die ersten und zweiten Auswahlleitungen gesteuert.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts verwenden die ersten Auswahltransistoren der ersten und zweiten vertikalen Muster jeweils die ersten und zweiten Auswahlleitungen als ihre jeweiligen Gate-Elektroden. Die zweiten Auswahltransistoren der ersten und zweiten vertikalen Muster verwenden jeweils die zweiten und ersten Auswahlleitungen als ihre jeweiligen Gate-Elektroden.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann die Vorrichtung weiterhin eine zusätzliche obere Leitung aufweisen. Die zusätzliche obere Leitung kreuzt horizontal über die ersten und zweiten Auswahlleitungen. Ein drittes vertikales Muster kreuzt die ersten und zweiten Auswahlleitungen. Das dritte vertikale Muster ist mit der zusätzlichen oberen Leitung verbunden. Jedes der ersten, zweiten und dritten vertikalen Muster kann sowohl die obere Leitung als auch die zusätzliche obere Leitung überlappen, wenn sie in einer Draufsicht betrachtet werden.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können sowohl die ersten als auch die zweiten Auswahltransistoren Metalloxidhalbleiter-Feldeffekt-Transistoren (MOSFETs=Metal Oxide Semiconductor Field Effect Transistors) von im Wesentlichen demselben Leitfähigkeitstyp aufweisen. Die erste Schwellenspannung kann niedriger sein als die zweite Schwellenspannung.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können sowohl die ersten als auch die zweiten Auswahltransistoren n-MOSFETs aufweisen. Die erste Schwellenspannung kann einen negativen Wert haben und die zweite Schwellenspannung kann einen positiven Wert haben.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts weisen die ersten und zweiten Auswahltransistoren eine Ladungsspeicherschicht auf. Die ersten Auswahltransistoren können einem elektrischen Löschen unterworfen sein bzw. Gegenstand eines elektrischen Löschens sein und demnach kann eine Schwellenspannung der ersten Auswahltransistoren niedriger sein als eine Schwellenspannung der zweiten Auswahltransistoren.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die ersten Auswahltransistoren der ersten und zweiten vertikalen Muster n-MOSFETs aufweisen. Wenigstens einer der n-MOSFETs hat einen Kanalbereich vom n-Typ.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine dreidimensionale Halbleitervorrichtung Einheitsstrukturen aufweisen. Wenigstens eine der Einheitsstrukturen weist erste und zweite Auswahlleitungen, welche aufeinander geschichtet sind, auf. Erste und zweite vertikale Muster durchdringen die ersten und zweiten Auswahlleitungen. Obere Leitungen sind auf den Einheitsstrukturen vorgesehen. Die oberen Leitungen kreuzen über die ersten und zweiten Auswahlleitungen. In wenigstens einer der Einheitsstrukturen können die ersten und zweiten vertikalen Muster gemeinsam mit einer der oberen Leitungen verbunden sein. Jedes der ersten und zweiten vertikalen Muster konstituiert erste und zweite Auswahltransistoren, welche in Serie miteinander verbunden sind. Die ersten und zweiten Auswahltransistoren haben jeweils erste und zweite Schwellenspannungen, welche unterschiedlich voneinander sind. Die ersten Auswahltransistoren der ersten und zweiten vertikalen Muster werden jeweils durch die ersten und zweiten Auswahlleitungen gesteuert.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts weisen die Einheitsstrukturen erste und zweite Einheitsstrukturen benachbart zueinander auf. Die ersten und zweiten Einheitsstrukturen haben im Wesentlichen Spiegelsymmetrie.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die ersten und zweiten Einheitsstrukturen voneinander beabstandet sein.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die ersten und zweiten Einheitsstrukturen einander wenigstens teilweise kontaktieren bzw. berühren.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts fungiert das zweite vertikale Muster der ersten Einheitsstruktur als das zweite vertikale Muster der zweiten Einheitsstruktur.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann ein oberer Abschnitt des zweiten vertikalen Musters wenigstens teilweise durch einen Schlitz geschnitten sein, welcher im Wesentlichen parallel zu der oberen Leitung gebildet ist.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jede der ersten und zweiten Einheitsstrukturen weiterhin Anschlüsse (plugs) aufweisen, welche zwischen den ersten und zweiten vertikalen Mustern und den oberen Leitungen angeordnet sind. Die Anschlüsse der ersten und zweiten Einheitsstrukturen haben im Wesentlichen Spiegelsymmetrie.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jede der ersten und zweiten Einheitsstrukturen weiterhin Anschlüsse aufweisen, welche zwischen den ersten und zweiten vertikalen Mustern und den oberen Leitungen angeordnet sind. Die Anschlüsse der ersten und zweiten Einheitsstrukturen haben im Wesentlichen Drehsymmetrie.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jede der ersten und zweiten Einheitsstrukturen weiterhin eine Mehrzahl von Wortleitungen aufweisen, welche aufeinander unter der ersten Auswahlleitung geschichtet sind. Jedes von Paaren der ersten und zweiten Auswahlleitungen, welche in den ersten und zweiten Einheitsstrukturen enthalten sind und auf im Wesentlichen demselben Level bzw. Niveau platziert sind, sind elektrisch voneinander getrennt. Jedes von Paaren der Wortleitungen, welche in den ersten und zweiten Einheitsstrukturen enthalten sind und auf im Wesentlichen demselben Niveau platziert sind, sind elektrisch miteinander verbunden, um in einem Äquipotentialzustand zu sein.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jede der ersten und zweiten Einheitsstrukturen weiterhin eine Mehrzahl von Wortleitungen aufweisen, welche aufeinander unter der ersten Auswahlleitung geschichtet sind. Jedes von Paaren der ersten und zweiten Auswahlleitungen, welche in den ersten und zweiten Einheitsstrukturen enthalten sind und auf im Wesentlichen demselben Niveau platziert sind, sind elektrisch miteinander verbunden, um in einem Äquipotentialzustand zu sein. Jedes von Paaren der Wortleitungen, welche in den ersten und zweiten Einheitsstrukturen enthalten sind und auf im Wesentlichen demselben Niveau platziert sind, sind elektrisch miteinander verbunden, um in einem Äquipotentialzustand zu sein.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine dreidimensionale Halbleitervorrichtung eine Auswahlleitung aufweisen. Erste und zweite obere Leitungen kreuzen horizontal über die Auswahlleitung. Erste und zweite vertikale Muster kreuzen vertikal die Auswahlleitung. Die ersten und zweiten vertikalen Muster sind jeweils mit den ersten und zweiten oberen Leitungen verbunden. Jedes der ersten und zweiten vertikalen Muster kann sowohl die ersten als auch die zweiten oberen Leitungen überlappen, wenn sie in einer Draufsicht betrachtet werden.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die ersten und zweiten vertikalen Muster entlang einer longitudinalen Richtung der ersten und zweiten oberen Leitungen angeordnet sein.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine Breite der ersten und zweiten oberen Leitungen kleiner sein als ungefähr eine halbe Breite von jedem der ersten und zweiten vertikalen Muster.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann die Vorrichtung weiterhin Anschlüsse aufweisen, welche zwischen den ersten und zweiten oberen Leitungen und den ersten und zweiten vertikalen Mustern zwischenliegend angeordnet sind. Die Anschlüsse können eine der ersten und zweiten oberen Leitungen mit einem entsprechenden der ersten und zweiten vertikalen Muster verbinden.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts konstituieren die ersten und zweiten vertikalen Muster ein Paar von Auswahltransistoren, welche die Auswahlleitung als eine Gate-Elektrode davon gemeinsam verwenden.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können wenigstens zwei obere Leitungen, welche die ersten und zweiten oberen Leitungen aufweisen, auf jedem der ersten und zweiten vertikalen Muster vorgesehen sein.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann ein Verfahren zum Betreiben einer dreidimensionalen Halbleitervorrichtung ein Verbinden eines der ersten und zweiten vertikalen Muster selektiv mit der oberen Leitung aufweisen. Eine erste Spannung wird an eine der ersten und zweiten Auswahlleitungen angelegt, und eine zweite Spannung wird an die andere der ersten und zweiten Auswahlleitungen angelegt. Die erste Spannung ist höher als sowohl die erste als auch die zweite Schwellenspannung. Die zweite Spannung hat einen Zwischenpegel zwischen der ersten und der zweiten Schwellenspannung.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts weist eine Halbleitervorrichtung eine erste String-Auswahlstruktur und eine zweite String-Auswahlstruktur auf. Die erste String-Auswahlstruktur weist eine erste Auswahlleitung auf. Erste und zweite obere Leitungen kreuzen horizontal über die erste Auswahlleitung. Erste und zweite vertikale Muster kreuzen vertikal die erste Auswahlleitung. Die ersten und zweiten vertikalen Muster sind jeweils mit den ersten und zweiten oberen Leitungen verbunden. Jedes der ersten und zweiten vertikalen Muster überlappt sowohl die ersten als auch die zweiten oberen Leitungen, wenn sie in einer Draufsicht betrachtet werden. Die zweite String-Auswahlstruktur weist zweite und dritte Auswahlleitungen auf, welche aufeinander geschichtet sind. Eine dritte obere Leitung kreuzt horizontal über die zweiten und dritten Auswahlleitungen. Dritte und vierte vertikale Muster kreuzen vertikal die zweiten und dritten Auswahlleitungen. Die dritten und vierten vertikalen Muster sind gemeinsam mit der dritten oberen Leitung verbunden. Jedes der dritten und vierten vertikalen Muster weist erste und zweite Auswahltransistoren auf, welche in Serie miteinander verbunden sind. Die ersten und zweiten Auswahltransistoren haben jeweils erste und zweite Schwellenspannungen, welche unterschiedlich voneinander sind. Die ersten Auswahltransistoren der dritten und vierten vertikalen Muster werden jeweils durch die zweiten und dritten Auswahlleitungen gesteuert. Die erste Auswahlleitung wird durch die ersten und zweiten vertikalen Muster gemeinsam verwendet. Jede der zweiten und dritten Auswahlleitungen wird durch die dritten und vierten vertikalen Muster gemeinsam verwendet.
  • Figurenliste
  • Beispielhafte Ausführungsformen werden deutlicher aus der folgenden kurzen Beschreibung zusammengenommen mit den beigefügten Zeichnungen verstanden werden. Die beigefügten Zeichnungen repräsentieren nichtbeschränkende beispielhafte Ausführungsformen, wie sie hierin beschrieben sind, wobei:
    • 1 ein Schaltbild ist, welches eine String-Auswahlstruktur gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 2 ein Schaltbild ist, welches eine String-Auswahlstruktur gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 3 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 4 und 5 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in einer dreidimensionalen Halbleitervorrichtung der 3 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 6 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 7 und 8 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in einer dreidimensionalen Halbleitervorrichtung der 6 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 9 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 10 und 11 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 9 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 12 eine Draufsicht ist, welche eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 9 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 13 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 14 und 15 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 13 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 16 und 17 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 13 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 18 und 19 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 13 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 20 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 21 und 22 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 20 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 23 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 24 und 25 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 23 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 26 eine Draufsicht ist, welche eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 23 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 27 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 28 und 29 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 27 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 30 und 31 jeweils eine Draufsicht und ein Schaltbild sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 27 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 32 und 33 Draufsichten sind, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 27 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 34 ein Schaltbild ist, welches eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 27 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 35 und 36 Schnittansichten sind, welche Verdrahtungsstrukturen veranschaulichen, welche verwendet werden können, um jeweils die dreidimensionale Halbleitervorrichtungen der 32 und 33 gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts zu realisieren;
    • 37 und 38 jeweils ein Schaltbild und eine perspektivische Ansicht sind, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 39 und 40 jeweils ein Schaltbild und eine perspektivische Ansicht sind, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 41 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 42 eine Draufsicht ist, welche eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 41 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 43 eine perspektivische Ansicht ist, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 44 eine Draufsicht ist, welche eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 43 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann;
    • 45 bis 48 Schnittansichten sind, welche Abschnitte von dreidimensionalen Ladungsfallen-NAND FLASH-Speichervorrichtungen gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulichen;
    • 49 und 50 Tabellen sind, welche ein Verfahren zum Betreiben einer dreidimensionalen NAND FLASH-Speichervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 51 und 52 Tabellen sind, welche ein Verfahren zum Betreiben einer dreidimensionalen NAND FLASH-Speichervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 53 und 54 Draufsichten sind, welche einen Abschnitt einer dreidimensionalen Halbleitervorrichtung gemäß einer von abgewandelten beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulicht;
    • 55 eine Schnittansicht ist, welche einen Abschnitt einer dreidimensionalen Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 56 und 57 jeweils eine Draufsicht und eine Schnittansicht sind, welche eine schrittweise bzw. stufenweise Verbindungsstruktur gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 58 und 59 jeweils eine Draufsicht und eine Schnittansicht sind, welche eine schrittweise bzw. stufenweise Verbindungsstruktur gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 60 und 61 jeweils eine Draufsicht und eine Schnittansicht sind, welche eine schrittweise bzw. stufenweise Verbindungsstruktur gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 62 und 63 jeweils eine Draufsicht und eine Schnittansicht sind, welche eine schrittweise bzw. stufenweise Verbindungsstruktur gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 64 bis 66 Draufsichten auf dreidimensionale Halbleitervorrichtungen gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts sind;
    • 67 und 68 Draufsichten auf dreidimensionale Halbleitervorrichtungen gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts sind; und
    • 69 und 70 schematische Diagramme sind, welche elektronische Systeme veranschaulichen, welche eine Halbleitervorrichtung gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts aufweisen.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Beispielhafte Ausführungsformen des erfinderischen Konzepts werden nun vollständiger unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in welchen beispielhafte Ausführungsformen gezeigt sind. Beispielhafte Ausführungsformen der erfinderischen Konzepte können jedoch in vielen unterschiedlichen Formen ausgeführt sein und sollten nicht als auf die Ausführungsformen, welche hierin erläutert sind, beschränkt betrachtet werden. Gleiche Bezugszeichen können gleiche oder ähnliche Elemente über die Beschreibung und die Zeichnungen hinweg bezeichnen.
  • Es wird verstanden werden, dass wenn auf ein Element Bezug genommen wird als „verbunden mit“, „gekoppelt mit“ oder „auf‟ einem anderen Element, es direkt verbunden mit, gekoppelt mit oder auf dem anderen Element sein kann, oder zwischenliegende Elemente gegenwärtig sein können. Wenn hierin verwendet, sind die Singularformen „einer/eine/eines“ und „der/die/das“ vorgesehen, um auch die Pluralformen zu umfassen, soweit der Zusammenhang nicht deutlich Anderweitiges anzeigt.
  • 1 ist ein Schaltbild, welches eine String-Auswahlstruktur gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht, und 2 ist ein Schaltbild, welches eine String-Auswahlstruktur gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. Zum Zweck der Beschreibung wird auf die String-Auswahlstrukturen der 1 und 2 jeweils Bezug genommen werden als eine „erste String-Auswahlstruktur“ und eine „zweite String-Auswahlstruktur“.
  • Bezug nehmend auf 1 sind ein erster und ein zweiter Knoten N1 und N2 zusammen mit einer Bitleitung BL über Auswahltransistoren verbunden. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jeder des ersten und zweiten Knotens N1 und N2 ein Abschnitt eines Speicherzell-Strings sein, welcher eine dreidimensionale NAND FLASH-Speichervorrichtung konstituiert.
  • Die Auswahltransistoren können einen linken oberen Auswahltransistor STIL und einen linken unteren Auswahltransistor ST2L, welche in Serie zwischen der Bitleitung BL und dem ersten Knoten N1 verbunden sind, und einen rechten oberen Auswahltransistor ST1R und einen rechten unteren Auswahltransistor ST2R aufweisen, welche in Serie zwischen der Bitleitung BL und dem zweiten Knoten N2 verbunden sind. Der linke obere und rechte obere Auswahltransistor STIL und ST1R können gemeinsam durch eine erste String-Auswahlleitung SSL1 gesteuert werden, und der linke untere und der rechte untere Auswahltransistor ST2L und ST2R können gemeinsam durch eine zweite String-Auswahlleitung SSL2 gesteuert werden. Beispielsweise kann die erste String-Auswahlleitung SSL1 als eine gemeinsame Gate-Elektrode des linken oberen und rechten oberen Auswahltransistors STIL und ST1R fungieren, und die zweite String-Auswahlleitung SSL2 kann als eine gemeinsame Gate-Elektrode des linken unteren und rechten unteren Auswahltransistors ST2L und ST2R fungieren. Die erste und die zweite String-Auswahlleitung SSL1 und SSL2 können die Bitleitung BL kreuzen.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann einer des linken oberen und linken unteren Auswahltransistors STIL und ST2L eine höhere Schwellenspannung haben als der andere. Einer des rechten oberen und rechten unteren Auswahltransistors ST1R und ST2R kann eine höhere Schwellenspannung haben als der andere. Die Auswahltransistoren können eine Inversionssymmetrie haben. Beispielsweise kann einer des linken oberen und rechten oberen Auswahltransistors STIL und ST1R eine höhere Schwellenspannung haben als der andere. Einer des linken unteren und rechten unteren Auswahltransistors ST2L und ST2R kann eine höhere Schwellenspannung haben als der andere.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können der linke obere und der rechte untere Auswahltransistor STIL und ST2R als Verarmungstyp-Transistor betrieben werden, und der linke untere und der rechte obere Auswahltransistor ST2L und ST1R können als Anreicherungstyp-Transistoren betrieben werden. In einer beispielhaften Ausführungsform des erfinderischen Konzepts können der linke obere und der rechte untere Auswahltransistor STIL und ST2R als Anreicherungstyp-Transistoren betrieben werden und der linke untere und der rechte obere Auswahltransistor ST2L und ST1R können als Verarmungstyp-Transistor betrieben werden.
  • Wenn der Verarmungstyp-Transistor eine Schwellenspannung von Vth (D) hat, und der Anreicherungstyp-Transistor eine Schwellenspannung von Vth (E) hat, können elektrische Verbindungen zwischen der Bitleitung BL und dem ersten und dem zweiten Knoten N1 und N2 selektiv durch ein Anpassen von Spannungen VI und V2 gesteuert werden, welche jeweils an die ersten und zweiten String-Auswahlleitung SSL1 und SSL2 angelegt werden, wie in der folgenden Tabelle 1 gezeigt ist. [Tabelle 1]
    Spannung angelegt an SSL1 Spannung angelegt an SSL2 STIL ST1R Verbindungszustand
    ST2L ST2R N1-BL N2-BL
    Fall I Vth (D) < V1 < Vth (E) Vth (D) < V2 < Vth (E) AN AUS AUS AN Getrennt Getrennt
    Fall II Vth (D) < V1 < Vth (E) Vth (E) < V2 AN AN AUS AN Verbunden Getrennt
    Fall III Vth (E) < V1 Vth (D) < V2 < Vth (E) AN AUS AN AN Getrennt Verbunden
    Fall IV Vth (E) < V1 Vth (E) < V2 AN AN AN AN Verbunden Verbunden
  • Gemäß Tabelle 1 sind, wenn die Spannungen VI und V2 die Spannungsbedingung des Falls 1 erfüllen, sowohl der erste als auch der zweite Knoten N1 und N2 elektrisch von der Bitleitung BL getrennt. Wenn die Spannungen VI und V2 die Spannungsbedingung des Falls II oder III erfüllen, ist der erste Knoten N1 oder der zweite Knoten N2 selektiv mit der Bitleitung BL verbunden. Weiterhin sind, wenn die Spannungen VI und V2 die Spannungsbedingung des Falls IV erfüllen, sowohl der erste als auch der zweite Knoten N1 und N2 elektrisch mit der Bitleitung BL verbunden.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die Auswahltransistoren Metalloxidhalbleiter (MOS=Metal Oxide Semiconductor)-Feldeffekt-Transistoren sein, welche im Wesentlichen denselben Leitfähigkeitstyp haben (beispielsweise n-Typ). Wenn die Auswahltransistoren MOSFETs sind, kann die Schwellenspannung Vth (D) des Verarmungstyp-Transistors einen negativen Wert haben. Solch eine negative Grenzspannung kann durch ein Durchführen eines elektrischen Löschens auf dem Transistor oder durch ein Bilden eines Kanalbereichs des Transistors mit einem n-Typ Halbleitermaterial erreicht werden.
  • Bezug nehmend auf 2 können sowohl die erste als auch die zweite Bitleitung BL1 und BL2 elektrisch mit ihren entsprechenden einen des ersten und des zweiten Knotens N1 und N2 verbunden sein. Beispielsweise kann die erste Bitleitung BL1 mit dem ersten Knoten N1 über einen linken Auswahltransistor ST_L verbunden sein, und die zweite Bitleitung BL2 kann elektrisch mit dem zweiten Knoten N2 durch einen rechten Auswahltransistor ST_R verbunden sein. Der linke und der rechte Auswahltransistor ST_L und ST_R können gemeinsam mit einer String-Auswahlleitung SSL verbunden sein, welche die erste und die zweite Bitleitung BL1 und BL2 kreuzt.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können der linke und der rechte Auswahltransistor ST_L und ST_R im Wesentlichen dieselbe Schwellenspannung haben. Beispielsweise können der linke und der rechte Auswahltransistor ST_L und ST_R in im Wesentlichen demselben Modus (beispielsweise eines des Verarmungs- und des Anreicherungs-Modus) betrieben werden. Gemäß dieser Konfiguration kann, obwohl die String-Auswahlleitung SSL durch den linken und den rechten Auswahltransistor ST_L und ST_R gemeinsam verwendet wird, jeder des ersten und des zweiten Knotens N1 und N2 selektiv mit seiner entsprechenden einen der Bitleitungen verbunden werden, da der erste und der zweite Knoten N1 und N2 mit Bitleitungen unterschiedlich voneinander verbunden sind.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jeder des ersten und des zweiten Knotens N1 und N2 ein Abschnitt eines Speicherzell-Strings sein, welcher eine dreidimensionale NAND FLASH-Speichervorrichtung konstituiert. In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie der String-Auswahltransistor, welcher in 1 gezeigt ist, die String-Auswahltransistoren eine Mehrschicht-Struktur zwischen der ersten und der zweiten Bitleitung BL1 und BL2 und dem ersten und dem zweiten Knoten N1 und N2 haben.
  • 3 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. Die 4 und 5 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 3 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 3 kann einen Abschnitt von 4, welcher in gepunkteten Linien 99 dargestellt ist, entsprechen.
  • Bezug nehmend auf 3 können vertikale Muster VP vertikal eine horizontale Elektrodenstruktur HES durchdringen. Die horizontale Elektrodenstruktur HES kann eine Mehrzahl von horizontalen Mustern aufweisen, welche vertikal voneinander beabstandet sind. Äußere Seitenwände der horizontalen Elektrodenstruktur HES können durch ein Paar von äußeren Schnittbereichen WLCR (oder Wortleitungs-Schnittbereiche) definiert bzw. begrenzt sein.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die horizontale Elektrodenstruktur HES oder die horizontalen Muster eine Masse-Auswahlleitung GSL, String-Auswahlleitungen SSL1 und SSL2, welche eine Doppelschicht-Struktur haben, und eine Mehrzahl von Wortleitungen WL, welche sequentiell bzw. nacheinanderfolgend zwischen der Masse- und String-Auswahlleitungen GSL und SSL2 geschichtet sind, aufweisen. Wenigstens eine der String-Auswahlleitungen SSL1 und SSL2 und die Masse-Auswahlleitung GSL können aus im Wesentlichen demselben Material wie die Wortleitungen WL gebildet sein.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann ein innerer Schnittbereich SLCR (oder ein Auswahlleitungs-Schnittbereich) in einer Mitte der horizontalen Elektrodenstruktur HES gebildet sein, wenn sie in einer Draufsicht betrachtet wird. Der innere Schnittbereich SLCR kann parallel zu den äußeren Schnittbereichen WLCR sein. Beispielsweise kann die horizontale Elektrodenstruktur HES eine erste Einheitsstruktur S1 und eine zweite Einheitsstruktur S2 aufweisen, welche durch den inneren Schnittbereich SLCR getrennt sind, wenn sie in Draufsicht betrachtet werden.
  • Der innere Schnittbereich SLCR kann einen Boden haben, welcher niedriger ist als eine Bodenoberfläche einer niedrigeren einen der String-Auswahlleitungen SSL1 und SSL2, und demnach kann der innere Schnittbereich SLCR innere Seitenwände der String-Auswahlleitungen SSL1 und SSL2 begrenzen. Beispielsweise können die String-Auswahlleitungen SSL1 und SSL2 der ersten Einheitsstruktur S1 horizontal von den String-Auswahlleitungen SSL1 und SSL2 der zweiten Einheitsstruktur S2 beabstandet sein. Demzufolge können in jeder horizontalen Elektrodenstruktur HES die String-Auswahlleitungen SSL1 und SSL2 voneinander in sowohl der vertikalen als auch der horizontalen Richtung beabstandet sein.
  • In jeder horizontalen Elektrodenstruktur HES können die Wortleitungen WL voneinander in der vertikalen Richtung, jedoch nicht in der horizontalen Richtung, beabstandet sein. Beispielsweise können die Wortleitungen WL der ersten Einheitsstruktur S1 horizontal verlängert sein und können als die Wortleitungen WL der zweiten Einheitsstruktur S2 fungieren. Die Wortleitungen WL der ersten und zweiten Einheitsstrukturen S1 und S2 können miteinander verbunden sein, um in einem Äquipotentialzustand zu sein. Aufgrund der horizontalen Trennung zwischen den String-Auswahlleitungen SSL1 und SSL2 können die erste und zweite Einheitsstruktur S1 und S2 unabhängig voneinander betrieben werden.
  • Jedes der vertikalen Muster VP kann eine Mehrschicht-Struktur aufweisen. Beispielsweise kann jedes der vertikalen Muster VP eine Halbleiterschicht und wenigstens eine isolierende Schicht aufweisen.
  • Die vertikalen Muster VP können zweidimensional angeordnet sind und können die horizontale Elektrodenstruktur HES durchdringen. Beispielsweise können in jeder horizontalen Elektrodenstruktur HES die vertikalen Muster VP eine Mehrzahl von Säulengruppen PG konstituieren, welche entlang einer longitudinalen Richtung (hierin nachstehend „Spaltenrichtung“) der äußeren Schnittbereiche WLCR angeordnet sind, und jede der Säulengruppen PG kann wenigstens zwei der vertikalen Muster VP aufweisen.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann, wie in den 4, 6 und 8 gezeigt ist, jede von ungeradzahlig nummerierten einen (hierin nachstehend erste Pfeilergruppen bzw. Säulengruppen PG1) der Säulengruppen PG drei vertikale Muster aufweisen, und jede von geradzahlig nummerierten einen (hierin nachstehend zweite Säulengruppe PG2) kann zwei vertikale Muster aufweisen. Beispielsweise kann jede der ersten Säulengruppen PG1 ein Paar von vertikalen Mustern aufweisen, welche jeweils an einer linken und einer rechten Seite des inneren Schnittbereichs SLCR angeordnet sind, und ein vertikales Muster, welches durch den inneren Schnittbereich SLCR verläuft bzw. hindurchtritt. Jede der zweiten Säulengruppen PG2 kann ein Paar von vertikalen Mustern aufweisen, welche an linken und rechten Seiten jeweils des inneren Schnittbereichs SLCR angeordnet sind.
  • Bezug nehmend auf 4 und 5 in Zusammenhang mit 3 können Bitleitungen BL die horizontale Elektrodenstruktur HES kreuzen. Jede der Bitleitungen BL kann auf der entsprechenden einen der Säulengruppen PG vorgesehen sein. Beispielsweise kann jede der Säulengruppen PG mit der entsprechenden einen der Bitleitungen BL verbunden sein. Beispielsweise kann jede der ungeradzahlig nummerierten einen der Bitleitungen BL gemeinsam mit drei vertikalen Mustern (beispielsweise die erste Säulengruppe PG1 konstituierend) verbunden sein, eine horizontale Elektrodenstruktur HES durchdringend. Jede der geradzahlig nummerierten einen der Bitleitungen BL kann gemeinsam mit zwei vertikalen Mustern verbunden sein (beispielsweise die zweite Säulengruppe PG2 konstituierend), eine horizontale Elektrodenstruktur HES durchdringend. Die Bitleitungen BL können elektrisch mit den vertikalen Mustern VP durch Anschlüsse PLG, welche dazwischenliegend angeordnet sind, verbunden sein.
  • Die String-Auswahlleitungen SSL1 und SSL2 können als Gate-Elektroden von String-Auswahltransistoren zum Steuern elektrischer Verbindungen zwischen den vertikalen Mustern VP und den Bitleitungen BL verwendet werden. Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jeder der String-Auswahltransistoren als ein Verarmungstyp- oder Anreicherungstyp-Transistor betrieben werden. Wie in 5 gezeigt ist, können die String-Auswahltransistoren in jeder der ersten und zweiten Säulengruppe PG1 und PG2 eine Inversionssymmetrie haben, dadurch die erste String-Auswahlstruktur der 1 konstituierend. Die String-Auswahltransistoren der ersten Säulengruppe PG1 und der zweiten Säulengruppe PG2 können Spiegelsymmetrie hinsichtlich des inneren Schnittbereichs SLCR haben.
  • Wie obenstehend beschrieben ist, kann jede der ersten Säulengruppen PG1 ein vertikales Muster (hierin nachstehend ein Mittelmuster bzw. mittiges Muster VP2) aufweisen, welches durch den inneren Schnittbereich SLCR hindurchtritt bzw. verläuft. Wie in 5 gezeigt ist, kann das mittige Muster VP2 durch die ersten String-Auswahlstrukturen der ersten und zweiten Säulengruppen PG1 und PG2 gemeinsam verwendet werden.
  • 6 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. Die 7 und 8 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 6 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 6 kann einem Abschnitt von 7, welcher durch gepunktet Linie 99 dargestellt ist, entsprechen.
  • Bezug nehmend auf 6 kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts die horizontale Elektrodenstruktur HES im Wesentlichen dieselben Merkmale haben wie die horizontale Elektrodenstruktur HES, welche obenstehend unter Bezugnahme auf 3 beschrieben ist. Die Säulengruppen PG können im Wesentlichen dieselbe Anordnung haben die Säulengruppen PG, welche obenstehend unter Bezugnahme auf 3 beschrieben sind. Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts jedoch kann der innere Schnittbereich SLCR teilweise einige der vertikalen Muster VP schneiden. Beispielsweise kann ein oberer Abschnitt jedes der mittigen Muster VP2 der ersten Säulengruppen PG1 teilweise den inneren Schnittbereich SLCR schneiden. Durch ein teilweises Schneiden der mittigen Muster kann die String-Auswahlleitung SSL1 von der String-Auswahlleitung SSL2 getrennt werden, oder die erste und die zweite Einheitsstruktur S1 und S2 können unabhängig voneinander betrieben werden.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in 8 gezeigt ist die String-Auswahltransistoren, welche die erste String-Auswahlstruktur konstituieren, eine invertierte Struktur der Struktur, welche in 5 gezeigt ist, haben. Beispielsweise können die ersten String-Auswahlstrukturen, welche jeweils in 8 und 5 gezeigt sind, Spiegelsymmetrie in der vertikalen Richtung haben. Die erste String-Auswahlstruktur ist jedoch nicht darauf beschränkt. Beispielsweise kann die erste String-Auswahlstruktur, welche in 8 gezeigt ist, im Wesentlichen dieselbe sein wie die Struktur, welche obenstehend unter Bezugnahme auf 5 beschrieben ist.
  • 9 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. Die 10 und 11 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 9 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 12 ist eine Draufsicht, welche eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 9 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 9 kann einen Abschnitt der 10 oder 12, dargestellt durch gepunktete Linien 99, entsprechen.
  • Bezug nehmend auf 9 kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts die horizontale Elektrodenstruktur HES String-Auswahlleitungen SSL aufweisen, welche als eine Einzelschicht-Struktur vorgesehen sind. Demzufolge kann jede der ersten und zweiten Einheitsstrukturen S1 und S2 eine String-Auswahlleitung SSL aufweisen. Der Boden des inneren Schnittbereichs SLCR kann niedriger sein als die Bodenoberflächen der String-Auswahlleitungen SSL. Demzufolge kann der innere Schnittbereich SLCR innere Seitenwände der String-Auswahlleitungen SSL begrenzen. Beispielsweise können die String-Auswahlleitungen SSL der ersten und der zweiten Einheitsstrukturen S1 und S2 horizontal voneinander durch den inneren Schnittbereich SLCR beabstandet sein. Andere Merkmale der horizontalen Elektrodenstruktur HES, welche in 9 gezeigt ist, können im Wesentlichen dieselben sein wie die horizontale Elektrodenstruktur HES, welche obenstehend unter Bezugnahme auf 3 beschrieben ist.
  • Bezug nehmend auf die 10 und 11 in Verbindung mit 9 können Bitleitungen BL die horizontale Elektrodenstruktur HES kreuzen. Jede der Bitleitungen BL kann auf der entsprechenden einen der Säulengruppen PG vorgesehen sein. Beispielsweise kann jede der Säulengruppen PG mit der entsprechenden einen der Bitleitungen BL verbunden sein. Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann, in Draufsicht betrachtet, wenigstens eine der Säulengruppen PG eine Mehrzahl der Bitleitungen BL überlappen. Beispielsweise kann, wie in 10 gezeigt ist, ein Paar von Bitleitungen (hierin nachstehend erste Bitleitungen) an jeder der ersten Säulengruppen PG1 vorgesehen sein und eine Bitleitung (hierin nachstehend eine zweite Bitleitung) kann an jeder der zweiten Säulengruppen PG2 vorgesehen sein. In einer beispielhaften Ausführungsform des erfinderischen Konzepts können alle oder einige der Bitleitungen BL jeweils eine Breite haben, welche kleiner ist als die halbe Breite jedes vertikalen Musters VP.
  • Eine der ersten Bitleitungen kann mit dem mittleren Muster VP2 der ersten Säulengruppe PG1 verbunden sein, welches den inneren Schnittbereich SLCR durchdringt und die anderen der ersten Bitleitungen können gemeinsam mit dem Paar der vertikalen Muster der ersten Säulengruppe PG1 verbunden sein, welche jeweils die ersten und zweiten Einheitsstrukturen S1 und S2 durchdringen. Ähnlich kann die zweite Bitleitung gemeinsam mit dem Paar der vertikalen Muster der zweiten Säulengruppe PG2 verbunden sein, welche jeweils die ersten und zweiten Einheitsstruktur S1 und S2 durchdringen.
  • Da die String-Auswahlleitungen SSL der ersten und zweiten Einheitsstruktur S1 und S2 horizontal durch den inneren Schnittbereich SLCR getrennt sind, kann ein Paar der vertikalen Muster VP, welche gemeinsam mit einer der Bitleitungen BL verbunden sind, unabhängig voneinander betrieben werden. Da das mittlere Muster VP2 und andere vertikale Muster der ersten Säulengruppe PG1 benachbart dazu mit den ersten Bitleitungen, welche unterschiedlich voneinander sind, verbunden sind, kann die zweite String-Auswahlstruktur der 2 verwendet werden, um sie selektiv und elektrisch mit den ersten Bitleitungen zu verbinden, wie in 11 gezeigt ist. Beispielsweise kann jede der ersten Säulengruppen PG1 ein Paar der zweiten String-Auswahlstrukturen konstituieren, durch welche das mittige Muster VP2 gemeinsam verwendet wird.
  • Bezug nehmend zurück auf 10 können die Anschlüsse PLG Spiegelsymmetrie hinsichtlich der zweiten Säulengruppe PG2, wenn in Draufsicht betrachtet, haben. Die Anschlüsse PLG können Spiegelsymmetrie hinsichtlich des inneren Schnittbereichs SLCR haben. Beispielhafte Ausführungsformen des erfinderischen Konzepts sind nicht darauf beschränkt. Beispielsweise können, wenn in Draufsicht betrachtet, die Anschlüsse PLG eine Translationssymmetrie hinsichtlich der zweiten Säulengruppe PG2 haben, wie in 12 gezeigt ist.
  • 13 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. 14 und 15 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 13 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. Die 16 und 17 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 13 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. Die 18 und 19 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 13 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 13 kann einem Abschnitt von 14, 16 oder 18, welcher durch gepunktete Linien 99 dargestellt ist, entsprechen.
  • Bezug nehmend auf 13 ist gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts in der horizontalen Elektrodenstruktur HES der innere Schnittbereich SLCR nicht vorgesehen. Beispielsweise können die String-Auswahlleitungen SSL1 und SSL2 im Wesentlichen dieselbe Form wie die Wortleitungen WL haben, wenn sie in Draufsicht betrachtet werden. Alternativ können die String-Auswahlleitungen SSL1 und SSL2 von den Wortleitungen WL hinsichtlich einer Verbindungsstruktur mit einem externen Draht bzw. einer externen Verdrahtung unterschiedlich sein. Beispielsweise können, wie unter Bezugnahme auf die 56 bis 63 beschrieben werden wird, die Wortleitungen WL und die String-Auswahlleitungen SSL1 und SSL2 eine stufenweise oder terrassierte Struktur haben, wenn sie in einer vertikalen Schnittansicht betrachtet werden.
  • Da es keinen inneren Schnittbereich SLCR gibt, können die String-Auswahlleitungen SSL1 und SSL2 der horizontalen Elektrodenstruktur HES voneinander in der vertikalen Richtung alleine getrennt sein, jedoch nicht in der horizontalen Richtung. Die erste und die zweite String-Auswahlstrukturen, welche obenstehend unter Bezugnahme auf die 1 und 2 jeweils beschrieben worden sind, können individuell oder in Kombination verwendet werden und demnach kann jedes der vertikalen Muster VP selektiv mit der entsprechenden einen der Bitleitungen verbunden sein.
  • Beispielsweise können, wie in den 15 und 17 gezeigt ist, die vertikalen Muster VP4 und VP5 der zweiten Säulengruppe PG2 die erste String-Auswahlstruktur konstituieren, wodurch die selektive Verbindung erreicht wird. Wie in 19 gezeigt ist, können die vertikalen Muster VP4 und VP5 der zweiten Säulengruppe PG2 die zweite String-Auswahlstruktur konstituieren und demnach kann die selektive Verbindung erreicht werden.
  • Für die erste Säulengruppe PG1 können, wie in 15 gezeigt ist, zwei vertikale Muster VP1 und VP3 die erste String-Auswahlstruktur für die selektive Verbindung konstituieren, während ein vertikales Muster VP2 mit der entsprechenden einen der ersten Bitleitungen durch ein Paar von Anreicherungstyp-Transistoren E, welche in Serie miteinander verbunden sind, verbunden sein können.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in 17 und 19 gezeigt ist, für die erste Säulengruppe PG2 zwei benachbarte vertikale Muster VP1 und VP2 die erste String-Auswahlstruktur zum Realisieren der zuvor beschriebenen selektiven Verbindung konstituieren, während ein vertikales Muster VP3 mit der entsprechenden einen der ersten Bitleitungen durch ein Paar von Anreicherungstyp-Transistoren E, welche in Serie miteinander verbunden sind, verbunden sein kann.
  • 20 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht und 21 und 22 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 20 verwendet werden kann. 20 kann einem Abschnitt der 21, welcher durch gepunktete Linien 99 dargestellt ist, entsprechen.
  • Bezug nehmend auf 20 ist gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts in der horizontalen Elektrodenstruktur HES der innere Schnittbereich SLCR nicht vorgesehen. Beispielsweise können die String-Auswahlleitungen SSL1 und SSL2 im Wesentlichen dieselbe Form haben wie die Wortleitungen WL, wenn sie in Draufsicht betrachtet werden. In einer beispielhaften Ausführungsform des erfinderischen Konzepts jedoch können die String-Auswahlleitungen SSL1 und SSL2 unterschiedlich von den Wortleitungen WL hinsichtlich einer Verbindungsstruktur mit einer externen Verdrahtung sein. Beispielsweise können, wie unter Bezugnahme auf die 56 bis 63 beschrieben werden wird, die Wortleitungen WL und die String-Auswahlleitungen SSL1 und SSL2 eine stufenweise oder terrassierte Struktur haben, wenn sie in einer vertikalen Schnittansicht betrachtet werden.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jede Säulengruppe PG vier vertikale Muster VP enthalten, wie in 21 gezeigt ist, und zwei Bitleitungen BL können an jeder der Säulengruppen PG vorgesehen sein.
  • Wie in den 21 und 22 gezeigt ist, kann in jeder der Säulengruppen PG jede der Bitleitungen BL mit einem Paar der vertikalen Muster VP verbunden sein. Beispielsweise kann eine der Bitleitungen BL mit ungeradzahlig nummerierten einen VP1 und VP3 der vertikalen Muster VP verbunden sein, und die andere kann mit geradzahlig nummerierten einen VP2 und VP4 der vertikalen Muster VP verbunden sein. Die ungeradzahlig nummerierten vertikalen Muster VP1 und VP3 können die erste String-Auswahlstruktur der 1 konstituieren, und ähnlich können die geradzahlig nummerierten vertikalen Muster VP2 und VP4 die erste String-Auswahlstruktur der 1 konstituieren.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine der Bitleitungen BL mit dem ersten und zweiten vertikalen Muster VP1 und VP2 verbunden sein, welche die erste String-Auswahlstruktur konstituieren, und die andere der Bitleitungen kann mit dem dritten und vierten vertikalen Muster VP3 und VP4, welche die erste String-Auswahlstruktur konstituieren, verbunden sein.
  • 23 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. Die 24 und 25 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 23 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 26 ist eine Draufsicht, welche eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 23 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 23 kann einem Abschnitt der 24 oder 26, welcher durch gepunktete Linien 99 dargestellt ist, entsprechen.
  • Bezug nehmend auf 23 kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts die horizontale Elektrodenstruktur HES String-Auswahlleitungen SSL aufweisen, welche als eine Einzelschicht-Struktur vorgesehen sind. Demzufolge kann jede der ersten und zweiten Einheitsstrukturen S1 und S2 eine String-Auswahlleitung SSL aufweisen. Der Boden des inneren Schnittbereichs SLCR kann niedriger sein als die Bodenoberflächen der String-Auswahlleitungen SSL. Demzufolge kann der innere Schnittbereich SLCR innere Seitenwände der String-Auswahlleitungen SSL definieren bzw. begrenzen. Beispielsweise können die String-Auswahlleitungen SSL der ersten und zweiten Einheitsstruktur S1 und S2 horizontal voneinander durch den inneren Schnittbereich SLCR beabstandet sein.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann, wie in den 24 und 26 gezeigt ist, jede der ersten Säulengruppen PG1 fünf vertikale Muster VP aufweisen, jede der zweiten Säulengruppen PG2 kann vier vertikale Muster VP aufweisen, und zwei Bitleitungen BL können an jeder der Säulengruppen PG vorgesehen sein.
  • Wie in den 24 und 25 gezeigt ist, kann in jeder der ersten Säulengruppen PG1 eine der ersten Bitleitungen BL mit einem Paar (beispielsweise VP2 und VP3) der vertikalen Muster VP verbunden sein, welche die ersten und die zweiten Einheitsstrukturen S1 und S2 jeweils durchdringen, und die andere der ersten Bitleitungen BL kann mit einem anderen Paar (beispielsweise VP1 und VP4) der vertikalen Muster VP, welche die erste und die zweite Einheitsstruktur S1 und S2 jeweils durchdringen, und dem mittigen Muster Vpd verbunden sein, welches durch den inneren Schnittbereich SLCR geht bzw. verläuft.
  • In jeder der zweiten Säulengruppen PG2 kann jede der zweiten Bitleitungen BL mit einem Paar der vertikalen Muster VP, welches die erste und die zweite Einheitsstruktur S1 und S2 jeweils durchdringt, verbunden sein. Beispielsweise kann eine der zweiten Bitleitungen BL mit den ungeradzahlig nummerierten einen VP1 und VP3 der vertikalen Muster VP verbunden sein, und die andere davon kann mit den geradzahlig nummerierten einen VP2 und VP4 der vertikalen Muster VP verbunden sein.
  • Wie in 26 gezeigt ist, kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts eine der zweiten Bitleitungen BL mit dem ersten und vierten einen VP1 und VP4 der vertikalen Muster VP, welche die zweite String-Auswahlstruktur konstituieren, verbunden sein, und ähnlich kann die andere der zweiten Bitleitungen BL mit dem zweiten und dritten einen des VP2 und VP3 der vertikalen Muster VP, welche die zweite String-Auswahlstruktur konstituieren, verbunden sein.
  • In jeder der ersten und zweiten Säulengruppen PG1 und PG2 kann ein Paar (beispielsweise VP1 und VP2) der vertikalen Muster VP, welche die erste Einheitsstruktur S1 durchdringen, die zweite String-Auswahlstruktur der 2 konstituieren. Ähnlich kann ein Paar (beispielsweise VP3 und VP4) der vertikalen Muster VP, welche die zweite Einheitsstruktur S2 durchdringen, die zweite String-Auswahlstruktur der 2 konstituieren.
  • 27 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. Die 28 und 29 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 27 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. Die 30 und 31 sind jeweils eine Draufsicht und ein Schaltbild, welche eine String-Auswahlstruktur veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 27 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. Die 32 und 33 sind Draufsichten, welche String-Auswahlstrukturen veranschaulichen, welche in der dreidimensionalen Halbleitervorrichtung der 27 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden können. 34 ist ein Schaltbild, welches eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 27 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. Die 35 und 36 sind Schnittansichten, welche Verdrahtungsstrukturen veranschaulichen, welche verwendet werden können, um jeweils die dreidimensionalen Halbleitervorrichtungen der 32 und 33 gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts zu realisieren. 27 kann einem Abschnitt der 28, 30, 32 oder 33, welcher durch gepunktete Linien 99 dargestellt ist, entsprechen.
  • Bezug nehmend auf 27 kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts der innere Schnittbereich SLCR vertikal durch die horizontale Elektrodenstruktur HES hindurchtreten bzw. diese durchdringen. Aufgrund der durchdringenden Struktur des inneren Schnittbereichs SLCR können die erste und die zweite Einheitsstruktur S1 und S2 horizontal voneinander getrennt sein. Beispielsweise können die Wortleitungen WL der ersten Einheitsstruktur S1 horizontal von den Wortleitungen WL der zweiten Einheitsstruktur S2 getrennt sein. Der innere Schnittbereich SLCR kann die mittigen Muster VP2 in zwei eigene Abschnitte trennen. Demzufolge kann jedes der mittigen Muster VP2 zwei Abschnitte aufweisen, welche jeweils in der ersten und der zweiten Einheitsstruktur S1 und S2 enthalten sind. Andere Merkmale der horizontalen Elektrodenstruktur HES können im Wesentlichen dieselben sein wie die horizontale Elektrodenstruktur, welche obenstehend unter Bezugnahme auf 3 beschrieben ist. Die Säulengruppen PG können im Wesentlichen dieselbe Anordnung haben wie die Säulengruppen PG, welche obenstehend unter Bezugnahme auf 3 beschrieben sind.
  • Bezug nehmend auf 28 kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts jede der ersten Säulengruppen PG1 ein Paar der vertikalen Muster VP1 und VP3 aufweisen, welche jeweils die erste und zweite Einheitsstruktur S1 und S2 durchdringen und das mittige Muster VP2, welches zwei Abschnitte aufweist, welche durch den inneren Schnittbereich SLCR getrennt sind, und jede der zweiten Säulengruppen PG2 kann ein Paar von vertikalen Muster VP aufweisen, welche vorgesehen sind, um jeweils die erste und zweite Einheitsstruktur S1 und S2 zu durchdringen. Eine Bitleitung BL kann an jeder der Säulengruppen PG vorgesehen sein.
  • Bezug nehmend auf 29 kann die erste Säulengruppe PG1 die erste String-Auswahlstruktur in jeder der ersten und zweiten Einheitsstruktur S1 und S2 bilden. Da das mittige Muster VP2 durch die erste und die zweite Einheitsstruktur S1 und S2 gemeinsam verwendet wird, können die ersten String-Auswahlstrukturen der ersten und zweiten Einheitsstruktur S1 und S2 Spiegelsymmetrie hinsichtlich des inneren Schnittbereichs SLCR haben.
  • Bezug nehmend auf 30 kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts jede der ersten Säulengruppen PG ein Paar der vertikalen Muster VP1 und VP3 aufweisen, welche jeweils die erste und zweite Einheitsstruktur S1 und S2 durchdringen, und das mittige Muster VP2, welches zwei Abschnitte aufweist, welche durch den inneren Schnittbereich SLCR unterteilt sind, und jede der zweiten Säulengruppen PG2 kann ein Paar der vertikalen Muster VP aufweisen, welche vorgesehen sind, um jeweils die erste und zweite Einheitsstruktur S1 und S2 zu durchdringen. Zwei Bitleitungen BL können an jeder der ersten Säulengruppen PG1 vorgesehen sein und eine Bitleitung BL kann an jeder der zweiten Säulengruppen PG vorgesehen sein.
  • Bezug nehmend auf die 30 und 31 können die zwei Abschnitte des mittigen Musters VP2 jeweils mit einem Paar von Bitleitungen, welche darauf angeordnet sind, verbunden sein. In jeder der ersten und zweiten Säulengruppen PG1 können die vertikalen Muster VP1 und VP2, welche jeweils die erste und die zweite Einheitsstruktur S1 und S2 durchdringen, jeweils mit dem Paar von Bitleitungen verbunden sein. Demzufolge kann jede der Bitleitungen BL, welche auf den ersten Säulengruppen PG1 angeordnet ist, mit einem Paar von vertikalen Mustern verbunden sein, welche jeweils die erste und zweite Einheitsstruktur S1 und S2 durchdringen.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann, obwohl das Paar der vertikalen Muster VP mit der entsprechenden einen der Bitleitungen BL verbunden sein kann, das Paar der vertikalen Muster VP2 die erste und zweite Einheitsstruktur S1 und S2, welche voneinander getrennt sind, durchdringen. Demzufolge kann, wie in 31 gezeigt ist, jede der ersten Säulengruppen PG1 die zweite String-Auswahlstruktur der 2 bilden.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in den 32 bis 34 gezeigt ist, zwei Abschnitte, welche jedes der mittigen Muster VP2 konstituieren, gemeinsam mit der entsprechenden einen der Bitleitungen BL verbunden sein. In jeder der ersten Säulengruppen PG1 kann eine des Paars der Bitleitungen, welche darauf vorgesehen sind, gemeinsam mit einem Paar der vertikalen Muster VP1 und VP3, welche jeweils die erste und zweite Einheitsstruktur S1 und S2 durchdringen, verbunden sein, und die andere kann gemeinsam mit den zwei Abschnitten des mittigen Musters VP2 verbunden sein. Beispielsweise können die zwei Abschnitte des mittigen Musters VP2 gemeinsam mit einer der Bitleitungen BL über einen Anschluss PLG, wie in 32 und 35 gezeigt ist, verbunden sein. Die zwei Abschnitte des mittigen Musters VP2 können miteinander durch einen oberen leitfähigen Bereich n+, welcher den inneren Schnittbereich SLCR kreuzt, verbunden sein. Alternativ können die zwei Abschnitte des mittigen Musters VP2 gemeinsam mit einer der Bitleitungen BL über ein Paar von Anschlüssen PLG, wie in den 33 bis 36 gezeigt ist, verbunden sein. Die zwei Abschnitte des mittigen Musters VP2 können obere leitfähige Bereiche n+ aufweisen, welche voneinander durch den inneren Schnittbereich SLCR getrennt sind.
  • Die 37 und 38 sind jeweils ein Schaltbild und eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen, und die 39 und 40 sind jeweils ein Schaltbild und eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen. Mit Ausnahme der Masse-Auswahlleitungen oder des Masse-Auswahltransistors können die dreidimensionalen Halbleitervorrichtungen, welche in den 37 bis 40 gezeigt sind, dieselben sein, wie die dreidimensionale Halbleitervorrichtung, welche obenstehend unter Bezugnahme auf 34 beschrieben ist.
  • Wie in den 37 und 38 gezeigt ist, kann der innere Schnittbereich SLCR die Wortleitungen WL der horizontalen Elektrodenstruktur HES durchdringen, jedoch nicht die Masse-Auswahlleitungen GSL1 und GSL2. Beispielsweise können die Wortleitungen WL der ersten Einheitsstruktur S1 horizontal von den Wortleitungen WL der zweiten Einheitsstruktur S2 getrennt sein, und die Masse-Auswahlleitungen GSL1 und GSL2 der ersten Einheitsstruktur S1 mögen nicht von den Masse-Auswahlleitungen GSL1 und GSL2 der zweiten Einheitsstruktur S2 getrennt sein.
  • Wie in den 39 und 40 gezeigt ist, kann der innere Schnittbereich SLCR die Wortleitungen WL der horizontalen Elektrodenstruktur HES durchdringen. Der innere Schnittbereich SLCR kann jedoch eine obere Schicht GSL1 der Masse-Auswahlleitungen durchdringen, aber nicht eine untere Schicht GSL2 der Masse-Auswahlleitungen. Beispielsweise können die Wortleitungen WL und die obere Masse-Auswahlleitung GSL1 der ersten Einheitsstruktur S1 horizontal von den Wortleitungen WL und der oberen Masse-Auswahlleitung GSL1 der zweiten Einheitsstruktur S2 getrennt sein, und die untere Masse-Auswahlleitung GSL2 der ersten Einheitsstruktur S1 mag nicht von der unteren Masse-Auswahlleitung GSL2 der zweiten Einheitsstruktur S2 getrennt sein.
  • 41 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. 42 ist eine Draufsicht, welche eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 41 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 41 kann einem Abschnitt der 42, welcher durch gepunktete Linien 99 dargestellt ist, entsprechen.
  • Bezug nehmend auf die 41 und 42 können gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts die äußeren Schnittbereiche WLCR die äußersten vertikalen Muster (beispielsweise VP1 und VP3) der ersten Säulengruppen PG freilegen. Beispielsweise können, wie in 41 gezeigt ist, jede der ersten und zweiten Einheitsstrukturen S1 und S2 im Wesentlichen Spiegelsymmetrie hinsichtlich ihrer Mitte haben. Mit Ausnahme der äußeren Schnittbereiche WLCR können die dreidimensionalen Halbleitervorrichtungen, welche in den 41 und 42 gezeigt sind, im Wesentlichen dieselben sein wie die dreidimensionalen Halbleitervorrichtungen, welche obenstehend unter Bezugnahme auf die 27 bis 29 beschrieben sind.
  • 43 ist eine perspektivische Ansicht, welche eine dreidimensionale Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. 44 ist eine Draufsicht, welche eine String-Auswahlstruktur veranschaulicht, welche in der dreidimensionalen Halbleitervorrichtung der 43 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts verwendet werden kann. 43 kann einem Abschnitt der 44, welcher durch gepunktete Linien 99 dargestellt ist, entsprechen.
  • Bezug nehmend auf die 43 und 44 können gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts die ersten Säulengruppen PG1 im Wesentlichen dieselben technischen Merkmale haben wie die ersten Säulengruppen PG1, welche obenstehend unter Bezugnahme auf die 30 und 31 beschrieben sind. Beispielsweise kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ein Paar von ersten Bitleitungen BL an jeder der ersten Säulengruppen PG1 vorgesehen sein, und die ersten Säulengruppen PG1 können ein Paar der zweiten String-Auswahlstrukturen konstituieren.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann jede der zweiten Säulengruppen PG2 vier vertikale Muster aufweisen, und die äußeren Schnittbereiche WLCR können die äußersten vertikalen Muster der zweiten Säulengruppen PG2 freilegen. Mit Ausnahme der äußeren Schnittbereiche WLCR können die zweiten Säulengruppen PG2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts im Wesentlichen dieselben technischen Merkmale haben wie die zweiten Säulengruppen PG2, welche obenstehend unter Bezugnahme auf die 23 und 24 beschrieben sind.
  • Die 3D-Halbleitervorrichtungen, welche die erste String-Auswahlstruktur und/oder die zweite String-Auswahlstruktur der 1 und 2 aufweisen, wurden unter Bezugnahme auf die 3 bis 44 beschrieben, beispielhafte Ausführungsformen des erfinderischen Konzepts sind aber nicht darauf beschränkt.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann das erfinderische Konzept angewandt werden, um eine dreidimensionale Ladungsfallen-NAND FLASH-Speichervorrichtung zu realisieren. Beispielsweise kann die horizontale Elektrodenstruktur HES die horizontalen Muster HP aufweisen, welche vertikal durch eine zwischengeschichtete dielektrische ILD getrennt sind, wie in 45 bis 48 gezeigt ist, und jedes der vertikalen Muster VP und jedes der horizontalen Muster HP kann eine Einheitsspeicherzelle konstituieren, wie untenstehend unter Bezugnahme auf die 45 bis 48 beschrieben werden wird.
  • Die 3D-Ladungsfallen-NAND FLASH-Speichervorrichtung kann dreidimensional angeordnete Speicherzellen aufweisen. In jeder Speicherzelle kann das vertikale Muster VP ein Halbleitermuster SP aufweisen, welches als ein Kanalbereich fungiert, und das horizontale Muster HP kann eine horizontale Elektrode HE aufweisen, welche als eine Gate-Elektrode fungiert. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann das vertikale Muster VP weiterhin eine vertikale isolierende Schicht VI aufweisen, welche in das Halbleitermuster SP eingefügt ist. Jede der Speicherzellen kann weiterhin eine isolierende Tunnelschicht TL, eine Ladungsspeicherschicht CL und eine isolierende Sperrschicht BK, welche ein Speicherelement konstituieren, aufweisen.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in 45 gezeigt ist, die isolierende Tunnelschicht TL, die Ladungsspeicherschicht CL und die isolierende Sperrschicht BK das vertikale Muster VP konstituieren. Alternativ können, wie in 48 gezeigt ist, die isolierende Tunnelschicht TL, die Ladungsspeicherschicht CL und die isolierende Sperrschicht BK das horizontale Muster HP konstituieren. In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in 46 gezeigt ist, die isolierende Tunnelschicht TL und die Ladungsspeicherschicht CL das vertikale Muster VP konstituieren, und die isolierende Sperrschicht BK kann das horizontale Muster HP konstituieren. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann, wie in 47 gezeigt ist, die isolierende Tunnelschicht TL das vertikale Muster VP konstituieren und die Ladungsspeicherschicht CL und die isolierende Sperrschicht BK können das horizontale Muster HP konstituieren. Beispielhafte Ausführungsformen des erfinderischen Konzepts jedoch sind nicht auf die Beispiele, welche in den 45 bis 48 gezeigt sind beschränkt. Beispielsweise können die isolierende Tunnelschicht TL, die Ladungsspeicherschicht CL und/oder die isolierende Sperrschicht BK in einer Vielschicht-Struktur vorgesehen sein. Die Vielschicht-Struktur kann mehrere Schichten aufweisen. Wenigstens eine der mehreren Schichten ist in dem vertikalen Muster VP enthalten, und die anderen davon sind in dem horizontalen Muster HP enthalten.
  • Die Ladungsspeicherschicht CL kann eine isolierende Schicht mit vielen Einfang-Stellen bzw. -Plätzen oder eine isolierende Schicht mit Nano-Partikeln sein. Die Ladungsspeicherschicht CL kann durch eine chemische Gasphasen-Abscheidung und/oder ein Atomslagen-Abscheidungsvorgang gebildet werden. Beispielsweise kann die Ladungsspeicherschicht CL eine einer isolierenden Einfang- bzw. Haftstellen-Schicht, einer Floating-Gate-Elektrode und/oder einer isolierenden Schicht mit leitfähigen Nano-Dots aufweisen. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann die Ladungsspeicherschicht CL eine SiliziumnitridSchicht, eine Siliziumoxynitrid-Schicht, eine Silizium-reiche Nitrid-Schicht, eine nanokristalline Silizium-Schicht und/oder eine laminierte Einfang-Schicht aufweisen.
  • Die isolierende Tunnelschicht TL kann eines von Materialien, welches eine größere Bandlücke als die Ladungsspeicherschicht CL hat, aufweisen. Die isolierende Tunnelschicht TL kann durch eine chemische Gasphasen-Abscheidung und/oder einen Atomlagen-Abscheidungsvorgang gebildet sein. Beispielsweise kann die isolierende Tunnelschicht TL eine Siliziumoxid-Schicht sein, welche unter Verwendung eines Abscheidungsvorgangs wie beispielsweise einer chemischen Gasphasen-Abscheidung und/oder eines Atomlagen-Abscheidungsvorgangs gebildet sein kann. Ein thermischer Behandlungsvorgang kann weiterhin auf der isolierenden Tunnelschicht TL beispielsweise nach der Abscheidung der isolierenden Tunnelschicht TL durchgeführt werden. Die thermische Behandlung kann einen schnellen thermischen Aufstickungs (RTN=Rapid Thermal Nitridation)-Vorgang und/oder einen Ausheilungsvorgang aufweisen, welcher unter einer Atmosphäre, welche Stickstoff und/oder Sauerstoff aufweist, durchgeführt wird.
  • Die isolierende Sperrschicht BK kann die erste und die zweite isolierende Sperrschicht aufweisen, welche aus Materialien, welche unterschiedlich voneinander sind, gebildet sind. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann die erste oder zweite isolierende Sperrschicht eine Bandlücke haben, welche kleiner ist als eine Bandlücke der isolierenden Tunnelschicht TL und welche höher bzw. größer ist als eine Bandlücke der Ladungsspeicherschicht CL. Die erste und die zweite isolierende Sperrschicht können gebildet werden unter Verwendung einer chemischen Gasphasen-Abscheidung oder einer Atomlagen-Abscheidung, und die erste oder zweite isolierende Sperrschicht können durch einen Nass-Oxidationsprozess gebildet werden. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann die erste isolierende Sperrschicht ein High-K-Dielektrikum wie beispielsweise Aluminiumoxid und Hafniumoxid aufweisen, und die zweite isolierende Sperrschicht kann ein Material mit einer dielektrischen Konstante kleiner als einer dielektrischen Konstante der ersten isolierenden Sperrschicht aufweisen. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann die zweite isolierende Sperrschicht ein High-K-Dielektrikum aufweisen, und die erste isolierende Sperrschicht kann ein Material mit einer dielektrischen Konstante kleiner als einer dielektrischen Konstante der zweiten isolierenden Sperrschicht aufweisen.
  • Die 49 und 50 sind Tabellen, welche ein Verfahren zum Betreiben einer dreidimensionalen NAND FLASH-Speichervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen. Die 49 und 50 zeigen jeweils Programmier- und Lese-Operationen, welche auf eine 3D-NAND FLASH-Speichervorrichtung, welche die dreidimensionale Array-Struktur, welche obenstehend unter Bezugnahme auf die 6 bis 8 beschrieben ist, aufweist.
  • In der Halbleitervorrichtung, welche unter Bezugnahme auf die 6 bis 8 beschrieben ist, können die ersten Säulengruppen PG1 ein Paar der ersten String-Auswahlleitungen aufweisen. Demnach kann jedes der vertikalen Muster VP1, VP2 und VP3, welche die ersten Säulengruppen PG1 konstituieren, elektrisch und selektiv mit der Bitleitung BL unter Verwendung einer Spannungsbedingung der 1 und Tabelle 1 verbunden sein. Demzufolge kann, wie in den 49 und 50 gezeigt ist, die selektive Verbindung, welche die ersten String-Auswahlstrukturen verwendet, verwendet werden, um Programmier- und Lese-Operationen auf den ersten Säulengruppen PG1 der Halbleitervorrichtung, welche obenstehend unter Bezugnahme auf die 6 bis 8 beschrieben worden ist, durchzuführen.
  • Die 51 und 52 sind Tabellen, welche ein Verfahren zum Betreiben einer dreidimensionalen NAND FLASH-Speichervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen. Die 51 und 52 zeigen jeweils Programmier- und Lese-Operationen, welche auf eine 3D-NAND FLASH-Speichervorrichtung angewandt werden können, welche die dreidimensionale Array-Struktur aufweist, welche obenstehend unter Bezugnahme auf die 9 bis 11 beschrieben ist.
  • In der Halbleitervorrichtung, welche unter Bezugnahme auf die 9 bis 11 beschrieben ist, können die ersten Säulengruppen PG1 ein Paar der zweiten String-Auswahlstrukturen aufweisen. Demnach kann jedes der vertikalen Muster VP1, VP2 und VP3, welche die ersten Säulengruppen PG1 konstituieren, elektrisch und selektiv mit der Bitleitung BL unter Verwendung einer Spannungsbedingung der 2 verbunden sein. Demzufolge kann, wie in den 51 und 52 gezeigt ist, die selektive Verbindung, welche die zweiten String-Auswahlstrukturen verwendet, verwendet werden, um Programmier- und Lese-Operationen auf den ersten Säulengruppen PG1 der Halbleitervorrichtung, welche obenstehend unter Bezugnahme auf die 9 bis 11 beschrieben ist, durchzuführen.
  • Die 53 und 54 sind Draufsichten, welche einen Abschnitt einer dreidimensionalen Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts können die vertikalen Muster VP1 bis VP4 jeder der Säulengruppen PG in einer Zickzack-Art und Weise angeordnet sein. Beispielsweise können, wie in 53 gezeigt ist, die ersten und dritten vertikalen Muster VP1 und VP3 entlang einer ersten Linie platziert sein, welche von einer zweiten Linie, entlang welcher das zweite und das vierte vertikale Muster VP2 und VP4 positioniert sind, versetzt ist. Die erste Linie ist von der zweiten Linie um einen vorbestimmten Abstand entlang einer Richtung im Wesentlichen rechtwinklig zu der Bitleitung BL beabstandet. Durch die Zickzack-Anordnung der vertikalen Muster können die Bitleitung BL, der Anschluss PLG und die vertikalen Muster VP1 bis VP4 leichter miteinander verbunden werden.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann der Anschluss PLG eine Form haben, welche einen Kontaktbereich bzw. eine Kontaktfläche zwischen dem Anschluss PLG und der Bitleitung BL oder zwischen dem Anschluss PLG und dem vertikalen Muster VP1 bis VP4 vergrößert. Beispielsweise kann, wie in 54 gezeigt ist, der Anschluss PLG entlang der longitudinalen Richtung der Bitleitung BL verlängert sein, so dass er im Wesentlichen eine elliptische Form hat, wenn er in Draufsicht betrachtet wird.
  • 55 ist eine Schnittansicht, welche einen Abschnitt einer dreidimensionalen Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht.
  • Bezug nehmend auf 55 können die Bitleitungen BL untere Bitleitungen BL_L und obere Bitleitungen BL_U aufweisen, welche auf den unteren Bitleitungen BL_L angeordnet sind. Beispielsweise können, wenn sie in einer Draufsicht betrachtet werden, die unteren Bitleitungen BL_L und die oberen Bitleitungen BL_U in einer alternierenden Art und Weise angeordnet sein.
  • Jede der unteren Bitleitungen BL_L kann elektrisch mit den vertikalen Mustern VP über erste Anschlüsse LG1 verbunden sein, und jede der oberen Bitleitungen BL_U kann elektrisch mit den vertikalen Mustern VP über zweite Anschlüsse PLG2 verbunden sein. Die zweiten Anschlüsse PLG2 können länger sein als die ersten Anschlüsse PLG1. Jeder der zweiten Anschlüsse PLG2 kann den Raum zwischen den unteren Bitleitungen BL_L kreuzen und jeder der zweiten Anschlüsse PLG2 kann mit dem entsprechenden einen der vertikalen Muster VP verbunden sein. Um die zweiten Anschlüsse PLG2 von den unteren Bitleitungen BL_L elektrisch zu trennen, können weiterhin isolierende Abstandshalter SPC an Seitenwänden der unteren Bitleitungen BL_L vorgesehen sein.
  • Gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts kann, da die unteren Bitleitungen BL_L auf einem unterschiedlichen Niveau von den oberen Bitleitungen BL_U positioniert sind, jede der Bitleitungen BL eine vergrößerte Breite haben, und die Bitleitungen BL können einen vergrößerten Raum in einer horizontalen Richtung haben.
  • Die horizontale Elektrodenstruktur HES kann eine stufenweise oder terrassierte Struktur haben, wenn sie in einer vertikalen Schnittansicht betrachtet wird. Beispielsweise kann die horizontale Elektrodenstruktur HES eine Mehrzahl von horizontalen Leitungen HL1 bis HL9 aufweisen, welche eine Breite oder Fläche haben, welche abnimmt, wenn ein Abstand von dem Substrat zunimmt.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in den 56 und 57 gezeigt ist, einige der horizontalen Leitungen, beispielsweise HL2 und HL6 aus einem Material gebildet sein, welches unterschiedlich von einem Material von anderen horizontalen Leitungen, beispielsweise HL1, HL3 bis HL5 und HL7 bis HL9 ist.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in den 58 und 59 gezeigt ist, einige der horizontalen Leitungen, beispielsweise HL2 und HL6, einen Seitenwand-Winkel haben, welcher unterschiedlich ist von einem Seitenwand-Winkel von anderen horizontalen Leitungen, beispielsweise HL1, HL3 bis HL5 und HL7 bis HL9. Beispielsweise können einige der horizontalen Leitungen, beispielsweise HL2 und HL6, schräge bzw. geneigte Seitenwände SSW haben, und andere horizontale Leitungen, beispielsweise HL1, HL3 bis HL5 und HL7 bis HL9 können im Wesentlichen vertikale Seitenwände haben.
  • Jede der horizontalen Leitungen HL1 bis HL9 kann einen Pad-Bereich haben, welcher horizontal über eine Seitenwand einer anderen horizontalen Leitung, welche darauf vorgesehen ist, hervorsteht. Demzufolge kann die horizontale Elektrodenstruktur eine stufenweise oder terrassierte Struktur haben. In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in den 60 und 61 gezeigt ist, die horizontalen Leitungen HL1 bis HL9 in eine erste Gruppe klassifiziert werden, welche horizontale Leitungen, beispielsweise HL2, HL5 und HL8, mit breiten Pad-Bereichen aufweist, und eine zweite Gruppe, welche horizontale Leitungen, beispielsweise HL3, HL4, HL6, HL7 und HL9 mit schmalen Paad-Bereichen aufweist. Alternativ können, wie in den 62 und 63 gezeigt ist, die horizontalen Leitungen HL1 bis HL9 in wenigstens drei Gruppen abhängig von der Breite der Pad-Bereiche klassifiziert werden.
  • Die 64 bis 66 sind Draufsichten, welche dreidimensionale Halbleitervorrichtungen gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulichen.
  • Bezug nehmend auf 64 bis 66 kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts die horizontale Elektrodenstruktur HES zwischen einem Paar der äußeren Schnittbereiche WLCR vorgesehen sein. Jedes der vertikalen Muster VP kann die entsprechende eine der ersten und zweiten Einheitsstruktur S1 und S2 durchdringen, und ein Paar der Bitleitungen BL kann auf jedem der vertikalen Muster VP vorgesehen sein. Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts können die Bitleitungen BL und die vertikalen Muster VP die zweite String-Auwahlstruktur der 2 konstituieren. Beispielsweise kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts jede der Bitleitungen BL mit dem entsprechenden einen der vertikalen Muster VP, welche die erste und die zweite Einheitsstruktur S1 und S2 durchdringen, verbunden sein.
  • Wie in den 64 und 65 gezeigt ist, kann die horizontale Elektrodenstruktur HES die erste und zweite Einheitsstruktur S1 und S2, welche durch den inneren Schnittbereich SLCR sektioniert oder unterteilt sind, aufweisen. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann das mittige Muster VPd an dem inneren Schnittbereich SLCR vorgesehen sein, wie in 65 gezeigt ist, und alternativ kann das mittige Muster VPd ausgelassen sein, wie in 64 gezeigt ist. Wie in 66 gezeigt ist, ist in der horizontalen Elektrodenstruktur HES der innere Schnittbereich SLCR nicht vorgesehen. In diesem Fall können die horizontale Elektrodenstruktur HES, die vertikalen Muster VP und die Bitleitungen BL dieselbe oder ähnliche Strukturen wie die entsprechenden Strukturen in jeder der ersten und zweiten Einheitsstruktur S1 und S2, welche obenstehend unter Bezugnahme auf 26 beschrieben sind, haben. Der innere Schnittbereich SLCR kann im Wesentlichen dieselben technischen Merkmale haben wie der innere Schnittbereich SLCR, welcher obenstehend unter Bezugnahme auf die 9, 38, 39 und 43 beschrieben ist.
  • Die 67 und 68 sind Draufsichten, welche dreidimensionale Halbleitervorrichtungen gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulichen.
  • Bezug nehmend auf die 67 und 68 können die erste und zweite Einheitsstruktur S1 und S2 der horizontalen Elektrodenstruktur HES im Wesentlichen dieselbe Struktur wie die erste und zweite Einheitsstruktur S1 und S2, welche obenstehend unter Bezugnahme auf 66 beschrieben sind, haben. Beispielsweise können gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts in jeder ersten und zweiten Einheitsstruktur S1 und S2 die horizontale Elektrodenstruktur HES, die vertikalen Muster VP und die Bitleitungen BL die zweite String-Auswahlstruktur der 2 konstituieren. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann, wie in 67 gezeigt ist, das mittige Muster VPd an dem inneren Schnittbereich SLCR vorgesehen sein oder alternativ wie in 68 gezeigt ist, kann das mittige Muster VPd ausgelassen sein. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann der innere Schnittbereich SLCR im Wesentlichen dieselben technischen Merkmale haben wie der innere Schnittbereich SLCR, welcher obenstehend unter Bezugnahme auf die 9, 39 und 43 beschrieben ist.
  • Die 69 und 70 sind Blockschaltbilder, welche elektronische Vorrichtungen veranschaulichen, welche eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweisen.
  • Bezug nehmend auf 69 kann eine elektronische Vorrichtung 1300, welche eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist, in einem eines persönlichen digitalen Assistenten (PDA=Personal Digital Assistant), einem Laptop-Computer, einem mobilen Computer, einem Web-Tablet, einem drahtlosen Telefon, einem Mobiltelefon, einem digitalen Musik-Abspieler, einer verdrahteten oder drahtlosen elektronischen Vorrichtung und/oder einer komplexen elektronischen Vorrichtung, welche wenigstens zwei davon aufweist, verwendet werden. Die elektronische Vorrichtung 1300 kann einen Controller bzw. eine Steuerung 1310, eine Eingabe-/Ausgabevorrichtung 1320 wie beispielsweise ein Keypad, eine Tastatur, eine Anzeige, einen Speicher 1330 und eine drahtlose Schnittstelle 1340, welche miteinander über einen Bus 1350 kombiniert sind, aufweisen.
  • Der Controller 1310 kann beispielsweise einen Mikroprozessor, einen digitalen Signalvorgang und/oder einen Mikrocontroller aufweisen. Der Speicher 1330 kann einen Befehlscode, welcher durch den Controller 1310 zu verwenden ist, oder Verwenderdaten speichern. Der Speicher 1330 kann eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweisen. Die elektronische Vorrichtung 1300 kann eine drahtlose Schnittstelle 1340, welche konfiguriert ist, um Daten zu übertragen oder um Daten von einem drahtlosen Kommunikationsnetzwerk unter Verwendung eines RF-Signals bzw. Funkfrequenz-Signals zu empfangen, verwenden. Die drahtlose Schnittstelle 1340 kann beispielsweise eine Antenne, einen drahtlosen Transceiver usw. aufweisen. Das elektronische System 1300 kann in einem Kommunikations-Schnittstellenprotokoll eines Kommunikationssystems wie beispielsweise CDMA, GSM, NADC, E-TDMA, WCDMA, CDMA2000, Wi-Fi, Muni Wi-Fi, Bluetooth, DECT, Wireless USB, Flash-OFDM, IEEE 802.20, GPRS, iBurst, WiBro, WiMAX, WiMAX-Advanced, UMTS-IDD, HSPA, EVDO, LTE-Advanced, MMDS usw. verwendet werden.
  • Bezug nehmend auf 70 ist ein Speichersystem, welches eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist, beschrieben. Das Speichersystem 1400 kann eine Speichervorrichtung 1410 zum Speichern großer Datenmengen, und einen Speichercontroller bzw. eine Speichersteuerung 1420 aufweisen. Der Speichercontroller 1420 steuert die Speichervorrichtung 1410, so dass sie Daten, welche in der Speichervorrichtung 1410 gespeichert sind liest, oder dass sie Daten in die Speichervorrichtung 1410 in Antwort auf eine Lese-/Schreib-Anfrage eines Host 1430 schreibt. Der Speichercontroller 1420 kann eine Adress-Mapping-Tabelle zum Mappen einer Adresse, welche in dem Host 1430 vorgesehen ist (beispielsweise einer mobilen Vorrichtung oder einem Computersystem) in eine physikalische Adresse der Speichervorrichtung 1410 aufweisen. Die Speichervorrichtung 1410 kann eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts sein.
  • Eine Halbleiterspeichervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann unter Verwendung verschiedener und unterschiedlicher Einhausungstechniken gekapselt sein. Beispielsweise kann eine Halbleiterspeichervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts unter Verwendung einer package on package (POP)-Technik, einer ball grid arrays (BGAs)-Technik, einer chip scale packages (CSPs)-Technik, einer plastic leaded chip carrier (pLCC)-Technik, einer plastic dual in-line package (PDIP)-Technik, einer die in waffle pack-Technik, einer die in wafer form-Technik, einer chip on board (eOB)-Technik, einer ceramic dual in-line package (CERDIP)-Technik, einer plastic quad flat package (PQFP)-Technik, einer thin quad flat package (TQFP)-Technik, einer small outline package (SOIC)-Technik, einer shrink small outline package (SSOP)-Technik, einer thin small outline package (TSOP)-Technik, einer system in package (SIP)-Technik, einer multi-chip package (MCP)-Technik, einer wafer-level fabricated package (WFP)-Technik, und/oder einer wafer-level processed stack package (WSP)-Technik gekapselt sein bzw. eingekapselt sein.
  • Eine Einhausung, welche eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist, kann weiterhin wenigstens eine Halbleitervorrichtung (beispielsweise einen Controller und/oder eine Logikvorrichtung) aufweisen, welche konfiguriert ist, um die Halbleiterspeichervorrichtung zu steuern.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine String-Auswahlstruktur unter Verwendung einer Kombination von Verarmungstyp- und Anreicherungstyp-Transistoren realisiert werden. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine String-Auswahlstruktur auf einem solchen Wege konfiguriert sein, dass eine Mehrzahl von Bitleitungen auf jedem vertikalen Muster vorgesehen ist. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine komplexe String-Auswahlstruktur, in welcher die zwei String-Auswahlstrukturen kombiniert oder abgewandelt sind, vorgesehen sein. Durch ein Verwenden der String-Auswahlstrukturen kann eine dreidimensionale Halbleitervorrichtung mit einer erhöhten Integrationsdichte gebildet werden.
  • Während beispielhafte Ausführungsformen des erfinderischen Konzepts insbesondere gezeigt und beschrieben wurden, wird durch Fachleute verstanden werden, dass Abwandlungen in der Form und im Detail darin getätigt werden können, ohne vom Gedanken und Umfang der beigefügten Ansprüche abzuweichen.

Claims (17)

  1. Dreidimensionale Halbleitervorrichtung, aufweisend: eine String-Auswahlleitung (SSL); eine Mehrzahl von vertikalen Mustern (VP1, VP2), welche die String-Auswahlleitung (SSL) durchdringen; und eine Mehrzahl von Bitleitungen (BL), die sich entlang einer ersten Richtung erstrecken, wobei die Mehrzahl von vertikalen Mustern (VP1, VP2) ein erstes vertikales Muster (VP1) und ein zweites vertikale Muster (VP2), das dem ersten vertikalen Muster (VP1) in der ersten Richtung am nächsten ist, enthält, wobei die Mehrzahl von Bitleitungen (BL) eine erste Bitleitung (BL), die über einen ersten Anschluss (PLG) mit dem ersten vertikalen Muster verbunden ist, und eine zweite Bitleitung (BL), die über einen zweiten Anschluss (PLG) mit dem zweiten vertikalen Muster verbunden ist, enthält, wobei die erste und die zweite Bitleitung (BL) sowohl das erste als auch das zweite vertikale Muster (VP1, VP2) überlappen, und wobei die erste und die zweite Bitleitung (BL) in einer zweiten Richtung, die orthogonal zu der ersten Richtung ist, voneinander beabstandet sind.
  2. Dreidimensionale Halbleitervorrichtung nach Anspruch 1, wobei sich die Mehrzahl von vertikalen Mustern (VP1, VP2) entlang einer dritten Richtung, die orthogonal zu der ersten und der zweiten Richtung ist, erstreckt.
  3. Dreidimensionale Halbleitervorrichtung nach Anspruch 1, wobei sich die String-Auswahlleitung (SSL) entlang der zweiten Richtung erstreckt.
  4. Dreidimensionale Halbleitervorrichtung nach Anspruch 1, wobei eine Breite jeder der ersten und der zweiten Bitleitung (BL) kleiner ist als ungefähr eine halbe Breite jedes des ersten und des zweiten vertikalen Musters (VP1, VP2).
  5. Dreidimensionale Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend eine horizontale Elektrodenstruktur (HES), die eine Mehrzahl von Wortleitungen (WL) aufweist, die in einer dritten Richtung, die orthogonal zu der ersten und zweiten Richtung ist, voneinander beabstandet sind, wobei das erste und das zweite vertikale Muster (VP1, VP2) die horizontale Elektrodenstruktur (HES) durchdringen.
  6. Dreidimensionale Halbleitervorrichtung nach Anspruch 5, wobei sich die horizontale Elektrodenstruktur (HES) entlang der zweiten Richtung erstreckt.
  7. Dreidimensionale Halbleitervorrichtung nach Anspruch 1, wobei das erste und das zweite vertikale Muster (VP1, VP2) ein Paar von Auswahltransistoren bilden, welche die String-Auswahlleitung (SSL) als eine Gate-Elektrode davon gemeinsam nutzen.
  8. Dreidimensionale Halbleitervorrichtung, aufweisend: einen Auswahlleitungs-Schnittbereich (SLCR) mit einer ersten und einer zweiten Seite, die einander gegenüberliegen; eine erste String-Auswahlleitung (SSL), welche die erste Seite des Auswahlleitungs-Schnittbereichs berührt; eine zweite String-Auswahlleitung (SSL), die benachbart zu der ersten String-Auswahlleitung ist, wobei die zweite String-Auswahlleitung die zweite Seite des Auswahlleitungs-Schnittbereichs berührt; ein erstes und ein zweites vertikales Muster (VP1, VP2), welche die erste String-Auswahlleitung (SSL) durchdringen, wobei das zweite vertikale Muster (VP2) dem ersten vertikalen Muster (VP1) in einer ersten Richtung am nächsten ist; ein drittes und ein viertes vertikales Muster (VP3, VP4), welche die zweite String-Auswahlleitung (SSL) durchdringen, wobei das vierte vertikale Muster (VP4) dem dritten vertikalen Muster (VP3) in der ersten Richtung am nächsten ist; eine erste und eine zweite Bitleitung (BL), welche die erste und die zweite String-Auswahlleitung (SSL) in der ersten Richtung kreuzen; einen ersten Anschluss (PLG), der die erste Bitleitung (BL) mit dem ersten vertikalen Muster (VP1) verbindet; einen zweiten Anschluss (PLG), der die zweite Bitleitung (BL) mit dem zweiten vertikalen Muster (VP2) verbindet; einen dritten Anschluss (PLG), der die erste Bitleitung (BL) mit dem dritten vertikalen Muster (VP3) verbindet; und einen vierten Anschluss (PLG), der die zweite Bitleitung (BL) mit dem vierten vertikalen Muster (VP4) verbindet, wobei die erste und die zweite Bitleitung (BL) das erste, zweite, dritte und vierte vertikale Muster (VP1, VP2, VP3, VP4) überlappen, und wobei die erste und die zweite Bitleitung (BL) in einer zweiten Richtung, die orthogonal zu der ersten Richtung ist, voneinander beabstandet sind.
  9. Dreidimensionale Halbleitervorrichtung nach Anspruch 8, wobei sich der Auswahlleitungs-Schnittbereich (SLCR) und die erste und die zweite String-Auswahlleitung (SSL) entlang der zweiten Richtung erstrecken.
  10. Dreidimensionale Halbleitervorrichtung nach Anspruch 8, wobei sich die Mehrzahl von vertikalen Mustern (VP1, VP2, VP3, VP4) entlang einer dritten Richtung, die orthogonal zu der ersten und der zweiten Richtung ist, erstreckt.
  11. Dreidimensionale Halbleitervorrichtung nach Anspruch 8, wobei die erste String-Auswahlleitung (SSL) seitlich beabstandet von der zweiten String-Auswahlleitung (SSL) ist.
  12. Dreidimensionale Halbleitervorrichtung nach Anspruch 8, wobei eine Breite jeder der ersten und der zweiten Bitleitung (BL) kleiner ist als ungefähr eine halbe Breite von jedem der Mehrzahl von vertikalen Mustern (VP1, VP2, VP3, VP4).
  13. Dreidimensionale Halbleitervorrichtung nach Anspruch 8, weiterhin aufweisend eine horizontale Elektrodenstruktur (HES), die eine Mehrzahl von Wortleitungen (WL) aufweist, die vertikal gestapelt sind, wobei das erste, zweite, dritte und vierte vertikale Muster (VP1, VP2, VP3, VP4) die horizontale Elektrodenstruktur (HES) durchdringen.
  14. Dreidimensionale Halbleitervorrichtung nach Anspruch 13, wobei die erste und die zweite String-Auswahlleitung (SSL) auf der horizontalen Elektrodenstruktur (HES) seitlich voneinander beabstandet sind.
  15. Dreidimensionale Halbleitervorrichtung nach Anspruch 13, wobei sich die horizontale Elektrodenstruktur (HES) entlang der zweiten Richtung erstreckt.
  16. Dreidimensionale Halbleitervorrichtung nach Anspruch 8, wobei der innere Schnittbereich (SLCR) einen Boden aufweist, der niedriger ist als Bodenoberflächen der ersten und der zweiten String-Auswahlleitung (SSL).
  17. Dreidimensionale Halbleitervorrichtung nach Anspruch 8, weiterhin aufweisend ein mittiges Muster (VPd), das den Auswahlleitungs-Schnittbereich (SLCR) durchdringt.
DE202014011474.9U 2013-01-11 2014-01-03 String-Auswahlstruktur einer dreidimensionalen Halbleitervorrichtung Expired - Lifetime DE202014011474U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0003275 2013-01-11
KR1020130003275A KR102024710B1 (ko) 2013-01-11 2013-01-11 3차원 반도체 장치의 스트링 선택 구조

Publications (1)

Publication Number Publication Date
DE202014011474U1 true DE202014011474U1 (de) 2021-02-24

Family

ID=51015160

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014100030.7A Pending DE102014100030A1 (de) 2013-01-11 2014-01-03 String-Auswahlstruktur einer dreidimensionalen Halbleitervorrichtung
DE202014011474.9U Expired - Lifetime DE202014011474U1 (de) 2013-01-11 2014-01-03 String-Auswahlstruktur einer dreidimensionalen Halbleitervorrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102014100030.7A Pending DE102014100030A1 (de) 2013-01-11 2014-01-03 String-Auswahlstruktur einer dreidimensionalen Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9236340B2 (de)
JP (1) JP2014135492A (de)
KR (1) KR102024710B1 (de)
CN (1) CN103928467B (de)
DE (2) DE102014100030A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405849A (zh) * 2014-09-12 2016-03-16 旺宏电子股份有限公司 半导体元件
US20160086968A1 (en) * 2014-09-18 2016-03-24 Macronix International Co., Ltd. Semiconductor device
CN106158750B (zh) * 2015-03-30 2018-12-07 旺宏电子股份有限公司 半导体元件及其制造方法
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
KR102536261B1 (ko) 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
KR102532427B1 (ko) 2015-12-31 2023-05-17 삼성전자주식회사 반도체 메모리 소자
KR102637644B1 (ko) 2016-07-14 2024-02-19 삼성전자주식회사 메모리 장치
JP6800057B2 (ja) * 2017-03-15 2020-12-16 キオクシア株式会社 記憶装置
US10332908B2 (en) 2017-07-21 2019-06-25 SK Hynix Inc. Three-dimensional semiconductor device
JP2019169503A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
JP7224450B2 (ja) * 2018-10-08 2023-02-17 長江存儲科技有限責任公司 三次元メモリデバイスを形成するための方法
CN110024127B (zh) 2019-03-01 2020-05-26 长江存储科技有限责任公司 具有增大数量的位线的架构的三维存储设备
KR20200113063A (ko) 2019-03-20 2020-10-06 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 동작 방법
KR20210144096A (ko) * 2020-05-21 2021-11-30 삼성전자주식회사 수직형 메모리 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693879B1 (ko) 2005-06-16 2007-03-12 삼성전자주식회사 비대칭 비트 라인들을 갖는 반도체 장치 및 이를 제조하는방법
US7391045B2 (en) * 2006-09-18 2008-06-24 Ovonyx, Inc. Three-dimensional phase-change memory
JP5300419B2 (ja) 2008-11-05 2013-09-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2010114369A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置
JP5364394B2 (ja) 2009-02-16 2013-12-11 株式会社東芝 不揮発性半導体記憶装置
JP5395460B2 (ja) 2009-02-25 2014-01-22 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP5330027B2 (ja) 2009-02-25 2013-10-30 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
TWI433302B (zh) * 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
KR101036155B1 (ko) 2009-07-09 2011-05-23 서울대학교산학협력단 스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법
KR101623547B1 (ko) * 2009-12-15 2016-05-23 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
KR101658479B1 (ko) * 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR20110132865A (ko) 2010-06-03 2011-12-09 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101660432B1 (ko) 2010-06-07 2016-09-27 삼성전자 주식회사 수직 구조의 반도체 메모리 소자
KR20110136273A (ko) 2010-06-14 2011-12-21 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR101056113B1 (ko) 2010-07-02 2011-08-10 서울대학교산학협력단 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
US8890233B2 (en) * 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
KR101736982B1 (ko) * 2010-08-03 2017-05-17 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자
KR101796630B1 (ko) 2010-09-17 2017-11-10 삼성전자주식회사 3차원 반도체 장치
KR20120047325A (ko) * 2010-11-01 2012-05-11 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101755643B1 (ko) * 2010-12-15 2017-07-10 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20120130939A (ko) * 2011-05-24 2012-12-04 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130003275A (ko) 2011-06-30 2013-01-09 한국전자통신연구원 멀티미디어 정보를 편집하기 위한 장치 및 그 방법
KR102031182B1 (ko) * 2011-11-29 2019-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
CN103928467A (zh) 2014-07-16
KR102024710B1 (ko) 2019-09-24
DE102014100030A1 (de) 2014-07-17
US9236340B2 (en) 2016-01-12
KR20140091249A (ko) 2014-07-21
CN103928467B (zh) 2018-12-28
JP2014135492A (ja) 2014-07-24
US20140198572A1 (en) 2014-07-17

Similar Documents

Publication Publication Date Title
DE202014011474U1 (de) String-Auswahlstruktur einer dreidimensionalen Halbleitervorrichtung
DE102013109011B4 (de) Stapel von Elektroden und damit hergestellte dreidimensionale Halbleitervorrichtungen
DE102016113828B4 (de) Halbleitervorrichtung
DE102016119704B4 (de) Dreidimensionale Halbleitervorrichtung
DE102013102719B4 (de) Halbleiterspeichervorrichtungen
DE102019122665A1 (de) Halbleitervorrichtung
DE102020123153A1 (de) Dreidimensionale halbleiterspeichervorrichtung
DE102011001527B4 (de) Flachgrabenisolationsbereich mit vergrabenem Kondensator und Verfahren zu seiner Herstellung
KR20180135642A (ko) 수직형 메모리 장치
TWI572018B (zh) 記憶體元件及其製作方法
DE102020109802A1 (de) Integrierte-schaltkreis-vorrichtung und verfahren zu ihrer herstellung
DE102004055929B4 (de) Nichtflüchtige Speicherzellen-Anordnung
DE102019214214A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112022003798T5 (de) NOR-Speichervorrichtung, Verfahren zur Herstellung einer NOR-Speichervorrichtung und elektronisches Gerät mit Speichervorrichtung
US9679913B1 (en) Memory structure and method for manufacturing the same
TWI512729B (zh) 改善位元線電容之半導體結構
US9425202B2 (en) Split page 3D memory array
DE102020108091B4 (de) Halbleitervorrichtung
TWI536626B (zh) 三維半導體元件
DE102020130919A1 (de) Metallene, raumzentrierte standard-zellenarchitektur zum ermöglichen einer höheren zellendichte
DE102020108092A1 (de) Halbleitervorrichtungen
TWI559508B (zh) 三維堆疊半導體結構及其製造方法
CN105448922A (zh) 具有交错的控制结构的三维阵列存储器装置
TWI607453B (zh) 記憶體結構及其製造方法
DE102011055127B4 (de) Transistoranordnung aufweisend eine Schaltvorrichtung und eine Erfassvorrichtung mit elektrisch verbundenen Ladungsspeicherstrukturen sowie integrierter Schaltkreis aufweisend eine Mehrzahl von Feldprogrammierbare-Gatter-Anordnung-Zellen

Legal Events

Date Code Title Description
R151 Utility model maintained after payment of second maintenance fee after six years
R207 Utility model specification
R152 Utility model maintained after payment of third maintenance fee after eight years
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H10B0069000000

R071 Expiry of right