DE19914986A1 - Vorrichtung zum Verzögern eines Taktsignals - Google Patents

Abstract

Eine Vorrichtung zum Verzögern eines Taktsignals ist mit Folgendem versehen: DOLLAR A - einer Verzögerungseinheit (11) zum Verzögern eines externen Taktsignals eCLK entsprechend Zeitverzögerungen d1 + d2 einer natürlich beim Empfang auftretenden Zeitverzögerung d1 und einer natürlich beim Ansteuern eines Ausgangspuffers auftretenden Zeitverzögerung d2; DOLLAR A - einem Impulsgenerator (12) zum Empfangen des Taktsignals von der Verzögerungseinheit und zum Erzeugen von Rechteckimpulsen synchron mit ansteigenden Flanken; DOLLAR A - einer Ringverzögerungseinheit (13) mit einer Anzahl von Verzögerungseinheiten, die in Ringform verbunden sind, um das im Impulsgenerator erzeugte Impulssignal umlaufen zu lassen und zu verzögern und auch ein Signal von jeder der Verzögerungseinheiten synchron mit dem im Chip empfangenen Taktsignal rCLK einzuspeichern; DOLLAR A - einer ersten Taktsignalverzögerungseinheit (20) zum Verzögern des Taktsignal rCLK mit einem der Anzahl von Umläufen entsprechenden Verlauf; DOLLAR A - einer zweiten Taktsignalverzögerungseinheit (21), um auf ein Latchsignal von der Ringverzögerungseinheit hin für eine Feinverzögerung des Taktsignals von der ersten Taktsignalverzögerungseinheit zu sorgen; und DOLLAR A - einem Rücksetzsignalgenerator (22) zum Rücksetzen der Ringverzögerungseinheit und der ersten und zweiten Taktsignalsverzögerungseinheit auf das Taktsignal rCLK hin.

Description

Die Erfindung betrifft Halbleiterspeicherprotokolle, spe­ zieller eine Vorrichtung zum Verzögern eines Taktsignals.

Im Allgemeinen sind Taktsignale dazu erforderlich, Daten in einen Speicher einzulesen, und sie werden von außen zuge­ führt. Jedoch ist ein von außerhalb eines Chips empfangenes Taktsignal aufgrund der Eigenschaften von Stiften oder in­ ternen Schaltungen tatsächlich um eine bestimmte Zeit verzö­ gert.

Fig. 1 veranschaulicht ein Datenlese-Zeitdiagramm für einen bekannten SDRAM.

Beim Lesen von Daten aus einem Chip unter Verwendung eines von außen zugeführten Taktsignals tritt, da in natürlicher Weise eine Zeitverzögerung auftritt, wenn ein externes Takt­ signal an den Chip geliefert wird, in ähnlicher Weise eine Zeitverzögerung auf, wenn ein Ausgangspuffer zum Lesen der Daten angesteuert wird, so dass Fälle existieren, in denen ein Datenwert nicht gelesen werden kann. D. h., dass nach einer bestimmten TAC (Time Access from Clock = Zugriffszeit nach einem Taktsignal) bei der ansteigenden Flanke des Takt­ signals der Datenwert zum Moment der nächsten ansteigenden Flanke (Datenabtastzeit des Systems) dem System entnommen wird. Obwohl der Datenausgabezeitpunkt in Bezug auf den Takt unabhängig von der Frequenz stabil sein sollte, tritt TAC ≦ tCLK auf, wenn die Frequenz hoch ist, was den beabsichtigten Datenlesevorgang verhindert. Daher ist es, um für TAC ≦ tCLK zu sorgen, erforderlich, den Zeitpunkt für das an das Innere des Chips gelieferte externe Zeitsignal nach vorne zu zie­ hen. Die Zeitverzögerung ist ein wichtiger Parameter von Da­ ten im Speicher, und insbesondere ist die Taktzugriffszeit ein wichtiger Parameter für einen schnellen SDRAM. Der Takt­ versatz aufgrund einer Ausbreitungsverzögerung durch den Taktpuffer und den Treiber muss für schnellen Taktzugriff kompensiert werden. In weitem Umfang werden zum Kompensieren des Taktversatzes eine PLL-Schaltung und eine verzögerte PLL-, d. h. eine DLL-Schaltung, verwendet. Jedoch benötigen diese für exakte Synchronisierung mehr als 50 Taktzyklen, was den Bereitschaftsstrom erhöht.

Eine derartige bekannte Synchronspiegel-Verzögerungsleitung wird nun unter Bezugnahme auf die Fig. 2 bis 4 erläutert.

Wenn ein externes Taktsignal in einem Chip empfangen wird, ist es aufgrund der vorstehend angegebenen Gründe um eine bestimmte Zeit verzögert. Außerdem existiert zum Zeitpunkt, zu dem ein Ausgangspuffer zum Lesen von Daten aus einem Speicher angesteuert wird, eine Zeitverzögerung. Demgemäß sind in Fig. 2 Puffer 1 und 2 zum Erläutern natürlich auf­ tretender Zeitverzögerungen vorhanden, die jedoch tatsäch­ lich nicht in der Schaltung enthalten sind. d1 und d2 sind Zeitverzögerungen, eCLK ist ein externes Taktsignal und rCLK ist ein innerhalb des Chips empfangenes Taktsignal. Die be­ kannte Synchronspiegel-Verzögerungsleitung ist mit einer Verzögerungseinheit 3 zum Verzögern eines externen Taktsig­ nals um d1+d2, einem TDC (Wandler für ein Zeit- auf ein digitales Signal) 4, der synchron mit dem internen Taktsig­ nal rCLK zum Digitalisieren der Zeitperiode des in der Ver­ zögerungseinheit 3 verzögerten Taktsignals arbeitet, und einem Flipflopteil 6 zum Zwischenspeichern aus dem TDC 4 und einem DTC 5 auf das interne Taktsignal rCLK hin versehen.

Nun wird die Funktion dieser bekannten Synchronspiegel-Ver­ zögerungsleitung erläutert. Fig. 3 zeigt ein zeitbezogenes Diagramm zum bekannten TDC sowie einen Taktzyklus, und Fig. 4 veranschaulicht Signalverläufe verschiedener Teile in der bekannten Synchronspiegel-Verzögerungsleitung.

Das externe Taktsignal eCLK wird mit einer bestimmten Zeit­ verzögerung D1 gegenüber rCLK (siehe rCLK in Fig. 4) im Chip empfangen. Außerdem wird das interne Taktsignal rCLK mit einer Verzögerung um eine bestimmte Zeit durch die Verzöge­ rungseinheit 3 an den TAC 4 geliefert. Dabei wird das Takt­ signal an einem Punkt A, nachdem es die Verzögerungseinheit 3 durchlaufen hat, mit einer Verzögerung von d1+d2 gegen­ über dem Taktsignal rCLK (siehe Fig. 4A) an den TDC 4 gelie­ fert. Der TDC 4 misst den Wert tCLK-(d1+d2) und setzt ihn in einen digitalen Verzögerungszählwert um. D. h., dass je­ des Flipflop F/F im Flipflopteil 6 ein Signal von einer der Verzögerungseinheiten tpd im TDC 4 zwischenspeichert, so dass ein "hoher" Takt zum Moment, zu dem der interne Takt eine ansteigende Flanke bildet, nur in einem der mehreren Flipflops F/F eingespeichert wird, was der TDC 4 beim Messen von tCLK-(d1+d2) nutzt, und er setzt den Wert tCLK-(d1+d2) in einen digitalen Verzögerungszahlwert um (siehe Fig. 4B). Außerdem empfängt der DTC 5 den gemessenen digitalen Verzö­ gerungswert als Steuersignal, und er verzögert das Taktsig­ nal, um das Ausgangssignal des Takttreibers mit dem externen Takt entsprechend tCLK-(d1+d2) erneut zu synchronisieren (siehe Fig. 4C). Daher ist das Taktsignal, das den Ausgangs­ puffer am Ende betreibt, um die natürliche Verzögerungszeit­ periode d2 verzögert (siehe Fig. 4, liCLK). So ist der Zeit­ punkt eines an den Chip gelieferten externen Taktsignals nach vorne gezogen. Indessen ist, wie es in Fig. 3 darge­ stellt ist, die zeitliche Auflösung des DTC 5 dieselbe wie die Zeitverzögerung einer Verzögerungseinheit tpd, die den Jitter des internen Takts bestimmt. D. h., dass, wie es in Fig. 3 dargestellt ist, die Bedingung Ntpd ≧ tCLK ≧ d1+d2 (Zeitverzögerungen im Verzögerungsteil) + (F/F-Setzzeit) für einen Betriebsbereich zum Synchronisieren des Takts sorgt. Der Wert tpd sollte zum Verringern von Jitter gering sein, und N sollte klein sein, wenn der Betriebsbereich groß ist. Wenn tpd den Wert 100 ps aufweist, sollte der Wert N 200 oder größer sein, um einen externen Takt von 50 MHz zu syn­ chronisieren. Da der DTC 5 Einheitsverzögerungen in entspre­ chender Anzahl wie der TDC 4 benötigt, beträgt die Gesamtan­ zahl der Verzögerungsleitungen für die Einheitsverzögerungen 2N.

Bei der oben genannten bekannten Synchronspiegel-Verzöge­ rungsleitung bestehen die folgenden Probleme.

Da der Wert von tpd zum Verringern von Jitter gering sein sollte, sollte die Zahl N an tpds für einen größeren Be­ triebsbereich groß sein, und der DTC 5 benötigt dieselbe An­ zahl von Verzögerungseinheiten wie der TDC 4, was dazu führt, dass insgesamt die Anzahl 2N von Einheitsverzögerun­ gen in der Verzögerungsleitung erforderlich ist und auch N Flipflops F/F zum Verarbeiten von Daten erforderlich sind, wodurch die Verzögerungsleitung viel Siliziumfläche ver­ braucht.

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung zum Verzögern eines Taktsignals zu schaffen, die eine ver­ ringerte Anzahl von Flipflops und Einheitsverzögerungen zur Verwendung bei der Datenverarbeitung aufweist.

Diese Aufgabe ist durch die Vorrichtung gemäß dem beigefüg­ ten Anspruch 1 gelöst.

Zusätzliche Vorteile, Aufgaben und andere Merkmale der Er­ findung werden teilweise in der folgenden Beschreibung dar­ gelegt, und teilweise werden sie dem Fachmann bei der Unter­ suchung des Folgenden oder beim Ausüben der Erfindung er­ kennbar. Die Aufgaben und Vorteile der Erfindung werden spe­ ziell durch die Maßnahmen erzielt, wie sie in den beigefüg­ ten Ansprüchen dargelegt sind.

Die Erfindung wird aus der nachfolgenden detaillierten Be­ schreibung und den beigefügten Zeichnungen, die nur zur Ver­ anschaulichung dienen und demgemäß für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.

Fig. 1 veranschaulicht ein Datenlese-Zeitdiagramm für einen bekannten SDRAM,

Fig. 2 veranschaulicht ein System einer bekannten linearen Verzögerungsleitung;

Fig. 3 veranschaulicht ein zeitbezogenes Diagramm eines be­ kannten TDC sowie einen Taktzyklus;

Fig. 4 veranschaulicht Signalverläufe verschiedener Teile in der bekannten linearen Verzögerungsleitung;

Fig. 5 veranschaulicht ein System einer Vorrichtung zum Ver­ zögern eines Taktsignals gemäß einem bevorzugten Ausfüh­ rungsbeispiel der Erfindung;

Fig. 6 veranschaulicht ein detailliertes System der in Fig. 5 dargestellten Ringverzögerung und

Fig. 7 veranschaulicht Signalverläufe in verschiedenen Tei­ len der Vorrichtung gemäß dem Ausführungsbeispiel.

Gemäß Fig. 5 weist die Vorrichtung zum Verzögern eines Takt­ signals gemäß einem bevorzugten Ausführungsbeispiel der Er­ findung Folgendes auf: eine Verzögerungseinheit 11 zum Ver­ zögern eines externen Taktsignals eCLK um Zeitverzögerungen d1 und d2, nämlich einer Zeitverzögerung d1, wie sie natür­ licherweise beim Empfang auftritt, und einer Zeitverzögerung d2, wie sie in natürlicher Weise beim Betreiben eines Aus­ gangspuffers auftritt; einen Impulsgenerator 12 zum Empfan­ gen des Taktsignals von der Verzögerungseinheit 11 und zum Erzeugen von Rechteckimpulsen synchron mit ansteigenden Flanken; eine Ringverzögerungseinheit 13 mit einer Verbin­ dung von Verzögerungseinheiten tpd und Flipflops F/F in Ringform zum Herumführen des im Impulsgenerator 12 erzeugten Impulssignals und eines Latchsignals jeder Verzögerungsein­ heit tpd synchron mit dem vom Chip empfangenen Taktsignal rCLK, mit einer Verzögerung um die Zeitperiode t1; eine ers­ te Taktsignalverzögerung 20 zum Liefern des Taktsignals rCLK mit einer Zeitverzögerung im Verlauf des Umlaufs jedes Mal dann, wenn das Impulssignal einen Umlauf in der Ringverzöge­ rungseinheit 13 ausgeführt hat, eine zweite Taktsignalverzö­ gerungseinheit 21, die so ausgebildet ist, dass sie in den Flipflops in der Ringverzögerungseinheit 13 zwischengespei­ cherte Signale für eine Feinverzögerung des Taktsignals von der ersten Taktsignalverzögerungseinheit 20 abhängig von der Position eines Signals "Hoch" des Impulses bestimmte; einen Rücksetzsignalgenerator 22, der so ausgebildet ist, dass er das interne Taktsignal zum Rücksetzen der Ringverzögerungs­ einheit 13 und der ersten und zweiten Taktsignalverzöge­ rungseinheit 20 und 21 empfängt. Die erste Taktsignalverzö­ gerungseinheit 20 beinhaltet eine Verlaufsverzögerungsein­ richtung 14 mit Verlaufsverzögerungseinheiten CDU zum Halten der Verzögerung des Taktsignals rCLK auf einem festen Ver­ lauf; einen ersten Schaltteil 15 mit einer Anzahl von Schalteinheiten entsprechend der Anzahl der Verlaufsverzöge­ rungseinheiten CDU in der Verlaufsverzögerungseinrichtung 14 zum jeweiligen Schalten von Ausgangssignalen der Verlaufs­ verzögerungseinheiten in der Verlaufsverzögerungseinrichtung 14; und eine Verlaufsverzögerungssteuerung 16 zum Steuern des ersten Schaltteils 15 zum Zählen der Anzahl von Umläufen des Impulssignals in der Ringverzögerungseinheit 13, um die Verlaufsverzögerung auf eine der Anzahl entsprechende Zeit­ periode einzustellen. Die zweite Taktsignalverzögerungsein­ heit 21 umfasst eine Feinverzögerungseinrichtung 17 mit einer Anzahl von Feinverzögerungseinheiten FDU, die der An­ zahl der Verzögerungseinheiten tpd in der Ringverzögerungs­ einheit 13 entspricht, um eine Feinverzögerung des Taktsig­ nals vom ersten Schaltteil 15 einzustellen; einen zweiten Schaltteil 18 mit einer Anzahl von Schalteinheiten, die der Anzahl der Feinverzögerungseinheiten FDU der Feinverzöge­ rungseinrichtung 17 entspricht, um jeweils die Ausgangssig­ nale der Feinverzögerungseinheiten FDU in der Feinverzöge­ rungseinrichtung 17 zu schalten, und eine Feinverzögerungs­ steuerung 19 zum Steuern des zweiten Schaltteils 18 zum Emp­ fangen eines Signals, das vom Flipflop F/F in der Ringverzö­ gerungseinheit 13 zwischengespeichert und von diesem gelie­ fert wird, wobei ein Flipflop F/F bestimmt wird, das den im Impulsgenerator 12 erzeugten Impuls zwischengespeichert hat und die dem Flipflop entsprechende Schalteinheit geöffnet wird.

Fig. 6 veranschaulicht das System der in Fig. 5 dargestell­ ten Ringverzögerungseinheit 13 im Detail.

D. h., dass bei diesem Ausführungsbeispiel die Erfindung 8 Verzögerungseinheiten in Ringform verschaltet sind, um ein Eingangssignal umlaufen zu lassen, wobei jede der Verzöge­ rungseinheiten tpd mit einem Flipflop verbunden ist, um das Signal von einer jeweiligen Verzögerungseinheit synchron mit dem internen Takt rCLK einzuspeichern.

Nun wird die Funktion der oben angegebenen Vorrichtung zum Verzögern eines Taktsignals erläutert. Fig. 7 veranschau­ licht Signalverläufe in verschiedenen Teilen derselben.

Wenn ein externes Taktsignal eCLK in einen Chip eintritt, wird es in natürlicher Weise um eine bestimmte Zeitperiode d1 verzögert, und in ähnlicher Weise wird es um eine be­ stimmte Zeitperiode d2 verzögert, wenn ein Ausgangspuffer betrieben wird. Daher verzögert die Verzögerungseinheit 11 das externe Taktsignal eCLK um die natürliche Zeitverzöge­ rung d1+d2 (siehe Fig. 7A), und der Impulsgenerator 12 er­ zeugt Rechteckimpulse synchron zu ansteigenden Flanken des Taktsignals von der Verzögerungseinheit 11, und er liefert sie an die Ringverzögerungseinheit 13 (siehe Fig. 7B). Diese ringförmige Ringverzögerungseinheit 13 lässt das im Impuls­ generator 12 erzeugte Impulssignal umlaufen, und sie spei­ chert ein Signal von jeder Verzögerungseinheit tpd synchron zum Taktsignal rCLK ein, das um die Zeitperiode d1 verzögert und innerhalb des Chips empfangen ist. D. h., dass an die Verlaufsverzögerungssteuerung 16 ein Impulsumlaufsignal ge­ liefert wird, während ein in jedem Flipflop zwischengespei­ chertes Signal an die Feinverzögerungssteuerung 19 geliefert wird. In diesem Fall hält die Verlaufsverzögerung 14 das in­ terne Taktsignal rCLK dauernd auf einer Verzögerung inner­ halb eines festen Verlaufs, und die Verlaufsverzögerungs­ steuerung 16 zählt das in der Ringverzögerungseinheit 13 um­ laufende Impulssignal, und sie schaltet die Schalteinheiten im ersten Schaltteil 15 selektiv ein, um eine Verlaufsverzö­ gerung einzustellen, die eine Zeitperiode aufweist, die dem Zählwert (cCLK) entspricht. Außerdem wird das Taktsignal vom ersten Schaltteil 15 in der Feinverzögerungseinrichtung 17 einer Feinverzögerung unterzogen, und das in jedem Flipflop F/F der Ringverzögerungseinheit 13 eingespeicherte Signal wird an die Feinverzögerungssteuerung 19 geliefert. Diese Feinverzögerungssteuerung 19 bestimmt die Nummer des Flip­ flops F/F, in das der im Impulsgenerator 12 erzeugte Impuls eingespeichert ist, wenn eine Schalteinheit im zweiten Schaltteil 18 eingeschaltet ist, damit die Feinverzögerung des Taktsignals der Anzahl (fCLK) entspricht, und sie lie­ fert das Taktsignal. Das Taktsignal vom zweiten Schaltteil 18 ist in natürlicher Weise um eine Zeitperiode d2 verzö­ gert, bevor es an den Ausgangspuffer geliefert wird.

Die oben genannte Vorrichtung zum Verzögern eines Taktsig­ nals zeigt die folgenden Vorteile.

Um eine feine Zeitverzögerung zu erhalten, sollte die Zeit­ verzögerung in einer Verzögerungseinheit kurz sein, und da­ mit ein großer Betriebsbereich vorliegt, sollte eine große Anzahl N von Verzögerungseinheiten vorliegen. Jedoch ver­ braucht die Verzögerungsleitung beim Stand der Technik viel Siliziumfläche, da der DTC und TDC dieselbe Anzahl von Ver­ zögerungseinheiten benötigen, so dass insgesamt die Anzahl 2N von Verzögerungseinheiten in der Verzögerungsleitung so­ wie die Anzahl N von Flipflops zum Verarbeiten der Daten er­ forderlich ist. Da jedoch die Verzögerungseinheiten bei der Erfindung in Ringform vorliegen, können eine feine Verzöge­ rung und ein großer Betriebsbereich erzielt werden, und die durch die Verzögerungsleitung belegte Fläche kann deutlich verringert werden. Anders gesagt, benötigt, wenn angenommen wird, dass Verzögerungseinheiten mit jeweils einer Zeitver­ zögerung von 0,1 ns sowohl beim Stand der Technik als auch bei der Erfindung verwendet werden, der stand der Technik zum Erzielen eines Betriebsbereichs von 10 ns ungefähr 200 Verzögerungseinheiten, wohingegen die Erfindung nur 8 Verzö­ gerungseinheiten benötigt, wie es in Fig. 6 dargestellt ist. Demgemäß kann bei der Erfindung die durch die Verzögerungs­ leitung belegte Fläche deutlich verringert sein.

Claims (6)

1. Vorrichtung zum Verzögern eines Taktsignals mit:

• - einer Verzögerungseinheit (11) zum Verzögern eines exter­ nen Taktsignals eCLK entsprechend Zeitverzögerungen d1+d2 einer natürlich beim Empfang auftretenden Zeitverzögerung d1 und einer natürlich beim Ansteuern eines Ausgangspuffers auftretenden Zeitverzögerung d2;
• - einem Impulsgenerator (12) zum Empfangen des Taktsignals von der Verzögerungseinheit und zum Erzeugen von Rechteck im­ pulsen synchron mit ansteigenden Flanken;
• - einer Ringverzögerungseinheit (13) mit einer Anzahl von Verzögerungseinheiten, die in Ringform verbunden sind, um das im Impulsgenerator erzeugte Impulssignal umlaufen zu lassen und zu verzögern und auch ein Signal von jeder der Verzögerungseinheiten synchron mit dem im Chip empfangenen Taktsignal rCLK einzuspeichern;
• - einer ersten Taktsignalverzögerungseinheit (20) zum Verzö­ gern des Taktsignals rCLK mit einem der Anzahl von Umläufen entsprechenden Verlauf;
• - einer zweiten Taktsignalverzögerungseinheit (21), um auf ein Latchsignal von der Ringverzögerungseinheit hin für eine Feinverzögerung des Taktsignals von der ersten Taktsignal­ verzögerungseinheit zu sorgen; und
• - einem Rücksetzsignalgenerator (22) zum Rücksetzen der Ringverzögerungseinheit und der ersten und zweiten Taktsig­ nalverzögerungseinheit auf das Taktsignal rCLK hin.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Taktsignalverzögerungseinheit (20) Folgendes aufweist:

• - eine Grobverzögerungseinrichtung mit mehreren Grobverzöge­ rungseinheiten CDU zum dauernden Verzögern des Taktsignals rCLK bei festem Verlauf;
• - einen ersten Schaltteil zum Schalten jeweiliger Ausgangs­ signale der Verlaufsverzögerungseinheiten CDU im Verzöge­ rungsverlauf; und
• - eine Verlaufsverzögerungssteuerung zum Steuern des ersten Schaltungsteils, um die Anzahl der Umläufe des Impulssignals in der Ringverzögerungseinheit (13) zu messen, um eine Ver­ laufsverzögerung mit einer der Anzahl entsprechenden Zeit­ periode einzustellen.

3. Vorrichtung nach einem der vorstehenden Ansprüche, da durch gekennzeichnet, dass die zweite Taktsignalverzöge­ rungseinheit Folgendes aufweist:

• - eine Feinverzögerungseinrichtung mit einer Anzahl von Feinverzögerungseinheiten FDU, um dauernd eine Feinverzöge­ rung des Taktsignals vom ersten Schaltteil auszuführen; - ein zweites Schaltteil zum jeweiligen Schalten der Aus­ gangssignale der Feinverzögerungseinheiten FDU in der Fein­ verzögerungseinrichtung und
• - eine Feinverzögerungssteuerung zum Steuern des zweiten Schaltteils in solcher Weise, dass die Feinverzögerung des Taktsignals zu einer Zeitspanne gemacht wird, die jedem Latchsignal von der Ringverzögerungseinheit (13) entspricht.

4. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, dass die Ringverzögerungseinheit (13) Folgendes aufweist:

• - mehrere Verzögerungseinheiten, die in Ringform verbunden sind, um ein im Impulsgenerator (12) erzeugtes Impulssignal umlaufen zu lassen und zu verzögern; und
• - mehrere Latcheinheiten (F/F), die jeweils zum Einspeichern eines Signals aus jeder Verzögerungseinheit synchron mit dem Taktsignal dienen.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die mehreren Latcheinheiten Flipflops (F/F) enthalten.

6. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, dass die Ringverzögerungseinheit (13) ein einem Umlauf des Impulssignals entsprechendes Signal je­ des Mal dann an die erste Taktsignalverzögerungseinheit (21) liefert, wenn das Impulssignal einen Umlauf vollendet hat, und sie alle eingespeicherten Signale an die zweite Taktsi­ gnalverzögerungseinheit (20) liefert.