JP5368140B2 - SiCを用いた縦型MOSFETの製造方法 - Google Patents
SiCを用いた縦型MOSFETの製造方法 Download PDFInfo
- Publication number
- JP5368140B2 JP5368140B2 JP2009073927A JP2009073927A JP5368140B2 JP 5368140 B2 JP5368140 B2 JP 5368140B2 JP 2009073927 A JP2009073927 A JP 2009073927A JP 2009073927 A JP2009073927 A JP 2009073927A JP 5368140 B2 JP5368140 B2 JP 5368140B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- region
- angle
- base region
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 92
- 238000000034 method Methods 0.000 claims description 34
- 150000002500 ions Chemical class 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 14
- 238000002513 implantation Methods 0.000 description 64
- 239000004065 semiconductor Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 19
- 239000012535 impurity Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1は、この発明の実施の形態1により作製した半導体装置(SiC縦型MOSFET)を示す断面図である。基板7上にエピタキシャル成長したドリフト領域6中にイオン注入によりソース領域4、ベース領域5を形成し、ゲート酸化膜2、ゲート電極1、ソース電極3、ドレイン電極8を形成することでMOSFETを作製する。
図10は、図1に示す半導体装置(SiC縦型MOSFET)のソース領域4とベース領域5をイオン注入で形成するようにした、この発明の実施の形態2に係る半導体装置の製造方法を説明するための図である。図10に示すようなテーパ形状の注入マスク9を用いてイオン注入を行った場合、テーパの端部10では注入マスク9の下にもイオンが注入される。注入マスク9の下にイオンが注入される領域の幅はイオン注入の深さに比例する。ソース領域4に比べてベース領域5は深い注入を行うために、マスク9の下の領域でソース領域4の注入が行われず、ベース領域5の注入のみが行われる領域が形成される。この部分がMOSFETのチャネルとなる。また、ソース領域4及びベース領域5ともにテーパ形状となり、実施の形態1で述べたように微細化を行ったときにJFET抵抗Rjとチャネル抵抗Rchのトレードオフの関係を改善する効果がある。
図13は、この発明の実施の形態3により作製した半導体装置(SiC縦型MOSFET)を示す断面図である。基板7上にエピタキシャル成長したドリフト領域6中にイオン注入によりソース領域4、ベース領域5を形成し、ゲート酸化膜2、ゲート電極1、ソース電極3、ドレイン電極8を形成することでMOSFETを作製する。
図19は、この発明の実施の形態4により作製した半導体装置(SiC縦型MOSFET)を示す断面図である。基板7上にエピタキシャル成長したドリフト領域6中にイオン注入によりソース領域4、ベース領域5を形成し、ゲート酸化膜2、ゲート電極1、ソース電極3、ドレイン電極8を形成することでMOSFETを作製する。
図21は、図13に示す半導体装置(SiC縦型MOSFET)のソース領域4とベース領域5をイオン注入で形成するようにした、この発明の実施の形態5に係る半導体装置の製造方法を説明するための図である。図21に示すように、ソース領域4とベース領域5のいずれも基板に対して斜め方向からイオン注入で作製する。注入角度θが小さい方がマスク10下に注入される領域の幅が大きくなるのでソース領域4よりもベース領域5のイオン注入角度を小さくすれば、マスク10下でベース領域5のみが注入されるところが形成される。この部分がMOSFETのチャネルとなる。チャネルの長さは、実施の形態3と同様に、イオン注入の深さと注入角度により制御できる。
図22は、図19に示す半導体装置(SiC縦型MOSFET)のソース領域4とベース領域5をイオン注入で形成するようにした、この発明の実施の形態6に係る半導体装置の製造方法を説明するための図である。図22に示すように、テーパ形状の注入マスク9を用いて基板に対してソース領域4とベース領域5のいずれも基板に対して斜め方向からイオン注入で作製する。注入角度θが小さい方がマスク9下に注入される領域の幅が大きくなるのでソース領域4よりもベース領域5のイオン注入角度を小さくすれば、マスク9下でベース領域5のみが注入されるところが形成される。この部分がMOSFETのチャネルとなる。注入マスクがテーパ形状である効果も加わり、チャネルの長さやpベース領域5のテーパ角度は、イオン注入の深さと注入角度、注入マスクの形状(テーパの角度)により制御できる。
Claims (8)
- エピタキシャル成長したSiCのドリフト領域の表面上に、前記表面に対する法線からの角度として30°以上60°以下のテーパ角度を有し、イオン注入の飛程がSiCと同じ材料を用いたイオン注入マスクを使用して、前記表面を介してSiCの前記エピタキシャル層に第1のイオンを注入することにより、前記SiCのドリフト領域に第1の導電型を有するpベース領域を形成することと、
前記イオン注入マスクを使用して、前記表面を介して前記SiCのドリフト領域に第2のイオンを注入することにより、前記表面に対する法線からの角度として30°以上60°以下の範囲内でテーパ角度を有し、前記pベース領域内に第2の導電型を有するソース領域を形成することと、
前記pベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記pベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することと
を備えるSiCを用いた縦型MOSFETの製造方法。 - 前記表面に対する法線に対し傾斜方向に沿って第1のイオンを注入することと、
表面に対する法線に沿って第2のイオンを注入することと
を含む請求項1に記載のSiCを用いた縦型MOSFETの製造方法。 - 前記pベース領域と前記ソース領域の両方が、前記表面に対する法線からの角度として30°以上60°以下の範囲内でテーパ角度を有するように、前記表面に対する法線に対し傾斜する各角度で前記第1と第2のイオンを注入することを含む請求項1に記載のSiCを用いた縦型MOSFETの製造方法。
- エピタキシャル成長したSiCのドリフト領域の表面上に、前記表面に対する法線からの角度として20°以上45°以下のテーパ角度を有する、SiO2マスクをイオン注入マスクとして使用して、前記表面を介してSiCの前記エピタキシャル層に第1のイオンを注入することにより、前記SiCのドリフト領域に第1の導電型を有するpベース領域を形成することと、
前記イオン注入マスクを使用して、前記表面を介して前記SiCのドリフト領域に第2のイオンを注入することにより、前記表面に対する法線からの角度として30°以上60°以下の範囲内でテーパ角度を有し、前記pベース領域内に第2の導電型を有するソース領域を形成することと、
前記pベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記pベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することと
を備えるSiCを用いた縦型MOSFETの製造方法。 - 前記表面に対する法線に対し傾斜方向に沿って第1のイオンを注入することと、
表面に対する法線に沿って第2のイオンを注入することと
を含む請求項4に記載のSiCを用いた縦型MOSFETの製造方法。 - 前記pベース領域と前記ソース領域の両方が、前記表面に対する法線からの角度として30°以上60°以下の範囲内でテーパ角度を有するように、前記表面に対する法線に対し傾斜する各角度で前記第1と第2のイオンを注入することを含む請求項4に記載のSiCを用いた縦型MOSFETの製造方法。
- エピタキシャル成長したSiCのドリフト領域の表面上に、前記SiCのドリフト領域の表面に対する法線にほぼ平行な側面を有する、イオン注入の飛程がSiCと同じ材料を用いたマスクをイオン注入マスクとして使用して、前記表面に対する法線からの角度として70°以下の角度を形成する方向に前記表面を介して前記SiCのドリフト領域に第1のイオン注入することにより、前記SiCのドリフト領域内に第1の導電型を持つpベース領域を形成することと、
前記イオン注入マスクを使用して、前記法線にほぼ平行な方向に前記表面を介して前記SiCの層に第2のイオンを注入することにより、前記表面に沿って測定される前記pベース領域のチャネル長が少なくとも0.3ミクロンであるように、前記pベース領域内の前記ドリフト領域と接する面と反対側の面に、第2の導電型を有するソース領域を形成することと、
前記pベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記pベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することと
を備えるSiCを用いた縦型MOSFETの製造方法。 - エピタキシャル成長したSiCのドリフト領域の表面上に、前記SiCのドリフト領域の表面に対する法線にほぼ平行な側面を有する、SiO2マスクをイオン注入マスクとして使用して、前記表面に対する法線からの角度として75°以下の角度を形成する方向に前記表面を介して前記SiCのドリフト領域に第1のイオンを注入することにより、前記SiCのドリフト領域内に第1の導電型を持つpベース領域を形成することと、
前記イオン注入マスクを使用して、前記法線にほぼ平行な方向に前記表面を介して前記SiCのドリフト領域に第2のイオンを注入することにより、前記ドリフト領域との間隔に相当する前記pベース領域の厚みが少なくとも0.3ミクロンの厚さをもつように、前記pベース領域内の前記ドリフト領域と接する面と反対側の面に、第2の導電型を有するソース領域を形成することと、
前記pベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記pベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することと
を備えるSiCを用いた縦型MOSFETの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073927A JP5368140B2 (ja) | 2003-03-28 | 2009-03-25 | SiCを用いた縦型MOSFETの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090956 | 2003-03-28 | ||
JP2003090956 | 2003-03-28 | ||
JP2009073927A JP5368140B2 (ja) | 2003-03-28 | 2009-03-25 | SiCを用いた縦型MOSFETの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004017002A Division JP2004319964A (ja) | 2003-03-28 | 2004-01-26 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147381A JP2009147381A (ja) | 2009-07-02 |
JP5368140B2 true JP5368140B2 (ja) | 2013-12-18 |
Family
ID=40917550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009073927A Expired - Lifetime JP5368140B2 (ja) | 2003-03-28 | 2009-03-25 | SiCを用いた縦型MOSFETの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5368140B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5601848B2 (ja) | 2010-02-09 | 2014-10-08 | 三菱電機株式会社 | SiC半導体装置の製造方法 |
JP5699628B2 (ja) * | 2010-07-26 | 2015-04-15 | 住友電気工業株式会社 | 半導体装置 |
JP6687476B2 (ja) | 2016-07-25 | 2020-04-22 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP6549552B2 (ja) | 2016-12-27 | 2019-07-24 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
JP6616280B2 (ja) * | 2016-12-27 | 2019-12-04 | トヨタ自動車株式会社 | スイッチング素子 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3221766B2 (ja) * | 1993-04-23 | 2001-10-22 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
JP3206727B2 (ja) * | 1997-02-20 | 2001-09-10 | 富士電機株式会社 | 炭化けい素縦型mosfetおよびその製造方法 |
JP3216804B2 (ja) * | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形fetの製造方法および炭化けい素縦形fet |
JP3968860B2 (ja) * | 1998-03-20 | 2007-08-29 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP4792645B2 (ja) * | 2001-03-12 | 2011-10-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2004319964A (ja) * | 2003-03-28 | 2004-11-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-03-25 JP JP2009073927A patent/JP5368140B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2009147381A (ja) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7029969B2 (en) | Method of manufacture of a silicon carbide MOSFET including a masking with a tapered shape and implanting ions at an angle | |
JP5017823B2 (ja) | 半導体素子の製造方法 | |
KR101244833B1 (ko) | SiC 반도체 장치와 그 제조방법 | |
US20170012108A1 (en) | Method for manufacturing semiconductor device | |
JP4860929B2 (ja) | 半導体装置およびその製造方法 | |
US8421151B2 (en) | Semiconductor device and process for production thereof | |
JP6729523B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US7075149B2 (en) | Semiconductor device and its manufacturing method | |
EP1289022A2 (en) | Power MOSFET transistor and Schottky diode | |
US10714611B2 (en) | Silicon carbide semiconductor device | |
JP5368140B2 (ja) | SiCを用いた縦型MOSFETの製造方法 | |
KR20120107838A (ko) | 탄화규소 반도체 장치 및 그 제조 방법 | |
JP5101030B2 (ja) | トレンチ型mosfet及びその製造方法 | |
KR100246975B1 (ko) | 반도체 장치의 제조방법 | |
KR20130139738A (ko) | 탄화규소 반도체 장치의 제조방법 | |
JP6159471B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2007311669A (ja) | 半導体装置及びその製造方法 | |
JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
JP5213520B2 (ja) | 半導体装置の製造方法 | |
JP2006186134A (ja) | 半導体装置 | |
US20220123132A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2022182509A (ja) | 半導体装置およびその製造方法 | |
JP4059846B2 (ja) | 半導体装置及びその製造方法 | |
JP2004363515A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2015070152A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5368140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |