JP5368140B2 - ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法 - Google Patents
ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法 Download PDFInfo
- Publication number
- JP5368140B2 JP5368140B2 JP2009073927A JP2009073927A JP5368140B2 JP 5368140 B2 JP5368140 B2 JP 5368140B2 JP 2009073927 A JP2009073927 A JP 2009073927A JP 2009073927 A JP2009073927 A JP 2009073927A JP 5368140 B2 JP5368140 B2 JP 5368140B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- region
- angle
- base region
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 92
- 238000000034 method Methods 0.000 claims description 34
- 150000002500 ions Chemical class 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 14
- 238000002513 implantation Methods 0.000 description 64
- 239000004065 semiconductor Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 19
- 239000012535 impurity Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
この発明は、ＳｉＣを用いた縦型のＭＯＳＦＥＴを、イオン注入を用いて作製するＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法に関するものである。
従来、ＳｉＣを用いた縦型のＭＯＳＦＥＴを、イオン注入を用いて作製する場合には、ソース領域とベース領域のイオン注入に用いるマスクの幅を変える必要がある（例えば、特許文献１参照）。
しかしながら、上述した従来の半導体装置の製造方法においては、ソース領域とベース領域のイオン注入において異なるマスクを使用するために、ＭＯＳＦＥＴを作製する工程数が増加するという問題がある。また、ＭＯＳＦＥＴの特性を決定する要素の一つであるチャネル長は各マスクの加工精度や２つのマスクの合わせ精度に左右され、素子の微細化を進める場合に大きな問題となる。また、素子の微細化を進めた場合、微細化によるチャネル抵抗の低減とトレードオフの関係にあるＪＦＥＴ抵抗の増大という問題がある。
この発明は上述した点に鑑みてなされたもので、素子の微細化で問題となるチャネル抵抗とＪＦＥＴ抵抗のトレードオフの関係を改善することができるＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法を得ることを目的とする。
また、ＳｉＣを用いた縦型のＭＯＳＦＥＴのソース領域とベース領域をイオン注入で作製するときに同一のマスクを用いて作製することができ、かつ素子の微細化を進めることができるＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法を得ることを目的とする。
この発明に係るＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法は、エピタキシャル成長したＳｉＣのドリフト領域の表面上に、前記表面に対する法線からの角度として３０°以上６０°以下のテーパ角度を有し、イオン注入の飛程がＳｉＣと同じ材料を用いたイオン注入マスクを使用して、前記表面を介してＳｉＣの前記エピタキシャル層に第１のイオンを注入することにより、前記ＳｉＣのドリフト領域に第１の導電型を有するｐベース領域を形成することと、前記イオン注入マスクを使用して、前記表面を介して前記ＳｉＣのドリフト領域に第２のイオンを注入することにより、前記表面に対する法線からの角度として３０°以上６０°以下の範囲内でテーパ角度を有し、前記ｐベース領域内に第２の導電型を有するソース領域を形成することと、前記ｐベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記ｐベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することとを備える。
また、エピタキシャル成長したＳｉＣのドリフト領域の表面上に、前記表面に対する法線からの角度として２０°以上４５°以下のテーパ角度を有する、ＳｉＯ２マスクをイオン注入マスクとして使用して、前記表面を介してＳｉＣの前記エピタキシャル層に第１のイオンを注入することにより、前記ＳｉＣのドリフト領域に第１の導電型を有するｐベース領域を形成することと、前記イオン注入マスクを使用して、前記表面を介して前記ＳｉＣのドリフト領域に第２のイオンを注入することにより、前記表面に対する法線からの角度として３０°以上６０°以下の範囲内でテーパ角度を有し、前記ｐベース領域内に第２の導電型を有するソース領域を形成することと、前記ｐベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記ｐベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することとを備える。
また、エピタキシャル成長したＳｉＣのドリフト領域の表面上に、前記ＳｉＣのドリフト領域の表面に対する法線にほぼ平行な側面を有する、イオン注入の飛程がＳｉＣと同じ材料を用いたマスクをイオン注入マスクとして使用して、前記表面に対する法線からの角度として７０°以下の角度を形成する方向に前記表面を介して前記ＳｉＣのドリフト領域に第１のイオン注入することにより、前記ＳｉＣのドリフト領域内に第１の導電型を持つｐベース領域を形成することと、前記イオン注入マスクを使用して、前記法線にほぼ平行な方向に前記表面を介して前記ＳｉＣの層に第２のイオンを注入することにより、前記表面に沿って測定される前記ｐベース領域のチャネル長が少なくとも０．３ミクロンであるように、前記ｐベース領域内の前記ドリフト領域と接する面との反対側の面に、第２の導電型を有するソース領域を形成することと、前記ｐベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記ｐベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することとを備える。
さらに、エピタキシャル成長したＳｉＣのドリフト領域の表面上に、前記ＳｉＣのドリフト領域の表面に対する法線にほぼ平行な側面を有する、ＳｉＯ２マスクをイオン注入マスクとして使用して、前記表面に対する法線からの角度として７５°以下の角度を形成する方向に前記表面を介して前記ＳｉＣのドリフト領域に第１のイオンを注入することにより、前記ＳｉＣのドリフト領域内に第１の導電型を持つｐベース領域を形成することと、前記イオン注入マスクを使用して、前記法線にほぼ平行な方向に前記表面を介して前記ＳｉＣのドリフト領域に第２のイオンを注入することにより、前記ドリフト領域との間隔に相当する前記ｐベース領域の厚みが少なくとも０．３ミクロンの厚さをもつように、前記ｐベース領域内の前記ドリフト領域と接する面と反対側の面に、第２の導電型を有するソース領域を形成することと、前記ｐベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記ｐベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することとを備える。
この発明によれば、ＳｉＣを用いた縦型のＭＯＳＦＥＴのベース領域にテーパを入れることでチャネル抵抗とＪＦＥＴ抵抗のトレードオフの関係を改善することができ、素子の微細化を進めることができる。
また、この発明によれば、ＳｉＣを用いた縦型のＭＯＳＦＥＴを製造する際、ソース領域とベース領域とを、同一マスクを用いてイオン注入により形成して、選択的な不純物のドーピングをセルフアラインで行いＭＯＳＦＥＴを作製することができ、素子の微細化を進めることができる。
まず、この発明の概要について説明する。ＳｉＣを用いた縦型のＭＯＳＦＥＴを作製する場合、熱処理による不純物の拡散は困難であり、Ｓｉを用いた縦型のＭＯＳＦＥＴの作製で用いられているような不純物の熱拡散によるセルフアラインプロセスを行うことができない。通常、選択的な不純物のドーピングはイオン注入により行われる。
イオン注入により形成される領域の形状に関して、Ｓｉの場合では熱拡散が大きいためにイオン注入領域の形状（テーパ角度）を制御することが困難であったが、ＳｉＣの場合は熱拡散がほとんど無視できるためイオン注入領域の深さ方向と横方向の形状（テーパ角度）を容易に制御できる。
また、これまでは注入マスクの側面は垂直であり、イオン注入も基板に対して垂直方向から行っていたが、その際、同一マスクを用いたセルフアラインプロセスにより不純物をドーピングすることは不可能であり、ソース領域とベース領域をイオン注入するときに幅の異なるマスクを使う必要があった。また、イオン注入後は１５００℃程度の活性化アニールが必要であり、活性化アニールを行うときにＳｉＣ表面が荒れるなどのダメージを受ける可能性がある。
このため、イオン注入を行うときに用いる同一マスクとしてゲート電極を用いた場合、活性化アニールを行ったときにゲート電極やゲート酸化膜にダメージを受けるためにゲート電極を注入用のマスクとして使用することは困難である。
そこで、この発明に係るＳｉＣを用いた縦型のＭＯＳＦＥＴは、ソース領域とベース領域をイオン注入で作製するときにイオン注入用の同一のマスクを用いることを特徴とする。マスクの形状をテーパ状にする、あるいは斜め方向からのイオン注入を行うことにより、選択的な不純物のドーピングをセルフアラインで行いＭＯＳＦＥＴを作製する。この方法により作製したベース領域はテーパ形状となるため、従来のベース領域の形状がほぼ垂直であるものに比べてＪＦＥＴ抵抗が小さくなるという特徴を持つ。以下、具体的な実施の形態について説明する。
実施の形態１．
図１は、この発明の実施の形態１により作製した半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）を示す断面図である。基板７上にエピタキシャル成長したドリフト領域６中にイオン注入によりソース領域４、ベース領域５を形成し、ゲート酸化膜２、ゲート電極１、ソース電極３、ドレイン電極８を形成することでＭＯＳＦＥＴを作製する。
図１は、この発明の実施の形態１により作製した半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）を示す断面図である。基板７上にエピタキシャル成長したドリフト領域６中にイオン注入によりソース領域４、ベース領域５を形成し、ゲート酸化膜２、ゲート電極１、ソース電極３、ドレイン電極８を形成することでＭＯＳＦＥＴを作製する。
この半導体装置において、図２に示すように、ｐベース領域５にテーパ角度θを入れることの効果について説明する。半導体装置（縦型ＭＯＳＦＥＴ）の性能を表すオン抵抗は、図３に示すように、いくつかの成分、つまり、ソースコンタクト抵抗Ｒｃｓ、ｎソースシート抵抗Ｒｎ＋、チャネル抵抗Ｒｃｈ、ＪＦＥＴ抵抗Ｒｊ、ドリフト抵抗Ｒｄ、基板抵抗Ｒｓｕｂ及びドレインコンタクト抵抗Ｒｃｄに分けられる。ＳｉＣを用いた縦型のＭＯＳＦＥＴの場合、現状ではチャネル抵抗Ｒｃｈが最も大きく、ＳｉＣ縦型ＭＯＳＦＥＴの実用化に向けた最大の課題になっている。
チャネル抵抗Ｒｃｈを低減する方法として、素子の微細化（ＭＯＳＦＥＴのチャネル長を短くし、チャネル幅を大きくする）がある。この場合、ｐベース領域５の間隔（図２参照、Ｌｄ１：ｐベース領域５の上部間隔、Ｌｄ２：ｐベース領域５の下部間隔）が短くなり、ＪＦＥＴ抵抗Ｒｊが大きくなるというトレードオフの関係がある。Ｐベース領域５のテーパ角度θを入れることは、チャネル抵抗ＲｃｈとＪＦＥＴ抵抗Ｒｊのトレードオフ関係を改善する効果がある。
この効果を具体的に見積もるために、まず、テーパ角度θが０°のＭＯＳＦＥＴのテスト試料を作製し、ｐベース領域５の間隔とＪＦＥＴ抵抗Ｒｊの関係を実験により調べた結果を図４に示す。テスト試料は、車載用や産業用のインバータに用いられる耐圧１２００Ｖの素子を想定し、ドリフト領域６にキャリア濃度１×１０１６ｃｍ−３、１０μｍの基板を用いて作製した。その結果、ＪＦＥＴ抵抗Ｒｊはｐベース領域５の間隔Ｌｄ（Ｌｄ＝Ｌｄ１＝Ｌｄ２）が小さくなると急激に増大することが分かる。
図４に示す結果から、ＪＦＥＴ抵抗Ｒｊを小さくするにはｐベース領域５の間隔Ｌｄを大きくすれば良いが、この場合、ＭＯＳＦＥＴの耐圧が低下する。実際に、テスト試料を作製して評価した結果、ｐベース領域５の間隔Ｌｄが４μｍ以上の場合、ゲート酸化膜２にかかる電界が大きくなり、ｐｎ接合から予測される理論耐圧に比べてＭＯＳＦＥＴの耐圧が低下することがわかった。
以上をまとめると、ｐベース領域５の間隔Ｌｄについて微細化の観点では、ｐベース領域５の間隔Ｌｄが小さい方が望ましいが、ｐベース領域５の間隔Ｌｄが２μｍ以下になると、ＪＦＥＴ抵抗Ｒｊが急激に増大する。また、ｐベース領域５の間隔Ｌｄが４μｍ以上になると、ＭＯＳＦＥＴの耐圧が下がる。したがって、ｐベース領域５の間隔Ｌｄは２〜４μｍが最適である。
以上の結果を元に、ｐベース領域５のテーパ角度θを入れた場合のＪＦＥＴ抵抗Ｒｊとチャネル抵抗Ｒｃｈのトレードオフ関係について検討する。つまり、テーパ角度θとＪＦＥＴ抵抗Ｒｊ、チャネル抵抗Ｒｃｈの関係を車載用や産業用のインバータに用いられる耐圧１２００Ｖの素子を想定した仮定を入れて計算する。
ＭＯＳＦＥＴの構造として、簡単化のため、ｐベース領域５にテーパ角度θを入れた時にｎソース領域４にも同じテーパ角度θを入れた場合と入れない場合（θ＝０°）とについて図５と図６を参照して考える。この時、ｐベース領域５の注入深さをｄｐ、ｎソース領域４の注入深さをｄｎとすると、チャネル長Ｌｃｈ、ｐベース領域５の間隔Ｌｄ１、Ｌｄ２は図５と図６に示すような関係になる。すなわち、ｎソース領域４にも同じテーパ角度θを形成した場合は、図５から、チャネル長Ｌｃｈ＝（ｄｐ−ｄｎ）ｓｉｎθ、Ｌｄ２＝Ｌｄ１＋２ｄｐｓｉｎθの関係となる。他方、ｎソース領域４にテーパ角度θを形成しない場合は、図６から、チャネル長Ｌｃｈ＝ｄｐｓｉｎθ、Ｌｄ２＝Ｌｄ１＋２ｄｐｓｉｎθの関係となる。
ここで、ＭＯＳＦＥＴのパラメータとして、車載用や産業用のインバータに用いられる耐圧１２００Ｖの素子を想定し、現在試作を行っているドリフト領域６として、キャリア濃度＝１×１０１６ｃｍ−３、１０μｍの基板、ｄｐ＝０．９μｍ、ｄｎ＝０．３μｍとする。また、Ｌｄ１＝２．５μｍとしてテーパ角度θに対して間隔Ｌｄ２を計算し、ＪＦＥＴ抵抗Ｒｊは間隔Ｌｄ２で決まると仮定として、ＪＦＥＴ抵抗Ｒｊを図４から求める。また、チャネル抵抗Ｒｃｈについては、我々が行った試作結果ではチャネル長Ｌｃｈ＝２μｍの場合でチャネル抵抗Ｒｃｈ＝２０ｍΩcｍ２である。今後、素子の微細化（ＭＯＳＦＥＴのチャネル長を短くし、チャネル幅を大きくする）やプロセスの改善によりチャネル抵抗Ｒｃｈが小さくなると考えられるため、ここでは、チャネル長Ｌｃｈ＝２μｍの場合のチャネル抵抗ＲｃｈをＲｃｈ＝２０，１０，５ｍΩcｍ２と仮定した。チャネル抵抗Ｒｃｈはチャネル長Ｌｃｈに比例するとしてテーパ角度θに対するチャネル長Ｌｃｈからチャネル抵抗Ｒｃｈを計算した。
以上の方法により、ｎソース領域４にテーパ角度θを入れた場合と入れない場合とのオン抵抗（＝Ｒｊ＋Ｒｃｈ）とテーパ角度θの関係を計算した結果が図７と図８である。テーパ角度θが小さい方（６０°以下）は、チャネル長Ｌｃｈが小さくチャネル抵抗Ｒｃｈが小さくなるが、テーパ角度θが３０°以下では、ｐベース領域５の下部間隔Ｌｄ２が小さくなりＪＦＥＴ抵抗Ｒｊが増大する影響が出てくる。したがって、テーパ角度θとしては、３０°〜６０°（３０°以上６０°以下）が良く、より小さい３０°〜４５°（３０°以上４５°以下）が好ましい。
図７及び図８において、テーパ角度θが３０°以上でパンチスルーなしと記載しているが、これは、図９に示す間隔（ソース領域４とベース領域５の間隔の最小値）Ｌｐがテーパ角度θが３０°以下で０．３μｍ以下となり、パンチスルーが生じてＭＯＳＦＥＴの耐圧が下がることを示している。具体的に想定している耐圧１２００Ｖの素子の場合、ｐベース領域５の濃度は５×１０１７〜１×１０１8ｃｍ−３、ドリフト領域の濃度１×１０１６ｃｍ−３である。ＭＯＳＦＥＴのドレイン電圧が１２００Ｖの時の空乏層はｐベース領域５側に０．１１〜０．２３μｍ伸びる。間隔Ｌｐが空乏層より小さくなるとパンチスルーが生じる。素子作製プロセスのマージンを考慮して間隔Ｌｐが０．３μｍ以下ではパンチスルーが生じる可能性が高いため、パンチスルーを防ぐにはテーパ角度θを３０°以上として、間隔Ｌｐが０．３μｍ以上になるようにする必要がある。
また、図７及び図８では、Ｌｄ１＝２．５μｍの場合の結果のみを示したが、ｐベース領域５の間隔Ｌｄの最適値であるＬｄ１＝２〜４μｍにおいてオン抵抗のテーパ角度依存性は何れも同じである。ｐベース領域５の上部間隔Ｌｄ１が２．５μｍ以上ではＪＦＥＴ抵抗Ｒｊの影響が小さく、オン抵抗のテーパ角度依存性は図７及び図８とほぼ同じ結果となる。また、ｐベース領域５の上部間隔Ｌｄ１が２．５μｍ以下ではＪＦＥＴ抵抗Ｒｊの影響が大きく、図７及び図８と比較してオン抵抗の絶対値が何れのテーパ角度においても大きくなるがテーパ角度に対する依存性は同じである。したがって、Ｌｄ１＝２〜４μｍにおいて、ｐベース領域５のテーパ角度θは３０°〜６０°が良く、より小さい３０〜４５°が好ましい。
従って、実施の形態１によれば、ＳｉＣを用いた縦型のＭＯＳＦＥＴのベース領域５にテーパを入れることで、チャネル抵抗とＪＦＥＴ抵抗のトレードオフの関係を改善することができ、素子の微細化を進めることができる。
実施の形態２．
図１０は、図１に示す半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）のソース領域４とベース領域５をイオン注入で形成するようにした、この発明の実施の形態２に係る半導体装置の製造方法を説明するための図である。図１０に示すようなテーパ形状の注入マスク９を用いてイオン注入を行った場合、テーパの端部１０では注入マスク９の下にもイオンが注入される。注入マスク９の下にイオンが注入される領域の幅はイオン注入の深さに比例する。ソース領域４に比べてベース領域５は深い注入を行うために、マスク９の下の領域でソース領域４の注入が行われず、ベース領域５の注入のみが行われる領域が形成される。この部分がＭＯＳＦＥＴのチャネルとなる。また、ソース領域４及びベース領域５ともにテーパ形状となり、実施の形態１で述べたように微細化を行ったときにＪＦＥＴ抵抗Ｒｊとチャネル抵抗Ｒｃｈのトレードオフの関係を改善する効果がある。
図１０は、図１に示す半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）のソース領域４とベース領域５をイオン注入で形成するようにした、この発明の実施の形態２に係る半導体装置の製造方法を説明するための図である。図１０に示すようなテーパ形状の注入マスク９を用いてイオン注入を行った場合、テーパの端部１０では注入マスク９の下にもイオンが注入される。注入マスク９の下にイオンが注入される領域の幅はイオン注入の深さに比例する。ソース領域４に比べてベース領域５は深い注入を行うために、マスク９の下の領域でソース領域４の注入が行われず、ベース領域５の注入のみが行われる領域が形成される。この部分がＭＯＳＦＥＴのチャネルとなる。また、ソース領域４及びベース領域５ともにテーパ形状となり、実施の形態１で述べたように微細化を行ったときにＪＦＥＴ抵抗Ｒｊとチャネル抵抗Ｒｃｈのトレードオフの関係を改善する効果がある。
チャネル長やベース領域５のテーパ角度は注入マスク９の材質とテーパ角度θで決まる。具体的に、注入マスク９として、（ａ）イオン注入の飛程がＳｉＣと同じ材料を用いた場合と、（ｂ）我々が現在試作に用いているＳｉＯ２（注入飛程がＳｉＣの１．７倍）の場合について、注入マスクの形状とチャネル長Ｌｃｈ、ベース領域５のテーパ角度の関係がどうなるかを図１１と図１２に示す。注入マスク９として、（ａ）イオン注入の飛程がＳｉＣと同じ材料を用いた場合、図１１に示すように、注入マスク９のテーパ角度θとｐベース領域５のテーパ角度θは一致し、（ｂ）ＳｉＯ２を用いた場合、図１２に示すように、注入マスク９のテーパ角度θに比べてｐベース領域５のテーパ角度θ’は、ＳｉＯ２の飛程はＳｉＣの１．７倍となるので、１．７ｔａｎθ＝ｔａｎθ’の関係から大きくなる。
前述した実施の形態１に記載の通り、車載用や産業用のインバータに用いられる耐圧１２００Ｖの素子を作製する場合、ｐベース領域５のテーパ角度θとして３０°〜６０°が良く、より小さい３０〜４５°が好ましい。したがって、イオン注入の飛程がＳｉＣと同じ材料を用いた場合、注入マスク９のテーパ角度θは３０°〜６０°、より好ましくは３０〜４５°が良く、注入マスク９がＳｉＯ２の場合、注入マスク９のテーパ角度θ’は、１．７ｔａｎθ＝ｔａｎθ’の関係から２０°〜４５°、より好ましくは２０〜３０°が良い。
また、注入マスク９を所望の形状に加工する方法として、注入マスク９として、ＳｉＯ２を用いる場合、レジストマスクを用いてＳｉＯ２をドライエッチングするときにＳｉＯ２とレジストのエッチングの選択比が大きければ、ドライエッチング時にＳｉＯ２のみがエッチングされ、ＳｉＯ２の注入マスクの側面は垂直になるが、エッチングの選択比を小さくすると、ＳｉＯ２をドライエッチングしている間にレジストもエッチングされ、マスクとして用いているレジストの幅が小さくなる。このような条件でエッチングを行えば、ＳｉＯ２の注入マスクはテーパ形状となり、その角度は、ＳｉＯ２とレジストの選択比によって制御できる。
従って、実施の形態２によれば、上述した方法により、選択的な不純物のドーピングを、同一マスク９を用いたセルフアラインプロセスにより行うことが出来る。また、ＭＯＳＦＥＴのチャネル長やｐベース領域５のテーパ角度は注入マスク９の形状により容易に制御でき、ＭＯＳＦＥＴの微細化を行う場合に有利である。さらに、ｐベース領域５のテーパ角度を付けることでチャネル抵抗ＲｃｈとＪＦＥＴ抵抗Ｒｊのトレードオフ関係を改善することができる。
実施の形態３．
図１３は、この発明の実施の形態３により作製した半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）を示す断面図である。基板７上にエピタキシャル成長したドリフト領域６中にイオン注入によりソース領域４、ベース領域５を形成し、ゲート酸化膜２、ゲート電極１、ソース電極３、ドレイン電極８を形成することでＭＯＳＦＥＴを作製する。
図１３は、この発明の実施の形態３により作製した半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）を示す断面図である。基板７上にエピタキシャル成長したドリフト領域６中にイオン注入によりソース領域４、ベース領域５を形成し、ゲート酸化膜２、ゲート電極１、ソース電極３、ドレイン電極８を形成することでＭＯＳＦＥＴを作製する。
図１４は、この発明の実施の形態３に係る半導体装置の製造方法を説明するもので、ソース領域４とベース領域５をイオン注入で形成する方法を説明するための図である。図１４に示すように、例えばＮイオンを基板に対して垂直方向から注入すると共に、Ａｌイオンを基板に対してＮイオンに比べて注入角度の小さい斜め方向から注入すると、従来と同じ側面が垂直である注入マスク１１を用いた場合、Ｎイオンは注入マスク１１下には注入されず、Ａｌイオンのみが注入マスク１１下に注入される。この部分がＭＯＳＦＥＴのチャネルとなる。また、注入マスク１１の材料として、ＳｉＣよりイオン注入の飛程が長いＳｉＯ２などを用いた場合、ベース領域５がテーパ形状となり、実施の形態１で述べたように微細化を行ったときにＪＦＥＴ抵抗Ｒｊとチャネル抵抗Ｒｃｈのトレードオフの関係を改善する効果がある。
チャネル長やベース領域５のテーパ角度は注入マスク１１の材質とイオン注入角度で決まる。具体的には、注入マスク１１として、（ａ）イオン注入の飛程がＳｉＣと同じ材料を用いた場合と、（ｂ）我々が現在試作に用いているＳｉＯ２（注入飛程がＳｉＣの１．７倍）の場合について、イオン注入角度とチャネル長Ｌｃｈ、ベース領域５のテーパ角度の関係がどうなるかを図１５と図１６に示す。（ａ）イオン注入の飛程がＳｉＣと同じ材料を用いた場合、図１５に示すように、ｐベース領域５のテーパ角度はマスク形状に一致し、垂直となる。（ｂ）ＳｉＯ２の場合、図１６に示すように、ｐベース領域５にはテーパが形成され、テーパ角度θ’は０°より大きくなる。
ここで、前述した実施の形態１と同様に、ＭＯＳＦＥＴのパラメータとして車載用や産業用のインバータに用いられる耐圧１２００Ｖの素子を想定して現在試作を行っているドリフト領域６のキャリア濃度１×１０１６ｃｍ−３、基板の厚さ＝１０μｍ、ｄｐ＝０．９μｍ、ｄｎ＝０．３μｍとして注入角度の最適値を検討する。
まず、注入マスク１１として、（ａ）イオン注入の飛程がＳｉＣと同じ材料を用いた場合について考える。注入角度θによってｐベース領域５の角度は変化しないのでＪＦＥＴ抵抗Ｒｊは変化しない。また、イオン注入角度θに対してチャネル長Ｌｃｈが計算でき、チャネル抵抗Ｒｃｈが求められる。実施の形態１で述べたように、ｐベース領域５の間隔Ｌｄ１＝２．５μｍとしてイオン注入角度θに対するオン抵抗（＝Ｒｊ＋Ｒｃｈ）を求めると図１７のようになる。ここでは、Ｌｄ１＝２．５μｍの場合を示したが、ｐベース領域５の間隔Ｌｄ１がいくらの値であっても注入角度θに対して単調にオン抵抗が下がっている傾向はいずれも同じである。つまり、注入角度θが大きくチャネル長Ｌｃｈが小さい方がオン抵抗は下がる。しかし、チャネル長Ｌｃｈが小さくなると、実施の形態１で述べたのと同様に、パンチスルーが生じ、耐圧が下がってしまう。すなわち、図１５の場合、チャネル長Ｌｃｈは、Ｌｃｈ＝ｄｐ・ｃｏｓθと表すことができ、Ｌｐ＝Ｌｃｈ＝０．３μｍ以下でパンチスルーが生じる。このことを考慮すると、間隔Ｌｐを０．３μｍ以上にするには、イオン注入角度θを７０°以下にする必要がある。
以上をまとめると、注入マスク１１として、（ａ）イオン注入の飛程がＳｉＣと同じ材料を用いた場合、イオン注入角の最適値はθが７０°以下であり、マージンを考慮して注入角度の大きい６０°〜７０°とするのが好ましい。
次に、注入マスク１１として、（ｂ）ＳｉＯ２（注入飛程がＳｉＣの１．７倍）を用いた場合について考える。イオン注入角度θに対して、チャネル長Ｌｃｈ、ｐベース領域５のテーパ角度θ’が計算できる。実施の形態１で述べたように、Ｌｄ１＝２．５μｍとしてテーパ角度θ’に対してＬｄ２を計算し、ＪＦＥＴ抵抗ＲｊはＬｄ２で決まると仮定として、ＪＦＥＴ抵抗Ｒｊを図４から求める。チャネル抵抗Ｒｃｈについてもチャネル長Ｌｃｈから同様に計算するとイオン注入角度θに対するオン抵抗（＝ＪＦＥＴ抵抗Ｒｊ＋チャネル抵抗Ｒｃｈ）は図１８のようになる。
ここでは、Ｌｄ１＝２．５μｍの場合を示したが、Ｌｄ１＝２〜４μｍであれば、注入角度θに対して単調にオン抵抗が下がっている傾向は何れも同じである。つまり、注入角度θが大きくチャネル長Ｌｃｈが小さい方がオン抵抗が下がり、ＪＦＥＴ抵抗Ｒｊが変化する影響は小さい。また、パンチスルーについて検討すると、Ｌｐを０．３μｍ以上にするには注入角度θを７５°以下にする必要がある。すなわち、図１６の場合、Ｌｃｈ＝１．７ｄｐ・ｃｏｓθ、ｔａｎθ＝０．７ｃｏｔθ’、Ｌｐ＝Ｌｃｈ・ｃｏｓθ’−ｄｎ・ｓｉｎθ’と表すことができ、Ｌｐ＝０．３μｍ以下でパンチスルーが生じる。このことを考慮すると、間隔Ｌｐを０．３μｍ以上にするには、イオン注入角度θを７５°以下にする必要がある。
以上をまとめると、注入マスク１１として、（ｂ）ＳｉＯ２（注入飛程がＳｉＣの１．７倍）を用いた場合、イオン注入角度の最適値はθが７５°以下であり、マージンを考慮して注入角度の大きい６５°〜７５°とするのが好ましい。
また、実際のイオン注入においては、注入角度を基板のオリエンテーションフラットを利用して注入マスクの向きに合わせて基板を傾けるだけでイオン注入角度を制御できる。図１４では、Ａｌの注入を左右の異なる２つの角度から注入しているが、左右それぞれ２つ以上の異なる注入角度でイオン注入しても良い。また、基板を左右に傾けるだけでなく、イオン注入時に基板を傾けて回転させれば１回の注入で図１４と同じ注入を実現できる。
従って、実施の形態３によれば、上述した法により、選択的な不純物のドーピングを同一マスクを用いたセルフアラインプロセスにより行うことが出来る。特に、ＭＯＳＦＥＴのチャネル長は、イオン注入の深さや角度により容易に制御でき、ＭＯＳＦＥＴの微細化を行う場合、従来のイオン注入に異なるマスクを用いる場合に比べて有利である。また、注入マスクとしてイオン注入の飛程がＳｉＣより長い材料を用いれば、ｐベース領域５にテーパを形成することができ、ＭＯＳＦＥＴの微細化を行う場合にチャネル抵抗ＲｃｈとＪＦＥＴ抵抗Ｒｊのトレードオフ関係を改善することができる。
実施の形態４．
図１９は、この発明の実施の形態４により作製した半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）を示す断面図である。基板７上にエピタキシャル成長したドリフト領域６中にイオン注入によりソース領域４、ベース領域５を形成し、ゲート酸化膜２、ゲート電極１、ソース電極３、ドレイン電極８を形成することでＭＯＳＦＥＴを作製する。
図１９は、この発明の実施の形態４により作製した半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）を示す断面図である。基板７上にエピタキシャル成長したドリフト領域６中にイオン注入によりソース領域４、ベース領域５を形成し、ゲート酸化膜２、ゲート電極１、ソース電極３、ドレイン電極８を形成することでＭＯＳＦＥＴを作製する。
図２０は、この発明の実施の形態４に係る半導体装置の製造方法を説明するもので、ソース領域４とベース領域５をイオン注入で形成する方法を説明するための図である。図２０に示すように、テーパ形状の注入マスク９を用いて基板に対して垂直方向と斜め方向からのイオン注入を行うことで、前述した実施の形態２，３と同様に、注入マスク９下にベース領域５のみが注入される領域を形成する。この部分がＭＯＳＦＥＴのチャネルとなる。チャネルの長さ、ｐベース領域５のテーパ角度は、イオン注入の深さと注入角度、注入マスクの形状（テーパの角度）により制御できる。
従って、実施の形態４によれば、上述した方法により、選択的な不純物のドーピングを同一マスクを用いたセルフアラインプロセスにより行うことが出来る。特に、実施の形態２，３に比べてチャネル長やｐベース領域５のテーパ角度を制御するパラメータが多く、ＭＯＳＦＥＴの微細化を容易に行うことが出来、かつチャネル抵抗ＲｃｈとＪＦＥＴ抵抗Ｒｊのトレードオフ関係を改善することができる。
実施の形態５．
図２１は、図１３に示す半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）のソース領域４とベース領域５をイオン注入で形成するようにした、この発明の実施の形態５に係る半導体装置の製造方法を説明するための図である。図２１に示すように、ソース領域４とベース領域５のいずれも基板に対して斜め方向からイオン注入で作製する。注入角度θが小さい方がマスク１０下に注入される領域の幅が大きくなるのでソース領域４よりもベース領域５のイオン注入角度を小さくすれば、マスク１０下でベース領域５のみが注入されるところが形成される。この部分がＭＯＳＦＥＴのチャネルとなる。チャネルの長さは、実施の形態３と同様に、イオン注入の深さと注入角度により制御できる。
図２１は、図１３に示す半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）のソース領域４とベース領域５をイオン注入で形成するようにした、この発明の実施の形態５に係る半導体装置の製造方法を説明するための図である。図２１に示すように、ソース領域４とベース領域５のいずれも基板に対して斜め方向からイオン注入で作製する。注入角度θが小さい方がマスク１０下に注入される領域の幅が大きくなるのでソース領域４よりもベース領域５のイオン注入角度を小さくすれば、マスク１０下でベース領域５のみが注入されるところが形成される。この部分がＭＯＳＦＥＴのチャネルとなる。チャネルの長さは、実施の形態３と同様に、イオン注入の深さと注入角度により制御できる。
従って、実施の形態５によれば、上述した方法により、選択的な不純物のドーピングを同一マスクを用いたセルフアラインプロセスにより行うことが出来る。特に、ＭＯＳＦＥＴのチャネル長は、イオン注入の深さや角度により容易に制御でき、ＭＯＳＦＥＴの微細化を行う場合、従来のイオン注入に異なるマスクを用いる場合に比べて有利である。また、同一マスクの材料としてイオン注入の飛程がＳｉＣより長い材料を用いれば、ｐベース領域５にテーパを形成することができ、ＭＯＳＦＥＴの微細化を行う場合にチャネル抵抗ＲｃｈとＪＦＥＴ抵抗Ｒｊのトレードオフ関係を改善することができる。
実施の形態６．
図２２は、図１９に示す半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）のソース領域４とベース領域５をイオン注入で形成するようにした、この発明の実施の形態６に係る半導体装置の製造方法を説明するための図である。図２２に示すように、テーパ形状の注入マスク９を用いて基板に対してソース領域４とベース領域５のいずれも基板に対して斜め方向からイオン注入で作製する。注入角度θが小さい方がマスク９下に注入される領域の幅が大きくなるのでソース領域４よりもベース領域５のイオン注入角度を小さくすれば、マスク９下でベース領域５のみが注入されるところが形成される。この部分がＭＯＳＦＥＴのチャネルとなる。注入マスクがテーパ形状である効果も加わり、チャネルの長さやｐベース領域５のテーパ角度は、イオン注入の深さと注入角度、注入マスクの形状（テーパの角度）により制御できる。
図２２は、図１９に示す半導体装置（ＳｉＣ縦型ＭＯＳＦＥＴ）のソース領域４とベース領域５をイオン注入で形成するようにした、この発明の実施の形態６に係る半導体装置の製造方法を説明するための図である。図２２に示すように、テーパ形状の注入マスク９を用いて基板に対してソース領域４とベース領域５のいずれも基板に対して斜め方向からイオン注入で作製する。注入角度θが小さい方がマスク９下に注入される領域の幅が大きくなるのでソース領域４よりもベース領域５のイオン注入角度を小さくすれば、マスク９下でベース領域５のみが注入されるところが形成される。この部分がＭＯＳＦＥＴのチャネルとなる。注入マスクがテーパ形状である効果も加わり、チャネルの長さやｐベース領域５のテーパ角度は、イオン注入の深さと注入角度、注入マスクの形状（テーパの角度）により制御できる。
従って、実施の形態６によれば、上述した方法により、選択的な不純物のドーピングを同一マスクを用いたセルフアラインプロセスにより行うことが出来る。特に実施の形態２，３に比べてチャネル長、ｐベース領域５のテーパ角度を制御するパラメータが多く、ＭＯＳＦＥＴの微細化を容易に行うことが出来る。また、ｐベース領域５のテーパ角度を付けることでチャネル抵抗ＲｃｈとＪＦＥＴ抵抗Ｒｊのトレードオフ関係を改善することができる。
１ ゲート電極、２ ゲート酸化膜、３ ソース電極、４ ソース領域、５ ベース領域、６ ドリフト領域、７ 基板、８ ドレイン電極、９，１０ 注入マスク。
Claims (8)
- エピタキシャル成長したＳｉＣのドリフト領域の表面上に、前記表面に対する法線からの角度として３０°以上６０°以下のテーパ角度を有し、イオン注入の飛程がＳｉＣと同じ材料を用いたイオン注入マスクを使用して、前記表面を介してＳｉＣの前記エピタキシャル層に第１のイオンを注入することにより、前記ＳｉＣのドリフト領域に第１の導電型を有するｐベース領域を形成することと、
前記イオン注入マスクを使用して、前記表面を介して前記ＳｉＣのドリフト領域に第２のイオンを注入することにより、前記表面に対する法線からの角度として３０°以上６０°以下の範囲内でテーパ角度を有し、前記ｐベース領域内に第２の導電型を有するソース領域を形成することと、
前記ｐベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記ｐベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することと
を備えるＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法。 - 前記表面に対する法線に対し傾斜方向に沿って第１のイオンを注入することと、
表面に対する法線に沿って第２のイオンを注入することと
を含む請求項１に記載のＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法。 - 前記ｐベース領域と前記ソース領域の両方が、前記表面に対する法線からの角度として３０°以上６０°以下の範囲内でテーパ角度を有するように、前記表面に対する法線に対し傾斜する各角度で前記第１と第２のイオンを注入することを含む請求項１に記載のＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法。
- エピタキシャル成長したＳｉＣのドリフト領域の表面上に、前記表面に対する法線からの角度として２０°以上４５°以下のテーパ角度を有する、ＳｉＯ２マスクをイオン注入マスクとして使用して、前記表面を介してＳｉＣの前記エピタキシャル層に第１のイオンを注入することにより、前記ＳｉＣのドリフト領域に第１の導電型を有するｐベース領域を形成することと、
前記イオン注入マスクを使用して、前記表面を介して前記ＳｉＣのドリフト領域に第２のイオンを注入することにより、前記表面に対する法線からの角度として３０°以上６０°以下の範囲内でテーパ角度を有し、前記ｐベース領域内に第２の導電型を有するソース領域を形成することと、
前記ｐベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記ｐベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することと
を備えるＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法。 - 前記表面に対する法線に対し傾斜方向に沿って第１のイオンを注入することと、
表面に対する法線に沿って第２のイオンを注入することと
を含む請求項４に記載のＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法。 - 前記ｐベース領域と前記ソース領域の両方が、前記表面に対する法線からの角度として３０°以上６０°以下の範囲内でテーパ角度を有するように、前記表面に対する法線に対し傾斜する各角度で前記第１と第２のイオンを注入することを含む請求項４に記載のＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法。
- エピタキシャル成長したＳｉＣのドリフト領域の表面上に、前記ＳｉＣのドリフト領域の表面に対する法線にほぼ平行な側面を有する、イオン注入の飛程がＳｉＣと同じ材料を用いたマスクをイオン注入マスクとして使用して、前記表面に対する法線からの角度として７０°以下の角度を形成する方向に前記表面を介して前記ＳｉＣのドリフト領域に第１のイオン注入することにより、前記ＳｉＣのドリフト領域内に第１の導電型を持つｐベース領域を形成することと、
前記イオン注入マスクを使用して、前記法線にほぼ平行な方向に前記表面を介して前記ＳｉＣの層に第２のイオンを注入することにより、前記表面に沿って測定される前記ｐベース領域のチャネル長が少なくとも０．３ミクロンであるように、前記ｐベース領域内の前記ドリフト領域と接する面と反対側の面に、第２の導電型を有するソース領域を形成することと、
前記ｐベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記ｐベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することと
を備えるＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法。 - エピタキシャル成長したＳｉＣのドリフト領域の表面上に、前記ＳｉＣのドリフト領域の表面に対する法線にほぼ平行な側面を有する、ＳｉＯ２マスクをイオン注入マスクとして使用して、前記表面に対する法線からの角度として７５°以下の角度を形成する方向に前記表面を介して前記ＳｉＣのドリフト領域に第１のイオンを注入することにより、前記ＳｉＣのドリフト領域内に第１の導電型を持つｐベース領域を形成することと、
前記イオン注入マスクを使用して、前記法線にほぼ平行な方向に前記表面を介して前記ＳｉＣのドリフト領域に第２のイオンを注入することにより、前記ドリフト領域との間隔に相当する前記ｐベース領域の厚みが少なくとも０．３ミクロンの厚さをもつように、前記ｐベース領域内の前記ドリフト領域と接する面と反対側の面に、第２の導電型を有するソース領域を形成することと、
前記ｐベース領域および前記ソース領域を形成した後に、前記表面側において、前記ドリフト領域の上部、および前記ドリフト領域の両端に設けられた前記ｐベース領域の上部にゲート電極を形成するとともに、前記表面と反対側の裏面側において、ドレイン電極を形成することと
を備えるＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009073927A JP5368140B2 (ja) | 2003-03-28 | 2009-03-25 | ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003090956 | 2003-03-28 | ||
| JP2003090956 | 2003-03-28 | ||
| JP2009073927A JP5368140B2 (ja) | 2003-03-28 | 2009-03-25 | ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004017002A Division JP2004319964A (ja) | 2003-03-28 | 2004-01-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009147381A JP2009147381A (ja) | 2009-07-02 |
| JP5368140B2 true JP5368140B2 (ja) | 2013-12-18 |
Family
ID=40917550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009073927A Expired - Lifetime JP5368140B2 (ja) | 2003-03-28 | 2009-03-25 | ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5368140B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5601848B2 (ja) | 2010-02-09 | 2014-10-08 | 三菱電機株式会社 | ＳｉＣ半導体装置の製造方法 |
| JP5699628B2 (ja) * | 2010-07-26 | 2015-04-15 | 住友電気工業株式会社 | 半導体装置 |
| JP6687476B2 (ja) | 2016-07-25 | 2020-04-22 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP6549552B2 (ja) | 2016-12-27 | 2019-07-24 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
| JP6616280B2 (ja) * | 2016-12-27 | 2019-12-04 | トヨタ自動車株式会社 | スイッチング素子 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3221766B2 (ja) * | 1993-04-23 | 2001-10-22 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JP3206727B2 (ja) * | 1997-02-20 | 2001-09-10 | 富士電機株式会社 | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 |
| JP3216804B2 (ja) * | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| JP3968860B2 (ja) * | 1998-03-20 | 2007-08-29 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4792645B2 (ja) * | 2001-03-12 | 2011-10-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2004319964A (ja) * | 2003-03-28 | 2004-11-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-03-25 JP JP2009073927A patent/JP5368140B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009147381A (ja) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7029969B2 (en) | Method of manufacture of a silicon carbide MOSFET including a masking with a tapered shape and implanting ions at an angle | |
| JP5017823B2 (ja) | 半導体素子の製造方法 | |
| KR101244833B1 (ko) | ＳｉＣ 반도체 장치와 그 제조방법 | |
| US20170012108A1 (en) | Method for manufacturing semiconductor device | |
| JP4860929B2 (ja) | 半導体装置およびその製造方法 | |
| US8421151B2 (en) | Semiconductor device and process for production thereof | |
| JP6729523B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US7075149B2 (en) | Semiconductor device and its manufacturing method | |
| EP1289022A2 (en) | Power MOSFET transistor and Schottky diode | |
| US10714611B2 (en) | Silicon carbide semiconductor device | |
| JP5368140B2 (ja) | ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法 | |
| KR20120107838A (ko) | 탄화규소 반도체 장치 및 그 제조 방법 | |
| JP5101030B2 (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| KR100246975B1 (ko) | 반도체 장치의 제조방법 | |
| KR20130139738A (ko) | 탄화규소 반도체 장치의 제조방법 | |
| JP6159471B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2007311669A (ja) | 半導体装置及びその製造方法 | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| JP5213520B2 (ja) | 半導体装置の製造方法 | |
| JP2006186134A (ja) | 半導体装置 | |
| US20220123132A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2022182509A (ja) | 半導体装置およびその製造方法 | |
| JP4059846B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004363515A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2015070152A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5368140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |