DE19836284A1 - Verfahren zur Herstellung eines Leistungshalbleiterbauelementes mit einem halbisolierenden polykristallinen Silizium (SIPOS)-Film - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Leistungshalbleiterbauelementes mit einem halbisolie­ renden polykristallinen Silizium (SIPOS)-Film.

Neuere Entwicklungen in Richtung leistungsstarker Anwendungen hoher Kapazität haben zu einem Bedarf an einem Leistungshalb­ leiterbauelement geführt, das eine hohe Durchbruchspannung, eine hohe Schaltgeschwindigkeit und eine hohe Stromführungs­ fähigkeit besitzt. Das Leistungshalbleiterbauelement benötigt insbesondere eine niedrige Sättigungsspannung, um den Lei­ stungsverlust im leitenden Zustand zu verringern, wenn ein besonders hoher Strom fließt. Eine hohe Durchbruchspannung, die eine grundsätzliche Anforderung an ein Leistungshalblei­ terbauelement darstellt, bedeutet, daß das Leistungshalblei­ terbauelement einer hohen Sperrspannung widerstehen kann, wie sie auftreten kann, wenn das Bauelement abgeschaltet wird bzw. im Moment des Abschaltens.

Die Durchbruchspannung eines Halbleiterbauelementes ist durch eine Verarmungszone bestimmt, die an einem pn-Übergangsbe­ reich gebildet ist, da der größte Anteil der an den pn-Über­ gangsbereich angelegten Spannung an die Verarmungszone ange­ legt wird. Es ist bekannt, daß die Durchbruchspannung durch die Krümmung der Verarmungszone beeinflußt wird. Das heißt, an einem planaren Übergang wird das elektrische Feld an einem gekrümmten und nicht an einem flachen Bereich konzentriert. Dementsprechend tritt an der Kante des Übergangs leicht ein Lawinendurchbruch auf, und die Durchbruchspannung der gesam­ ten Verarmungszone ist reduziert.

Es wurden verschiedene Techniken vorgeschlagen, um zu verhin­ dern, daß sich das elektrische Feld an der Kante eines Über­ gangs konzentriert. Unter diesen befinden sich ein Verfahren zur Bildung einer Feldplatte auf einem Substrat in einem Feldbereich benachbart der Kante des planaren Übergangs, sie­ he die Veröffentlichung B.J. Baliga, "Power semiconductor di­ vice", 1996, Seiten 100 bis 102, ein Verfahren zur Bildung eines feldbegrenzenden Rings in Form einer Störstellenschicht eines gegenüber dem Übergang entgegengesetzten Leitfähig­ keitstyps im Feldbereich des Substrats sowie ein Verfahren zur Bildung einer halbisolierenden polykristallinen Silizium (SIPOS)-Schicht auf einem Substrat, auf dem der planare Über­ gang gebildet ist. Diese Verfahren dienen alle dem Zweck, die Durchbruchspannung durch Steigerung der Krümmung einer Verar­ mungszone zu erhöhen.

Das den SIPOS-Film verwendende Verfahren stellt einen relativ einfachen Prozeß dar und kann gleichzeitig mit der Erhöhung der Durchbruchspannung die Bauelementeigenschaften durch Be­ seitigen eines Oberflächenzustandseffektes von einem Silizi­ umsubstrat stabilisieren. Dieser Vorgehensweise wird daher seit kurzem hohe Beachtung geschenkt.

Die Fig. 1 und 2 zeigen Querschnitte eines herkömmlichen Lei­ stungstransistors mit einem derartigen SIPOS-Film. Wie aus Fig. 1 zu erkennen, sind zur Bildung einer unteren Schicht ein erster leitfähiger, hochdotierter (n⁺) Kollektorbereich 2 und ein niedrig dotierter (n⁻) Kollektorbereich 4 nacheinan­ der aufgebracht, und ein zweiter leitfähiger p⁺-Basisbereich 6 ist auf der unteren Schicht aufgebracht. Im Basisbereich 6 ist ein erster leitfähiger n⁺-Emitterbereich 8 gebildet. In einem Feldbereich, der vom Basisbereich 6 um einen vorgegebe­ nen Abstand separiert ist, ist zur Bauelementisolation ein n⁺-Kanalstoppbereich 10 gebildet.

Auf dem so aufgebauten Halbleitersubstrat sind des weiteren nacheinander ein Isolationsfilm 12, d. h. ein Oxidfilm, und ein halbisolierender polykristalliner Silizium (SIPOS)-Film 14 aufgebracht. Eine Basiselektrode 16, eine Emitterelektrode 18 und ein metallischer Äquipotentialring 22 kontaktieren über entsprechende Kontaktlöcher den Basisbereich 6, den Emitterbereich 8 bzw. den Kanalstoppbereich 10. Auf der ge­ genüberliegenden Oberfläche des hochdotierten Kollektorbe­ reichs 2 ist eine Kollektorelektrode 20 vorgesehen.

Bei dem oben beschriebenen, herkömmlichen Leistungstransistor werden der Isolationsfilm 12 und der SIPOS-Film 14 aufge­ bracht und dann geätzt, wonach die Basiselektrode 16, die Emitterelektrode 18 und der metallische Äquipotentialring 22 gebildet werden. Hierzu wird ein Trocken- oder Naßätzprozeß verwendet. Der Trockenätzprozeß für den Oxidfilm 12 ist je­ doch aufwendig, was die Produktivität herabsetzt. Wenn hinge­ gen Naßätzen angewendet wird, können leicht Hohlräume V unter dem SIPOS-Film 14 entstehen, wie in Fig. 2 veranschaulicht, und zwar wegen der isotropen Ätzeigenschaften des Naßätzpro­ zesses. Die zwischen dem Oxidfilm 12 und den Elektroden 18 und 22 gebildeten Hohlräume haben wegen Luftfeuchtigkeitsein­ flüssen und Unterschieden im Ausdehnungskoeffizient einen nachteiligen Einfluß auf die Bauelementzuverlässigkeit. Zudem werden bei der Herstellung eines Transistors üblicherweise Prozesse zur Bildung eines Basiskontaktes und eines Emitter­ kontaktes gleichzeitig durchgeführt, so daß sich ein Hohlraum bei einem Emitterkontakt aufgrund von Überätzen des Emitter­ kontaktes vergrößern kann.

Der Erfindung liegt als technisches Problem die Bereitstel­ lung eines Verfahrens der eingangs genannten Art zugrunde, durch das mit relativ geringem Aufwand ein Leistungshalblei­ terbauelement mit SIPOS-Film hergestellt werden kann, das ei­ ne hohe Zuverlässigkeit besitzt.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens mit den Merkmalen des Anspruchs 1 oder 3. Charakteristischerweise wird hierbei eine Isolationsfilmmaske zur Bildung von Übergangsschichten lediglich in einem Feldbe­ reich gebildet, ohne einen speziellen fotografischen Prozeß. Dadurch kann ein verbessertes Leistungshalbleiterbauelement ohne Hohlräume mit relativ geringem Aufwand hergestellt wer­ den.

Vorteilhafte Weiterbildungen der Erfindung sind in den Un­ teransprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläu­ terten, herkömmlichen Ausführungsbeispiele sind in den Zeich­ nungen dargestellt, in denen zeigen:

Fig. 1 und 2 Querschnitte eines herkömmlichen Leistungs­ transistors mit einem SIPOS-Film,

Fig. 3 bis 7 Querschnitte zur Veranschaulichung einer er­ sten Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Leistungs­ halbleiterbauelementes,

Fig. 8 einen Querschnitt zur Veranschaulichung einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Leistungs­ halbleiterbauelementes und

Fig. 9 einen Querschnitt zur Veranschaulichung einer dritten Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Leistungs­ halbleiterbauelementes.

Nachfolgend wird im Detail auf die erfindungsgemäßen Ausfüh­ rungsformen unter Bezugnahme auf die zugehörigen Zeichnungen eingegangen. Es versteht sich, daß neben den gezeigten weite­ re Realisierungen der Erfindung möglich sind. In den Zeich­ nungen sind die Dicken der Schichten oder Bereiche zum besse­ ren Verständnis übertrieben dargestellt. Gleiche Bezugszei­ chen bezeichnen in den Zeichnungen jeweils gleiche Elemente. Außerdem ist mit dem Ausdruck, daß eine Schicht "auf" einer anderen Schicht oder einem Substrat gebildet wird, vorliegend gemeint, daß die Schicht direkt auf der anderen Schicht oder dem Substrat oder unter Zwischenfügung anderer Schichten auf­ gebracht werden kann.

In den Fig. 3 bis 7 ist eine erste Realisierung des erfin­ dungsgemäßen Verfahrens veranschaulicht. Fig. 3 zeigt einen Schritt zur Bildung einer ersten Maske 36a zwecks Erzeugung eines Basisbereichs. Hierzu wird ein Isolationsfilm, d. h. ein Oxidfilm, auf einem Halbleitersubstrat aufgebracht, auf dem erste leitfähige Kollektorbereiche 32 und 34 gebildet sind, die mit n-leitenden Störstellen in hoher bzw. niedriger Kon­ zentration dotiert sind. Der Oxidfilm wird durch einen typi­ schen fotolitografischen Prozeß geätzt, um die erste Maske 36a zwecks Erzeugung des Basisbereichs zu bilden.

Wie allgemein bekannt, können die Kollektorbereiche 32 und 34 hoher bzw. niedriger Dotierkonzentration durch eine Diffusi­ ons- oder Epitaxietechnik erzeugt werden. Wenn die Diffusions­ technik verwendet wird, werden durch Ionenimplantation n-leitende Störstellen mit hoher Konzentration in die andere Oberfläche des Halbleitersubstrates eingebracht, das mit n-leitenden Störstellen, wie Phosphor (P), niedriger Konzentra­ tion dotiert ist. Die resultierende Struktur wird dann zwecks Diffusion der Störstellenionen wärmebehandelt, um die zwei Kollektorbereiche zu erzeugen. Wenn die Epitaxietechnik ver­ wendet wird, wird auf das mit n-leitenden Störstellen hoher Konzentration dotierte Halbleitersubstrat eine Epitaxie­ schicht mit niedriger Dotierkonzentration aufgewachsen, um dadurch die zwei Kollektorbereiche zu erzeugen.

Fig. 4 veranschaulicht Schritte zur Bildung eines Basisbe­ reichs 38 und einer zweiten Maske 36b für einen Emitter- und einen Kanalstoppbereich. Hierzu werden unter Verwendung der ersten Maske 36a p-leitende Störstellen, wie Bohr (B), durch Ionenimplantation in hoher Konzentration in den n⁻-Kollek­ torbereich 34 niedriger Dotierkonzentration eingebracht. Die resultierende Struktur wird dann wärmebehandelt, um dadurch den p⁺-Basisbereich 38 zu erzeugen. In diesem Stadium wird der Oxidfilm durch die Wärmebehandlung zum weiteren Wachsen auf dem Halbleitersubstrat gebracht, wodurch der Oxidfilm auf dem Feldbereich eine andere Dicke erhält als auf dem aktiven Bereich. Als nächstes wird der Oxidfilm durch einen fotolito­ grafischen Prozeß strukturiert, wodurch die zweite Maske 36b entsteht, die das Halbleitersubstrat dort freilegt, wo ein Emitterbereich und ein Kanalstoppbereich zu bilden sind.

Fig. 5 veranschaulicht einen Schritt zur Erzeugung eines Emitterbereichs 40 und eines Kanalstoppbereichs 42. Hierzu werden unter Verwendung der zweiten Maske 36b n-leitende Störstellen, wie Phosphor (P), mittels Ionenimplantation in hoher Konzentration in das Halbleitersubstrat eingebracht, wonach die resultierende Struktur wärmebehandelt wird, so daß der n⁺-Emitterbereich 40 und der Kanalstoppbereich 42 entste­ hen. In diesem Stadium wächst durch die Wärmebehandlung wie­ derum der Oxidfilm auf dem Halbleitersubstrat weiter. Wie aus Fig. 5 ersichtlich, besitzt damit der Oxidfilm 36c unter­ schiedliche Dicken über dem Feldbereich, dem Basisbereich bzw. dem Emitterbereich.

Fig. 6 veranschaulicht einen Schritt zur Bildung eines SIPOS- Films 44. Hierzu wird der Oxidfilm geätzt, um den aktiven Be­ reich des Halbleitersubstrats freizulegen. Der Ätzprozeß wird hierbei unter Verwendung eines typischen Oxidfilmätzmittels durchgeführt, wie einer verdünnten Flußsäurelösung, wobei ein Zeitätzverfahren angewandt wird, bis der Oxidfilm über dem aktiven Bereich, d. h. über dem Basis- und dem Emitterbereich 38, 40 vollständig entfernt ist. Vorzugsweise wird das Ätzen durchgeführt, bis die Dicke des Oxidfilm 36d über dem Feldbe­ reich zwischen ungefähr 0,2 µm und 2,0 µm beträgt.

Wie oben beschrieben, wird durch dieses zeitabhängige Ätzen des Oxidfilms unter Beachtung der Tatsache, daß die Dicken der Teile des Oxidfilms in den verschiedenen Bereichen unter­ schiedlich sind, erreicht, daß der Oxidfilm 36d lediglich über dem Feldbereich verbleibt, ohne daß ein spezieller foto­ litografischer Prozeß benötigt wird, wie aus Fig. 6 ersicht­ lich. Dadurch werden ein hoher Herstellungsaufwand und die Entstehung von Hohlräumen vermieden, wie dies bei der her­ kömmlichen, oben erwähnten Technik der Fall ist, bei welcher der Oxidfilm naß- oder trockengeätzt wird.

Als nächstes wird auf der resultierenden Struktur ganz flächig der SIPOS-Film 44 unter Verwendung eines typischen Abscheide­ verfahrens gebildet, wie einer chemischen Gasphasenabschei­ dung (CVD) oder einer Niederdruck-CVD (LP-CVD). Spezielle Techniken zur Bildung des SIPOS-Films 44 sind allgemein be­ kannt.

Auf dem SIPOS-Film 44 kann ein Schutzfilm in Form eines Oxid­ films oder eines Nitridfilms aufgebracht werden, um die Zu­ verlässigkeit des Bauelements weiter zu verbessern. Fig. 8 zeigt eine Struktur, bei der ein solcher Schutzfilm auf dem SIPOS-Film 44 gebildet ist.

Fig. 7 zeigt einen Schritt zur Erzeugung einer Basiselektrode 46, einer Emitterelektrode 48, eines metallischen Äquipoten­ tialrings 50 und einer Kollektorelektrode 52. Hierbei wird der SIPOS-Film 44 unter Verwendung eines typischen Fotolitho­ graphieprozesses geätzt, um Kontaktlöcher zu bilden, die Tei­ le des Basisbereichs 38, des Emitterbereichs 40 und des Ka­ nalstoppbereichs 42 freilegen. Als nächstes wird ganzflächig auf der resultierenden Struktur, in der die Kontaktlöcher ge­ bildet sind, ein Metallfilm, z. B. ein Film aus Aluminium (Al) abgeschieden, wonach die resultierende Struktur bemustert wird, um die Basiselektrode 46, die Emitterelektrode 48 und die Äquipotentialelektrode 50 zu erzeugen, welche jeweils die zugehörigen Bereiche kontaktieren. Anschließend wird auf der gegenüberliegenden Oberfläche des hoch dotierten n⁺-Kollek­ torbereichs 32 ein Metallfilm aufgebracht, um die Kollektor­ elektrode 52 zu erzeugen.

Fig. 8 zeigt die Struktur mit einem auf den SIPOS-Film 44 aufgebrachten Schutzfilm 60 zwecks weiterer Verbesserung der Zuverlässigkeit des Bauelementes.

Fig. 9 veranschaulicht ein weiteres Ausführungsbeispiel der Erfindung, bei dem es sich um eine typische Technik zur Her­ stellung einer Leistungsdiode handelt, mit der Ausnahme, daß der Isolationsfilm, wie im ersten beschriebenen Ausführungs­ beispiel der Erfindung, lediglich auf dem Feldbereich ver­ bleibt. Der Isolationsfilm 70 wird durch das Zeitätzverfahren in einem Naßätzvorgang geätzt, wobei die Tatsache ausgenutzt wird, daß die Dicke des Isolationsfilms 70 auf dem Feldbe­ reich, dem Anodenbereich 66 und dem Kanalstoppbereich 68 wie im ersten erfindungsgemäßen Ausführungsbeispiel jeweils ver­ schieden ist. Dementsprechend wird erreicht, daß der Isolati­ onsfilm 70 lediglich auf dem Feldbereich verbleibt, ohne daß hierfür eine Maske benötigt wird.

In Fig. 9 bezeichnet das Bezugszeichen 72 einen SIPOS-Film, der dazu vorgesehen ist, ein elektrisches Feld daran zu hin­ dern, sich an der Kante des Anodenbereichs 66 zu konzentrie­ ren. Mit dem Bezugszeichen 74 ist ein Schutzfilm bezeichnet, der auf dem SIPOS-Film 72 gebildet ist, um die Zuverlässig­ keit des Bauelementes weiter zu erhöhen. Der Schutzfilm kann ein Oxidfilm oder ein Nitridfilm sein, er kann optional auch weggelassen werden.

Das Bezugszeichen 62 bezeichnet einen hoch dotierten Katho­ denbereich, das Bezugszeichen 64 einen niedrig dotierten Ka­ thodenbereich, das Bezugszeichen 76 eine Anodenelektrode, das Bezugszeichen 78 eine Äquipotentialelektrode und das Bezugs­ zeichen 80 eine Kathodenelektrode.

In den Zeichnungen und der zugehörigen Beschreibung wurden optimale Ausführungsbeispiele der Erfindung offenbart, wobei spezielle Ausdrücke gebraucht wurden, um die vorliegende Er­ findung zu erläutern, ohne damit die in den zugehörigen An­ sprüchen definierte Erfindung zu beschränken.

Gemäß dem oben erläuterten, erfindungsgemäßen Verfahren zur Herstellung von Leistungshalbleiterbauelementen wird eine Isolationsfilmmaske zur Erzeugung von Übergangsschichten ohne einen speziellen Fotolithographieprozeß lediglich in einem Feldbereich gebildet. Dadurch kann ein verbessertes Lei­ stungshalbleiterbauelement ohne Hohlräume mit geringem Auf­ wand hergestellt werden.

Claims (8)

1. Verfahren zur Herstellung eines Leistungshalbleiterbau­ elementes mit folgenden Schritten:

• a) Bilden eines leitfähigen Kollektorbereiches (32, 34) in einem Halbleitersubstrat,
• b) Bilden eines ersten Isolationsfilms auf dem Halbleiter­ substrat, in welchem der Kollektorbereich gebildet ist, wobei der erste Isolationsfilm einen Teil des Halbleitersubstrates frei läßt, in welchem ein Basisbereich zu bilden ist,
• c) Bilden eines leitfähigen Basisbereichs (38) in dem Kol­ lektorbereich,
• d) ganzflächiges Bilden eines zweiten Isolationsfilms auf das Halbleitersubstrat,
• e) Freilegen eines Teils des Halbleitersubstrates, in wel­ chem ein Emitterbereich und ein Kanalstoppbereich zu bilden sind,
• f) Implantieren von Störstellen für den Emitterbereich (40) in den Basisbereich,
• g) Bilden eines dritten Isolationsfilms (36c) ganzflächig auf dem Halbleitersubstrat gleichzeitig mit der Bildung eines leitfähigen Emitterbereichs (40) durch Diffusion der Stör­ stellen,
• h) Belassen wenigstens eines von dem ersten bis dritten Iso­ lationsfilm (36a, 36b, 36c) lediglich in einem Feldbereich zwischen dem Basisbereich und dem Kanalstoppbereich,
• i) Freilegen von Teilen des Basisbereichs, des Emitterbe­ reichs und des Kanalstoppbereichs nach Bildung eines halbiso­ lierenden polykristallinen Silizium (SIPOS)-Films (44) ganz­ flächig auf der resultierenden Struktur und
• j) Erzeugen einer Basiselektrode (48), einer Emitterelektro­ de (46) und eines metallischen Äuquipotentialrings (50), wel­ che den Basisbereich (40), den Emitterbereich (38) bzw. den Kanalstoppbereich (42) kontaktieren.

2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, daß im Schritt h der erste bis dritte Isolationsfilm (36a, 36b, 36c) ohne Verwendung eines speziellen Fotolithographie­ prozesses geätzt werden, bis die Oberfläche des Basisbereichs (40) freiliegt.

3. Verfahren zur Herstellung eines Leistungshalbleiterbau­ elementes mit folgenden Schritten:

• a) Bilden eines leitfähigen Kathodenbereiches (62, 64) in einem Halbleitersubstrat,
• b) Bilden eines ersten Isolationsfilms auf dem Halbleiter­ substrat, in welchem der Kathodenbereich gebildet ist, wobei der erste Isolationsfilm einen Teil des Halbleitersubstrats frei läßt, in welchem ein Anodenbereich zu bilden ist,
• c) Bilden eines leitfähigen Anodenbereichs (66) in dem Ka­ thodenbereich,
• d) Bilden eines zweiten Isolationsfilms ganzflächig auf dem Halbleitersubstrat, in welchem der Anodenbereich gebildet ist,
• e) Ätzen des ersten und zweiten Isolationsfilms zur Freile­ gung eines Teils des Halbleitersubstrates, in welchem ein Ka­ nalstoppbereich zu bilden ist,
• f) Implantieren von Kanalstopp-Störstellen in den Kathoden­ bereich,
• g) Bilden eines dritten Isolationsfilms ganz flächig auf dem Halbleitersubstrat gleichzeitig mit der Erzeugung eines leit­ fähigen Kanalstoppbereiches (68) durch Diffusion der Stör­ stellen,
• h) Belassen wenigstens eines von dem ersten bis dritten Iso­ lationsfilm lediglich in einem Feldbereich zwischen dem Ano­ denbereich und dem Kanalstoppbereich,
• i) Freilegen von Teilen des Anodenbereichs und des Kanal­ stoppbereichs nach Aufbringen eines halbisolierenden polykri­ stallinen Silizium (SIPOS)-Films (72) ganzflächig auf der re­ sultierenden Struktur und
• j) Erzeugen einer Kathodenelektrode (80), einer Anodenelek­ trode (76) und eines metallischen Äquipotentialrings (78), welche den Kathodenbereich (62, 64), den Anodenbereich (66) bzw. den Kanalstoppbereich (68) kontaktieren.

4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, daß im Schritt h der erste bis dritte Isolationsfilm ohne Verwendung eines speziellen Fotolithographieprozesses geätzt werden, bis die Oberfläche des Anodenbereichs (66) frei liegt.

5. Verfahren nach einem der Ansprüche 1 bis 4, weiter da­ durch gekennzeichnet, daß der Schritt h unter Verwendung ei­ nes Naßätzverfahrens durchgeführt wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, weiter da­ durch gekennzeichnet, daß das Ätzen im Schritt h durchgeführt wird, bis die Dicke des im Feldbereichs verbleibenden Isola­ tionsfilms zwischen 0,2 µm und 2,0 µm liegt.

7. Verfahren nach einem der Ansprüche 1 bis 6, weiter da­ durch gekennzeichnet, daß der Schritt i einen Schritt zur Bildung eines Schutzfilms auf der resultierenden Struktur nach dem Aufbringen des SIPOS-Films umfaßt.

8. Verfahren nach Anspruchs 7, weiter dadurch gekennzeich­ net, daß als Schutzfilm ein Oxidfilm oder ein Nitridfilm auf­ gebracht wird.