CN111797053A - 多芯片运算装置、虚拟货币挖矿机及计算机服务器 - Google Patents

多芯片运算装置、虚拟货币挖矿机及计算机服务器 Download PDF

Info

Publication number
CN111797053A
CN111797053A CN202010647996.0A CN202010647996A CN111797053A CN 111797053 A CN111797053 A CN 111797053A CN 202010647996 A CN202010647996 A CN 202010647996A CN 111797053 A CN111797053 A CN 111797053A
Authority
CN
China
Prior art keywords
chip
chips
pin
pins
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010647996.0A
Other languages
English (en)
Inventor
郭海丰
杨作兴
高阳
刘子熹
巫跃凤
罗应华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen MicroBT Electronics Technology Co Ltd
Original Assignee
Shenzhen MicroBT Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen MicroBT Electronics Technology Co Ltd filed Critical Shenzhen MicroBT Electronics Technology Co Ltd
Priority to CN202010647996.0A priority Critical patent/CN111797053A/zh
Publication of CN111797053A publication Critical patent/CN111797053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q40/00—Finance; Insurance; Tax strategies; Processing of corporate or income taxes
    • G06Q40/04—Trading; Exchange, e.g. stocks, commodities, derivatives or currency exchange
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Accounting & Taxation (AREA)
  • Finance (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Development Economics (AREA)
  • General Business, Economics & Management (AREA)
  • Technology Law (AREA)
  • Strategic Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Marketing (AREA)
  • Computing Systems (AREA)
  • Economics (AREA)
  • Multi Processors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种多芯片运算装置、虚拟挖矿机及计算机服务器，所述多芯片运算装置包括：多个芯片，设置在PCB板上；每个芯片包括至少一个模式选择信号引脚，用于控制芯片引脚的功能，使芯片引脚至少在输入功能和输出功能之间进行切换。本发明的技术方案中对每个芯片设置至少一个模式选择信号引脚，可使芯片引脚的功能根据模式选择的不同而改变，使相邻或相近的芯片就近进行连接，避免了走线交叉、线路延长造成的信号干扰等问题，方便多个芯片之间的连接，可以降低PCB板互联的难度，以及降低板级的成本。

Description

多芯片运算装置、虚拟货币挖矿机及计算机服务器
本发明是申请号为201810853973.8、申请日为2018年7月30日、发明名称为“多芯片单层板运算装置、虚拟货币挖矿机及计算机服务器”的中国发明专利申请的分案申请。
技术领域
本发明涉及集成电路领域，具体涉及一种多芯片运算装置及其制造方法、虚拟货币挖矿机及计算机服务器。
背景技术
在一个由多芯片组成的运算板中，各芯片之间互联信号众多，往往会给板级布线带来很大的压力，可能会导致PCB板的面积增加或者需要更多的层数来满足布线需求。对面积和成本敏感的***中，会限制PCB板的大小以及板子层数，给布线带来很大的困难。
在现有技术中，单颗芯片的PIN脚位置都是固定的，多芯片板级互联时，限于板子的宽度，通信信号的互联会变的困难，对于单层PCB板(即通信信号走线单层设置)来说，信号之间如果有交叉，板级信号走线会变的极其困难，且相互之间容易产生干扰。
发明内容
为解决上述问题，本发明的目的是提供一种多芯片运算装置及其制造方法、虚拟货币挖矿机及计算机服务器，采用芯片引脚输入输出模式可变的方案，方便多个芯片之间的连接，可以降低PCB板互联的难度，以及降低板级的成本。
为解决上述问题，本发明的第一方面提供了一种多芯片运算装置，包括：多个芯片，设置在PCB板上；
每个芯片包括至少一个模式选择信号引脚，用于控制芯片引脚的功能，使芯片引脚至少在输入功能和输出功能之间进行切换；
所述多个芯片包括N*M个芯片，在所述PCB板上排列成N行、M列；所述多个芯片呈逐行往复环回衔接的串联连接，即两端的芯片上下的通信信号左右交替两两就近互相连接、中间的芯片左右的通信信号互相连接，所述通信信号走线单层设置。
在一些实施例中，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换。
在一些实施例中，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换包括部分或全部引脚的功能进行互换。
在一些实施例中，所述模式选择信号变化前后的所述芯片的对应侧的通信信号引脚在列向上的信号位排序方向相反。
在一些实施例中，所述多个芯片的供电电源信号按照每列芯片上下串联连接。
在一些实施例中，通过将所述芯片的所述模式选择信号引脚与地电源引脚相连实现一种模式的选择。
本发明的第二方面提供了一种多芯片运算装置的制造方法，包括：
所述多芯片运算装置包括N*M个芯片，在PCB板上排列成N行、M列；
每个芯片包括至少一个模式选择信号引脚，用于控制芯片引脚的功能，使芯片引脚至少在输入功能和输出功能之间进行切换；
相邻芯片之间进行互相连接，使得所述多个芯片呈逐行往复环回衔接的串联连接，即两端的芯片上下的通信信号左右交替两两就近互相连接、中间的芯片左右的通信信号互相连接，所述通信信号走线单层设置。
在一些实施例中，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换。
在一些实施例中，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换包括部分或全部引脚的功能进行互换。
在一些实施例中，所述模式选择信号变化前后的所述芯片的对应侧的通信信号引脚在列向上的信号位排序方向相反。
在一些实施例中，所述多个芯片的供电电源信号按照每列芯片上下串联连接。
在一些实施例中，将所述芯片的所述模式选择信号引脚与地电源引脚相连实现一种模式的选择。
本发明的第三方面提供了一种虚拟货币挖矿机，包括如前所述的多芯片运算装置。
本发明的第四方面提供了一种计算机服务器，包括如前所述的多芯片运算装置。
综上所述，本发明提供了一种多芯片运算装置及其制造方法、虚拟货币挖矿机及计算机服务器，所述PCB板包括：多个芯片，设置在PCB板上；每个芯片包括至少一个模式选择信号引脚，用于控制芯片引脚的功能，使芯片引脚至少在输入功能和输出功能之间进行切换。本发明的技术方案中对每个芯片设置至少一个模式选择信号引脚，可使芯片引脚的功能根据模式选择的不同而改变，使相邻或相近的芯片就近进行连接，避免了走线交叉、线路延长造成的信号干扰等问题，方便多个芯片之间的连接，可以降低PCB板互联的难度，以及降低板级的成本。
附图说明
图1是现有技术中多芯片运算装置连接结构示意图；
图2是多芯片多层PCB板连接结构示意图；
图3是本发明具体实施例中多芯片运算装置连接结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在现有技术中，有一种基于多芯片运算装置的数据处理装置，如图1所示，包括具有不同封装的第一芯片110和第二芯片120(本发明中的芯片均指封装后的芯片，“封装”，是把集成电路装配为芯片最终产品的过程，简单的说，就是把铸造厂生产出来的集成电路裸片(Die)放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体)，该PCB板具有第一电源端和第二电源端；PCB板上布设有多条金属箔F1～Fm+1，该多条金属箔将所述第一电源端和所述第二电源端之间的电压分割为至少两个电压层，并且所述多条金属箔在PCB板的第一表面划分形成电压逐层递减的至少两个供电区域；PCB板布设有信号布线，信号布线在PCB板的第一表面逐层往复环回衔接该至少两个供电区域；第一芯片110和第二芯片120的内核供电封装引脚同向布置，该内核供电封装引脚通过多条金属箔逐层串联；第一芯片110的信号通讯封装引脚相比于内核供电封装引脚的布置方向与第二芯片120的信号通讯封装引脚相比于内核供电封装引脚的布置方向相反，即第一芯片110的信号通讯封装引脚Sin[n:1]和Sout[n:1]与第二芯片120的信号通讯封装引脚Sin[n:1]和Sout[n:1]方向相反，且第一芯片110和第二芯片120间隔交替设置。所述第一芯片110和所述第二芯片120的信号通讯封装引脚通过所述信号布线逐层串联。上述PCB板的芯片布置方法能够设置在单层PCB板上，并且采用更少的布线以避免与金属箔Fi+1发生布线干涉。但是，为达到上述效果，需要同时设置两种输入输出信号引脚反向的芯片，这样增加了PCB板芯片的数量以及制作成本。
为解决上述问题，本发明尝试利用相同的芯片以满足多芯片单层PCB的制作需求。单颗芯片的PIN脚位置都是固定的，在多芯片板级互联时，限于板子的宽度，通信信号的互联会变的困难，对于单层PCB板来说，信号之间如果有交叉，板级信号走线会变的极其困难。如图2所示，在单层PCB板上排列设置了4*3个芯片CHIP-0，CHIP-1……CHIP-11，分别代表1-12颗芯片。假定PCB板上芯片完全是相同的，只是在板级所在的位置不同，其通信PIN脚定义如下：
芯片左侧：引脚1：S0_UP为输入信号；引脚2：S1_UP为输出信号；引脚3：S2_UP为输入信号；引脚4：VDD_IO_UP为左侧IO电源；引脚5：GP_IO_UP；引脚6：VSS_UP为左侧地电源。
芯片右侧：引脚7：S0_DN为输出信号，引脚8：S1_DN为输入信号，引脚9：S2_DN为输出信号；引脚10：VDD_IO_DN为右侧IO电源；引脚11：GP_IO_DN；引脚12：VSS_DN为右侧地电源。
其中，同一列中上下级芯片通过布线13进行供电电源串联连接，每一行的芯片供电电压相同。假如板级需要将12颗这样芯片的通信信号串联在一起，通常的信号连接方式如图2所示：CHIP-0的引脚1输入的信号A从CHIP-O的引脚7输出并经过外部走线输入至CHIP-1的引脚1中，同理，CHIP-0的引脚3输入的信号C从CHIP-0的引脚9输出并经外部走线输入至CHIP-1的引脚3中；相应的，CHIP-1的引脚2输出信号B经外部走线输入至CHIP-0的引脚8并从CHIP-0的引脚2输出。CHIP-1与CHIP-2以及后续的芯片之间的连接关系同上述CHIP-0和CHIP-1的连接关系。参见图2，CHIP-2的信号要走较远的线与CHIP-3互联，CHIP-5的信号也要走较远的线与CHIP-6互联，板级走线与供电电源布线13交叉，需要多层PCB板才能实现。如果CHIP-3也有信号与CHIP-0互联，那也只能用多层PCB板才可以，板级成本必然会增加。因此，现有技术中，由于芯片的引脚功能是固定的，造成走线比较困难，容易形成线路之间的互相干扰等问题。
为进一步解决上述问题，本发明提出对于在PCB板上设置的多个相同的芯片，通过在芯片上设置至少一个模式选择信号引脚，使得在不同的模式选择情况下，芯片的PIN脚的功能是可变的，这样的设置将使板级互联变的简单易行。
本发明的第一方面提供了一种多芯片运算装置，包括：多个芯片，设置在PCB板上，PCB板上的通信信号走线单层设置。具体的，所述多个芯片包括N*M个芯片，在所述PCB板上排列成N行、M列，其中N、M为正整数；每个芯片包括至少一个模式选择信号引脚，用于控制芯片引脚的功能，使芯片引脚在至少两种功能之间进行切换。
在一些实施例中，当模式选择信号发生变化时，所述芯片两侧的输入引脚变为输出引脚，输出引脚变为输入引脚，即输入、输出方向进行变换。
在一些实施例中，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换。
在一些实施例中，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换包括部分或全部引脚的功能进行互换。
在一些实施例中，所述多个芯片呈逐行往复环回衔接的串联连接，即两端的芯片上下两两互相连接、中间的芯片左右连接。
本发明的另一方面提供了一种多芯片运算装置的制造方法，按照上述PCB板的设置进行线路连接，具体的，对于在PCB板上设置的多个相同的芯片，通过增加一个模式选择信号：MODE，用其来控制芯片PIN脚的定义和输入输出方向，便于板级互联时根据需要调整某个芯片的PIN脚定义。
下面以一个具体的实施例进行说明。如图3所示：在单层PCB板上排列设置了4*3个芯片CHIP-0，CHIP-1……CHIP-11，分别代表1-12颗芯片。PCB板上的上述芯片完全是相同的，只是在板级所在的位置不同，其通信PIN脚定义如下：
芯片左侧：引脚1：S0_UP为输入信号；引脚2：S1_UP为输出信号；引脚3：S2_UP为输入信号；引脚4：VDD_IO_UP为左侧IO电源；引脚5：MODE_UP为模式控制信号；引脚6：VSS_UP为左侧地电源。
芯片右侧：引脚7：S0_DN为输出信号，引脚8：S1_DN为输入信号，引脚9：S2_DN为输出信号；引脚10：VDD_IO_DN为右侧IO电源；引脚11：MODE_DN为模式控制信号；引脚12：VSS_DN为右侧地电源。
在每颗芯片上设置至少一个模式选择信号引脚MODE(上述引脚5和引脚11可在内部连接作为一个模式选择信号使用；或者引脚5MODE_UP控制左侧的引脚，引脚11MODE_DN控制右侧的引脚)：
如图3所示，第一行的芯片CHIP-0、CHIP-1、CHIP-2以及第三行的芯片CHIP-6、CHIP-7、CHIP-8选择的模式相同，而第二行的芯片CHIP-3、CHIP-4、CHIP-5以及第四行的芯片CHIP-9、CHIP-10、CHIP-11选择为另一种模式，即芯片模式逐行间隔交替相同。
当MODE选择为0时：引脚功能如上所示，不发生变化；
当MODE为1时：芯片左侧引脚1-6的功能分别与芯片右侧引脚7-12的功能对应互换。
上述是左右两侧引脚的功能全部进行互换的情况。
在一些实施例中，仅对芯片的输入输出引脚的功能进行互换，其他引脚的功能不变：
当MODE选择为0时：
芯片左侧：引脚1：S0_UP为输入信号；引脚2：S1_UP为输出信号；引脚3：S2_UP为输入信号；
芯片右侧：引脚7：S0_DN为输出信号，引脚8：S1_DN为输入信号，引脚9：S2_DN为输出信号。
其中，MODE控制信号可以通过与地电源相连来进行MODE 0的选择。
当MODE选择为1时：
芯片左侧：引脚1：S0_UP为输出信号；引脚2：S1_UP为输入信号；引脚3：S2_UP为输出信号；
芯片右侧：引脚7：S0_DN为输入信号，引脚8：S1_DN为输出信号，引脚9：S2_DN为输入信号。
其中，MODE控制信号可以通过与IO电源相连来进行MODE 1的选择。
MODE 0和MODE 1仅用于区分不同的模式，并不对其与引脚的对应关系进行限制。
图3中，在第一行中，CHIP-0和CHIP-1以及CHIP-1与CHIP-2的走线方式与图2类似，如信号A从CHIP-0的引脚1输入、CHIP-0的引脚7输出、CHIP-1的引脚1输入、CHIP-1的引脚7输出、CHIP-2的引脚1输入、CHIP-2的引脚7输出的方式进行传输。然而在不同行之间，如图3所示，信号A经CHIP-2直接输出至与其相邻的CHIP-5，即信号A经CHIP-2的引脚7输入CHIP-5的引脚9，并从CHIP-5的引脚3输出。同理，CHIP-0的引脚3输入的信号C传输至CHIP-2的引脚9后输出，接着从CHIP-5的引脚7输入并从CHIP-5的引脚1输出。CHIP-5的引脚2输入的信号B经CHIP-5的引脚8输出并输入至CHIP-2的引脚8中，经过CHIP-2、CHIP-1和CHIP-0从CHIP-0的引脚2输出。由此可见，不同模式之间的引脚互换方式为：引脚1与引脚9互换，引脚2与引脚8互换，引脚3与引脚7互换，即模式选择信号变化前后的所述芯片的对应侧的通信信号引脚在列向上的信号位排序方向相反。
通过MODE信号控制芯片PIN脚的定义，CHIP-2不必再与遥远的CHIP-3互联，而可以就近与CHIP-5互联，CHIP-3可就近与CHIP-6互联，即使CHIP-3也有信号与CHIP-0互联，也完全不受影响。可见，所述多个芯片可以选择逐行往复环回衔接的串联连接，即两端的芯片上下的通信信号左右交替两两就近互相连接、中间的芯片左右的通信信号连接；所述多个芯片的供电电源信号按照每列芯片上下串联连接。按照连接顺序的处于两端的第一个芯片和最后一个芯片无需和其他芯片的通信信号进行上下连接。
本发明的第三方面提供了一种虚拟货币挖矿机，包括如前所述的多芯片单层板运算装置。
本发明的第四方面提供了一种计算机服务器，包括如前所述的多芯片单层板运算装置。
如此，可通过MODE信号随意改变芯片PIN脚的输入输出方向，只需单颗芯片，而不是如图1中每种芯片提供引脚相反的两颗芯片，就可使***在单层PCB板上轻松实现互联，一来可以降低PCB板互联的难度，二来单层板也可降低板级的成本。
综上所述，本发明提供了一种多芯片运算装置及其制造方法、虚拟货币挖矿机及计算机服务器，所述PCB板包括：多个芯片，设置在PCB板上，PCB板上的通信信号走线单层设置；每个芯片包括至少一个模式选择信号引脚，用于控制芯片引脚的功能，使芯片引脚在至少两种功能之间进行切换。本发明的技术方案中对每个芯片设置至少一个模式选择信号引脚，可使芯片引脚的功能根据模式选择的不同而改变，使相邻或相近的芯片就近进行连接，避免了走线交叉、线路延长造成的信号干扰等问题，方便多个芯片之间的连接，可以降低PCB板互联的难度，以及降低板级的成本。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (14)

1.一种多芯片运算装置，其特征在于，包括：多个芯片，设置在PCB板上；
每个芯片包括至少一个模式选择信号引脚，用于控制芯片引脚的功能，使芯片引脚至少在输入功能和输出功能之间进行切换；
所述多个芯片包括N*M个芯片，在所述PCB板上排列成N行、M列；所述多个芯片呈逐行往复环回衔接的串联连接，即两端的芯片上下的通信信号左右交替两两就近互相连接、中间的芯片左右的通信信号互相连接，所述通信信号走线单层设置。
2.根据权利要求1所述的多芯片运算装置，其特征在于，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换。
3.根据权利要求2所述的多芯片运算装置，其特征在于，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换包括部分或全部引脚的功能进行互换。
4.根据权利要求2或3所述的多芯片运算装置，其特征在于，所述模式选择信号变化前后的所述芯片的对应侧的通信信号引脚在列向上的信号位排序方向相反。
5.根据权利要求1-4之一所述的多芯片运算装置，其特征在于，所述多个芯片的供电电源信号按照每列芯片上下串联连接。
6.根据权利要求1-5之一所述的多芯片运算装置，其特征在于，通过将所述芯片的所述模式选择信号引脚与地电源引脚相连实现一种模式的选择。
7.一种多芯片运算装置的制造方法，其特征在于，包括：
所述多芯片运算装置包括N*M个芯片，在PCB板上排列成N行、M列；
每个芯片包括至少一个模式选择信号引脚，用于控制芯片引脚的功能，使芯片引脚至少在输入功能和输出功能之间进行切换；
相邻芯片之间进行互相连接，使得所述多个芯片呈逐行往复环回衔接的串联连接，即两端的芯片上下的通信信号左右交替两两就近互相连接、中间的芯片左右的通信信号互相连接，所述通信信号走线单层设置。
8.根据权利要求7所述的多芯片运算装置的制造方法，其特征在于，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换。
9.根据权利要求8所述的多芯片运算装置的制造方法，其特征在于，当模式选择信号发生变化时，所述芯片一侧引脚的功能与另一侧引脚的功能进行互换包括部分或全部引脚的功能进行互换。
10.根据权利要求8或9所述的多芯片运算装置的制造方法，其特征在于，所述模式选择信号变化前后的所述芯片的对应侧的通信信号引脚在列向上的信号位排序方向相反。
11.根据权利要求7-10之一所述的多芯片运算装置的制造方法，其特征在于，所述多个芯片的供电电源信号按照每列芯片上下串联连接。
12.根据权利要求7-11之一所述的多芯片运算装置的制造方法，其特征在于，将所述芯片的所述模式选择信号引脚与地电源引脚相连实现一种模式的选择。
13.一种虚拟货币挖矿机，其特征在于，包括如权利要求1-6任一项所述的多芯片运算装置。
14.一种计算机服务器，其特征在于，包括如权利要求1-6任一项所述的多芯片运算装置。
CN202010647996.0A 2018-07-30 2018-07-30 多芯片运算装置、虚拟货币挖矿机及计算机服务器 Pending CN111797053A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010647996.0A CN111797053A (zh) 2018-07-30 2018-07-30 多芯片运算装置、虚拟货币挖矿机及计算机服务器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810853973.8A CN108874731A (zh) 2018-07-30 2018-07-30 多芯片单层板运算装置、虚拟货币挖矿机及计算机服务器
CN202010647996.0A CN111797053A (zh) 2018-07-30 2018-07-30 多芯片运算装置、虚拟货币挖矿机及计算机服务器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810853973.8A Division CN108874731A (zh) 2018-07-30 2018-07-30 多芯片单层板运算装置、虚拟货币挖矿机及计算机服务器

Publications (1)

Publication Number Publication Date
CN111797053A true CN111797053A (zh) 2020-10-20

Family

ID=64306665

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010647996.0A Pending CN111797053A (zh) 2018-07-30 2018-07-30 多芯片运算装置、虚拟货币挖矿机及计算机服务器
CN201810853973.8A Pending CN108874731A (zh) 2018-07-30 2018-07-30 多芯片单层板运算装置、虚拟货币挖矿机及计算机服务器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810853973.8A Pending CN108874731A (zh) 2018-07-30 2018-07-30 多芯片单层板运算装置、虚拟货币挖矿机及计算机服务器

Country Status (1)

Country Link
CN (2) CN111797053A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286123A (zh) * 2020-12-24 2021-01-29 武汉精测电子集团股份有限公司 双向gpio控制方法、信号发生器和测试设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109992081B (zh) * 2019-04-04 2024-06-07 杭州嘉楠耘智信息科技有限公司 计算装置及计算机服务器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198028A (zh) * 1997-04-30 1998-11-04 三菱电机株式会社 半导体装置
US7253457B2 (en) * 2001-08-20 2007-08-07 Elpida Memory, Inc. Semiconductor device with external terminals arranged symmetrically with respect to a normal external terminal arrangement
CN108040418A (zh) * 2017-12-05 2018-05-15 深圳比特微电子科技有限公司 数据处理装置以及虚拟货币挖矿机和计算机服务器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188720A (ja) * 1998-12-21 2000-07-04 Toshiba Corp 固体撮像素子の駆動装置
US20160328338A1 (en) * 2015-05-08 2016-11-10 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Signal switching circuit and jbod system having the signal switching circuit
CN105045364A (zh) * 2015-07-21 2015-11-11 北京比特大陆科技有限公司 串联供电电路、虚拟数字币挖矿机和计算机服务器
CN207531168U (zh) * 2017-12-05 2018-06-22 深圳比特微电子科技有限公司 数据处理装置以及虚拟货币挖矿机和计算机服务器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198028A (zh) * 1997-04-30 1998-11-04 三菱电机株式会社 半导体装置
US7253457B2 (en) * 2001-08-20 2007-08-07 Elpida Memory, Inc. Semiconductor device with external terminals arranged symmetrically with respect to a normal external terminal arrangement
CN108040418A (zh) * 2017-12-05 2018-05-15 深圳比特微电子科技有限公司 数据处理装置以及虚拟货币挖矿机和计算机服务器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286123A (zh) * 2020-12-24 2021-01-29 武汉精测电子集团股份有限公司 双向gpio控制方法、信号发生器和测试设备

Also Published As

Publication number Publication date
CN108874731A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
KR100434233B1 (ko) 2차원다중칩모듈패키지를사용하는집적회로칩간의논리적3차원상호접속
KR100298282B1 (ko) 적층모듈용기판및적층모듈
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
US4489364A (en) Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
US20020100010A1 (en) Field programmable printed circuit board
KR100852176B1 (ko) 인쇄회로보드 및 이를 갖는 반도체 모듈
US6815621B2 (en) Chip scale package, printed circuit board, and method of designing a printed circuit board
US5055973A (en) Custom tooled printed circuit board
CN111797053A (zh) 多芯片运算装置、虚拟货币挖矿机及计算机服务器
JP2008306187A (ja) スタックモジュール、及びそれを備えるカード及びシステム
EP1714530A1 (en) Method for increasing a routing density for a circuit board and such a circuit board
CN112366193B (zh) 一种桥接芯片及半导体封装结构
JPH0239101B2 (zh)
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
CN112312644B (zh) 使用两个布线层的集成电路的印刷电路板连接
CN209168099U (zh) 多芯片单层板运算装置及计算机服务器
KR100360074B1 (ko) 2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결
KR20100104855A (ko) 퓨즈를 포함하는 반도체 소자 패키지
JPH0230176A (ja) 半導体集積回路
KR100505672B1 (ko) 대칭적인 레이아웃 구조를 갖는 연배열 인쇄 회로 기판
US20230299051A1 (en) Semiconductor package having ordered wire arrangement between differential pair connection pads
US11901300B2 (en) Universal interposer for a semiconductor package
JP3132604B2 (ja) 半導体集積回路装置
US8125087B2 (en) High-density flip-chip interconnect
WO1999024896A1 (fr) Processeur d'informations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201020