DE19749987A1 - Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente - Google Patents

Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente

Info

Publication number
DE19749987A1
DE19749987A1 DE19749987A DE19749987A DE19749987A1 DE 19749987 A1 DE19749987 A1 DE 19749987A1 DE 19749987 A DE19749987 A DE 19749987A DE 19749987 A DE19749987 A DE 19749987A DE 19749987 A1 DE19749987 A1 DE 19749987A1
Authority
DE
Germany
Prior art keywords
metallization
housing
housing according
ceramic layer
connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19749987A
Other languages
English (en)
Other versions
DE19749987B4 (de
Inventor
Juergen Dr Ing Schulz-Harder
Karl Dr Exel
Bernd Dipl Ing Medick
Karsten Dipl Ing Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Germany GmbH
Original Assignee
Curamik Electronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE1997129677 external-priority patent/DE19729677B4/de
Application filed by Curamik Electronics GmbH filed Critical Curamik Electronics GmbH
Priority to DE19749987A priority Critical patent/DE19749987B4/de
Publication of DE19749987A1 publication Critical patent/DE19749987A1/de
Application granted granted Critical
Publication of DE19749987B4 publication Critical patent/DE19749987B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Casings For Electric Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Gehäuse gemäß Oberbegriff Patentanspruch 1.
Bekannt ist ein Gehäuse, welches aus einer keramischen Grundplatte, einem metallischen Rahmen und einem auf der Oberseite des Gehäuses befestigten, den Gehäuseinnenraum abschließenden Deckel besteht (US 4 646 129). Nachteilig bei diesem bekannten Gehäuse ist, daß der metallische Deckel einen der äußeren Anschlüsse des Bauelementes bildet, so daß der Zusammenbau des Bauelementes aus dem Gehäuse und den Halbleiterchips äußerst problematisch ist. Auch muß die Höhe des Rahmens exakt auf die Höhe des Chips abgestimmt sein.
Bekannt ist weiterhin ein Gehäuse für Halbleiterbauelemente (US) 5 148 264, welches insgesamt aus Metall besteht und in welches ein isolierendes Substrat eingesetzt und in geeigneter Weise befestigt ist, daß dann Leiterbahnen und Kontaktflächen für die Bauelemente aufweist. Die äußeren Anschlüsse sind an der Oberseite des Gehäuses durcheinen Keramik-Deckel herausgeführt. Der Aufbau sowie insbesondere auch die Herstellung dieses bekannten Gehäuses und auch eine das Gehäuse aufweisenden Bauelementes sind aufwendig und umständlich.
Bekannt ist weiterhin auch eine Keramik-Metall-Verbindung für ein luftdichtes, d. h. hermetisch verschließbares Gehäuse (EP 0 743 131 A), bei dem auf einem Ring aus Keramik beidseitig jeweils ein Metalldeckel befestigt wird, und zwar unter Verwendung einer Metallzwischenschicht, die mittels Aktivlot auf dem Keramikring befestigt ist und auf welcher dann der Metalldeckel aufgelötet wird. Abgesehen davon, daß dieses bekannte Gehäuse nicht generell für die Aufnahme verschiedenster Halbleiterchips, insbesondere auch für die Aufnahme von Halbleiterchips in Form von Transistoren, Tyristoren, und zur Aufnahme zugehöriger, ebenfalls von Halbleiterchips gebildeter Treiberstufen oder -chips usw. geeignet ist, ist die im bekannten Fall notwendige Verwendung von Aktivlot sehr nachteilig. Dieses greift die Keramik an und reduziert die Biegebruchfestigkeit, was insbesondere bei den bei Leistungsbauelemente auftretenden hohen thermischen Beanspruchungen extrem nachteilig ist.
Bekannt ist es, die u. a. zum Herstellen von Leiterbahnen, Anschlüssen usw. benötigte Metallisierung auf einer Keramik, z. B. auf einer Aluminium-Oxid-Keramik mit Hilfe des sogenannten "DCB-Verfahrens" (Direct-Copper-Bond-Technology) herzustellen, und zwar unter Verwendung von die Metallisierung bildenden Metall- bzw. Kupferfolien oder Metall- bzw. Kupferblechen, die an ihren Oberflächenseiten eine Schicht oder einen Überzug (Aufschmelzschicht) aus einer chemischen Verbindung aus dem Metall und einem reaktiven Gas, bevorzugt Sauerstoff aufweisen. Bei diesem beispielsweise in der US-PS 37 44 120 oder in der DE-PS 23 19 854 beschriebenen Verfahren bildet diese Schicht oder dieser Überzug (Aufschmelzschicht) ein Eutektikum mit einer Schmelztemperatur unter der Schmelztemperatur des Metalls (z. B. Kupfers), so daß durch Auflegen der Folie auf die Keramik und durch Erhitzen sämtlicher Schichten diese miteinander verbunden werden können, und zwar durch Aufschmelzen des Metalls bzw. Kupfers im wesentlichen nur im Bereich der Aufschmelzschicht bzw. Oxidschicht.
Dieses DCB-Verfahren weist dann z. B. folgende Verfahrensschritte auf:
  • - Oxidieren einer Kupferfolie derart, daß sich eine gleichmäßige Kupferoxidschicht ergibt,
  • - Auflegen des Kupferfolie auf die Keramikschicht;
  • - Erhitzen des Verbundes auf eine Prozeßtemperatur zwischen etwa 1070 bis 1075°C, z. B. auf ca. 1071°C;
  • - Abkühlen auf Raumtemperatur.
Aufgabe der Erfindung ist es, ein Gehäuse aufzuzeigen, welches insbesondere eine vereinfachte Montage ermöglicht. Zur Lösung dieser Aufgabe ist ein Gehäuse entsprechend dem Patentanspruch 1 ausgebildet.
Eine Besonderheit der Erfindung besteht u. a. darin, daß bei dem durch den Rahmen und den Deckel an sich im Aufbau sehr einfachen Gehäuse sämtliche äußeren Anschlüsse nur an dem die Basisplatte des Gehäuses bildenden Mehrfachsubstrat vorgesehen sind, insbesondere der Deckel nicht als äußerer Anschluß benötigt wird und auch keine äußeren Anschlüsse durch den Deckel herausgeführt sind. Hierdurch ist es beim Herstellen des Bauelementes möglich, die Halbleiterchips bei geöffnetem Gehäuseinnenraum in diesen einzusetzen und das Bauelement vor dem Verschließen des Gehäuses prüffertig zu bestücken und zusammenzubauen. Erst dann wird das Gehäuse hermetisch mit dem Deckel verschlossen, wobei auch keine besonderen Toleranzen insbesondere in Bezug auf die Höhe des die Umfangswand bildenden Metallrahmens einzuhalten sind.
Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche. Die Erfindung wird im Folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1 in vereinfachter Darstellung und im Schnitt eine erste Ausführungsform des erfindungsgemäßen Gehäuses;
Fig. 2 eine Draufsicht auf das geöffnete Gehäuse der Fig. 1;
Fig. 3 in einer Darstellung ähnlich Fig. 1 eine gegenüber Fig. 1 modifizierte Ausführung des Gehäuses;
Fig. 4 eine Draufsicht auf das Gehäuse der Fig. 3;
Fig. 5 in Schnittdarstellung ähnlich Fig. 3 eine zweite mögliche Ausführungsform der Erfindung;
Fig. 6 eine Draufsicht auf das geöffnete Gehäuse der Fig. 5.
Das in den Fig. 1 und 2 wiedergegebene Gehäuse (Package) besteht aus einem die Unterseite bzw. den Boden des Gehäuses bildenden Mehrschicht-Substrat 2, aus einem den Gehäuseinnenraum 3 am Umfang umschließenden Metallrahmen aus einer Legierung mit einem Wärmeausdehnungskoeffizienten kleiner als 10×10-6 1/K, beispielsweise aus Covar sowie aus einem aus dem gleichen Metall hergestellten Deckel 5, der den Innenraum 3 an der Oberseite des Gehäuses 1 dicht verschließt und hierfür beispielsweise mit dem Rahmen 4 verschweißt ist, vorzugsweise durch Laserschweißen oder Rollnahtschweißen.
Das Mehrschichtsubstrat 2 besteht bei der dargestellten Ausführungsform aus zwei Keramikschichten, und zwar aus der oberen Keramikschicht 6, die an ihrer den Innenraum 3 zugewandten Oberseite flächig mit einer ersten Metallisierung 8 versehen ist, und aus der zweiten Keramikschicht 7, die an ihrer dem Gehäuseinnenraum 3 abgewandten Unterseite flächig mit einer Metallisierung 9 versehen ist. Zwischen den beiden Keramikschichten 6 und 7 ist eine Metallisierung 10 vorgesehen, die flächig sowohl mit der Unterseite der Keramikschicht 6 als auch mit der Oberseite der Keramikschicht 7 verbunden ist und die beiden Keramikschichten mit ihren Metallisierungen 8 und 9 zu dem Mehrschichtsubstrat verbindet. Die Metallisierungen 8 und 10 sind strukturiert, und zwar die Metallisierung 8 zur Bildung einer in sich geschlossenen, rechteckförmigen Rahmenstruktur 8' entlang des Randes der Keramikschicht 6 sowie zur Bildung von mehreren, voneinander elektrisch getrennten Kontaktflächen 8', Leiterbahnen 8''' sowie Löt- oder Befestigungsflächen 8'''' zum Auflöten von nicht dargestellten Halbleiterchips, die dann im Innenraum 3 des Gehäuses 1 aufgenommen sind. Die strukturierten Flächen 8''-8'''' befinden sich innerhalb der Rahmenstruktur 8' und sind gegenüber dieser elektrisch getrennt. Der äußere Rand der Rahmenstruktur 8' verläuft in einem gewissen Abstand von dem äußeren Rand der Keramikschicht 6.
Die Metallisierung 10 ist zur Bildung von Leiterbahnen 10' und von über den Rand des Mehrfachsubstrates 2 wegstehenden äußeren Anschlüssen 10'' entsprechend strukturiert. Weiterhin sind in der Keramikschicht 6 Öffnungen 11 für Durchkontaktierungen 12 vorgesehen. Letztere sind von Metallkörpern gebildet, die jeweils in die Öffnung 11 eingesetzt und mit den Metallisierungen 8 und 10 bzw. den von diesen Metallisierungen gebildeten Bereichen 8''-8'''' und 10' verbunden sind, insbesondere auch zur Herstellung von elektrischen Verbindungen zwischen den Bereichen 8''-8'''' und den äußeren Anschlüssen 10''.
Die Herstellung des Mehrfach-Substrates 2 erfolgt mit Hilfe der DCB-Technik, wobei die Metallisierungen 8-10 jeweils von Metallfolien gebildet sind und die Durchkontaktierungen 12 von Metallkörpern, beispielsweise von kugel- oder rondenförmigen Metallkörpern, vorzugsweise solchen aus Kupfer oder Kupferlegierung gebildeten sind. Zumindest die Metallisierung 10 wird vor dem Anwenden des DCB-Verfahrens bereits strukturiert.
Zum Herstellen des Mehrschicht-Substrates 2 werden die die Metallisierungen bildenden Folien aus Metall, d. h. beispielsweise aus Kupfer oder Kupferlegierung und die Keramikschichten 6 und 7 mit den die Durchkontaktierungen 12 bildenden Körpern in den Öffnungen 11 aufeinandergelegt und dann die gesamte, Lagenstruktur zur Herstellung der DCB-Verbindungen in einer entsprechenden Atmosphäre auf die Prozeßtemperatur erhitzt und anschließend abgekühlt.
Nach dem Herstellen des Mehrschichtsubstrates 2 wird die Metallisierung 8 in der gewünschten Weise strukturiert, beispielsweise unter Anwendung bekannter Ätz- Techniken. Grundsätzlich ist es aber auch möglich, die Metallisierung 8 ebenfalls vor Anwendung der DCB-Technik zu strukturieren, beispielsweise durch Stanzen. Auch eine teilweise Strukturierung der Metallisierung 8 ist vor der Anwendung der DCB-Technik möglich, wobei dann die endgültige Strukturierung nach dem Fertigstellen des Mehrfach- Substrates 2 erfolgt, beispielsweise durch die übliche Maskierungs- und Ätztechnik.
Der beidseitig offene Metallrahmen 4 wird auf das fertiggestellte und an der Oberseite bzw. an der Metallisierung 8 strukturierten Substrat 2 durch Auflöten befestigt, und zwar unter Verwendung eines Hartlots mit einer Löttemperatur gleich oder größer 600°C und mit einem Wärmeausdehnungskoeffizienten von etwa 7,2×10-6 1/K.
Das Auflöten der Halbleiterchips auf die Flächen 8'', das Verbinden der elektrischen Anschlüsse dieser Chips mit Kontaktflächen 8'' sowie weitere innere Verbindungen insbesondere auch über die Leiterbahnen 8''' erfolgen dann selbstverständlich vor dem Verschließen des Gehäuses 1 mit dem Deckel 5.
Die Fig. 3 und 4 zeigen bin Gehäuse 1a, welches sich von dem Gehäuse 1 u. a. dadurch unterscheidet, daß das Mehrfachsubstrat 2a mit einer größeren Breite seitlich über den Rahmen 4 vorsteht und daß anstelle der Anschlüsse 10'' Anschlüsse 13 vorgesehen sind, die nach oben herausgeführt sind, d. h. ausgehend von den von der Metallisierung 10 gebildeten Leiterbahnen 10' durch jeweils eine Öffnung 14 in der Keramikschicht 6 und eine Öffnung 1 5 in der darüberliegenden Metallisierung 8 hindurch über die Oberseite des Mehrfachsubstrates 2a außerhalb des Rahmens 4 vorstehen, und zwar in einer Achsrichtung senkrecht zu der Ebene des Mehrfachsubstrates 2a. Letzteres ist so ausgebildet, daß die Metallisierung 8 und die Keramikschicht 6 eine Öffnung 16 besitzen, die sich über den gesamten Querschnitt des Innenraumes 3 erstreckt, so daß im Inneren des Gehäuses 1a die Metallisierung 10 freiliegt und diese Metallisierung dann zusätzlich zu Leiterbahnen 10' auch noch frei liegende Kontaktflächen 10''', die zumindest teilweise wieder mit Leiterbahnen verbunden sind, sowie auch frei liegende Flächen 10'''' zur Befestigung bzw. zum. Auflöten von Halbleiterchips bildet. Die Metallisierung 8 bildet im wesentlichen nur eine äußere Rahmenstruktur 8a', die sich von der Rahmenstruktur 8' durch eine größere Breite sowie auch dadurch unterscheidet, daß sie praktisch mit ihrer gesamten Breite über den Metallrahmen 4 nach außen vorsteht, und zwar bei der dargestellten Ausführungsform an praktisch drei aneinander angrenzenden Seiten des im wesentlichen rechteckförmigen Gehäuses 1a. In der Rahmenstruktur sind auch die Öffnungen 15 vorgesehen. Die Anschlüsse 13 sind von stiftartigen Rohlingen gebildet, die aus Kupfer oder einer Kupferlegierung bestehen und die bei der Herstellung des Mehrfachsubstrates 2a mittels der DCB-Technik zugleich mit der strukturierten Metallisierung 10 bzw. mit den dortigen Leiterbahnen 10' verbunden werden. Die Rohlinge besitzen hierfür einen Kopf, der eine großflächige Verbindung sicherstellt. Die Öffnung 16 in der Keramikschicht 6 ist in ihrem Querschnitt gleich den Innenquerschnitt des Rahmens 4. Dieser ist auf die Rahmenstruktur 8a' wiederum unter Verwendung des vorgenannten Hartlotes dicht verbunden.
Wie die Fig. 3 zeigt, bildet die Metallisierung 10 zusätzlich noch eine äußere in sich geschlossene rahmenartige Struktur 10''''', die sich entlang des Randes des Mehrschichtsubstrates 2a erstreckt, und zwar ebenso wie die Metallisierung 8 und die Metallisierung 9 jeweils gegenüber dem Rand der zugehörigen Keramikschicht 6 bzw. 7 leicht nach innen zurückversetzt. Mit dem beschriebenen Aufbau des Gehäuses 1a wird nicht nur erreicht, daß die Anschlüsse 13 nach oben herausgeführt sind und damit ein ausreichend großer Abstand insbesondere auch zu einer mit der unteren Metallisierung 9 in Verbindung stehenden Fläche einer Grund-Platte oder eines metallischen Kühlelementes besteht, sondern durch die beschriebene Ausbildung des Gehäuses 1a ist auch erreicht, daß nicht nur der Innenraum 3 des Gehäuses, sondern insbesondere auch die an die Anschlüsse 13 führenden Leiterbahnen 10' durch Metallflächen, nämlich durch die Rahmenstruktur 8a', durch die Rahmenstruktur 10''''' sowie durch die Metallisierung 9 insbesondere gegenüber äußeren elektrischen Feldern und/oder elektromagnetischen Wellen optimal abgeschirmt sind.
Die Fig. 5 und 6 zeigen als weitere Ausführungsformen ein Gehäuse 1 b, welches sich von dem Gehäuse 1a dadurch unterscheidet, daß das Mehrschichtsubstrat 2b abweichend von den Mehrschichtsubstraten 2 und 2a lediglich die Keramikschicht 6 und die Metallisierungen 8 und 10 aufweist. Die Metallisierung 8 ist bei dem Gehäuse 1b in gleicher Weise strukturiert wie die Metallisierung 8 des Gehäuses 1. Auch der Metallrahmen 4 ist in gleicher Weise befestigt, wie dies für den Metallrahmen 4 des Gehäuses 1 beschrieben wurde. Die Metallisierung 10 ist bei dem Gehäuse 1b nicht strukturiert, sondern lediglich mit Öffnungen 17 versehen. Achsgleich mit diesen Öffnungen 1 7 ist jeweils eine Öffnung 18 in der Keramikschicht 6 vorgesehen. Durch die Öffnungen 17 und 18 sind Anschlüsse 19 nach unten herausgeführt, die mit ihrer Längserstreckung wiederum senkrecht zur Ebene des Mehrschichtsubstrates 2b liegen. Die Anschlüsse 19, die jeweils mit einer Kontaktfläche 8'' oder einer Leiterbahn 8''' oder einer Befestigungsfläche 8'''' verbunden sind, bestehend aus Kupfer oder einer Kupferlegierung und sind z. B. mittels der DCB-Technik beim Herstellen des Mehrschichtsubstrates 2b mit der Metallisierung 8 verbunden, die dann nach dem Fertigstellen des Mehrschichtsubstrates 2b beispielsweise strukturiert wird.
Die Dicke der Metallisierungen 8, 9 und 10 beträgt beispielsweise 0,3 mm. Die Dicke der Keramikschichten 6 und 7 betragen beispielsweise 0,63 mm. Der Durchmesser der Durchkontaktierungen 12 beträgt beispielsweise 0,8 mm. Die Dicke des Metallrahmens 4 beträgt beispielsweise 0,5 bis 1,5 mm.
Die Öffnungen 15 und 17 in den Metallisierungen 8 bzw. 10 besitzen einen im Vergleich zum Durchmesser der Anschlüsse 13 bzw. 19 sehr viel größeren Durchmesser, um insbesondere auch die erforderliche Spannungsfestigkeit zwischen diesen Anschlüssen und den jeweiligen Metallisierungen zu gewährleisten. So besitzen die Anschlüsse beispielsweise einen Durchmesser von etwa 1,0 bis 2,0 mm, wobei der Durchmesser der jeweiligen Öffnung 15 bzw. 17 ein Vielfaches, beispielsweise das Dreifache oder Vierfache dieses Durchmessers ist.
Bezugszeichenliste
1
,
1
a,
1
b Gehäuse
2
,
2
a,
2
b Substrat
3
Innenraum
4
Rahmen
5
Deckel
6
,
7
Keramikschicht
8
,
9
,
10
Metallisierung
8
',
8
a' Raumstruktur
8
'' Kontaktfläche
8
''' Leiterbahn
8
'''' Befestigungsfläche
10
Leiterbahn
10
'' Anschluß
10
''' Kontaktfläche
10
'''' Befestigungsfläche
10
''''' Rahmenstruktur
11
Öffnung
12
Durchkontaktierung
13
Anschluß
14-18
Öffnung
19
Anschluß

Claims (16)

1. Gehäuse oder Package für Halbleiterbauelemente, insbesondere für Leistungsbauelemente, mit einer den Boden des Gehäuses bildenden Keramik-Metall- Substrat, welches aus wenigstens einer ersten Keramikschicht (6) besteht, die an einer Oberflächenseite mit einer ersten Metallisierung (8) und an der anderen Oberflächenseite mit einer zweiten Metallisierung (10) versehen ist, die jeweils von Metallfolien gebildet sind, die auf der wenigstens einen ersten Keramikschicht (6) flächig befestigt sind, wobei zumindest die erste Metallisierung (8) strukturiert ist und eine geschlossene Rahmenstruktur (8', 8a') bildet, mit einem die Umfangswand des Gehäuses bildenden und den Innenraum (3) des Gehäuses umschließenden beidseitig offenen Metallrahmen (4), der auf der Rahmenstruktur (8', 8a') unter Verwendung aufgelötet und durch einen Deckel (5) hermetisch verschließbar ist, und mit innerhalb des von der Umfangswand (4) umschlossenen Innenraumes (3) auf dem Mehrfachsubstrat (2, 2a, 2b) gebildeten frei liegenden Kontaktflächen (8'', 10''') und/oder Leiterbahnen (8''', 10') und/oder Befestigungsflächen (8'''', 10'''') für Halbleiterchips, dadurch gekennzeichnet, daß sämtliche Metallfolien (8, 9, 10) und Keramikschichten (6, 7) des Mehrfachsubstrates (2, 2a, 2b) mittels der DCB-Technik miteinander verbunden sind, und daß sämtliche äußere Anschlüsse (10'', 13, 19) ausschließlich an dem Mehrfachsubstrat (2, 2a, 2b) vorgesehen sind.
2. Gehäuse nach Anspruch 1, dadurch gekennzeichnet, daß der die Umfangswand des Gehäuses bildende Metallrahmen (4) mittels eines Hartlotes mit einer Löttemperatur größer als 600°C mit der Rahmenstruktur (8', 8a') der ersten Metallisierung (8) des Mehrfachsubstrates (2, 2a, 2b) verbunden ist.
3. Gehäuse nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der die Umfangswand des Gehäuses bildende Metallrahmen (4) aus einem Metall mit einem Wärmeausdehnungskoeffizienten von 10×10-6 1/K besteht.
4. Gehäuse nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der die Umfangswand des Gehäuses bildende Metallrahmen (4) aus einem Metall mit einem Wärmeausdehnungskoeffizienten von etwa 4×10-6 bis 12×10-6 1/K besteht.
5. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Mehrfachsubstrat zusätzlich zur ersten Keramikschicht eine zweite Keramikschicht (7) aufweist, die über die zweite Metallisierung (10) mit der ersten Keramikschicht (6) verbunden ist.
6. Gehäuse nach Anspruch 5, dadurch gekennzeichnet, daß auf der den Innenraum des Gehäuses abgewandten Seite der zweiten Keramikschicht (7) eine dritte Metallisierung (9) aufgebracht ist.
7. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der ersten Keramikschicht (6) Durchkontaktierungen (12) vorgesehen sind, die Kontaktflächen (8'') und/oder Leiterbahnen (8''') und/oder Befestigungsflächen (8'''') der strukturierten ersten Metallisierung (8) mit Leiterbahnen (10') der zweiten, strukturierten Metallisierung (10) verbinden, und daß sämtliche äußere Anschlüsse (10'', 13) mit Leiterbahnen nur der zweiten strukturierten Metallisierung (10) verbunden sind.
8. Gehäuse nach Anspruch 7, dadurch gekennzeichnet, daß die äußeren Anschlüsse (10'') von Abschnitten oder Bereichen der zweiten, strukturierten Metallisierung (10) gebildet sind, die (Bereiche) über den Umfang des Mehrfachsubstrates (2) wegstehen und in der Ebene der zweiten Metallisierung (10) liegen.
9. Gehäuse nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die äußeren Anschlüsse (13) nur mit Leiterbahnen (10') der zweiten strukturierten Metallisierung (10) verbunden sind und über die Oberseite des Mehrfachsubtrates (2a) außerhalb des von dem Metallrahmen (4) umschlossenen Raumes vorstehen.
10. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die frei liegenden Kontaktflächen (8'') und/oder Leiterbahnen (8''') und/oder Befestigungsflächen (8'''') von der ersten Metallisierung (8) gebildet sind.
11. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Metallisierung (8) sowie die erste Keramikschicht (6) mit einer Öffnung (16) derart versehen sind, daß im Inneren des Gehäuses die zweite, strukturierte Metallisierung (10) frei liegt, vorzugsweise über den gesamten Querschnitt des Gehäuseinnenraumes (3), und diese zweite Metallisierung die frei liegenden Leiterbahnen (10'), Kontaktflächen (10''), Befestigungsflächen (10'''') bildet.
12. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Metallisierung (10) eine zweite Rahmenstruktur (10''''') bildet, die elektrisch getrennt von Leiterbahnen und/oder Kontaktflächen der zweiten Metallisierung (10) ist und diese umschließt.
13. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anschlüsse (13) durch Öffnungen (14, 15) der ersten Keramikschicht und der ersten Metallisierung (15) hindurchgeführt sind.
14. Gehäuse nach Anspruch 13, dadurch gekennzeichnet, daß zumindest die Öffnungen (15) in der ersten Metallisierung (8) einen Durchmesser aufweisen, der wesentlich größer ist als der Durchmesser der Anschlüsse (13).
15. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anschlüsse (19) mit den Kontaktflächen (8'') und/oder Leiterbahnen (8''') und/oder Befestigungsflächen (8'''') der strukturierten ersten Metallisierung verbunden sind und durch Öffnungen des Mehrfachsubstrates (2b), bzw. durch Öffnungen (17, 18) zumindest der zweiten Metallisierung (10) und der ersten Keramikschicht (6) an der dem Innenraum (3) abgewandten Seite des Gehäuses herausgeführt sind.
16. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Durchkontaktierungen (12) und/oder die Verbindungen der Anschlüsse (13, 19) mit der zweiten und/oder ersten Metallisierung (10, 8) mittels der DCB-Technik hergestellt sind.
DE19749987A 1997-07-11 1997-11-12 Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente Expired - Fee Related DE19749987B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19749987A DE19749987B4 (de) 1997-07-11 1997-11-12 Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1997129677 DE19729677B4 (de) 1997-07-11 1997-07-11 Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE19749987A DE19749987B4 (de) 1997-07-11 1997-11-12 Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente

Publications (2)

Publication Number Publication Date
DE19749987A1 true DE19749987A1 (de) 1999-06-02
DE19749987B4 DE19749987B4 (de) 2008-09-25

Family

ID=26038215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19749987A Expired - Fee Related DE19749987B4 (de) 1997-07-11 1997-11-12 Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente

Country Status (1)

Country Link
DE (1) DE19749987B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104024A2 (de) * 1999-11-29 2001-05-30 Matsushita Electric Industrial Co., Ltd. Halbleitergehäuse und seine Herstellung
DE102004024920A1 (de) * 2004-05-19 2005-12-15 Trafag Ag Verfahren zum Herstellen eines Sensors oder Aktors sowie damit herstellbarer Sensor oder Aktor
WO2009144224A1 (de) * 2008-05-27 2009-12-03 Epcos Ag Hermetisch geschlossenes gehäuse für elektronische bauelemente und herstellungsverfahren
CN104603933A (zh) * 2012-08-31 2015-05-06 三菱综合材料株式会社 功率模块用基板及功率模块

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) * 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
DE2319854C2 (de) * 1972-04-20 1983-12-29 General Electric Co., Schenectady, N.Y. Verfahren zum direkten Verbinden eines Metallteiles mit einem aus nichtmetallischem Material bestehenden Substraten
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
DE4010370A1 (de) * 1989-04-12 1990-10-18 Mitsubishi Electric Corp Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
US5057376A (en) * 1988-11-15 1991-10-15 Asahi Glass Company Ltd. Hybrid package, glass ceramic substrate for the hybrid package, and composition for the glass ceramic substrate
US5148264A (en) * 1990-05-02 1992-09-15 Harris Semiconductor Patents, Inc. High current hermetic package
DE4338706A1 (de) * 1993-08-24 1995-05-04 Schulz Harder Juergen Mehrschicht-Substrat
DE4444680A1 (de) * 1994-12-15 1996-06-27 Schulz Harder Juergen Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
EP0743131A1 (de) * 1995-05-17 1996-11-20 Kabushiki Kaisha Toshiba Metallkeramik Verbindung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) * 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
DE2319854C2 (de) * 1972-04-20 1983-12-29 General Electric Co., Schenectady, N.Y. Verfahren zum direkten Verbinden eines Metallteiles mit einem aus nichtmetallischem Material bestehenden Substraten
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US5057376A (en) * 1988-11-15 1991-10-15 Asahi Glass Company Ltd. Hybrid package, glass ceramic substrate for the hybrid package, and composition for the glass ceramic substrate
DE4010370A1 (de) * 1989-04-12 1990-10-18 Mitsubishi Electric Corp Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
US5148264A (en) * 1990-05-02 1992-09-15 Harris Semiconductor Patents, Inc. High current hermetic package
DE4338706A1 (de) * 1993-08-24 1995-05-04 Schulz Harder Juergen Mehrschicht-Substrat
DE4444680A1 (de) * 1994-12-15 1996-06-27 Schulz Harder Juergen Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
EP0743131A1 (de) * 1995-05-17 1996-11-20 Kabushiki Kaisha Toshiba Metallkeramik Verbindung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BURGESS, J.F., et al., in: Solid State Technology, May 1975, S. 42-44 *
INTRATER, J., in: MACHINE DESIGN, Bd. 61, November 23, 1989, S. 95-100 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104024A2 (de) * 1999-11-29 2001-05-30 Matsushita Electric Industrial Co., Ltd. Halbleitergehäuse und seine Herstellung
DE102004024920A1 (de) * 2004-05-19 2005-12-15 Trafag Ag Verfahren zum Herstellen eines Sensors oder Aktors sowie damit herstellbarer Sensor oder Aktor
DE102004024920B4 (de) * 2004-05-19 2009-06-10 Trafag Ag Drucksensor
WO2009144224A1 (de) * 2008-05-27 2009-12-03 Epcos Ag Hermetisch geschlossenes gehäuse für elektronische bauelemente und herstellungsverfahren
US8759677B2 (en) 2008-05-27 2014-06-24 Epcos Ag Hermetically sealed housing for electronic components and manufacturing method
CN104603933A (zh) * 2012-08-31 2015-05-06 三菱综合材料株式会社 功率模块用基板及功率模块
US20150223317A1 (en) * 2012-08-31 2015-08-06 Mitsubishi Materials Corporation Power-module substrate and power module
EP2892074A4 (de) * 2012-08-31 2016-04-13 Mitsubishi Materials Corp Strommodulsubstrat und strommodul
US9615442B2 (en) 2012-08-31 2017-04-04 Mitsubishi Materials Corporation Power module substrate and power module
CN104603933B (zh) * 2012-08-31 2018-09-18 三菱综合材料株式会社 功率模块用基板及功率模块

Also Published As

Publication number Publication date
DE19749987B4 (de) 2008-09-25

Similar Documents

Publication Publication Date Title
DE3314996C2 (de)
EP2308274B1 (de) Leiterplatine mit elektronischem bauelement
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
DE19640466A1 (de) Metallisches Trägerteil für elektronische Bauelemente oder Schaltungsträger und Verfahren zur Herstellung desselben
DE3733304A1 (de) Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel
DE19928788A1 (de) Elektronische Keramikkomponente
WO2002061833A2 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
DE2639979B2 (de) Halbleiterbaueinheit
EP2170026A1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE102004058806B4 (de) Verfahren zur Herstellung von Schaltungsstrukturen auf einem Kühlkörper und Schaltungsstruktur auf einem Kühlkörper
DE4444680A1 (de) Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
DE3913066A1 (de) Verfahren zur herstellung eines hermetisch dichten gehaeuses sowie nach diesem verfahren hergestelltes gehaeuse
EP0785563B1 (de) Verfahren zum Befestigen eines ersten Teils aus Metall oder Keramik an einem zweiten Teil aus Metall oder Keramik
DE19749987B4 (de) Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE19945794C2 (de) Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
DE19614501A1 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates sowie Keramik-Metall-Substrat
DE19729677B4 (de) Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE19758452C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
DE2249209B2 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung
DE2252830C2 (de) Halbleiterbauelement mit einem Halbleiterelement in einem hermetisch geschlossenen Gehäuse
DE19708363C1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat
DE4328353C2 (de) Mehrschicht-Substrat

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 19729677

Format of ref document f/p: P

OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 2315

8178 Suspension cancelled
AF Is addition to no.

Ref document number: 19729677

Country of ref document: DE

Kind code of ref document: P

8127 New person/name/address of the applicant

Owner name: CURAMIK ELECTRONICS GMBH, 92676 ESCHENBACH, DE

AF Is addition to no.

Ref document number: 19729677

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: GRAF GLUECK KRITZENBERGER, DE

R081 Change of applicant/patentee

Owner name: ROGERS GERMANY GMBH, DE

Free format text: FORMER OWNER: CURAMIK ELECTRONICS GMBH, 92676 ESCHENBACH, DE

Effective date: 20140729

R082 Change of representative

Representative=s name: GRAF GLUECK KRITZENBERGER, DE

Effective date: 20140729

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150410