DE19728461A1

DE19728461A1 - Leiterrahmen und Halbleiterbauelement, das ihn verwendet

Info

Publication number: DE19728461A1
Application number: DE19728461A
Authority: DE
Inventors: Kouji Bandou; Akiyoshi Sawai; Hideki Hukunaga
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-11-13
Filing date: 1997-07-03
Publication date: 1998-05-14
Also published as: CN1182284A; TW332335B; CN1135617C; KR19980041711A; JPH10144855A; KR100243967B1; US5903048A; JP3535328B2

Description

Die Erfindung betrifft einen Leiterrahmen und ein harzver siegeltes Halbleiterbauelement, das den Leiterrahmen ver wendet.

Herkömmlich verwendet ein Halbleiterbauelement einen Leiter rahmen, weil er mit hoher Produktivität und kostengünstig als Verdrahtungselement zum Anschließen des Halbleiterbau elements an eine externe Schaltung hergestellt werden kann.

Fig. 17 ist eine Draufsicht von oben auf ein harzversiegel tes Halbleiterbauelement, das einen herkömmlichen Leiter rahmen verwendet, und Fig. 18 ist eine Schnittansicht des Teils entlang der Linie A-A in Fig. 17 mitten in dem Harz versiegelungsvorgang. In den Fig. 17 und 18 ist ein Halblei terelement 1 auf einer Chipkontaktstelle 2 eines Leiterrah mens angebracht. Die Chipkontaktstelle 2 ist von zwei Trä geranschlüssen 3 aus zwei Richtungen abgestützt. Das Halb leiterelement 1 ist an der Chipkontaktstelle 2 mit einem Bondmaterial 4 befestigt. Ein Halbleiterbauelement wird mit einem Versiegelungsharz versiegelt. Wie Fig. 18 zeigt, ist die Länge 6, um die das Versiegelungsharz 5 auf dem Halblei terelement 1 mitten in dem Harzversiegelungsvorgang fließt (die Fließlänge), länger als die Fließlänge 7, um die das Versiegelungsharz 5 unter der Chipkontaktstelle 2 fließt. Dann werden das Halbleiterelement 1 und die Chipkontakt stelle 2 vollständig mit dem Harz versiegelt, um einen Halbleiterbaustein 8 zu bilden. Das Halbleiterelement 1 wird von der Chipkontaktstelle 2 des Leiterrahmens gehalten. Eine auf dem Halbleiterelement 1 ausgebildete Elektrode wird mit einer Elektrode des Leiterrahmens durch einen dünnen Metall draht oder dergleichen verbunden, und dann wird das duro plastische Versiegelungsharz 5 eingespritzt und ausgehärtet, um den Halbleiterbaustein 8 zu bilden. In Fig. 18 besteht eine Differenz, die gleich der Dicke der Chipkontaktstelle 2 ist, zwischen den Einspritzkanalbreiten für das Versiege lungsharz 5 an der Oberseite und an der Unterseite des Halb leiterelements 1. Wenn also das Harz eingespritzt wird, wird zwischen der Fließlänge 6 des Versiegelungsharzes 5 auf dem Halbleiterelement 1 und der Fließlänge 7 des Versiegelungs harzes 5 unter der Chipkontaktstelle 2 eine Differenz erzeugt.

Fig. 19 ist eine Draufsicht von oben auf ein harzversiegel tes Halbleiterbauelement unter Verwendung eines anderen her kömmlichen Leiterrahmens, und Fig. 20 ist eine Schnittan sicht des Teils entlang der Linie B-B in Fig. 19 mitten in dem Vorgang der Harzversiegelung. In den Fig. 19 und 20 trägt ein Trägeranschluß 9 eines Leiterrahmens eine Chip kontaktstelle 2 in vier Richtungen. Der übrige Aufbau ist gleich wie in den Fig. 17 und 18.

Ein harzversiegeltes Halbleiterbauelement, das einen her kömmlichen Leiterrahmen verwendet, ist wie oben beschrieben ausgebildet. Die Dicke eines Leiterrahmens wird mit abneh mender Größe und Dicke eines Halbleiterbauelements verrin gert, und ferner nimmt die Größe eines Halbleiterelements mit verbesserter Funktion des Halbleiterbauelements zu. Außerdem gibt es das Problem, daß nicht nur der Leiterrah men, sondern auch Komponenten des Halbleiterbauelements auf grund von verschiedenen Beanspruchungen, die bei der Ferti gung des Halbleiterbauelements aufgenommen werden, verformt werden und dadurch Güte und Ausbeute der Halbleiterbauele mente verschlechtert werden.

Insbesondere, wenn bei der Herstellung eines Halbleiterbau elements ein Halbleiterelement durch Spritzformen und Warm härten mit einem Harz versiegelt wird, wird die Dicke des Versiegelungsharzes aufgrund einer Verringerung der Dicke des Halbleiterbauelements geringer, und bei dem Duroplast- Spritzformvorgang wird ein Harzeinspritzkanal schmaler, und außerdem wird eine einer Chipkontaktstelle äquivalente Dif ferenz zwischen den Kanaldicken an der Oberseite und der Unterseite (d. h. der Unterseite der Chipkontaktstelle 2) eines Halbleiterelements erzeugt, und dadurch ist die Ver siegelungsharz-Fließgeschwindigkeit auf dem Halbleiterele ment 1 von der Versiegelungsharz-Fließgeschwindigkeit unter der Chipkontaktstelle 2 verschieden. Wie in Fig. 18 gezeigt ist, wird also eine Differenz zwischen der Versiegelungs harz-Fließlänge 6 auf dem Halbleiterelement 1 und der Ver siegelungsharz-Fließlänge 7 unter der Chipkontaktstelle 2 erzeugt. Außerdem wird zwischen dem Druck, der auf das Halb leiterelement 1 von dem Versiegelungsharz 5 an der Oberseite aufgebracht wird, und dem Druck, der auf die Chipkontakt stelle 2 von dem Versiegelungsharz 5 an der Unterseite auf gebracht wird, eine Differenz erzeugt. Das führt zu einer Formänderung eines Leiterrahmens, der ein Halbleiterelement und eine Chipkontaktstelle hat. Ferner tritt ebenfalls im Lauf des Vorgangs zum Warmhärten des Versiegelungsharzes 5 ein Verwerfen oder eine Formänderung in einem Halbleiter baustein auf, und zwar aufgrund einer Differenz zwischen Kontraktionswerten des gehärteten Harzes, weil die Menge an Versiegelungsharz auf dem Halbleiterelement 1 von der Menge an Versiegelungsharz unter dem Halbleiterelement um einen Wert verschieden ist, der der Chipkontaktstelle 2 äquivalent ist.

Die vorliegende Erfindung soll die vorstehenden Probleme lösen. Aufgabe der Erfindung ist die Bereitstellung eines Halbleiterbauelements, das imstande ist, eine Formänderung einer Halbleiterbauelement-Komponente wie etwa eines Lei terrahmens zu verhindern, und imstande ist, mit hoher Aus beute gefertigt zu werden, und das hohe Zuverlässigkeit hat.

Zur Lösung dieser Aufgabe wird gemäß einem Aspekt der Erfin dung ein Leiterrahmen angegeben, der folgendes aufweist:
einen Rahmenbereich, einen Haltebereich, dessen Fläche klei ner als die Bodenfläche eines anzubringenden Halbleiterele ments ist, und einen Trägeranschlußbereich, der zwischen dem Rahmenbereich und dem Haltebereich so vorgesehen ist, daß er sich von entgegengesetzten Seiten des Haltebereichs nach außen erstreckt, um den Haltebereich abzustützen.

Gemäß einem anderen Aspekt der Erfindung wird ein Leiter rahmen angegeben, bei dem die Breite des Trägeranschluß bereichs vergrößert ist.

Gemäß noch einem anderen Aspekt der Erfindung wird ein Leiterrahmen angegeben, bei dem ein Übergangsbereich mit großem Krümmungsradius zwischen dem Trägeranschlußbereich und dem Haltebereich vorgesehen ist.

Gemäß einem weiteren Aspekt der Erfindung wird ein Leiter rahmen angegeben, bei dem der Trägeranschlußbereich mit einer Position verbunden ist, die Ecken des Haltebereichs aufweist.

Nach noch einem weiteren Aspekt der Erfindung wird ein Leiterrahmen angegeben, wobei der Trägeranschlußbereich so ausgebildet ist, daß er den Haltebereich von vier Richtungen abstützt und daß der Schnittpunkt zwischen Linien, die zwei nicht benachbarte Trägeranschlußbereiche miteinander ver binden, mit dem Schnittpunkt zwischen Diagonalen der Kon turen eines Halbleiterbausteins koinzident ist.

Gemäß einem anderen Aspekt der Erfindung wird ein Leiter rahmen bereitgestellt, wobei der Leiterrahmen eine Markie rung hat, um eine Halbleiterelement-Anbringposition zu erkennen.

Gemäß noch einem anderen Aspekt der Erfindung wird ein Leiterrahmen angegeben, wobei die Markierung zum Erkennen einer Halbleiterelement-Anbringposition eine von einer Kerbe, einem Durchgangsloch, einer Ausnehmung und einem Plattierungsmuster ist, die auf einem Trägeranschlußbereich gebildet ist.

Gemäß einem weiteren Aspekt der Erfindung wird ein Leiter rahmen bereitgestellt, bei dem die Markierung zum Erkennen einer Halbleiterelement-Anbringposition eine von einer vor springenden Gestalt, einer Stufengestalt und einer gekrümm ten Gestalt hat.

Nach noch einem weiteren Aspekt der Erfindung wird ein Halbleiterbauelement angegeben, das einen Leiterrahmen aufweist, der folgendes umfaßt: einen Haltebereich, dessen Fläche kleiner als die Bodenfläche eines anzubringenden Haltleiterelements ist, und einen Trägeranschlußbereich, der so vorgesehen ist, daß er sich von den entgegengesetzten Seiten des Haltebereichs jeweils nach außen erstreckt, ein auf dem Haltebereich des Leiterrahmens angebrachtes Halb leiterelement, und ein Versiegelungsharz, das das Halblei terelement versiegelt und einen Halbleiterbaustein bildet.

Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausfüh rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:

Fig. 1 eine Draufsicht von oben, die das Halbleiterbau element der Ausführungsform 1 der Erfindung zeigt;

Fig. 2 eine Schnittansicht, die das Halbleiterbauelement der Ausführungsform 1 der Erfindung zeigt;

Fig. 3 eine Draufsicht von oben, die das Halbleiterbau element der Ausführungsform 2 der Erfindung zeigt;

Fig. 4 eine Draufsicht von oben, die das Halbleiterbau element der Ausführungsform 2 der Erfindung zeigt;

Fig. 5 eine Schnittansicht, die das Halbleiterbauelement der Ausführungsform 2 der Erfindung zeigt;

Fig. 6 eine Draufsicht von oben, die ein Halbleiterbau element zur Erläuterung der Ausführungsform 3 der Erfindung zeigt;

Fig. 7 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 3 der Erfindung zeigt;

Fig. 8 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 4 der Erfindung zeigt;

Fig. 9 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 4 der Erfindung zeigt;

Fig. 10 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 4 der Erfindung zeigt;

Fig. 11 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 5 der Erfindung zeigt;

Fig. 12 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 6 der Erfindung zeigt;

Fig. 13 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 7 der Erfindung zeigt;

Fig. 14 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 8 der Erfindung zeigt;

Fig. 15 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 9 der Erfindung zeigt;

Fig. 16 eine Draufsicht von oben, die einen Anbringzustand eines Halbleiterelements an dem Leiterrahmen der Ausführungsform 10 der Erfindung zeigt;

Fig. 17 eine Draufsicht von oben, die diesen Typ eines herkömmlichen Halbleiterbauelements zeigt;

Fig. 18 eine Schnittdarstellung, die ein herkömmliches Halbleiterbauelement zeigt;

Fig. 19 eine Draufsicht von oben, die ein anderes her kömmliches Halbleiterbauelement zeigt; und

Fig. 20 eine Schnittdarstellung, die noch ein anderes Halbleiterbauelement zeigt.

Ausführungsform 1

Das Halbleiterbauelement gemäß einer Ausführungsform wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Fig. 1 ist eine Draufsicht von oben auf das Halbleiterbauelement, das die Ausführungsform 1 zeigt, und Fig. 2 ist eine Schnittansicht des Bereichs entlang der Linie C-C in Fig. 1 mitten im Harzversiegelungsvorgang. In den Fig. 1 und 2 hat eine Chipkontaktstelle 2 eines Leiter rahmens als Haltebereich zur Anbringung eines Halbleiter elements 1 geringere Größe als eine herkömmliche Chipkon taktstelle und ist kleiner als die Bodenfläche des Halb leiterelements 1 ausgebildet. Ferner ist die Chipkontakt stelle von zwei Richtungen durch zwei Trägeranschlüsse 3 abgestützt. Der Trägeranschluß 3 ist zwischen einem Rahmen bereich, der nicht gezeigt ist, und der Chipkontaktstelle 2 vorgesehen. Die Breite des Trägeranschlusses 3 ist gegenüber einem herkömmlichen Trägeranschluß groß. So ist die Länge des Trägeranschlusses 3 länger als bei einem herkömmlichen Trägeranschluß, und infolgedessen ist die Breite des Träger anschlusses 3 größer, so daß seine Festigkeit erhalten bleibt. Das Halbleiterelement 1 ist an der Chipkontaktstelle 2 mit einem Bondmaterial 4 befestigt. Das Halbleiterbau element ist mit einem Versiegelungsharz 5 versiegelt. Wie Fig. 2 zeigt, ist die Fließlänge 6 des Versiegelungsharzes 5 auf dem Halbleiterbauelement 1 mitten in dem Harzversiege lungsvorgang größer als die Fließlänge 7 des Versiegelungs harzes 5 unter der Chipkontaktstelle 2, aber der Unterschied zwischen den Fließlängen ist klein. Außerdem werden das Halbleiterelement 1 und die Chipkontaktstelle 2 vollständig mit Harz versiegelt, um einen Halbleiterbaustein 8 zu bilden.

Durch Verkleinern der Größe der Chipkontaktstelle 2 zum Hal ten des Halbleiterelements 1 gegenüber einer herkömmlichen Chipkontaktstelle und durch weiteres Verringern der Boden fläche des Halbleiterelements 1 ist es möglich, den Bereich zu verkleinern, in dem die Kanaldicke zum Einspritzen des Versiegelungsharzes 5 auf das Halbleiterelement 1 sich von der Kanaldicke zum Einspritzen des Versiegelungsharzes 5 unter die Chipkontaktstelle 2 bei dem Spritzformvorgang des Versiegelungsharzes 5 unterscheidet, wenn das Halbleiterele ment 1 zur Anbringung an dem Halbleiterbauelement harzver siegelt wird. Es ist also möglich, den Unterschied zwischen der Versiegelungsharz-Kanallänge 6 an dem Halbleiterelement 1 und der Versiegelungsharz-Kanallänge 7 unter der Chipkon taktstelle 2 zu verringern. Damit wird der Unterschied zwi schen Drücken geringer, die auf das Halbleiterelement 1 und die Chipkontaktstelle 2 von dem oberen und dem unteren Ver siegelungsharz 5 aufgebracht werden, und eine Formänderung des Halbleiterelements 1 und der Chipkontaktstelle 2 wird verhindert. Da ferner der Einspritzkanal des Versiegelungs harzes 5 erweitert ist, wird die Einspritzgeschwindigkeit des Versiegelungsharzes 5 gesteigert, und die Produktivität wird verbessert. Ferner wird bei dem Vorgang der Warmhärtung des Versiegelungsharzes 5 eine Formänderung des Halbleiter bausteins 8 infolge des Unterschieds zwischen gehärteten Kontraktionsmengen an Harz verhindert, weil der Unterschied zwischen den Mengen an Versiegelungsharz 5 an der Ober- und der Unterseite des Halbleiterelements 1 verringert ist.

Außerdem wird durch Vergrößern der Breite des Trägeran schlusses 3 die Steifigkeit eines Leiterrahmens erhöht, und eine Formänderung des Leiterrahmens wird verhindert.

Es ist somit möglich, eine Formänderung einer Halbleiterbau element-Komponente wie etwa eines Leiterrahmens bei dem Harzversiegelungsvorgang des Halbleiterelements 1 zu ver hindern und außerdem die Produktivität zu verbessern und Halbleiterbauelemente mit hoher Produktivität und hoher Zuverlässigkeit bei guter Ausbeute herzustellen, indem die Fläche der Chipkontaktstelle 2 verkleinert und die Breite des Trägeranschlusses 3 vergrößert wird.

Ausführungsform 2

Die Fig. 3 und 4 sind Draufsichten von oben, die das Halb leiterbauelement der Ausführungsform 2 zeigen, und Fig. 5 ist eine Schnittdarstellung des Bereichs entlang der Linie D-D in Fig. 3 mitten in dem Harzversiegelungsvorgang. Die Fig. 3, 4 und 5 zeigen vier Trägeranschlüsse 9 zum Abstützen einer Chipkontaktstelle 2 von vier Richtungen. Die Träger anschlüsse 9 sind im Vergleich mit einem herkömmlichen Trä geranschluß breit. Der Schnittpunkt von Linien 10, die zwei einander nicht benachbarte Trägeranschlüsse 9 der vier Trä geranschlüsse 9 miteinander verbinden, sind mit dem Schnitt punkt zwischen Diagonalen 11 eines Halbleiterbausteins 8 koinzident. Die viereckige Chipkontaktstelle 2 hat Ecken 12. Ferner ist an einer Seite der Chipkontaktstelle 2 der Trä geranschluß 9 dadurch geformt, daß er ausgehend von einer Ecke 12a sich von der Seite erstreckt. Da die übrige Aus bildung gleich wie bei der Ausführungsform 1 ist, erfolgt keine erneute Beschreibung.

Durch das Formen von vier Trägeranschlüssen 9 zur Halterung der Chipkontaktstelle 2 von vier Richtungen derart, daß der Schnittpunkt zwischen den Linien 10, die zwei einander nicht benachbarte Trägeranschlüsse 9 der vier Trägeranschlüsse 9 miteinander verbinden, mit dem Schnittpunkt zwischen Diago nalen 11 des Halbleiterbausteins 8 koinzident ist, wird die Steifigkeit des Halbleiterbausteins 8 erhöht, und eine Form änderung aufgrund einer Beanspruchung, die auf den Baustein bei dem Herstellungsvorgang des Halbleiterbauelements auf gebracht wird, wird vermieden. Wie Fig. 4 zeigt, sind ferner vier Trägeranschlüsse 9 durch Einschluß der Ecken 12 der viereckigen Chipkontaktstelle 2 gebildet. Außerdem ist da durch, daß der Trägeranschluß 9 so geformt ist, daß die von einer Seite der Chipkontaktstelle 2 gebildete Ecke 12a und der von der Seite sich erstreckende Trägeranschluß 9 Seg mentgestalt mit einem großen Krümmungsradius haben, die Steifigkeit eines Leiterrahmens erhöht, und eine Formände rung des Leiterrahmens wird vermieden.

Bei dieser Ausführungsform wird der gleiche Vorteil wie bei der Ausführungsform 1 erhalten, indem die Fläche der Chip kontaktstelle 2 verringert und die Breite des Trägeran schlusses 9 vergrößert wird, und außerdem ist es möglich, die Steifigkeit eines Leiterrahmens und eines Halbleiter bausteins durch Verbesserung der Gestalt der Chipkontakt stelle 2 und des Trägeranschlusses 9 zu verbessern. Ein weiterer Vorteil wird also erhalten, indem eine Formänderung einer Halbleiterbauelement-Komponente wie etwa eines Lei terrahmens vermieden wird.

Ausführungsform 3

Fig. 7 ist eine Draufsicht von oben, die den Zustand zeigt, in dem ein Halbleiterelement an dem Leiterrahmen der Aus führungsform 3 angebracht ist. In Fig. 7 ist eine Kerbe 13 an einem Trägeranschluß 9 gebildet, so daß eine Position an einem Leiterrahmen zur Anbringung eines Halbleiterelements 1 erkennbar ist. Da die übrige Ausbildung gleich wie bei der Ausführungsform 2 ist, entfällt ihre Beschreibung.

Die Kerbe 13 ist an einem Bereich gebildet, an dem das Halb leiterelement 1 an einer vorbestimmten Position an dem Lei terrahmen angebracht wird und den Trägeranschluß 9 schnei det, und ist an einer Seite oder beiden Seiten eines Trä geranschlusses 9 gebildet und für wenigstens zwei Trägeran schlüsse 9 an einem Leiterrahmen vorgesehen.

Wenn bei dieser Ausführungsform eine Chipkontaktstelle 2 kleiner als das Halbleiterelement 1 ist, wird die Chipkon taktstelle 2 von dem Halbleiterelement 1 verdeckt, wie Fig. 6 zeigt, und daher ist es schwierig, die relative positions mäßige Beziehung zwischen dem Halbleiterelement 1 und dem Leiterrahmen, nachdem sie zusammengebaut sind, exakt zu erkennen. Durch Bilden der Kerbe 13 an dem Trägeranschluß 9 des Leiterrahmens ist es außerdem möglich, eine Abweichung des Halbleiterelements 1 aus einer vorbestimmten Anbring position an dem Leiterrahmen genau zu erkennen, weil die Kerbe 13 als Markierung zum Anbringen des Halbleiterelements 1 an dem Leiterrahmen bei dem Schritt des Bondens des Halb leiterelements 1 mit dem Leiterrahmen dient, und ferner das Halbleiterelement 1 exakt an der vorbestimmten Anbringposi tion zu positionieren. Daher wird die Produktivität eines Halbleiterbauelements verbessert, und außerdem kann die Zuverlässigkeit des Halbleiterbauelements erhöht werden.

Ausführungsform 4

Bei der Ausführungsform 3 ist die Kerbe 13 gebildet, um die Anbringposition des Halbleiterelements 1 an dem Leiterrahmen zu erkennen. Wie Fig. 10 zeigt, wird durch Ausbilden eines Durchgangslochs 14 an einem Bereich, an dem das Halbleiter element 1 einen Trägeranschluß 9 schneidet, der an einer vorbestimmten Position des Leiterrahmens angebracht ist, wie Fig. 8 zeigt, oder durch Ausbilden einer Nut 15 durch Halb ätzen an dem Bereich, wie Fig. 9 zeigt, oder durch Ausbilden einer Ausnehmung 16 durch maschinelles Bearbeiten an dem Bereich der gleiche Vorteil wie bei der Ausführungsform 3 erreicht.

Es genügt, das Durchgangsloch 14 oder die Nut 15 oder die Ausnehmung 16 an wenigstens zwei Trägeranschlüssen 9 an einem Leiterrahmen auszubilden.

Ausführungsform 5

Im Fall der Ausführungsform 3 wird die Kerbe 13 gebildet, um die Anbringposition des Halbleiterelements an dem Leiter rahmen zu erkennen. Wie Fig. 11 zeigt, kann ferner durch Ausbilden eines Plattiermusters 17 an einem Bereich, wo ein Halbleiterelement 1 einen Trägeranschluß 9 schneidet, der an einer vorbestimmten Position des Leiterrahmens angebracht ist, der gleiche Vorteil wie bei der Ausführungsform 3 erreicht werden.

Durch Plattieren des von dem Plattiermuster 17 verschiedenen Bereichs anstelle der Ausbildung des Musters 17, um das Muster 17 als Ausschnittmuster zu bilden, wird der gleiche Vorteil erreicht.

Ausführungsform 6

Im Fall der Ausführungsform 3 ist die Kerbe 13 an dem Trä geranschluß 9 ausgebildet, um die Anbringposition des Halb leiterelements 1 an dem Leiterrahmen zu erkennen. Durch Herausführen eines Vorsprungs 18 gemäß Fig. 12 von einer Chipkontaktstelle 2 bis zu einem Bereich, an dem ein Halb leiterelement 1 nicht verdeckt ist, wenn das Halbleiterele ment 1 an einer vorbestimmten Position eines Leiterrahmens angebracht ist, wobei der Vorsprung 18 beim Formen des Lei terrahmens gebildet wird, wird ferner der gleiche Vorteil wie bei der Ausführungsform 3 erreicht.

Es ist erforderlich, den Vorsprung 18 an wenigstens zwei Stellen an einem Leiterrahmen auszubilden.

Ausführungsform 7

Im Fall der Ausführungsform 3 wird die Kerbe 13 an dem Trä geranschluß 9 geformt, um die Anbringposition des Halblei terelements 1 an dem Leiterrahmen zu erkennen. Wie ferner Fig. 13 zeigt, wird der gleiche Vorteil wie bei der Ausfüh rungsform 3 erreicht, indem beim Formen des Leiterrahmens ein Vorsprung 19 von einem Trägeranschluß 9 herausgeführt wird und den Vorsprung 19 an einem Bereich bildet, an dem ein Halbleiterelement 1 einen Trägeranschluß 9 schneidet, wenn das Halbleiterelement 1 an einer vorbestimmten Position an dem Leiterrahmen angebracht ist.

Der Vorsprung 19 ist an einer Seite oder an beiden Seiten eines Trägeranschlusses 9 gebildet, und es ist erforderlich, den Vorsprung 19 an wenigstens zwei Trägeranschlüssen 9 an einem Leiterrahmen zu bilden.

Ausführungsform 8

Im Fall der Ausführungsform 3 ist die Kerbe an dem Trägeran schluß 9 gebildet, um die Anbringposition des Halbleiter elements 1 an dem Leiterrahmen zu erkennen. Indem gemäß Fig. 14 eine Brücke 20 zwischen zwei einander benachbarten Trä geranschlüssen 9 an einer Position geformt wird, an der die Brücke 20 nicht von einem Halbleiterelement 1 verdeckt ist, wenn das Element 1 an einer vorbestimmten Position des Lei terrahmens angebracht ist, und ferner ein Vorsprung 21 an einer Seite oder beiden Seiten der Brücke 20 gebildet wird, wird der gleiche Vorteil wie bei der Ausführungsform 3 erreicht. Es ist notwendig, die Brücke 20 an zwei Positionen zwischen verschiedenen Trägeranschlüssen 9 an einem Leiterrahmen zu bilden. Auch wenn ferner die Brücke 20 an einem Bereich ge bildet ist, an dem die Brücke 20 durch das Halbleiterelement 1 verdeckt ist, wird der gleiche Vorteil erreicht, wenn die Brücke 20 an einer Position gebildet wird, an der der Vor sprung 21 von dem Halbleiterelement 1 vorspringt

Ausführungsform 9

Im Fall der Ausführungsform 3 ist die Kerbe 13 an dem Trä geranschluß 9 gebildet, um die Anbringposition des Halblei terelements 1 an dem Leiterrahmen zu erkennen. Durch Formen einer Krümmung 22, wie Fig. 15 zeigt, an einem Trägeran schluß 9 an einem Bereich, an dem ein Halbleiterelement 1 an einer vorbestimmten Position des Leiterrahmens angebracht ist und den Trägeranschluß 9 schneidet, wird der gleiche Vorteil wie bei der Ausführungsform 3 erreicht.

Es ist erforderlich, den Krümmungswinkel der Krümmung 22 mit einem Wert vorzugeben, bei dem die Krümmung 22 an dem Trä geranschluß 9 erkannt werden kann.

Ausführungsform 10

Fig. 16 ist eine Draufsicht von oben, die den Zustand zeigt, in dem ein Halbleiterelement an dem Leiterrahmen der Ausfüh rungsform 10 angebracht ist. Ein Trägeranschluß 9 des Lei terrahmens dieser Ausführungsform ist zu Stufengestalt 23 geformt. Da die sonstige Konstruktion gleich wie bei der Ausführungsform 2 ist, entfällt eine Beschreibung.

Da bei dieser Ausführungsform der Trägeranschluß 9 die Stu fengestalt 23 hat, ist es möglich, die Anbringposition eines Halbleiterelements 1 mit anderer Größe an dem Leiterrahmen zu erkennen, und der gleiche Vorteil wie bei der Ausfüh rungsform 3 wird für das Halbleiterelement 1 anderer Größe erreicht.

Wie vorstehend beschrieben wird, ermöglicht es die Erfin dung, eine auf eine Halbleiterbauelement-Komponente wie etwa einen Leiterrahmen aufgebrachte Beanspruchung bei dem Harz versiegelungsvorgang eines Halbleiterelements zu mindern und die Geschwindigkeit der Harzversiegelung zu erhöhen und die Produktivität zu steigern, indem die Fläche einer Chipkon taktstelle zum Halten des Halbleiterelements verringert wird, und außerdem die Steifigkeit eines Leiterrahmens und eines Halbleiterbausteins durch Vergrößern der Breite eines Trägeranschlusses und durch Justieren der positionsmäßigen Beziehung zwischen der Chipkontaktstelle und dem Trägeran schluß zu erhöhen. Es ist also möglich, eine Verformung einer Halbleiterbauelement-Komponente wie etwa eines Lei terrahmens zu verhindern und ein hochzuverlässiges Halblei terbauelement mit hoher Ausbeute herzustellen.

Durch Ausbilden einer Markierung einer Position zum Anbrin gen eines Halbleiterelements an einem Leiterrahmen bei dem Schritt des Bondens des Halbleiterelements mit dem Leiter rahmen ist es ferner möglich, eine Abweichung des Halblei terelements von einer vorbestimmten Anbringposition exakt zu erkennen und dadurch Produktivität und Zuverlässigkeit eines Halbleiterbauelements zu verbessern.

Claims

1. Leiterrahmen, gekennzeichnet durch

- einen Rahmenbereich;
- einen Haltebereich (2), dessen Fläche kleiner als die Bodenfläche eines anzubringenden Halbleiterelements (1) ist; und
- einen Trägeranschlußbereich (3), der zwischen dem Rahmen bereich und dem Haltebereich (2) so vorgesehen ist, daß er sich von den entgegengesetzten Seiten des Haltebereichs (2) jeweils nach außen erstreckt, um den Haltebereich abzu stützen.

2. Leiterrahmen nach Anspruch 1, dadurch gekennzeichnet, daß die Breite des Trägeranschlußbereichs (3) vergrößert ist.

3. Leiterrahmen nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Übergangsbereich mit großem Krümmungsradius zwischen dem Trägeranschlußbereich (9) und dem Haltebereich (2) vor gesehen ist.

4. Leiterrahmen nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Trägeranschlußbereich (9) mit einer Stelle verbunden ist, die Ecken (12) des Haltebereichs (2) aufweist.

5. Leiterrahmen nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Trägeranschlußbereich (9) so ausgebildet ist, daß er den Haltebereich (2) von vier Richtungen abstützt und der Schnittpunkt zwischen Linien (10), die zwei einander nicht benachbarte Trägeranschlußbereiche (9) verbinden, mit dem Schnittpunkt zwischen Diagonalen (11) der Kontur eines Halbleiterbausteins (8) koinzident ist.

6. Leiterrahmen nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Leiterrahmen eine Markierung zum Erkennen einer Halbleiterelement-Anbringposition hat.

7. Leiterrahmen nach Anspruch 6, dadurch gekennzeichnet, daß die Markierung zum Erkennen einer Halbleiterelement- Anbringposition eine der folgenden ist: eine Kerbe (13), ein Durchgangsloch (14), eine Ausnehmung (16) und ein Plattie rungsmuster (17), die an einem Trägeranschlußbereich ge bildet sind.

8. Leiterrahmen nach Anspruch 6, dadurch gekennzeichnet, daß die Markierung zum Erkennen einer Halbleiterelement- Anbringposition irgendeine von einer vorspringenden Gestalt (18, 19, 21), einer Stufengestalt (23) und einer gekrümmten Gestalt (22) ist.

9. Halbleiterbauelement, gekennzeichnet durch

- einen Leiterrahmen, der einen Haltebereich (2), dessen Fläche kleiner als die Bodenfläche eines anzubringenden Halbleiterelements (1) ist, und einen Trägeranschlußbereich (3) aufweist, der so vorgesehen ist, daß er sich von den entgegengesetzten Seiten des Haltebereichs (2) jeweils nach außen erstreckt,
- ein Halbleiterelement (1), das an dem Haltebereich (2) des Leiterrahmens angebracht ist, und
- ein Versiegelungsharz (5), das das Halbleiterelement (1) dicht umschließt und einen Halbleiterbaustein (8) bildet.