CN102403297B - 一种抗冲击的引线框架以及封装体 - Google Patents

一种抗冲击的引线框架以及封装体 Download PDF

Info

Publication number
CN102403297B
CN102403297B CN2011104015587A CN201110401558A CN102403297B CN 102403297 B CN102403297 B CN 102403297B CN 2011104015587 A CN2011104015587 A CN 2011104015587A CN 201110401558 A CN201110401558 A CN 201110401558A CN 102403297 B CN102403297 B CN 102403297B
Authority
CN
China
Prior art keywords
attachment section
pin
chip attachment
chip
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011104015587A
Other languages
English (en)
Other versions
CN102403297A (zh
Inventor
邓星亮
戈恩泰斯莫
曾海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Reach Technology (chengdu) Co Ltd
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Shanghai Kaihong Electronic Co Ltd
Diodes Technology Chengdu Co Ltd
Original Assignee
Reach Technology (chengdu) Co Ltd
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Shanghai Kaihong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Reach Technology (chengdu) Co Ltd, Shanghai Kaihong Sci & Tech Electronic Co Ltd, Shanghai Kaihong Electronic Co Ltd filed Critical Reach Technology (chengdu) Co Ltd
Priority to CN2011104015587A priority Critical patent/CN102403297B/zh
Publication of CN102403297A publication Critical patent/CN102403297A/zh
Application granted granted Critical
Publication of CN102403297B publication Critical patent/CN102403297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明是有关于一种抗冲击的引线框架以及封装体。所述抗冲击的引线框架包括芯片贴装部和多个引脚，所述引脚围绕芯片贴装部设置，且处于同一平面内，所述芯片贴装部进一步包括凸出部，所述凸出部设置于芯片贴装部的侧边上，且与芯片贴装部和引脚处于同一平面内。本发明的优点在于，在芯片贴装部的侧边采用凸出部，形成对称的固定方式，提高芯片贴装部在引线过程中的牢固程度，故可以提高封装工艺对引线框架的冲击，提高产品良率。

Description

一种抗冲击的引线框架以及封装体
技术领域
本发明涉及半导体器件封装测试领域，尤其涉及一种抗冲击的引线框架以及封装体。
背景技术
电子产品有越来越便宜的趋势，对于封装工厂来说，如何提高产品良率及用便宜的材料替代昂贵的材料成为重中之重，比如目前市场大量用铜线的焊线方式来替代金线。
但相对于金线来说，铜线的问题之一在于铜线工艺需要更大的力量将线材固定在引线框架上，故工艺中对引线框架施加的外力较金线工艺更大，所导致的引线框架变形也更大。在焊芯片及焊线的过程中，很容易造成底材翘曲变形等，影响工艺稳定性，从而降低产品良率。
附图1A所示是现有技术中一种封装体的俯视图，包括芯片10、芯片贴装部11、以及五个引脚，分别是引脚121～125。芯片10通过金属引线131～135与对应的引脚电学连接，并在封装过程中采用压片191和192将两侧的引脚压紧在搁置封装体的台面上，防止封装体滑动。从附图1A不难看出，此封装体的芯片贴装部11仅通过引脚123被压片192压紧，故很容易在引线过程中发生翘曲变形。
附图1B是现有技术中另一种封装体的俯视图，包括芯片10、芯片贴装部11、以及六个引脚，分别是引脚141～146。芯片10通过金属引线151～155与对应的引脚电学连接。与附图1A类似的，封装体的芯片贴装部11仅通过引脚143被压片192压紧，故很容易在引线过程中发生翘曲变形。
发明内容
本发明所要解决的技术问题是，提供一种抗冲击的引线框架以及封装体，能够提高引线框架的强度，从而提高封装体的良率。
为了解决上述问题，本发明提供了一种抗冲击的引线框架，包括芯片贴装部和多个引脚，所述引脚围绕芯片贴装部设置，且处于同一平面内，所述芯片贴装部进一步包括凸出部，所述凸出部设置于芯片贴装部的侧边上，且与芯片贴装部和引脚处于同一平面内。
作为可选的技术方案，所述引脚的数目为奇数，芯片贴装部为矩形，引脚相对设置于芯片贴装部相对的两侧，且两侧的数目相差一个，所述凸出部设置于芯片贴装部对应设置了较少引脚数目的一侧边上。
作为可选的技术方案，所述引脚的数目为偶数，芯片贴装部为矩形，引脚相对设置于芯片贴装部相对的两侧，且两侧的数目相等，所述凸出部为两个，对称设置于芯片贴装部未对应设置引脚两侧边上。
本发明进一步提供了一种封装体，包括引线框架、多个金属引线、芯片以及塑封体，所述引线框架包括芯片贴装部和多个引脚，所述引脚围绕芯片贴装部设置，且处于同一平面内所述芯片的电学焊盘通过金属引线电学连接至对应的引脚，所述塑封体包裹所述芯片贴装部、多个金属引线以及芯片，所述芯片贴装部进一步包括凸出部，所述凸出部设置于芯片贴装部的侧边上，且与芯片贴装部和引脚处于同一平面内。
作为可选的技术方案，所述引脚的数目为奇数，芯片贴装部为矩形，引脚相对设置于芯片贴装部的两侧，且两侧的数目相差一个，所述凸出部设置于芯片贴装部对应设置了较少引脚数目的一侧边上。
作为可选的技术方案，所述引脚的数目为偶数，芯片贴装部为矩形，引脚相对设置于芯片贴装部的两侧，且两侧的数目相等，所述凸出部为两个，对称设置于芯片贴装部未对应设置引脚两侧边上。
作为可选的技术方案，所述金属引线为铜线。
作为可选的技术方案，所述凸出部的末端暴露在所述塑封体之外。
作为可选的技术方案，所述凸出部全部包裹在所述塑封体内。
本发明的优点在于，在芯片贴装部的侧边采用凸出部，形成对称的固定方式，提高芯片贴装部在引线过程中的牢固程度，故可以提高封装工艺对引线框架的冲击，提高产品良率。
附图说明
附图1A是现有技术中一种封装体的俯视图；
附图1B是现有技术中另一种封装体的俯视图；
附图2A所示是本发明一种具体实施方式所述封装体的结构示意图；
附图2B是附图2A所示封装体塑封之后的结构示意图；
附图3A所示是本发明另一种具体实施方式所述封装体的结构示意图；
附图3B是附图3A所示封装体塑封之后的结构示意图。
具体实施方式
下面结合附图对本发明提供的抗冲击的引线框架以及封装体的具体实施方式做详细说明。
附图2A所示是本发明一种具体实施方式所述封装体的结构示意图，包括芯片10、芯片贴装部11、以及五个引脚，分别是引脚221～225。所述引脚221～225围绕芯片贴装部11设置，且处于同一平面内。所述芯片贴装部11和引脚121～125构成引线框架。芯片10通过金属引线231～235与对应的引脚电学连接，并在封装过程中采用压片191和192将两侧的引脚压紧在搁置封装体的台面上。本具体实施方式中，所述芯片贴装部11进一步包括一凸出部20，所述凸出部20设置于芯片贴装部11的侧边上，且与芯片贴装部11和引脚221～225处于同一平面内。
本具体实施方式是针对引脚数目为奇数的情况下的一种较佳的实施方案。继续参考附图2A，本实施方式中的引脚数目为5个（奇数），芯片贴装部11为矩形。故引脚221～225相对设置于芯片贴装部11相对的两侧，且两侧的数目相差一个，一侧为3个，而另一侧为2个。所述凸出部20设置于芯片贴装部11对应设置了2个引脚的侧边上，从而与引脚221～225配合，在芯片贴装部11两侧形成了基本对称的排布形式。封装过程中采用压片191和192将两侧的引脚221～225以及凸出部20压紧在搁置封装体的台面上。由于采用了凸出部20，芯片贴装部11的一侧边通过引脚223被压片192压紧，而另与之相对的一侧边通过凸出部20被压片191压紧。这样一种对称的固定方式提高了芯片贴装部11在引线过程中的牢固程度，故可以提高封装工艺对引线框架的冲击，提高产品良率。
所述金属引线优选为铜线，因为铜线的引线工艺对引线框架的芯片贴装部11的冲击较大。
参考附图2B，是附图2A所示封装体塑封之后的结构示意图，塑封体29包裹了芯片贴装部11、金属引线231～235以及芯片10，并包裹了引脚221～225的一部分，而将引脚221～225的末端暴露在塑封体29之外，以同外界形成电学连接。本实施方式中，凸出部20的末端也暴露在所述塑封体之外。在其他的实施方式中，所述凸出部20也可以全部包裹在所述塑封体29内。
附图3A所示是本发明另一种具体实施方式所述封装体的结构示意图，包括芯片10、芯片贴装部11、以及六个引脚，分别是引脚341～346。所述引脚341～346围绕芯片贴装部11设置，且处于同一平面内。所述芯片贴装部11和引脚341～346构成引线框架。芯片10通过金属引线351～355与对应的引脚电学连接，并在封装过程中采用压片191和192将两侧的引脚压紧在搁置封装体的台面上。本具体实施方式中，所述芯片贴装部11进一步包括第一凸出部31与第二凸出部32，所述第一凸出部31与第二凸出部32设置于芯片贴装部11的侧边上，且与芯片贴装部11和引脚341～346处于同一平面内。
本具体实施方式是针对引脚数目为偶数的情况下的一种较佳的实施方案。继续参考附图3A，本实施方式中的引脚数目为6个（奇数），芯片贴装部11为矩形。故引脚341～346相对设置于芯片贴装部11相对的两侧，且两侧的数目均为3个。所述凸出部20设置于芯片贴装部11对应设置了2个引脚的侧边上，从而与引脚341～346配合，在芯片贴装部11两侧形成了基本对称的排布形式。封装过程中采用压片191和192将两侧的引脚341～346压紧在搁置封装体的台面上，并继续设置了压片393和394将第一凸出部31与第二凸出部32压紧在搁置封装体的台面上。由于采用了第一凸出部31与第二凸出部32，芯片贴装部11的一侧边通过第一凸出部31被压片393压紧，而与之相对的另一侧通过第二凸出部32被压片394压紧。这样一种对称的固定方式提高了芯片贴装部11在引线过程中的牢固程度，故可以提高封装工艺对引线框架的冲击，提高产品良率。
参考附图3B，是附图3A所示封装体塑封之后的结构示意图，塑封体39包裹了芯片贴装部11、金属引线351～355以及芯片10，并包裹了引脚341～346的一部分，而将引脚341～346的末端暴露在塑封体39之外，以同外界形成电学连接。本实施方式中，第一凸出部31与第二凸出部32的末端也暴露在所述塑封体之外。在其他的实施方式中，所述第一凸出部31与第二凸出部32也可以全部包裹在所述塑封体39内。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种抗冲击的引线框架，包括芯片贴装部和多个引脚，所述引脚围绕芯片贴装部设置，且处于同一平面内，其特征在于，所述芯片贴装部进一步包括一个凸出部，所述凸出部设置于芯片贴装部的侧边上，且与芯片贴装部和引脚处于同一平面内，所述引脚的数目为奇数，芯片贴装部为矩形，引脚相对设置于芯片贴装部相对的两侧，且两侧的数目相差一个，所述凸出部设置于芯片贴装部对应设置了较少引脚数目的一侧边上，并且所述凸出部的位置与相对侧边上一引脚的位置向对应，以节约芯片面积。
2.一种封装体，包括引线框架、多个金属引线、芯片以及塑封体，所述引线框架包括芯片贴装部和多个引脚，所述引脚围绕芯片贴装部设置，且处于同一平面内所述芯片的电学焊盘通过金属引线电学连接至对应的引脚，所述塑封体包裹所述芯片贴装部、多个金属引线以及芯片，其特征在于，所述芯片贴装部进一步包括凸出部，所述凸出部设置于芯片贴装部的侧边上，且与芯片贴装部和引脚处于同一平面内，所述引脚的数目为奇数，芯片贴装部为矩形，引脚相对设置于芯片贴装部相对的两侧，且两侧的数目相差一个，所述凸出部设置于芯片贴装部对应设置了较少引脚数目的一侧边上，并且所述凸出部的位置与相对侧边上一引脚的位置向对应，以节约芯片面积。
3.根据权利要求2所述的封装体，其特征在于，所述金属引线为铜线。
4. 根据权利要求2所述的封装体，其特征在于，所述凸出部的末端暴露在所述塑封体之外。
5.根据权利要求2所述的封装体，其特征在于，所述凸出部全部包裹在所述塑封体内。
CN2011104015587A 2011-12-07 2011-12-07 一种抗冲击的引线框架以及封装体 Active CN102403297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104015587A CN102403297B (zh) 2011-12-07 2011-12-07 一种抗冲击的引线框架以及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104015587A CN102403297B (zh) 2011-12-07 2011-12-07 一种抗冲击的引线框架以及封装体

Publications (2)

Publication Number Publication Date
CN102403297A CN102403297A (zh) 2012-04-04
CN102403297B true CN102403297B (zh) 2013-11-20

Family

ID=45885353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104015587A Active CN102403297B (zh) 2011-12-07 2011-12-07 一种抗冲击的引线框架以及封装体

Country Status (1)

Country Link
CN (1) CN102403297B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409805A (zh) * 2016-12-06 2017-02-15 四川富美达微电子有限公司 一种五引脚ic结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146310A (en) * 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
CN1182284A (zh) * 1996-11-13 1998-05-20 三菱电机株式会社 引线框和使用该引线框的半导体装置
CN101355074A (zh) * 2007-07-27 2009-01-28 精工电子有限公司 半导体器件封装

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310954A (ja) * 1989-05-26 1990-12-26 Hitachi Ltd リードフレーム及びそれを用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146310A (en) * 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
CN1182284A (zh) * 1996-11-13 1998-05-20 三菱电机株式会社 引线框和使用该引线框的半导体装置
CN101355074A (zh) * 2007-07-27 2009-01-28 精工电子有限公司 半导体器件封装

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平2-310954A 1990.12.26

Also Published As

Publication number Publication date
CN102403297A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
JP2011066327A5 (zh)
CN103681379B (zh) 半导体装置的制造方法和半导体装置
TW200610126A (en) Semiconductor device having g lead frame and method of manufacturing the same
CN106449538A (zh) 贴片式整流器件结构
JP2010186831A (ja) 半導体装置
CN102403297B (zh) 一种抗冲击的引线框架以及封装体
CN102437134B (zh) 一种超小型封装体及其制作方法
CN202977380U (zh) 一种qfn，dfn集成电路封装用线条式压焊夹具
US7812431B2 (en) Leadframe with die pad and leads corresponding thereto
CN209526084U (zh) 一种改进型sot223框架
CN203219619U (zh) 用于电路板的夹持治具
CN204948350U (zh) 具有柔性导通结构的mems装置
CN109935566A (zh) 改进型sot223框架
CN203085519U (zh) 一种芯片引线框架
CN202434503U (zh) 一种dip10集成电路器件及引线框、引线框矩阵
CN202905705U (zh) 一种高密度排列的小功率集成电路引线框架件
CN104803341A (zh) 一种压力传感器应力释放装置
CN105355619B (zh) 导线框架条
CN203038916U (zh) To220封装引线框架
CN111540724A (zh) 基架、信号传递板以及相关芯片封装方法和半导体封装芯片
CN203659846U (zh) 一种引线框架及封装体
CN201732781U (zh) 一种引线框架
CN102931150A (zh) 无外引脚封装结构
CN203617273U (zh) 便于定位安装的引线框架
CN203746833U (zh) 在功率半导体封装中使用的焊接用信号引线

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant