DE4202290A1 - Halbleitereinrichtung mit giessharzverkapselung und verfahren zur herstellung derselben - Google Patents

Halbleitereinrichtung mit giessharzverkapselung und verfahren zur herstellung derselben

Info

Publication number
DE4202290A1
DE4202290A1 DE4202290A DE4202290A DE4202290A1 DE 4202290 A1 DE4202290 A1 DE 4202290A1 DE 4202290 A DE4202290 A DE 4202290A DE 4202290 A DE4202290 A DE 4202290A DE 4202290 A1 DE4202290 A1 DE 4202290A1
Authority
DE
Germany
Prior art keywords
layer
silicone polymer
aluminum
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4202290A
Other languages
English (en)
Other versions
DE4202290C2 (de
Inventor
Etsushi Adachi
Hiroshi Adachi
Hiroshi Mochizuki
Hirozoh Kanegae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4202290A1 publication Critical patent/DE4202290A1/de
Application granted granted Critical
Publication of DE4202290C2 publication Critical patent/DE4202290C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleitereinrichtung mit Gießharzverkapselung und im be­ sonderen auf eine mit Gießharz versiegelte Halbleitereinrich­ tung mit erhöhter Zuverlässigkeit. Die Erfindung bezieht sich weiter auf ein Verfahren zur Herstellung einer solchen Halbleitereinrichtung mit Gießharzverkapselung.
Mit dem Fortschreiten der Miniaturisierung von Halbleiter­ bauelementen wird bei herkömmlichen Halbleitereinrichtungen mit Harzverkapselung das Vorkommen von Datenlöschungen oder Fehlfunktionen der Elemente infolge von Spannungen des Ver­ siegelungsharzes ein Problem. Um dieses Problem zu lösen, wird ein Verfahren vorgeschlagen, bei dem auf einem Element eine spannungsdämpfende Schicht aus einer Harzschicht gebildet wird.
Üblicherweise wird vielfach Polyimid für die Harzschicht verwendet. Im folgenden wird ein herkömmliches Beispiel der Nutzung von Polyimid als Spannungsdämpferschicht beschrieben.
Fig. 3 ist eine Querschnittsdarstellung einer in der Japani­ schen Patentoffenlegungsschrift Nr. 56-1 18 334 (1981) be­ schriebenen Halbleitereinrichtung. Wie Fig. 3 zeigt, ist auf einem Halbleiterchip 1 ein Aluminium-Verbindungsmuster 3 gebildet. Das Aluminium-Verbindungsmuster 3 enthält eine Aluminiumelektrodenfläche 3a. Eine Phosphosilikatglas-(PSG)- Schicht 8 ist auf dem Halbleiterchip 1 so gebildet, daß sie das Aluminium-Verbindungsmuster 3 bedeckt. In der PSG-Schicht 8 ist eine Öffnung zum Freilegen der Oberfläche der Alu­ minium-Elektrodenfläche 3a gebildet. Eine Polyimidschicht 9, die als spannungsdämpfende Schutzschicht zum Dämpfen bzw. Abpuffern einer auf das Element einwirkenden Spannung dient, ist auf dem Halbleiterchip 1 vorgesehen. In der Figur ist nicht gezeigt, daß auf die Aluminium-Elektrodenfläche 3a ein Golddraht aufgebondet und die ganze Halbleitereinrichtung beispielsweise in ein isolierendes Gehäuse eingeschlossen ist.
Die Fig. 4A-4D sind Querschnittsdarstellungen einer Halbleitereinrichtung mit einer Polyimid-Spannungsdämpfer­ schicht, wie sie in der Japanischen Patent-Offenlegungs­ schrift Nr. 63-1 04 450 (1988) beschrieben ist, in verschie­ denen Stufen des Herstellungsverfahrens.
Wie Fig. 4A zeigt, wird auf einem Siliziumsubstrat 11 eine SiO2-Schicht 12 gebildet. Auf dem Siliziumsubstrat 11 wird - was nicht gezeigt ist - ein Element angeordnet. Auf der SiO2-Schicht 12 wird ein Aluminium-Verbindungsmuster 3 ge­ bildet. Das Aluminium-Verbindungsmuster 3 enthält eine Alu­ minium-Elektrodenfläche 3a. Eine SiN-Schicht 4 ist so ange­ ordnet, daß sie das Aluminium-Verbindungsmuster 3 bedeckt. In der SiN-Schicht 4 ist eine Öffnung 4a zum Freilegen der Aluminium-Elektrodenfläche 3a im Aluminium-Verbindungsmuster 3 vorgesehen.
Wie Fig. 4B zeigt, ist über dem Halbleitersubstrat 11 durch einen CVD-Prozeß eine PSG-Schicht 8 so gebildet, daß sie die Öffnung 4a in der SiN-Schicht 4 ausfüllt.
Wie Fig. 4C zeigt, wird auf der PSG-Schicht 8 eine Polyimid- Spannungsdämpfer- und Schutzschicht 9 gebildet. Die Polyimid­ schicht 9 wird selektiv geätzt, um eine Öffnung 9a in dem über der Aluminium-Elektrodenfläche 3a gelegenen Teil zu bilden.
Wie Fig. 4D zeigt, wird nach dem Ätzen der Polyimidschicht 9 die PSG-Schicht 8 unter Nutzung einer Mischung aus HF und NH4F geätzt, um die Aluminium-Elektrodenfläche 3a freizule­ gen. Dann wird - was nicht gezeigt ist - ein Au-Draht mit der Aluminium-Elektrodenfläche 3a verbunden, und die ganze Einrichtung wird mit Gießharz versiegelt.
Im folgenden wird der Grund für die Bildung der PSG-Schicht 8 beschrieben. Wenn keine PSG-Schicht 8 zur Bedeckung der Aluminium-Elektrodenfläche 3a vorgesehen ist, korrodiert eine als Ätzmittel angewendete Alkalilösung während des Ätzens der Polyimidschicht 9 die Oberfläche der Aluminium- Verbindungsschicht 3, und dadurch wird die Aluminium-Elektro­ denfläche 3a rauh gemacht. Die Rauhheit der Aluminium-Elektro­ denfläche 3a bewirkt Fehlstellen in der Verbindung der Alu­ minium-Elektrodenfläche 3a mit dem Au-Draht, wenn der Au- Draht aufgebondet wird, und damit eine verringerte Zuverläs­ sigkeit der Halbleitereinrichtung. Die PSG-Schicht 8 dient dazu, das Aufrauhen der Aluminium-Elektrodenfläche zu ver­ hindern.
Wie oben beschrieben, wird eine Polyimidschicht als Span­ nungsdämpfer- und Schutzschicht in einer herkömmlichen Ein­ richtung verwendet.
Bei der in Fig. 3 dargestellten herkömmlichen Einrichtung wird während der Bildung der Polyimidschicht 9 (durch eine Vernetzungs- bzw. Härtungsreaktion) in der Polyimidschicht 9 eine Zugspannung erzeugt. Nach der Bildung der Schicht weist die Polyimidschicht 9 eine Restspannung von etwa 5·108 dyn/cm2 auf. Wie Fig. 1 zeigt, bewirkt diese Rest­ spannung eine Spannungsmigration von Aluminium im darunter­ liegenden Aluminium-Verbindungsmuster 3. Dadurch werden Defekte in Keilgestalt in der Aluminium-Verbindung 3 während der Bildung der Polyimidschicht 9 hervorgerufen, und daraus ergibt sich das Problem einer abnehmenden Zuver­ lässigkeit der Halbleitereinrichtung.
Außerdem ist es bei dem in Fig. 4A-4D dargestellten her­ kömmlichen Beispiel erforderlich, eine die Aluminium-Elek­ trodenfläche 3a bedeckende PSG-Schicht 8 zur Verhinderung des Rauhwerdens der Aluminium-Elektrodenfläche 3a während des Ätzens der Polyimidschicht 9 zu bilden, und es ist weiter erforderlich, in der PSG-Schicht 8 eine Öffnung zum Freilegen der Aluminium-Elektrodenfläche 3a anzubringen, so daß das Problem der Komplexität des gesamten Prozesses auftritt.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Halb­ leitereinrichtung mit Gießharzversiegelung, die mit einer spannungsdämpfenden Schutzschicht mit ausgezeichneten Dämp­ fungseigenschaften gegenüber Spannungen aus dem Gießharz versehen ist, anzugeben, bei der insbesondere keine Defekte in der Aluminium-Verbindungsschicht auftreten und bei der die Oberfläche einer Aluminium-Elektrodenfläche in der Alu­ minium-Verbindungsschicht nicht rauh ist.
Es ist weiter Aufgabe der vorliegenden Erfindung, ein Ver­ fahren zur Herstellung einer derartigen Halbleitereinrichtung mit Gießharzversiegelung anzugeben, welches insbesondere einfacher als bekannte Verfahren ist.
Eine Halbleitereinrichtung mit Gießharzversiegelung entspre­ chend der vorliegenden Erfindung weist ein Halbleitersubstrat mit einem darauf gebildeten Bauelement auf. Auf dem Halblei­ tersubstrat ist ein Aluminium-Verbindungsmuster zur elektri­ schen Verbindung des Elements angeordnet. Auf dem Halbleiter­ substrat ist eine Spannungsdämpfungs- und Schutzschicht so angeordnet, daß sie das Element zur Abdämpfung von auf das Element einwirkenden Spannungen bedeckt. Die Spannungsdämp­ fungs- und Schutzschicht ist aus einer vernetzten bzw. ge­ härteten Schicht aus einem (vermaschten) Silikonpolymer der folgenden allgemeinen Formel gebildet:
(In der Formel ist n eine ganze Zahl.)
Gemäß einer bevorzugten Ausführungsform der Erfindung ist die obige Zahl n eine Zahl, die das mittlere Molekulargewicht des Silikonpolymeren angibt und im Bereich von 100 000 bis 200 000 liegt.
Wenn das mittlere Molekulargewicht geringer als 100 000 ist, wird die Widerstandfähigkeit gegenüber Brüchen verringert, und wenn es 200 000 übersteigt, wird das Ätzen schwierig.
Das oben angegebene Silikonpolymere ist weiterhin vorzugs­ weise von hoher Reinheit, wobei insbesondere der Gehalt an Alkalimetallen, Eisen, Blei, Kupfer und Wasserstoffhaloge­ niden 0,1 ppm oder geringer und der Gehalt von Uran oder Thorium 0,1 ppb oder geringer ist.
Vorzugsweise sind weiterhin die inneren Spannungen der Sili­ kon-Vernetzungspolymerschicht 3·108 dyn/cm2 oder geringer. Erfindungsgemäß ist die Spannungsdämpfer- und Schutzschicht aus einer gehärteten Schicht des (vermaschten) Silikonpoly­ meren nach obiger Formel gebildet. Die Vernetzung bzw. Här­ tung des Silikonpolymeren wird durch eine Dehydratations- und Kondensationsreaktion der Hydroxyl-Endgruppen gefördert, so daß fast keine volumetrische Schrumpfung zu verzeichnen ist. Daher ist die Restspannung in der Spannungsdämpfer- und Schutzschicht nach dem Abkühlen gering. Dementsprechend steht eine hoch zuverlässige Halbleitereinrichtung, bei der in der Aluminium-Verbindungsschicht keine Defekte auftreten, bereit.
Bei einem Verfahren zur Herstellung einer Halbleitereinrich­ tung mit Gießharzversiegelung nach einem weiteren Aspekt der Erfindung wird zuerst ein ein Bauelement tragendes Halb­ leitersubstrat bereitgestellt. Auf dem Halbleitersubstrat wird zur elektrischen Verbindung mit dem Element ein Alu­ minium-Verbindungsmuster unter Einschluß einer Aluminium­ Elektrodenfläche gebildet. Ein (vermaschtes) Silikonpolymeres der folgenden allgemeinen Formel wird auf das Halbleitersub­ strat so aufgebracht, daß es das Element bedeckt:
(In der Formel ist n eine ganze Zahl.)
Das Silikonpolymere wird durch ein aromatisches organisches Lösungsmittel selektiv geätzt, um die Oberfläche der Alu­ minium-Elektrodenfläche freizulegen.
Die Temperatur der Silikonpolymerschicht wird mit einer Tem­ peraturerhöhungsgeschwindigkeit von 20 K/min oder mehr erhöht und die Silikonpolymerschicht dann mit einer Abküh­ lungsgeschwindigkeit von 20 K/min oder mehr abgekühlt, so daß eine vernetzte bzw. gehärtete Spannungsdämpfungs- und Schutzschicht zum Dämpfen der auf das Element einwirken­ den Spannungen gebildet wird.
Entsprechend einem Verfahren zur Herstellung einer Halblei­ tereinrichtung mit Gießharzversiegelung entsprechend einem weiteren Aspekt der Erfindung kann das Silikonpolymere unter Verwendung eines aromatischen organischen Lösungsmittels geätzt werden. Ein aromatisches organisches Lösungsmittel korrodiert nicht die Aluminium-Verbindungsschicht. Im Ergeb­ nis dessen wird die Oberfläche der Aluminium-Elektrodenfläche nicht aufgerauht.
Außerdem wird die Temperatur der Silikonpolymerschicht mit einer Temperaturerhöhungsrate von 20 K/min oder mehr erhöht und dann die Silikonpolymerschicht mit einer Abkühlungsrate von 20 K/min oder mehr abgekühlt. Diese Bedingung ist so gewählt, daß es möglich wird, die Erzeugung von Defekten im darunterliegenden Aluminium-Verbindungsmuster zu verhin­ dern. Daher werden im Aluminium-Verbindungsmuster keine Defekte erzeugt. Damit ist es möglich, eine hochgradig zu­ verlässige Halbleitereinrichtung zu erhalten.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Erläuterung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Querschnittsdarstellung einer Halbleiterein­ richtung nach einer Ausführungsform,
Fig. 2A bis 2G teilweise Querschnittsdarstellungen der Halblei­ tereinrichtung entsprechend dieser Ausführungsform in verschiedenen Stufen des Herstellungsverfah­ rens,
Fig. 3 eine Querschnittsdarstellung einer ersten herkömm­ lichen Halbleitereinrichtung und
Fig. 4A bis 4D Querschnittsdarstellungen einer Halbleitereinrich­ tung entsprechend einer zweiten herkömmlichen Form in verschiedenen Stufen ihres Herstellungs­ verfahrens.
Wie Fig. 1 zeigt, ist auf einem Halbleitersubstrat 11 eine SiO2-Schicht 12, die eine Unterlage-Oxidschicht darstellt, gebildet. Ein (nicht gezeigtes) Element ist auf dem Halblei­ tersubstrat 11 gebildet. Ein Aluminium-Verbindungsmuster 3 ist auf der SiO2-Schicht 12 zum elektrischen Anschluß des Elements vorgesehen. Das Aluminium-Verbindungsmuster 3 umfaßt eine Aluminium-Elektrodenfläche 3a.
Eine Siliziumnitrid-(SiN)-Schicht 4 ist auf dem Halbleiter­ substrat 11 so angeordnet, daß sie das Aluminium-Verbindungs­ muster 3 bedeckt. Eine Öffnung 4a ist in der SiN-Schicht 4 zum Freilegen der Oberfläche der Aluminium-Elektrodenfläche 3a vorgesehen. Eine Spannungsdämpfungs- und Schutzschicht 5 ist auf der SiN-Schicht 4 so angeordnet, daß sie das Element bedeckt und gegen auf das Element einwirkende Spannungen schützt.
Die Spannungsdämpfungs- und Schutzschicht ist aus einer ver­ netzten Schicht eines durch die folgende allgemeine Formel (1) ausgedrückten Silikonpolymeren gebildet:
(In der Formel ist n eine ganze Zahl, die das mittlere Mole­ kulargewicht des Silikonpolymeren angibt und im Bereich von 100 000 bis 200 000 liegt.)
Die Dicke der Spannungsdämpfungs- und Schutzschicht 5 liegt im Bereich von 4 µm bis 10 µm.
Ein Golddraht 6 wird auf die Aluminium-Elektrodenfläche 3a aufgebondet. Die gesamte Halbleitereinrichtung wird mit einem Gießharz 7 versiegelt. Die Vernetzung bzw. Härtung des Sili­ konpolymeren wird durch eine Dehydratations- und Kondensa­ tionsreaktion der Hydroxyl-Endgruppen bewirkt, so daß nahezu keine Volumenschwindung zu verzeichnen ist. Demgemäß ist nach dem Abkühlen die Restspannung in der Spannungsdämpfungs­ und Schutzschicht 5 gering. Dementsprechend werden in dem Aluminium-Verbindungsmuster 3 keine keil- oder spaltförmigen Defekte erzeugt. Damit kann eine hochgradig zuverlässige Halbleitereinrichtung bereitgestellt werden.
Im folgenden wird unter Bezugnahme auf die Fig. 2A bis 2G ein Verfahren zur Herstellung der in Fig. 1 dargestellten Halbleitereinrichtung beschrieben.
Wie Fig. 2A zeigt, wird ein Halbleitersubstrat 1 mit einem (nicht gezeigten) Bauelement bereitgestellt. Auf dem Halb­ leitersubstrat 12 wird als Unterlage-Oxidschicht eine SiO2- Schicht 12 gebildet.
Wie Fig. 2B zeigt, wird auf der SiO2-Schicht 12 ein Alumi­ nium-Verbindungsmuster 3 zur elektrischen Verbindung mit dem (nicht gezeigten) Element gebildet. Das Aluminium-Ver­ bindungsmuster 3 umfaßt eine Aluminium-Elektrodenfläche 3a.
Auf dem gesamten Halbleitersubstrat 11 wird eine SiN-Schicht 4 so gebildet, daß sie das Aluminium-Verbindungsmuster 3 bedeckt.
Wie Fig. 2D zeigt, wird in der SiN-Schicht 4 eine Öffnung 4a zum Freilegen der Oberfläche der Aluminium-Elektroden­ fläche 3a gebildet. Die SiN-Schicht 4 ist eine anorganische Schicht und weist an der Oberfläche eine Anzahl von Hydroxyl- Gruppen auf. Eine Lösung eines Silikonpolymeren der allge­ meinen Formel (1) mit einem mittleren Molekulargewicht von 150 000 in Anisol (die Konzentration wird auf 25 Gew.-% ein­ gestellt) wird durch Rotations-Aufschleudern so auf das Halb­ leitersubstrat 11 aufgebracht, daß es die SiN-Schicht 4 be­ deckt, so daß eine (vermaschte) Silikonpolymerschicht 5 von 4 µm Dicke gebildet wird. Dann wird für 30 Minuten bei 150°C eine Wärmebehandlung durchgeführt.
Ein Verfahren zur Herstellung des durch Formel (1) ausge­ drückten Silikonpolymeren wird weiter unten beschrieben. Das verwendete Silikonpolymere ist von hoher Reinheit, wobei insbesondere der Gehalt an Alkalimetallen, Eisen, Blei, Kup­ fer und Wasserhalogeniden 0,1 ppm oder geringer und der Ge­ halt an Uran oder Thorium jeweils 0,1 ppb oder geringer ist.
Anschließend wird, wie Fig. 2E zeigt, nachdem das Halbleiter­ substrat 11 wieder Raumtemperatur angenommen hat, ein posi­ tiver Fotoresist OfPR 800 (hergestellt von Tokyo Ohka Kogyo Co. Ltd.) 50 auf die Silikonpolymerschicht 5 (die Dicke ist 4 µm) aufgebracht. Ein Teil des auf der Aluminium-Elektroden­ fläche 3a aufgebrachten Fotoresists 50 wird durch Belichten unter Verwendung einer Maske und eines Alkalientwicklers selektiv entfernt. Dann wird die gesamte Oberfläche des Halb­ leitersubstrates 11 einschließlich des Resists 50 mit UV- Strahlen bestrahlt.
Wie die Fig. 2E und 2F zeigen, wird unter Verwendung eines gemischten Lösungsmittels aus Anisol/Xylol, in dem die Ani­ sol-Konzentration 30 Vol.-% beträgt, eine Schleuder-Entwick­ lung eine Minute lang ausgeführt, um in der Silikonpolymer­ schicht 5 eine Öffnung 5a zum Freilegen der Oberfläche einer Aluminium-Elektrodenfläche 3a zu erzeugen. Dann wird der Fotoresist 50 mittels n-Butylacetat entfernt.
Wie Fig. 2F zeigt, wird die Temperatur des gesamten Halblei­ tersubstrates 11, ausgehend von Raumtemperatur, mit einer Temperaturerhöhungsgeschwindigkeit von 35 K/min auf 350°C angehoben, und diese Temperatur wird für eine Stunde gehal­ ten. Dann wird das Substrat mit einer Abkühlungsgeschwindig­ keit von 35 K/min abgekühlt, um Raumtemperatur zu errei­ chen. Dadurch wird eine vernetzte bzw. gehärtete Silikonpoly­ merschicht 5, die als Spannungsdämpfungs- und Schutzschicht zur Bedeckung aller anderen Teile als der Aluminium-Elektro­ denfläche 3a dient, gebildet, wie in Fig. 2F gezeigt. Eine Anzahl von Hydroxylgruppen ist an die Oberfläche der SiN- Schicht 4 gebunden, und die Hydroxyl-Endgruppen des Silikon­ polymeren reagieren auch mit den Hydroxylgruppen der SiN- Schicht 4, wodurch die Haftung zwischen der SiN-Schicht 4 und der Silikonpolymerschicht 5 verbessert wird. Dann werden die Aluminium-Elektrodenfläche 3a und ein (nicht gezeigter) Leitersockel mit einem Golddraht 6 gebondet. Danach wird die gesamte Halbleitereinrichtung in Gießharz 7 eingegossen.
Um zu ermitteln, ob in dem Aluminium-Verbindungsmuster 3 Defekte erzeugt sind oder nicht, wurde der gleiche Teil des Aluminium-Verbindungsmusters 3 mit gleicher Mikroskopver­ größerung vor und nach der Bildung der Silikonpolymerschicht 5 untersucht. Es wurden insgesamt drei Teile, das Mittelteil und beide Endteile, des Halbleiterelements untersucht, und es wurde keine Erzeugung von Defekten im Aluminium-Verbin­ dungsmuster 3 festgestellt.
Im folgenden wird der Grund, warum bei dieser Ausführungsform im Aluminium-Verbindungsmuster keine Defekte erzeugt werden, erläutert.
Es ist allgemein bekannt, daß durch Spannungsmigration in einer Aluminiumschicht erzeugte Defekte durch Spannungen in einer Passivierungsschicht (zum Beispiel die SiN-Schicht 4 in Fig. 3), die direkt in Wechselwirkung mit der Aluminium­ schicht steht, bewirkt werden. Weiterhin wurde jüngst fest­ gestellt, daß auch bei der Herstellung der Spannungsdämp­ fungs- und Schutzschicht 5 Defekte erzeugt werden.
Im Ergebnis wiederholter Studien ermittelten die Autoren, daß es möglich ist, die Erzeugung von Defekten in Aluminium durch Verwendung einer Spannungsdämpfungs- und Schutzschicht zu verhindern, die die während der Bildung der Schicht er­ zeugte Spannung auf 3·108 dyn/cm2 oder weniger begrenzt, sowie durch Einhaltung der oben genannten Bedingungen für die Wärmebehandlung zur Vernetzung der Schicht, d. h. durch Wahl einer Temperaturerhöhungsgeschwindigkeit von 20 K/min oder mehr und Wahl der Abkühlungsrate von 20 K/min oder mehr.
Eine Polyimidschicht, die üblicherweise als Spannungsdämp­ fungs- und Schutzschicht verwendet wird, wird durch Aufbrin­ gen einer Lösung einer Ausgangsverbindung auf das Substrat und Ausführen einer Wärmebehandlung gebildet. Währenddessen wird eine Ringschließungsreaktion durchlaufen, so daß ein volumetrisches Schrumpfen bewirkt wird und nach dem Abkühlen die Polyimidschicht eine relativ große Zugspannung aufweist. Im Gegensatz dazu hat das durch Gleichung (1) repräsentierte Silikonpolymere bereits im Lösungszustand ein großes Mole­ kulargewicht. Dadurch wird auch in dem Falle, daß nach Auf­ bringen auf das Substrat eine Wärmebehandlung ausgeführt wird, die Vernetzungsreaktion durch die Dehydratation und Kondensationsreaktion der Hydroxyl-Endgruppen gefördert, so daß es fast kein volumetrisches Schrumpfen gibt. Im Ergeb­ nis dessen ist die Restspannung in der Schicht nach dem Ab­ kühlen gering. Der Mechanismus der Erzeugung der Spannungs­ migration kann als eine Art Kriechvorgang verdeutlicht wer­ den, und es ist davon auszugehen, daß Leerstellen in der Aluminiumschicht in einer Korngrenze akkumuliert werden, so daß sie schließlich eine Lücke oder einen Leerraum bilden. Dementsprechend ist es möglich, Defekte durch Verwendung einer Schicht mit geringer Restspannung und durch Verkürzung der "Kriechzeit" zu verhindern. Insbesondere können dazu die Temperaturerhöhungs- und -absenkungsgeschwindigkeit wäh­ rend der Vernetzung der Schicht vergrößert werden. Wenn ein Silikonpolymeres hoher Reinheit gemäß Gleichung (1) als Span­ nungsdämpfungs- und Schutzschicht verwendet wird, ist es möglich, auch ohne PSG-Schicht oder eine andere Schutzschicht ein Rauhwerden der Aluminiumschicht zu verhindern.
Obgleich bei der oben beschriebenen Ausführungsform von einem hochreinen Silikonpolymeren mit einer mittleren Molekülmasse von 150 000 ausgegangen wurde, ist es möglich, ein beliebiges Silikonpolymeres mit einer mittleren Molekülmasse im Bereich von 120 000 bis 200 000 zu verwenden.
In einem Vergleichsbeispiel wurde die thermische Vernetzung der Silikonpolymerschicht unter von der ersten Ausführungs­ form abweichenden Bedingungen ausgeführt. Die Temperatur wurde von Raumtemperatur mit einer Rate von 4 K/min auf 350°C erhöht. Wie im Falle der ersten Ausführungsform wurden im Aluminium Defekte festgestellt. Als Ergebnis wurde in den drei untersuchten Teilen eine mittlere Defektzahl von 2 festgestellt.
In einem zweiten Vergleichsbeispiel wurde die thermische Vernetzung der Silikonpolymerschicht nach der ersten Ausfüh­ rungsform unter einer anderen abweichenden Bedingung durch­ geführt. Die Silikonpolymerschicht wurde mit einer Rate von 2 grd/min auf Raumtemperatur abgekühlt. Wie im Falle des ersten Beispiels wurden Defekte im Aluminium nachgewiesen.
Als Ergebnis wurde bei drei untersuchten Teilen eine mittlere Defektzahl von 2 festgestellt.
Als drittes Vergleichsbeispiel wurde eine Halbleitereinrich­ tung wie im Falle der ersten Ausführungsform hergestellt, mit der Abweichung, daß anstelle des Silikonpolymeren Poly­ imid verwendet wird, und daß zum Freilegen der Oberfläche der Aluminium-Elektrodenfläche in der Polyimidschicht eine Alkalilösung verwendet wurde. In diesem Falle wurde die Ober­ fläche der Aluminium-Elektrodenfläche rauh gemacht. Es wurden drei andere Teile als die Aluminium-Elektrodenfläche unter­ sucht, und die mittlere Defektzahl wurde ermittelt. Als Er­ gebnis ergab sich eine Zahl von 7.
Als viertes Vergleichsbeispiel wurde eine Halbleitereinrich­ tung entsprechend der ersten Ausführungsform hergestellt, mit der Abweichung, daß das Silikonpolymere durch Polyimid ersetzt wurde und daß nach der Ausführung des thermischen Vernetzungsschrittes wie im Falle der ersten Ausführungsform das Polyimid langsam, mit einer Rate von 2 K/h auf Raum­ temperatur abgekühlt wurde. Wie im Falle des dritten Ver­ gleichsbeispiels wurde die Oberfläche der Aluminium-Elektro­ denfläche rauh gemacht. Wie im Falle des dritten Vergleichs­ beispiels wurden Defekte nachgewiesen, und die Anzahl der Defekte war 11.
Das durch die Formel (1) repräsentierte (vermaschte) Sili­ konpolymere mit Hydroxyl-Endgruppen wurde durch ein in der Japanischen Patentoffenlegungsschrift Nr. 1-92 224 (1989) durch die Autoren beschriebenes Verfahren hergestellt. Im folgenden wird dieses Verfahren kurz beschrieben. Phenyl- Trichlorsilan wurde unter verringertem Druck von 20 hPa (im Stickstoffstrom) bei einer Temperatur im Bereich von 81°C bis 82°C destilliert. Das destillierte Phenyl-Trichlor­ silan (317,4 g) wurde mit 960 ml Methylisobutylketon mit ELSS-Reinheit gemischt. Die gemischte Lösung wurde in einen Kolben mit vier Anschlüssen mit einem Fassungsvermögen von 2 l, der mit einem Thermometer, einem Rührer und Trichter versehen war, gefüllt und auf 20°C abgekühlt. Dann wurden unter Kühlen zur Aufrechterhaltung dieser Temperatur 200 ml hochreinen Wassers langsam unter Rühren zugegeben, was eine Zeit von einer bis drei Stunden in Anspruch nahm. Dabei wurde Salzsäure erzeugt. Nach Beendigung des Eintropfens des Was­ sers wurde zum vollständigen Ablauf der hydrolytischen Reak­ tion das Rühren für zwei Stunden fortgesetzt. Die erhaltene Polymerausgangslösung wurde in ein separates Gefäß gebracht und ruhiggehalten, so daß sich die Polymerausgangslösung in zwei Schichten trennte. Dann wurde eine Wasserschicht der unteren Schicht, die einen großen Anteil von Salzsäure enthielt, entfernt, und eine das Vor-Polymere enthaltende organische Schicht wurde zurückbehalten, Wasser hoher Rein­ heit mit gleichem Volumen wie die organische Schicht wurde zur organischen Schicht hinzugefügt, und das Ganze geschüt­ telt und gereinigt. Nach fünfmaliger Wiederholung dieses Reinigungsvorganges wurde die im Vor-Polymeren verbliebene Menge von Verunreinigungen mittels eines ionenchromatogra­ fischen Analysegerätes (hergestellt von Yokogawa Electric Corp., Nr. IC-500) analysiert. Aus der Analyse ergab sich, daß nach der ersten Reinigung der Gehalt an Chlorionen im Vor-Polymeren bei etwa 1000 ppm und nach der dritten Reini­ gung bei 1 ppm oder darunter lag. Die Konzentration an Kaliumionen wurde durch das wiederholte Reinigen ebenfalls verringert und betrug nach der dritten Reinigung 1 ppm oder weniger. Durch weitere Wiederholung des Reinigens kann sie auf 0,1 ppm oder darunter abgesenkt werden.
Dann wurde die mittlere Molekülmasse des Vor-Polymeren mit­ tels Gelpermeationschromatografie (eines Gerätes von Nihon Bunko Co. Ltd., Gerät TRI-ROTARVI) gemessen. Der Gehalt an Verunreinigungen im Vor-Polymeren nach dreimaliger Reinigung war wie folgt: speziell der Gehalt an Natrium, Kalium, Eisen, Kupfer, Blei und Chlor war 1 ppm oder darunter, und der Ge­ halt an Uran und Thorium, die radioaktive Elemente sind, war 1 ppb oder darunter. Durch weiter wiederholte Reinigung konnten sie auf 0,1 ppm oder darunter bzw. 0,1 ppb oder darun­ ter gesenkt werden.
Anschließend wurde die Struktur des Vor-Polymeren mittels eines infrarotspektroskopischen Verfahrens (mit einem Gerät der Nihon Bunko Co. Ltd., Gerät FT-IR-111) untersucht. In der Nähe von 1100 cm-1 wurde ein einer Siloxan-Bindung zuzu­ schreibendes Doppel-Peak gefunden, so daß sich bestätigte, daß das Polymere die durch Formel (1) ausgedrückte Struktur hat.
Wie oben beschrieben, wird bei einer Halbleitereinrichtung entsprechend der Erfindung eine Spannungsdämpfungs- und Schutzschicht aus einer vernetzten Schicht eines Silikonpoly­ meren nach der allgemeinen Formel (1) gebildet. Die Vernet­ zung des Silikonpolymeren wird durch die Dehydratations- und Kondensationsreaktion der Hydroxyl-Endgruppen gefördert, so daß nahezu kein volumetrisches Schrumpfen festzustellen ist. Daher ist die Restspannung in der Spannungsdämpfungs- und Schutzschicht nach dem Abkühlen gering. Dementsprechend kann eine hochgradig zuverlässige Halbleitereinrichtung, bei der keine keil- bzw. spaltenförmigen Defekte in der Alu­ minium-Verbindungsschicht erzeugt werden, bereitgestellt werden.
Beim erfindungsgemäßen Verfahren zur Herstellung einer Halb­ leitereinrichtung kann das Silikonpolymere unter Verwendung eines aromatischen organischen Lösungsmittels geätzt werden. Ein aromatisches organisches Lösungsmittel korrodiert nicht die Aluminium-Verbindungsschicht. Im Ergebnis dessen wird die Oberfläche einer Aluminium-Elektrodenfläche nicht aufge­ rauht. Damit stellt sich beim Aufbonden eines Golddrahtes eine befriedigende Verbindung zwischen dem Golddraht und der Aluminium-Elektrodenfläche her. Das erhöht die Zuverläs­ sigkeit der Halbleitereinrichtung.

Claims (11)

1. Halbleitereinrichtung mit Gießharzversiegelung mit:
einem Halbleitersubstrat (11) mit einem Bauelement,
einem Aluminium-Verbindungsmuster (3) auf dem Halbleitersub­ strat (11), das elektrisch mit dem Element verbunden ist, wobei das Aluminium-Verbindungsmuster (3) eine Aluminium- Elektrodenfläche (3a) aufweist, und
einer Spannungsdämpfungs- und Schutzschicht (5) auf dem Halb­ leitersubstrat (11), die das Element bedeckt, zum Abdämpfen von auf das Element einwirkenden Spannungen, wobei die Span­ nungsdämpfungs- und Schutzschicht (5) eine vernetzte Schicht eines Silikonpolymeren der folgenden allgemeinen Formel auf­ weist: wobei in der Formel n eine ganze Zahl ist.)
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß n eine die mittlere Molekülmasse des Silikonpolymeren angebende ganze Zahl im Bereich von 100 000 bis 200 000 ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dicke der Spannungsdämpfungs- und Schutzschicht (5) im Bereich von 4 µm bis 10 µm liegt.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der jeweilige Gehalt an Alkali­ metallen, Eisen, Blei, Kupfer und Wasserstoffhalogeniden im Silikonpolymeren 0,1 ppm oder geringer und der jeweilige Gehalt an Uran oder Thorium 0,1 ppb oder geringer ist.
5. Halbleitereinrichtung mit Gießharzversiegelung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine Siliziumnitridschicht (4), die auf dem Halbleitersubstrat (11) so angeordnet ist, daß sie das Aluminium-Verbindungsmuster (3) mit Ausnahme der Alu­ minium-Elektrodenfläche (3a) bedeckt und unterhalb der Span­ nungsdämpfungs- und Schutzschicht (5) liegt.
6. Verfahren zur Herstellung einer Halbleitereinrichtung mit Gießharzversiegelung mit den Schritten:
Bereitstellen eines Halbleitersubstrates (11) mit einem Ele­ ment,
Bilden eines Aluminium-Verbindungsmusters (3) unter Einschluß einer Aluminium-Elektrodenfläche (3a) auf dem Halbleitersub­ strat (11) zur elektrischen Verbindung mit dem Element,
Bilden einer Silikonpolymerschicht (5) der folgenden allge­ meinen Formel auf dem Halbleitersubstrat zur Bedeckung des Elements: (in der Formel ist n eine ganze Zahl.), selektives Ätzen der Silikonpolymerschicht (5) durch ein aromatisches organisches Lösungsmittel zum Freilegen der Oberfläche der Aluminium-Elektrodenfläche (3a) und Ausführen einer Wärmebehandlung zum Vernetzen der Silikon­ polymerschicht (5).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Wärmebehandlung eine Erhöhung der Temperatur der Silikonpolymerschicht (5) mit einer Tem­ peraturerhöhungsrate von 20 grd/min oder mehr und ein an­ schließendes Abkühlen der Silikonpolymerschicht (5) mit einer Abkühlungsrate von 20 K/min oder mehr zur Bildung einer vernetzten Spannungsdämpfungs- und Schutzschicht umfaßt.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß n eine ganze Zahl ist, die die mittlere Molekülmasse des Silikonpolymeren angibt und im Bereich von 100 000 bis 200 000 liegt.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Silikonpolymerschicht (5) so gebildet wird, daß die Dicke der Spannungsdämpfungs- und Schutzschicht im Bereich von 4 µm bis 10 µm liegt.
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die Silikonpolymerschicht (5) durch ein Aufschleuderverfahren aufgebracht wird.
11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß das Silikonpolymere ein Polymeres mit einem Gehalt an Alkalimetallen, Eisen, Blei, Kupfer und Wasserstoffhalogeniden von jeweils 0,1 ppm oder niedriger und einem Gehalt an Uran und Thorium von jeweils 0,1 ppb oder niedriger ist.
DE4202290A 1991-01-31 1992-01-28 Halbleitereinrichtung mit Gießharzversiegelung und Verfahren zur Herstellung derselben Expired - Fee Related DE4202290C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3010908A JPH04261049A (ja) 1991-01-31 1991-01-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4202290A1 true DE4202290A1 (de) 1992-08-13
DE4202290C2 DE4202290C2 (de) 2001-07-19

Family

ID=11763389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4202290A Expired - Fee Related DE4202290C2 (de) 1991-01-31 1992-01-28 Halbleitereinrichtung mit Gießharzversiegelung und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (1) US5180691A (de)
JP (1) JPH04261049A (de)
KR (1) KR950006431B1 (de)
DE (1) DE4202290C2 (de)
IT (1) IT1258835B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4432294A1 (de) * 1994-09-12 1996-03-14 Telefunken Microelectron Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium
DE19827593A1 (de) * 1998-06-20 1999-12-23 Abb Patent Gmbh Verfahren zur Ertüchtigung von Freileitungsisolatoren

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
JP2923408B2 (ja) * 1992-12-21 1999-07-26 三菱電機株式会社 高純度シリコーンラダーポリマーの製造方法
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
US5600151A (en) * 1995-02-13 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a semiconductor substrate, an element formed thereon, and a stress-buffering film made of a silicone ladder resin
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
DE69811296D1 (de) * 1997-07-11 2003-03-20 Bosch Gmbh Robert Erhöhte Haftung der Unterseitenbeschichtung von Flip-Chips
US5869219A (en) * 1997-11-05 1999-02-09 Taiwan Semiconductor Manufacturing Co. Ltd. Method for depositing a polyimide film
US6110815A (en) * 1998-06-23 2000-08-29 Lsi Logic Corporation Electroplating fixture for high density substrates
US6599995B2 (en) * 2001-05-01 2003-07-29 Korea Institute Of Science And Technology Polyalkylaromaticsilsesquioxane and preparation method thereof
US7091131B2 (en) * 2002-03-21 2006-08-15 Micron Technology, Inc. Method of forming integrated circuit structures in silicone ladder polymer
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2913358A (en) * 1958-07-21 1959-11-17 Pacific Semiconductors Inc Method for forming passivation films on semiconductor bodies and articles resulting therefrom
US3792012A (en) * 1972-03-17 1974-02-12 Gen Electric Silicone resin useful in molding compositions
US3946427A (en) * 1973-10-12 1976-03-23 Hitachi, Ltd. Semiconductor device
DE2548060A1 (de) * 1975-10-27 1977-05-12 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
DE3116406A1 (de) * 1980-04-25 1982-06-16 Hitachi, Ltd., Tokyo Halbleiteranordnung
DE3708251A1 (de) * 1986-03-14 1987-09-17 Mitsubishi Electric Corp Halbleiterbauelement
DE3805490A1 (de) * 1987-02-27 1988-09-08 Mitsubishi Electric Corp Halbleitervorrichtung
JPH0192224A (ja) * 1987-04-20 1989-04-11 Mitsubishi Electric Corp 高純度フェニルシリコーンラダーポリマーの製造法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56118334A (en) * 1980-02-22 1981-09-17 Fujitsu Ltd Semiconductor device
JPS63104450A (ja) * 1986-10-22 1988-05-09 Hitachi Ltd 保護膜の窓開法
JPS63269554A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体装置
US4827326A (en) * 1987-11-02 1989-05-02 Motorola, Inc. Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off
JP2503565B2 (ja) * 1988-01-21 1996-06-05 三菱電機株式会社 半導体装置の製造方法
JP2597396B2 (ja) * 1988-12-21 1997-04-02 ローム株式会社 シリコーンゴム膜のパターン形成方法
US5081202A (en) * 1989-11-17 1992-01-14 Mitsubishi Denki Kabushiki Kaisha High purity phenyl silicone ladder polymer and method for producing the same
JP2613128B2 (ja) * 1990-10-01 1997-05-21 三菱電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2913358A (en) * 1958-07-21 1959-11-17 Pacific Semiconductors Inc Method for forming passivation films on semiconductor bodies and articles resulting therefrom
US3792012A (en) * 1972-03-17 1974-02-12 Gen Electric Silicone resin useful in molding compositions
US3946427A (en) * 1973-10-12 1976-03-23 Hitachi, Ltd. Semiconductor device
DE2548060A1 (de) * 1975-10-27 1977-05-12 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
DE3116406A1 (de) * 1980-04-25 1982-06-16 Hitachi, Ltd., Tokyo Halbleiteranordnung
DE3708251A1 (de) * 1986-03-14 1987-09-17 Mitsubishi Electric Corp Halbleiterbauelement
DE3805490A1 (de) * 1987-02-27 1988-09-08 Mitsubishi Electric Corp Halbleitervorrichtung
JPH0192224A (ja) * 1987-04-20 1989-04-11 Mitsubishi Electric Corp 高純度フェニルシリコーンラダーポリマーの製造法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4432294A1 (de) * 1994-09-12 1996-03-14 Telefunken Microelectron Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium
DE19827593A1 (de) * 1998-06-20 1999-12-23 Abb Patent Gmbh Verfahren zur Ertüchtigung von Freileitungsisolatoren

Also Published As

Publication number Publication date
KR950006431B1 (ko) 1995-06-15
US5180691A (en) 1993-01-19
JPH04261049A (ja) 1992-09-17
DE4202290C2 (de) 2001-07-19
IT1258835B (it) 1996-02-29
ITMI920178A1 (it) 1993-07-30
ITMI920178A0 (it) 1992-01-30
KR920015495A (ko) 1992-08-27

Similar Documents

Publication Publication Date Title
DE4202290C2 (de) Halbleitereinrichtung mit Gießharzversiegelung und Verfahren zur Herstellung derselben
DE69114759T2 (de) Verfahren zum Herstellen von Mehrlagen-Koplanarleiter/Isolatorschichten unter Verwendung von lichtempfindlichen Polyimiden.
DE69114808T2 (de) Harzummantelte Halbleiteranordnung.
DE10248272A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE112007000215T5 (de) Poröses Silizium-Dielektrikum
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
DE10226571A1 (de) Prozess zur Ausbildung von Schmelzsicherungen
DE4303401A1 (en) Semiconductor device e.g. DRAM mfr. - involves hole-free passive oxide film prodn. on bonding pad
DE69114346T2 (de) Verfahren zum Herstellen von mehrlagigen koplanaren Leitungs-/Isolator-Schichten unter Verwendung von lichtempfindlichem Polyimid.
DE3346803A1 (de) Halbleitervorrichtung und verfahren zu dessen herstellung
DE19614164C2 (de) Verfahren zum Bilden einer Mehrschichtverbindung
DE4300355A1 (de)
DE4218495A1 (de) Halbleiter-vorrichtung und verfahren zur herstellung dieser halbleiter-vorrichtung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE10238024A1 (de) Mikroelektronischer Prozess und Aufbau
DE3788119T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck.
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE19961103C2 (de) Dielektrische Füllung von elektrischen Verdrahtungsebenen und Verfahren zur Herstellung einer elektrischen Verdrahtung
DE3634168C2 (de)
DE60121137T2 (de) Passivierungsschicht auf einer Halbleitervorrichtung mit einer ferroelektrischen Schicht
DE3608418C2 (de)
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE3227606A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee