DE19615327C2 - Strommeßverstärker zur Verwendung in einer Halbleiterspeicherschaltung - Google Patents

Strommeßverstärker zur Verwendung in einer Halbleiterspeicherschaltung

Info

Publication number
DE19615327C2
DE19615327C2 DE19615327A DE19615327A DE19615327C2 DE 19615327 C2 DE19615327 C2 DE 19615327C2 DE 19615327 A DE19615327 A DE 19615327A DE 19615327 A DE19615327 A DE 19615327A DE 19615327 C2 DE19615327 C2 DE 19615327C2
Authority
DE
Germany
Prior art keywords
transistor
lines
sub
current
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19615327A
Other languages
English (en)
Other versions
DE19615327A1 (de
Inventor
Kyu-Chan Lee
Jai-Hoon Sim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19615327A1 publication Critical patent/DE19615327A1/de
Application granted granted Critical
Publication of DE19615327C2 publication Critical patent/DE19615327C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

Die vorliegende Erfindung betrifft einen Strommesserverstärker zur Verwendung in ei­ ner Halbleiterspeicherschaltung, welche Paare von Unter-I/O-Leitungen und Paare von I/O-Leitungen aufweist.
Entsprechend der hohen Dichte von Halbleiterspeichervorrich­ tungen wurde die Betriebsversorgungsspannung ständig weiter abgesenkt. Hierdurch wurde selbstverständlich der Stromver­ brauch verringert, jedoch wurde der Bereich der Spannung und des Stroms eng, die von Schaltungen und Elementen gemessen werden sollten, welche eine derartige Halbleiterspeichervor­ richtung bilden. Dies bedeutet, daß der Toleranzbereich für die Spannung und den Strom verringert wird. Daher wurden intensive Untersuchungen der Schaltungen und der Bauteile vorgenommen, welche einen exakteren Meßvorgang durchführen.
Darüber hinaus wird es immer mehr erforderlich, die Notwen­ digkeit für Meßschaltungen zu erkennen, welche die von den Schaltungen und Bauteilen, von welchen Signale übertragen werden, abgegebenen Signale auf einen Pegel verstärken, bei dem eine Messung der übertragenen Signale möglich ist. Da die Betriebsversorgungsspannung der momentan vorhandenen Halbleiterspeichervorrichtungen verringert wird, ist es wie voranstehend geschildert schwierig, die Spannungsdifferenz zwischen komplementären Signalen zu messen. Um derartige Schwierigkeiten zu überwinden ist der Strommeßverstärker im allgemeinen in einem ganz bestimmten Bereich der Halbleiter­ speichervorrichtung angebracht. Ein derartiger Strommeßver­ stärker mißt einfach die an einen Bereich übertragenen Sig­ nale, in dem es schwierig ist, die Spannungsdifferenz zu messen, und ist auch im Hinblick auf die Meßgeschwindigkeit vorteilhaft. Insbesondere verringert sich die Spannungsdif­ ferenz zwischen einem Paar abgetasteter Bitleitungen, nach­ dem in der Speicherzelle gespeicherte Information von einem Bitleitungsmeßverstärker abgetastet wird, wenn die Versor­ gungsspannung beim Vorgang der Übertragung der Information auf eine I/O-Leitung (Eingabe/Ausgabe-Leitung) niedrig wird. Dies führt zu einer Verringerung der Meßtoleranz eines I/O- Leitungsmeßverstärkers, und daher ist es schwierig, auf die­ se Weise die I/O-Leitung abzutasten. Daher sollte ein Paar von Unter-I/O-Leitungen zwischen das Paar der Bitleitungen und das Paar der I/O-Leitungen geschaltet werden, und der Strommeßverstärker sollte ebenfalls an das Paar der Unter- I/O-Leitungen gekoppelt werden, so daß der Strom gemessen wird. Wenn die die Spannungsdifferenz aufweisenden Signale an die I/O-Leitungen übertragen werden (welche als globale I/O-Leitungen bezeichnet werden können, um sie von den Unter- I/O-Leitungen zu unterscheiden, jedoch in der vorliegenden Beschreibung als I/O-Leitungen bezeichnet werden), so ist es daraufhin schwierig, den Meßvorgang bei den I/O-Leitungen einfach durchzuführen. Eine Strommeßschaltung, welche der­ artige Unter-I/O-Leitungen verwendet, ist in zahlreichen Veröffentlichungen beschrieben, beispielsweise "A Dynamic Current-Offset Calibration (DCC) Sense Amplifier with Fish- Bone shaped Bit line (FBB) for High Density SRAMs", auf den Seiten 115 bis 116 der Veröffentlichung "1994 VLSI Sympo­ sium", von J. Takahashi es al., mit dem Titel "A Current Sense-Amplifier for Fast CMOS SRAMs", auf den Seiten 71 bis 72 der Veröffentlichung "1990 VLSI Symposium", von E. Seevinck et al., mit dem Titel "A 9 ns 16 Mb CMOS SRAM with Offset Re­ duced Current Sense Amplifier", auf den Seiten 248 bis 249 der Veröffentlichung "1993 ISSCC" von K. Seno et al.
Fig. 3 ist die Ansicht einer Schaltung, welche den Aufbau eines Strommeßverstärkers und eines wesentlichen Teils einer hieran angeschlossenen Halbleiterspeichervorrichtung nach dem Stand der Technik zeigt.
In Fig. 3 sind die Bitleitungen BL und BL an das Speicher­ zellenfeld (array) 10 angeschlossen. Spaltengates 12 und 14, an welchen Spaltenauswahlsignale CSL angelegt werden, sind an die Bitleitungen BL und BL bzw. die Unter-I/O-Leitungen SIO und SIO angeschlossen. Einer von zwei Anschlüssen der Unter-I/O-Leitungen SIO und SIO ist an die Versorgungsspan­ nung Vcc über Widerstände 28 und 30 angeschlossen, und der andere Anschluß an eine Eingangsklemme des Meßverstärkers 16. Ausgangsanschlüsse der Meßverstärker 16 sind mit den I/O-Lei­ tungen IO und IO verbunden. Zwischen der Versorgungsspannung Vcc und dem Strommeßverstärker 16 sind Widerstände 28 und 30 angeschlossen, um Vorspannungen zur Verfügung zu stellen.
Nachstehend wird der Strommeßverstärker 16, der in Fig. 3 gestrichelt dargestellt ist, genauer erläutert werden.
In dem Strommeßverstärker 16 sind die Sources von PMOS-Tran­ sistoren 18 und 20 an die Unter-I/O-Leitungen SIO und SIO an­ geschlossen. Drains der PMOS-Transistoren 18 und 20 sind mit den Drains von NMOS-Transistoren 22 bzw. 24 verbunden. Gates der PMOS-Transistoren 18 und 20 sind kreuzweise mit den Drains der gegenüberliegenden PMOS-Transistoren 20 bzw. 18 verschal­ tet. Sources der NMOS-Transistoren 22 und 24 sind miteinander und ebenfalls gemeinsam mit einem Drain eines NMOS-Transistors 26 verbunden. Die Gates der NMOS-Transistoren 22 und 24 wei­ sen eine Diodenverbindung zu deren Drains auf, und sind darü­ ber hinaus an die I/O-Leitungen IO und IO angeschlossen. Eine Source des NMOS-Transistors 26, in welche ein Aktivierungs­ signal Ysel eingegeben wird, sind mit Massespannung Vss ver­ bunden, wobei das Aktivierungssignal (Einschaltsignal) von einer Spaltenauswahlschaltung (nicht gezeigt) aus übertragen wird.
Nachstehend wird der Betriebsablauf des Strommeßverstärkers nach dem Stand der Technik erläutert.
In dem Speicherzellenfeld 10 sind eine Vorladungsschaltung zum Vorladen der Bitleitung BL und BL auf einen vorbestimmten Pegel, eine Angleichungsschaltung zum Angleichen der Span­ nungspegel der Bitleitungen BL und BL, und ein Bitleitungs­ meßverstärker zur Messung und Verstärkung der Spannungspegel der Bitleitungen BL und BL vorgesehen. Im Bereitschaftszu­ stand werden daher die Bitleitungen BL und BL jeweils vorge­ laden und an denselben Spannungspegel angeglichen. Während des Auslesens der Speicherzelle wird dann, wenn eine Spei­ cherzelle durch Operationen der Zeilen- und Spaltendekodie­ rer ausgewählt wird, für deren entsprechendes Potential ein Ladungsteilungsvorgang zwischen der Ladung der Speicherzelle, die in der ausgewählten Speicherzelle gespeichert ist, und der Ladung einer parasitären Kapazität durchgeführt, die in der Bitleitung erzeugt wird, die an die ausgewählte Speicher­ zelle angeschlossen ist. Daher wird in gewissem Ausmaß eine Spannungsdifferenz in den Bitleitungen BL und BL erzeugt, welche auf das entsprechende Potential aufgeladen wurden. Genauer gesagt nimmt die Spannungsdifferenz einen Wert von einigen Zehn bis einigen Hundert Millivolt an. Weiterhin wird die Spannungsdifferenz von dem (nicht gezeigten) Bit­ leitungsmeßverstärker gemessen, und entwickelt sich dann bis zum Spannungsversorgungspegel bzw. zum Massespannungs­ pegel. Nach Beendigung dieses Vorgangs wird dann das Spal­ tenauswahlsignal CSL, welches von dem (nicht gezeigten) Spal­ tendekodierer übertragen wird, in die Spaltenauswahl-Gates 12 und 14 eingegeben. Wenn die Spaltenauswahl-Gates 12 und 14 auf diese Weise eingeschaltet werden, wird die Spannung der Bitleitungen BL und BL auf die Unter-I/O-Leitungen SIO und SIO übertragen. Wenn hierbei die Aktivierungssignale Ysel über die Spaltenauswahlschaltungen (nicht dargestellt) an den NMOS-Transistor 26 übertragen werden, wird der Strom­ meßverstärker 16 aktiviert. Wenn die Unter-I/O-Leitungen SIO und SIO dasselbe Material und dieselbe Länge aufweisen, und daher die Leitungsbelastung beider Leitungen gleich ist, wird die höhere Spannung an eine der Unter-I/O-Leitungen SIO und SIO angelegt. Hierdurch werden die PMOS-Transistoren 18 und 20, welche den Strommeßverstärker 16 bilden, je nach Fall eingeschaltet. Die Höhe des in den PMOS-Transistor 18 bzw. 20 fließenden Stroms wird unterschiedlich. Darüber hinaus wird das Ausmaß des Einschaltens der PMOS-Transistoren 18 und 20 immer größer. Infolge des Unterschieds zwischen der Höhe des Stroms, der in den PMOS-Transistor 18 bzw. 20 fließt, ist der Stromausstoß von den Kanälen (channels) der NMOS- Transistoren 22 und 24 unterschiedlich, und entwickeln die I/O-Leitungen einen voneinander verschiedenen Spannungspegel. Durch derartige Vorgänge wird der Strommeßvorgang beendet.
Fig. 4 ist ein Diagramm der Signalform der Beziehung zwischen dem Strom und der Spannung, und erläutert die Spannungsände­ rung infolge der Stromänderung der Unter-I/O-Leitungen.
Wie aus Fig. 4 hervorgeht, nehmen die I/O-Leitungen IO und IO voneinander unterschiedliche Spannungspegel an, entspre­ chend der Stromänderung der Unter-I/O-Leitungen SIO und SIO.
Da der Strommeßverstärker 16 nach dem Stand der Technik einen Meßvorgang in Abhängigkeit von dem Strom durchführt, weist er eine hohe Reaktionsgeschwindigkeit auf. Allerdings tritt beim Stand der Technik in der Hinsicht eine Schwierigkeit auf, daß der Versorgungsspannungspegel höher sein sollte als die Summe der Schwellenspannungen, die in den NMOS- und PMOS-Tran­ sistoren auftreten, die miteinander in Reihe geschaltet sind. Wenn beispielsweise die Schwellenspannung Vtn des NMOS-Tran­ sistors 0,7 Volt beträgt, und der Absolutwert der Schwellen­ spannung Vtp des PMOS-Transistors 0,7 Volt beträgt, sollte der Versorgungsspannungspegel zumindest mehr als 1,4 Volt betragen, da der Strommeßverstärker 16 in einen Zustand mit nicht definiertem Potential gelangt (sogenannter "floating"- Zustand), wenn sein Betrieb nicht bei der niedrigen Versor­ gungsspannung durchgeführt werden kann. Obwohl der Strommeß­ verstärker soeben aktiviert wurde, werden Konduktanzelemente der Transistoren, welche den Strommeßverstärker 16 bilden, sehr groß, und wird daher die Meßgeschwindigkeit des Strom­ meßverstärkers beträchtlich verringert. Obwohl der Strommeß­ verstärker 16 durch dieselben Herstellungsvorgänge herge­ stellt wird, ist es darüber hinaus praktisch unmöglich, daß er dieselben Eigenschaften aufweist, und normalerweise wird auch seine Schwellenspannungsdifferenz unterschiedlich. Dies führt zu einer Erzeugung eines Offsets des Reaktionsvorgangs jedes der Transistoren.
Aus der Patentschrift DE 29 12 320 C2 ist ein Strommeßverstärker bekannt, der er­ ste bis fünfte Transistoren aufweist, wobei die einen Anschlüsse des ersten und zweiten Transistors nicht mit Unter-I/O-Leitungen, sondern mit dem Betriebspotential verbunden sind.
Es ist die Aufgabe der vorliegenden Erfindung, einen Strommeßverstärker zur Ver­ wendung in einer Halbleiterspeichervorrichtung bereitzustellen, welcher eine schnelle und stabile Messung bei niedriger Versorgungsspannung gestattet.
Diese Aufgabe wird durch den im Patentanspruch 1 definierten Gegenstand gelöst.
Gegenüber dem Stand der Technik weist die vorliegende Erfindung folgende Vorteile auf:
Ein erster Vorteil besteht in der Bereitstellung eines Strommeßverstärkers einer Halbleiterspeichervorrichtung, welcher einen stabilen Meßvorgang bei einer niedri­ gen Versorgungsspannung durchführen kann.
Ein weiterer Vorteil der Erfindung besteht in der Bereitstellung eines Strommeßver­ stärkers einer Halbleiterspeichervorrichtung, der eine hohe Meßgeschwindigkeit bei einer niedrigen Versorgungsspannung aufweist.
Ein weiterer Vorteil der Erfindung besteht in der Bereitstellung einer Halbleiterspei­ chervorrichtung, die in bezug auf eine hohe Intergrationsdichte vorteilhaft ist.
Es folgt eine detaillierte Beschreibung einer bevorzugten Ausführungsform der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigt:
Fig. 1 ein Schaltbild des Aufbaus eines Strommeßverstär­ kers und eines wesentlichen Teils einer hieran an­ geschlossenen Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung;
Fig. 2 ein Signalformdiagramm der Beziehung zwischen dem Strom und der Spannung bei der in Fig. 1 dargestell­ ten Vorrichtung;
Fig. 3 ein Schaltbild des Aufbaus eines Strommeßverstär­ kers und eines wesentlichen Teils einer Halbleiter­ speichervorrichtung, die an den Verstärker ange­ schlossen ist, nach dem Stand der Technik; und
Fig. 4 ein Signalformdiagramm der Beziehung zwischen dem Strom und der Spannung bei der in Fig. 3 dargestell­ ten Vorrichtung.
In den Figuren sind dieselben oder die gleichen Bauteile durch dieselben oder die gleichen Bezugszeichen bezeichnet.
In Fig. 1 sind die Bitleitungen BL und BL an das Speicherzel­ lenfeld 10 angeschlossen. Spalten-Gates 12 und 14, in welche Spaltenauswahlsignale CSL eingegeben werden, sind an die Bit­ leitungen BL und BL bzw. die Unter-I/O-Leitungen SIO und SIO angeschlossen. Einer von zwei Anschlüssen der Unter-I/O-Lei­ tungen SIO und SIO ist an die Versorgungsspannung Vcc über die Widerstände 28 und 30 angeschlossen, und der andere Anschluß ist an eine Eingangsklemme des Meßverstärkers 16 angeschlos­ sen. Ausgangsanschlüsse des Meßverstärkers 16 sind mit den I/O-Leitungen IO und IO verbunden. Zwischen die Versorgungs­ spannung Vcc und den Strommeßverstärker 16 sind Widerstände 28 und 30 geschaltet, um Vorspannungen zur Verfügung zu stel­ len. Der voranstehend geschilderte Aufbau ist ebenso wie bei dem wesentlichen Teil der Halbleiterspeichervorrichtung nach dem Stand der Technik.
Nachstehend wird im einzelnen der Aufbau des Strommeßverstär­ kers gemäß der Ausführungsform der vorliegenden Erfindung er­ läutert, der in Fig. 1 gestrichelt dargestellt ist.
Bei dem in Fig. 1 dargestellten Strommeßverstärker sind die Sources der PMOS-Transistoren 18 und 20 jeweils an die Unter- I/O-Leitungen SIO und SIO angeschlossen, die als Eingangs­ anschlüsse des Strommeßverstärkers 16 verwendet werden. Die Drains der PMOS-Transistoren 18 und 20 sind an die Drains der NMOS-Transistoren 22 und 24 angeschlossen, welche den Strom­ meßverstärker 16 bilden, und sind ebenfalls mit den I/O-Lei­ tungen IO und IO verbunden, die als Ausgangsanschlüsse des Strommeßverstärkers 16 verwendet werden. Die Gates der PMOS- Transistoren 18 und 20 sind kreuzweise an die Drains der ge­ genüberliegenden Transistoren 20 bzw. 18 angeschlossen. Die Sources der NMOS-Transistoren 22 und 24 sind miteinander ver­ bunden, und ebenfalls gemeinsam an einen Drain des NMOS-Tran­ sistors 26 angeschlossen. Die Gates der NMOS-Transistoren 22 und 24 sind kreuzweise an die gegenüberliegenden Unter-I/O- Leitungen SIO und SIO angeschlossen, die mit den Sources PMOS- Transistoren 18 und 20 verbunden sind, und ihre Drains sind ebenfalls an die I/O-Leitungen IO und IO angeschlossen. Eine Source des NMOS-Transistors 26 ist an die Massespannungsklem­ me Vss angeschlossen, und ein Aktivierungssignal Ysel wird in ein Gate dieses Transistors eingegeben, wobei das Aktivie­ rungssignal von einer (nicht dargestellten) Spaltenauswahl­ schaltung übertragen wird.
Weiterhin wird nachstehend der Betriebsablauf des Strommeß­ verstärkers gemäß der vorliegenden Erfindung im einzelnen er­ läutert.
Während eines Lesevorgangs irgendeiner Speicherzelle werden die Bitleitungen BL und BL vorgeladen, und wird ein Ladungs­ teilungsvorgang durch Festlegung der Speicherzelle durchge­ führt. Die Spannungspegel der Bitleitungen BL und BL werden von dem (nicht dargestellten) Bitleitungsmeßverstärker er­ zeugt. In Reaktion auf die Eingabe eines Spaltenauswahlsig­ nals CSL ist der Vorgang der Übertragung der Spannungen der Bitleitungen auf die Unter-I/O-Leitungen ebenso wie bei der Halbleitervorrichtung nach dem Stand der Technik.
Wenn die Unter-I/O-Leitungen SIO und SIO aus demselben Mate­ rial bestehen und dieselbe Länge aufweisen, und daher die Leitungsbelastung beider Leitungen gleich ist, wird die je­ weils höhere Spannung an eine der Unter-I/O-Leitungen SIO und SIO angelegt. Hierdurch werden die PMOS-Transistoren 18 und 20, welche den Strommeßverstärker 16 bilden, eingeschal­ tet. Die Höhe des Stroms, der in den PMOS-Transistor 18 bzw. 20 hineinfließt, wird unterschiedlich. Das Ausmaß des Ein­ schaltens der PMOS-Transistoren 18 und 20 wird immer größer. Infolge der Differenz des in die PMOS-Transistoren 18 und 20 hineinfließenden Stroms wird die Stromentladung von den Kanä­ len der NMOS-Transistoren 22 und 24 unterschiedlich hervor­ gerufen, und nehmen die I/O-Leitungen einen voneinander ver­ schiedenen Spannungspegel an. Durch derartige Vorgänge wird der Strommeßvorgang beendet. Bei dem Strommeßverstärker gemäß der vorliegenden Erfindung tritt daher kein negativer Effekt auf, da die Gates der NMOS-Transistoren 22 und 24 kreuzweise mit den Unter-I/O-Leitungen SIO und SIO verschaltet sind, die an die Sources der PMOS-Transistoren 18 und 20 angeschlossen sind, obwohl der Versorgungsspannungspegel zum Einschalten des Strommeßverstärkers 16 relativ niedrig ist. Der Spannungs­ pegel, der zum Treiben des Strommeßverstärkers erforderlich ist, wird daher niedrig.
Fig. 2 ist ein Signalformdiagramm der Beziehung zwischen dem Strom und der Spannung und erläutert Spannungsänderungen der I/O-Leitungen bei einer Stromänderung der Unter-I/O-Leitungen, wie sie in Fig. 1 dargestellt sind.
Wie aus Fig. 2 hervorgeht, entwickeln die I/O-Leitungen, die an die Unter-I/O-Leitungen angeschlossen sind, jeweils einen voneinander unterschiedlichen Spannungspegel, entsprechend der Stromänderung der Unter-I/O-Leitungen. Bekanntlich wird in Fig. 2 eine höhere Reaktionsgeschwindigkeit als in Fig. 4 zur Verfügung gestellt. Darüber hinaus entwickelt sich die Differenz der Spannungen zwischen den I/O-Leitungen so, daß sie einen definierten Wert annimmt.
Wie voranstehend geschildert wird bei der Ausführungsform der vorliegenden Erfindung ein Strommeßverstärker zur Verwen­ dung in einer Halbleiterspeichervorrichtung zur Verfügung gestellt, und weist der Strommeßverstärker eine hohe Reak­ tionsgeschwindigkeit auf. Da der Betrieb des Strommeßverstär­ kers stabil bei einer niedrigen Versorgungsspannung durchge­ führt wird, ergibt sich eine hervorragende, hochintegrierte Ausbildung der Halbleiterspeichervorrichtung. Obwohl bei der bevorzugten Ausführungsform der vorliegenden Erfindung die an die Unter-I/O-Leitungen angeschlossenen Transistoren als PMOS-Transistoren ausgebildet sind, und die an die I/O-Lei­ tungen angeschlossenen Transistoren als NMOS-Transistoren ausgebildet wird, wird Fachleuten auf diesem Gebiet sofort deutlich, daß es möglich ist, andere Transistoren mit unter­ schiedlicher Polarität (unterschiedlichem Leitungsvermögen) bei der Ausführungsform der vorliegenden Erfindung einzu­ setzen.
Weiterhin wird darauf hingewiesen, daß die Vorspannung oder der sonstige Aufbau so ausgelegt ist, daß eine Änderung bei einer Umkehrung der Polarität erfolgen kann. Die Signalformen der Fig. 4 und 2 werden bei solchen Simulationsvorgängen er­ halten, in welchen die Versorgungsspannung 1,5 Volt und die Temperatur 23°C beträgt.

Claims (3)

1. Strommeßverstärker zur Verwendung in einer Halbleiterspeicherschaltung, welche Paare von Unter-I/O-Leitungen und Paare von I/O-Leitungen aufweist, wobei der Ver­ stärker aufweist:
einen ersten Transistor (20), dessen einer Anschluß an eine erste Unter-I/O-Leitung (SIO) angeschlossen ist, und dessen anderer Anschluß an eine erste I/O-Leitung (IO) angeschlossen ist;
einen zweiten Transistor (18), dessen einer Anschluß an eine zweite Unter-I/O- Leitung (SIO) angeschlossen ist, dessen anderer Anschluß an eine zweite I/O-Leitung (10) und an einen Gate-Anschluß des ersten Transistors (20) angeschlossen ist, und dessen Gate-Anschluß an den anderen Anschluß des ersten Transistors (20) angeschlossen ist;
einen dritten Transistor (24), dessen einer Anschluß an die erste I/O-Leitung (IO) angeschlossen ist, und dessen Gate-Anschluß an die zweite Unter-I/O-Leitung (SIO) angeschlossen ist;
einen vierten Transistor (22), dessen einer Anschluß an die zweite I/O-Leitung (10) angeschlossen ist, dessen Gate-Anschluß an die erste Unter-I/O-Leitung (SIO) angeschlossen ist, und dessen anderer Anschluß an den anderen Anschluß des drit­ ten Transistors (24) angeschlossen ist; und
einen fünften Transistor (26), dessen Kanal zwischen einen Schaltungsknoten und einen Massespannungsanschluß gekoppelt ist, zum Steuern der Strommenge, die an die Unter-I/O-Leitungen in Reaktion auf ein Aktivierungssignal (YSEL) ausgegeben wird, wobei der Schaltungsknoten an die anderen Anschlüsse des dritten und vierten Transistors geschaltet ist.
2. Strommeßverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Transistor PMOS-Transistoren sind, und daß der dritte bis fünfte Transistor jeweils ein NMOS-Transistor ist.
3. Strommeßverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Transistor NMOS-Transistoren sind, und daß der dritte bis fünfte Transistor jeweils ein PMOS-Transistor ist.
DE19615327A 1995-04-28 1996-04-18 Strommeßverstärker zur Verwendung in einer Halbleiterspeicherschaltung Expired - Fee Related DE19615327C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010324A KR0145855B1 (ko) 1995-04-28 1995-04-28 반도체 메모리장치의 전류센스앰프회로

Publications (2)

Publication Number Publication Date
DE19615327A1 DE19615327A1 (de) 1996-11-07
DE19615327C2 true DE19615327C2 (de) 1999-06-02

Family

ID=19413252

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19615327A Expired - Fee Related DE19615327C2 (de) 1995-04-28 1996-04-18 Strommeßverstärker zur Verwendung in einer Halbleiterspeicherschaltung

Country Status (6)

Country Link
US (1) US5654928A (de)
JP (1) JP3172436B2 (de)
KR (1) KR0145855B1 (de)
DE (1) DE19615327C2 (de)
FR (1) FR2733622B1 (de)
GB (1) GB2300289B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815452A (en) * 1997-06-12 1998-09-29 Enable Semiconductor, Inc. High-speed asynchronous memory with current-sensing sense amplifiers
US5940338A (en) * 1997-08-22 1999-08-17 Micron Technology, Inc. Memory device with a sense amplifier
US5936432A (en) * 1997-10-20 1999-08-10 Hyundai Electronics America, Inc. High speed low power amplifier circuit
JP3609260B2 (ja) * 1998-07-17 2005-01-12 沖電気工業株式会社 半導体装置の増幅回路
US6064613A (en) * 1998-12-28 2000-05-16 Etron Technology, Inc. Pre-sense amplifier with reduced output swing
KR100322539B1 (ko) * 1999-07-10 2002-03-18 윤종용 반도체 집적회로의 감지 증폭장치
US7477076B2 (en) * 2006-12-04 2009-01-13 International Business Machines Corporation Low-voltage, low-power-consumption, and high-speed differential current-sense amplification
US7567473B2 (en) 2007-09-18 2009-07-28 International Business Machines Corporation Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
US7764533B2 (en) * 2007-09-18 2010-07-27 International Business Machines Corporation Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
US7602631B2 (en) 2007-09-18 2009-10-13 International Business Machines Corporation Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
US8289796B2 (en) 2010-01-26 2012-10-16 Micron Technology, Inc. Sense amplifier having loop gain control
US8705304B2 (en) 2010-03-26 2014-04-22 Micron Technology, Inc. Current mode sense amplifier with passive load
US8283950B2 (en) 2010-08-11 2012-10-09 Micron Technology, Inc. Delay lines, amplifier systems, transconductance compensating systems and methods of compensating
US8810281B2 (en) 2011-07-26 2014-08-19 Micron Technology, Inc. Sense amplifiers including bias circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2912320C2 (de) * 1978-04-03 1984-04-26 Rockwell International Corp., 90245 El Segundo, Calif. Leseverstärker

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586166A (en) * 1983-08-31 1986-04-29 Texas Instruments Incorporated SRAM with improved sensing circuit
DE3582802D1 (de) * 1985-10-15 1991-06-13 Ibm Leseverstaerker zur verstaerkung von signalen auf einer vorgespannten leitung.
US4816706A (en) * 1987-09-10 1989-03-28 International Business Machines Corporation Sense amplifier with improved bitline precharging for dynamic random access memory
US4831287A (en) * 1988-04-11 1989-05-16 Motorola, Inc. Latching sense amplifier
US5134319A (en) * 1990-01-10 1992-07-28 Fujitsu Limited Bicmos differential amplifier having improved switching speed
JP2912095B2 (ja) * 1992-09-03 1999-06-28 シャープ株式会社 メモリ装置
KR100256120B1 (ko) * 1993-09-22 2000-05-15 김영환 고속 감지 증폭기
JP3356196B2 (ja) * 1995-04-10 2002-12-09 日本電信電話株式会社 ラッチ型センス回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2912320C2 (de) * 1978-04-03 1984-04-26 Rockwell International Corp., 90245 El Segundo, Calif. Leseverstärker

Also Published As

Publication number Publication date
FR2733622A1 (fr) 1996-10-31
FR2733622B1 (fr) 1998-11-13
KR960038997A (ko) 1996-11-21
DE19615327A1 (de) 1996-11-07
GB2300289B (en) 1997-07-16
KR0145855B1 (ko) 1998-11-02
US5654928A (en) 1997-08-05
JP3172436B2 (ja) 2001-06-04
GB2300289A (en) 1996-10-30
GB9608635D0 (en) 1996-07-03
JPH08306191A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
DE19615327C2 (de) Strommeßverstärker zur Verwendung in einer Halbleiterspeicherschaltung
DE4128918C2 (de) Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen
DE69231751T2 (de) Flash-speicher mit verbesserten löscheigenschaften und schaltung dafür
DE69229437T2 (de) Nicht-flüchtiger Halbleiterspeicher
DE69007827T2 (de) Halbleiter-Speicher.
DE60029757T2 (de) Speicherzelle mit zwei Schwellenspannungen und Regelung des Bitleistungsverlusts
DE3903714C2 (de)
DE69511661T2 (de) Referenzschaltung
DE10112281B4 (de) Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung
DE2901233C2 (de) Dynamischer Lese-Auffrischdetektor
DE69600091T2 (de) Integrierte Halbleiterschaltung mit interner Leistungsversorgungsschaltung zum Konstanthalten des Ausgangspegels gegen Lastschwankungen
DE2722757A1 (de) Dynamischer lese-auffrischdetektor
DE3521480A1 (de) Speichervorrichtung
DE3419670A1 (de) Halbleiter-speichereinrichtung
DE68902151T2 (de) Leseschaltung, die in einer halbleiterspeichereinrichtung enthalten ist.
DE69423329T2 (de) Halbleiterspeicher mit sehr schnellem Leseverstärker
DE112008000150T5 (de) Leseverstärker mit Stufen zur Reduktion einer Kapazitätsfehlanpassung in einer Stromspiegellast
DE3587457T2 (de) Halbleiterspeichereinrichtung.
DE10113714B4 (de) Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement
DE69418521T2 (de) Nichtflüchtige Speicheranordnung
DE4324649C2 (de) Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert
WO2004049348A1 (de) Sram-speicherzelle und verfahren zum kompensieren eines in die sram-speicherzelle fliessenden leckstroms
DE10034230B4 (de) Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement
DE69016701T2 (de) Halbleiterspeicher.
DE69024733T2 (de) Leseverstärkerschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee