DE1918014A1 - Integriertes,passives Halbleiterelement - Google Patents

Integriertes,passives Halbleiterelement

Info

Publication number
DE1918014A1
DE1918014A1 DE19691918014 DE1918014A DE1918014A1 DE 1918014 A1 DE1918014 A1 DE 1918014A1 DE 19691918014 DE19691918014 DE 19691918014 DE 1918014 A DE1918014 A DE 1918014A DE 1918014 A1 DE1918014 A1 DE 1918014A1
Authority
DE
Germany
Prior art keywords
diffusion
semiconductor layer
layer
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19691918014
Other languages
English (en)
Other versions
DE1918014B2 (de
Inventor
Rideont Arthur James
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1918014A1 publication Critical patent/DE1918014A1/de
Publication of DE1918014B2 publication Critical patent/DE1918014B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/136Resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/167Two diffusions in one hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Integriertes, passives Halbleiterelement
Die Erfindung betrifft ein integriertes, passives Halbleiterelement mit geringem Platzbedarf, gebildet durch die Sperrschicht einer Übergangszone zwischen einer ersten und einer zweiten Halbleiterschicht unterschiedlichen Leitfähigkeitstyps.
Zu den-passiven. Halbleiter elementen zählen Kapazitäten und Widerstände. Normalerweise-werden diese Halbleiterelemente in integrierter Bauweise dadurch hergestellt, daß Störstellen eines Leitungstyps in eine Störstellen des entgegengesetzten Leitungstyps aufweisende Halbleiter schicht eindiffundiert v/er den. Dabei bildet sich an der Grenze zwischen den beiden entgegengesetzten Leitfähigkeiten eine sogenannte Übergangszone. Bei einer Kapazität werden auf gegenüberliegenden Seiten der Übergangs zone elektrische Kontakte angebracht. Die Grosse der dabei entstehenden Sperrschicht-Kapazität ist direkt proportional der Fläche der Übergangszone. Daraus ergibt sich, daß für eine grosse Sperrschicht-Kapazitive
Docket FI 9-67-074 A
90984 6/0627
BAD ORIGINAL
-Z-
in einer integrierten Schaltungsanordnung eine entsprechend ·
grosse Substratfläche erforderlich ist. Der Platzbedarf bekannter Sperrschicht-Kapazitäten hängt also von der Grosse des geforderten Kapazitätswertes ab. - : .... : '1SVj..
Bei bekannten Herstellungsverfahren für Sperr schicht-Kapazitäten erfolgt eine Diffusion durch ein Maskenfenster, dessen Grösse dem gewünschten Kapazitätswert angepasst sein muss. Bezogen auf eine Längeneinheit der Übergangszone ist der Kapazitätswert einer diffundierten Sperr schicht-Kapazität etwa gleich dem Produkt des Kapazitätswertes je Flächeneinheit und der Breite der Übergangszone. - " ·
Bei der Herstellung einer Sperr schicht-Kapazität sei die Diffusionstiefe X.. Weist das verwendete Maskenfenster beispielsweise eine. Breite von 100 X. auf, so entsteht eine Gesamtbreite der Übergangszone von etwa 100 X. + ?i X.. Der zweite Summand hat seine Ur-
J J
Sache darin, daß an den Rändern des Diffusionsfensters unterhalb der Maske eine Querdiffusion auftritt, die auf jeder Seite einen Viertelkreis mit einem der Diffusions tiefe X. entsprechenden
Halbmesser bildet. Die Gesamtbreite der auf diese Weise gebildeten Ubergangszone setzt sich somit aus einer geradlinigen, der Breite des Maskenfensters entsprechenden Länge 1Ö0 X. und aus
J.
dem Umfang zweier Viertelkreise mit dem Halbmesser X. zu- ' 4 " sammen.
In der integrierten Schaltungstechnik ist man bestrebt, den Platzbedarf insbesondere für passive Schaltelemente möglichst gering zu halten. Es ist demzufolge das Ziel der Erfindung, integrierte, passive Halbleiterelemente anzugeben, deren Platzbedarf bezogen ""' auf ihre elektrische Grösse gegenüber bekannten, entsprechenden Elementen wesentlich geringer ist. Insbesondere ist das Ziel der
iö 0 9 8 4 6 / 0 6 2 7
Erfindung, eine integrierte Kapazität mit möglichst hohem Kapazitätswert bezogen auf eine gegebene flächenmässige Ausdehnung.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, daß die die elektrische Grosse des Halbleiter elemente s bestimmende, effektive Längen-bzw. Flächenausdehnung der Übergangszone durch gezielt hergestellte Unebenenheiten des Überganges vergrössert ist.
Insbesondere wird eine integrierte Kapazität derart vorgeschlagen, daß die Ubergangszone durch parallele Streifen der ersten in der zweiten Halbleiterschicht gebildet ist und daß diese Streifen im Querschnitt senkrecht zu ihrer Längsachse aus sich von der Oberfläche der zweiten Halbleiter Schicht ins Innere erstreckenden und im Bereich der Oberfläche ineinander übergehenden^halbkreisförmigen Bögen bestehen.
Auf diese Weise wird erreicht, daß auch der bei bekannten integrierten Kapazitäten vorhandene, und im wesentlichen die Ausdehnung der Kapazität bestimmende geradlinige Teil der Ubergangszone angenähert wellenförmig verläuft.
Weiterhin wird eine integrierte Kapazität derart vorgeschlagen, daß entsprechende parallele Streifen der ersten Halbleiter schicht in zwei Richtungen senkrecht zueinander verlaufen.
Auf diese Weise wird nicht nur eine Kapazitätserhöhung in Bezug auf die Breite, sondern auch in Bezug auf die Länge erreicht.
Ein Verfahren zur Herstellung derartiger Halbleiter elemente besteht darin, daß die erste Halbleiter schicht in der zweiten Halbleiterschicht durch Diffusion von geeigneten Störstellen unter Verwendung einer Maske mit parallelen Schlitzen bestimmten gegenseitigen Abstandes gebildet wird. Insbesondere wird vorgeschlagen, daß die Docke, FI 9-67-074 A 9098Λ6/0627 BAD
erste Halbleiter schicht in der zweiten Halbleiters chi eh durch Diffusion von geeigneten Störstellen unter Verwendung einer Maske mit jeweils parallelen Schlitzen in zwei senkrecht zueinander stehenden Richtungen erfolgt.
Ausführungsbeispiele des erfindungsgemässen Verfahrens bestehen darin, daß die erste Halbleiter schicht in einem Diffusions schritt erzeugt und die Diffusion so gesteuert wird, daß die Diffusionstiefe grosser ist als der halbe gegenseitige Abstand der Längsachsen zweier paralleler Schlitze in der verwendeten Maske, oder daß die erste Halbleiter schicht k in einem Diffusions schritt erzeugt wird und der gegenseitige
Abstand der Längsachsen zweier paralleler Schlitze in der .Maske kleiner gewählt ist, als die doppelte Diffusionstiefe.
Schliesslich wird ein Verfahren derart vorgeschlagen, daß bei einer keine zusammenhängende Streifen struktur bildenden Diffusion in einer weiteren, anschliessenden Diffusion die Uberbrückunge'n zwischen den einzelnen Streifen hergestellt werden. (
Weitere Einzelheiten und Merkmale der Erfindung ergeben sich — aus der nachstehenden Beschreibung der in der Zeichnung darge- ^ stellten Ausfilhrungsbeispiele.
Docket FI 9-67-074 A
90984 6/06 27
191 8OU
Es zeigen :
Fig. 1 in perspektivischer Ansicht einen Teil
einer erfindungs gemäss en Sperrschicht-Kapazität,
Fig. 2 eine Draufsicht eines Teils einer Träger
platte mit dem Diffusionsmuster regelmässig angeordneter, erfindungsgemässer Sper r s chi cht-Kapazitäten,
Fig. 3 eine Schnittansicht 3-3 der Anordnung ge
mäss Fig. 2, wobei die durchgeführten Diffusionen dargestellt sind,
Fig. 4 . eine entsprechende Schnittansicht, nach dem
die Sperrschicht-Kapazitäten fertiggestellt und zum Zwecke ihrer Verbindung mit einer monolithischen," integrierten Schaltung metallisiert sind,
Fig. 5 eine entsprechende Schnittansicht, aus der
das Ergebnis einer ersten Diffusion eines abgewandelten Verfahrens zur Herstellung der Sperrschicht-Kapazität zu ersehen ist,
Fig. 6 eine Schnittansicht der Struktur gemäss
Fig. 5 nach einer zweiten Diffusion
Docket FI 9-67-074 ^909846/0627
Die insbesondere in Fig. 1 dargestellte erfindungsgemässe Sperrschicht-Kapazität 10 weist eine effektive Breitenausdehnung 11. seiner Übergangszone auf, die im wesentlichen von mehreren halbkreisförmigen Bögen 12 bestimmt wird. JedeTder Bögen 12 zeigt nur einen sehr kleinen geraden Teil, der gleich der Breite der Öffnung in der Oxydschicht ist,
fc durchweiche die die halbkreisförmige Übergangszene bildende
Diffusion von Störstellen erfolgt. Jedefder Bögen 12 hat einen « Radius, der nicht grosser als die Diffusionstiefe X. der diffundierten Schicht 14 ist. Die diffundierte Schicht 14 und die Schicht, in welcher Schicht 14 eindiffundiert wird, beispielsweise Substrat 15, weisen entgegensetzten Leitungstyp auf. Im betrachteten Beispiel ist die diffundierte Schicht 14 P-leitend und das Substrat 15 N-leitend.
Die effektive Längenausdehnung 16 der Übergangszone der Sperrschicht-Kapazität 10 ergibt sich aus der in mehreren halbkreisförmigen Bögen 17 verlaufenden Übergangszone. Wie auch die die effektive Breite der Übergangszone bestimmenden Bögen, zeigen auch die die effektive Länge der Übexgangszone bestimmenden Bögen 17 nur einen geringen geraden Teil auf. Der Radius der Bögen 17 entspricht im wesentlichen dem Radius der Bögen 12. D.h. also, daß der Radius der Bögen 17 nicht grosser als die Diffusionstiefe X. der diffundierten Schicht 14 ist.
Durch den in Fig. 1 gezeigten Aufbau wird eine effektive Breite der Übergangszone der Sperr schicht-Kapazität 10 erzielt, die wesentlich grosser als die lineare Ausdehnungdir Kapazität 10 ist.
Docket FI 9-67-074A
909846/0627
" % 1918.0U
Entsprechendes gilt für die effektive Längenausdehnung 16. Auf diese Weise erhält man eine Sperrschicht-Kapazität 10, deren effektive Fläche wesentlich vergrössert ist, ohne daß eine Vergrösserung der benötigten Halbleiter fläche erforderlich wäre. Für eine gegebene Ausdehnung einer Sperrschicht-Kapazität erhält man somit einen wesentlich höheren Kapazitätswert.
Bei der Herstellung der Sperr schicht-Kapazität 10 wird in einem ersten Verfahrens schritt eine Oxydschicht 18, beispielsweise Silizium-Dioxyd, auf der Oberfläche des Substrats 15 dadurch erzeugt, daß die Oberfläche thermisch oxydiert wird. Das Substrat 15 kann beispielsweise an seiner Oberfläche eine Epitaxieschicht aus Silizium aufweisen. Das beispielsweise N-dotiertt- Substrat kann eine Dicke von etwa 200 ,um und einen spezifischen Widerstand von 0, 02 Ohm/cm aufweisen, wobei die N-dotierte Epitaxieschicht eine Dicke von etwa 6 bis 8 ,u mm und einen spezifischen Widerstand von 0, 2 Ohm/cm aufweist. '
Nach der Herstellung der. Oxyd schicht 18 auf der Oberfläche des Substrats 15 wird zunächst in Längsrichtung und darm in Querrichtung jeweils eine Anzahl paralleler Schlitze I1Jr Und in der Silizium-Dioxydschicht gebihiul. Die Schlitze 19 verlaufen demnach si-nkrecht zu den Schlitzen 20. Wie aus Fig. 2 zu ersehen i£=i, bilden die verbleibenden Teile der Silizium-Dioxydschicht It getrennte, quadratische Inseln.
Die Hersteilung der Schlitze 19 und 20 kann in der üblichen Weise durch Anwendung der Photoätztechnik erfolgen. Dabei wird die Silizium-Dioxyd schicht zunächst mit Photolaqk beschichtet, geeignet belichtet und dann entlang der Schlitze abgeätzt.
Docket FI 9-67-074 A
9 0 9 8 M 67 0 6 21 ■ BAD ORlGlNAU
In einem anschliessenden Verfahrensschritt werden durch die Schlitze 19 und 20 eine P-Leitfähigkeit erzeugende Störstellen, beispielsweise Bor, eindiffundiert. Die Diffusion erfolgt vorzugsweise in zwei Schritten. Im ersten Schritt wird bei einer Temperatur von 1200 C und während einer Dauer von 85 Minuten Bor auf das Substrat 15 aufgebracht. Dabei werden etwa 10 Minuten
für die Erhitzung des Substrats auf 1200 QC benötigt. Die Bor-
18 3
konzentration liegt vorzugsweise bei 1,8 χ 10 Atome/cm .
Der resultierende Schichtwiderstand ist 460 Ohm/Flächeneinheit und die Tiefe der Übergangs zone in einem Halbleitermaterial mit einem spezifischen Widerstand von einem Ohm/cm liegt fe bei etwa 2, 5 /Um.
Währenddes zweiten Diffusions Schrittes erfolgt eine Neuverteilung des während des ersten Diffusi ons Schrittes in das Substrat 15 eindiffundierten Bors. Dabei wird zunächst für die Dauer von 5 Minuten Sauerstoff, dann für die Dauer' von 40 Minuten Wasserdampf und schliesslich für die Dauer von 5 Minuten wiederum Sauerstoff bei einer Temperatur von 970 C über das Substrat 15 geleitet* Der Wasserdampf bewirkt, daß auf der Oberfläche des Substrats 15 eine Oxydschicht entsteht, in die Bor eindiffundiert. Während der ersten 5 Minuten wird das Substrat auf die erforderliche Temperatur gebracht. ' . ■ ' . ' — ■ .
Bei diesem Diffusions schritt wird ein Schichtwiderstand von 517 Ohm/ Flächeneinheit erreicht. Die Tiefe der Übergangszone in Halbleitermaterial mit einem spezifischen Widerstand von einem Ohm/cm beträgt etwa 3 ,um, Die Tiefe X, der Übergangszone im Substrat beträgt etwa 2, 2 ,um.
Der Diffusionskoeffizient während des ersten Diffusionsschrittes beträgt 1, 05 χ 10 cm /see . Während des zweiten Diffusions-
-14 2 Schrittes beträgt der Diffusionskoeffizient 3 χ 10~ cm /see.
Docket FI 9-67-074 A
909846/0627
-?- ■: 1918OH
Wie in Fig. 3 in Bezug auf die Breite 11 der Sperrschicht-Kapazität 10 dargestellt, erzeugt die Diffusion durch die Schlitze 19 eine Anzahl von Übergangszonen mit im Querschnitt halbkreisförmigen Bögen 12, die die effektive Breitenausdehnung der Kapazität erzeugen. Damit die Diffusionen durch die Schlitze 19 ineinander übergehen, muss der Abstand der parallelen Schlitze geringer sein, als der doppelte Radius der Bögen 12. Aus diesem Grunde muss die Diffusion so gesteuert werden; daß die Entfernung zwischen den einzelnen Schlitzen 19 überbrückt wird. Selbstverständlich muss die Breite der Schlitze so gross sein, daß Diffusion in der gewünschten Weise erfolgen kann.
Verwendet man für die Belichtung des Photolacks beim Photoätzverfahren einen Elektronenstrahl, so kann die Breite der Schlitze 19 1 ,umm betragen, wenn die einzelnen Schlitze einen gegenseitigen Abstand von 2 umm aufweisen. Erfolgt die Belichtung in konventioneller Weise mittels einer Lichtquelle, dann würde der Abstand zweier benachbarter Schlitze 19 etwa 2, 5 ,umm betragen. Bei einer Breite der Schlitze 19 von 1 ,umm
würde jedoch wahrscheinlich der Abstand benachbarter Schlitze etwa 10 ,umm betragen.
In der Längenausdehnung der Kapazität 10 erfolgt gleichzeitig mit der Diffusion durch die Schlitze 19 eine entsprechende Diffusion durch die Schlitze 20.
Nach der Eindiffusion der Schicht 14 wird an geeigneter Stelle in die N-dotierte Schicht des Substrats 14 eine N -Zone eindiffundiert, über die der eine Anschluss zur Kapazität hergestellt wird. Der andere Anschluss erfolgt über die eindiffundierte P-Schicht Nach Fertigstellung der Sperr schicht-Kapazität 10 wird ein Teil der Silizium-Dioxydschicht 18 und die während der durchgeführten Diffusionen entstandenen Silizium-Dioxydschichten entfernt. Wie aus Docket FI 9-67-074 A 9Q9846/0627
Fig. 4 zu ersehen ist, wird dann auf der oberen Oberfläche der diffundierten Schicht 14 eine Metallschicht 22 niedergeschlagen. Auf diese Weise wird der metallische Kontakt zur Schicht 14 als ein Anschluss der Kapazität hergestellt. Auch die nicht dargestellte N -Zone wird mit einem Metallfilm versehen, über den der andere metallische Anschluss der Kapazität hergestellt wird.
Für die Herstellung der Schicht 14 kann anstelle der zweistufigen Diffusion auch eine einstufige Diffusion angewendet werden.
Das zu verwendende P-dotierte Material könnte beispielsweise
19 3
^ wiederum Bor in einer Konzentration von 2x10 Atomen/cm
sein. Die Dauer der Diffusion wäre etwa 80 Minuten bei einer Temperatur von 1100 C, wobei die ersten 10 Minuten der Erhitzung des Substrates dienen. Der resultierende mittlere Schichtwiderstand würde etwa 196 Ohm/Flächeneinheit betragen und die Diffusionstiefe in einer N-dotierten Probe mit einem spezifischen Widerstand von einem Ohm/cm.wäre etwa 0, 91 yum.
Wäre der Abstand zwischen den Achsen zweier benachbarter Schlitze 19 bzw. 20 grosser als das Zweifache der Diffusionstiefe X., dann wäre durch eine einfache Diffusion eine Vereini-
J
k gung der halbkreisförmigen Bögen 12 und 17 nicht zu erzielen,
sondern diese würden einen bestimmten Abstand voneinander aufweisen. In diesem Falle müssten zwei Diffusionen durchgeführt werden. In diesem Zusammenhang ist darauf hinzuweisen, daß in der üblichen Photoätztechnik die Schlitze 19 und 20 nicht schmäler als 1 ,umm hergestellt werden können, Diese Einschränkung kann eine Begrenzung der Diffusionstiefe nach sich ziehen, so daß sich die Diffusionsfronten zweier benachbarter Schlitze nicht berühren.
Das in diesem Fall beispielsweise anzuwendende Verfahren er-
Docket FI 9-67-074
·-**-■·■-■_■. ', JH 19180U
gibt sich aus den Figuren 5 und 6. In Fig. 5 ist eine beispielsweise aus Silizium-Dioxyd bestehende Schicht 25 auf der Oberfläche eines N-dotierten Substrats 26 vorhanden. Die Herstellung dieser Schicht 25 kann durch thermische Oxydation der Oberfläche des Substrats 26 erfolgen. Substrat 26 kann dabei wie das im vorhergehenden beschriebene Substrat 15 aus einer Epitaxieschicht bestehen. Wie bereits beschrieben, werden in der Silizium-Dioxydschicht 25 in der Längsrichtung parallele Schlitze 27 hergestellt. In entsprechender Weise werden zu den Schlitzen 27 senkrecht verlaufende parallele Schlitze in der Querrichtung gebildet. Die im vorliegenden Fall durchzuführende doppelte Diffusion wird lediglich in Bezug auf die Breitenausdehnung der Sperrschicht-Kapazität beschrieben.
Nach der Herstellung der Schlitze 27 in der Silizium-Dioxydschicht 25 werden dem Substrat 26 durch Eindiffusion von Bor P-dotierte Bereiche 28 mit halbkeiresförmigemQuerschnitt erzeugt- Die Bereiche 28 gehen dabei, wie angenommen, nicht ineinander über, sondern sind durch isolierende N-leitende Teile des Substrats 26 voneinander getrennt. Diese erste Diffusion entspricht im wesentlichen der im vorhergehenden beschriebenen einzigen Diffusion, sie erfolgt lediglich während einer kürzeren Zeitdauer.
Wie aus Fig. 6 zu ersehen ist, wird nach der ersten Diffusion in der Silizium-Dioxydschicht 25 ein grosses Fenster 30 in bekannter Weise freigelegt. Die Breite des Fensters 30 entspricht dem Abstand der äusseren Ränder der beiden äusseren Schlitze 27. Entsprechendes gilt für die Längsrichtung der Anordnung.
In einer zweiten Diffusion wird P-leitendes Material durch das Fenster 30 in der Schicht 25 diffundiert. Die Konzentration des Docket Fi 9-67-074 A
909846/0627
-4*. ■ ■ ·
Λί 19180U
Materials kann dabei gleich, grosser oder kleiner als bei der ersten Diffusion sein.
Bei dieser zweiten Diffusion wird eine flache P-leitende Schicht 31 erzeugt, die die P-leitenden Zonen 28 der ersten Diffusion miteinander verbindet.
Die zweite Diffusion könnte auch durch Sc'hlitze erfolgen, die in der Schicht 25 im Bereich der während der ersten Diffusion nicht umdotierten Zone des Substrats 26 hergestellt werden.
Auf Grund der beschriebenen Verfahren erhält man eine Sperr schicht-Kapazität 32, dessen effektive Breitenausdehnung grosser ist als dessen lineare Ausdehnung. Dasselbe gilt für die Längsausdehnung. Die Herstellung der Anschlußmöglichkeiten für die Sperrschicht-Kapazität 26 können in derselben Weise erfolgen, wie bei der beschriebenen Sperr schicht-Kapazität
f Die beschriebenen Sperrschicht-Kapazitäten 10 und 32 weisen sowohl in der Breite als auch in der Länge verlängerte Übergänge auf. Selbstverständlich erhält man auch bereits eine wesentliche Kapazitätserhöhung, wenn lediglich der übergang in einer Richtung erfindungsgemäss verlängert wird. In diesem Fall müssten lediglich parallele Schlitze in einer Richtung in der Silizium-Dioxydschicht hergestellt werden.
Docket FT 9-67-074 A
9098 /;b/ Ob 2 7

Claims (4)

  1. , ' :- 19180U
    Patentansprüche
    Integriertes, passives Halbleiterelement mit geringem Platzbedarf, gebildet durch die Sperrschicht einer Ubergangszone zwischen einer ersten und zweiten Halbleiterschicht unterschiedlichen Leitfähigkeitstyps, dadurch gekennzeichnet, daß die die elektrische Grosse des Halbleiter elemente s bestimmende, effektive Längen- bzw. Fläclienausdehnung der Ubergangszone durch gezielt hergestellte Unebenheiten des Überganges vergrössert ist.
  2. 2. Integriertes, passives Halbleiterelement, insbesondere Kapazität, nach Anspruch 1, dadurch gekennzeichnet, daß die Ubergangszone durch parallele Streifen der ersten in der zweiten Halbleiter schicht gebildet ist und daß diese Streifen im Querschnitt senkrecht zu ihrer Längsachse aus sich von der Oberfläche der zweiten Halbleiterschicht ins Innere erstreckenden und im Bereich der Oberfläche ineinander übergehenden halbkreisförmigen Bögen bestehen.
  3. 3. Integriertes, passiv.es Halbleiterelement, insbesondere Kapazität, nach Anspruch 2, dadurch gekennzeichnet, daß entsprechende parallele Streifen der ersten Halbleiter schicht in zwei Richtungen senkrecht zueinander verlaufen.
  4. 4. Verfahren zur Herstellung eines Halbleiter elemente s nach Anspruch 2, dadurch gekennzeichnet, daß die erste Halbleiter schicht in der zweiten Halbleiter schicht
    FI 9-67-074 A
    909846/0627
    durch Diffusion von geeigneten Störstellen unter Verwendung einer Maske mit parallelen Schlitzen bestimmten gegenseitigen Abstandes gebildet wird.
    Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 3, dadurch gekennzeichnet, daß die erste Halbleiter schicht in der zweiten Halbleiter schicht durch Diffusion von geeigneten Störstellen unter Verwendung einer Maske mit jeweils parallelen Schlitzen in zwei senkrecht zueinander stehenden Richtungen erfolgt. .
    Verfahren nach Anspruch 4 und 5, dadurch gekennzeichnet, daß die erste Halbleiterschicht in einem Diffusions schritt erzeugt und die Diffusion so gesteuert v/ird, daß die Diffusionstiefe grosser ist als der halbe gegenseitige Abstand der Längsachsen zweier paralleler Schlitze in den verwendeten Masken. ,
    Verfahren nach Anspruch 4 und 5, dadurch gekennzeichnet, daß die erste Halbleiters chicht in einem Diffusions schritt erzeugt wird und der gegenseitige Abstand der Längsachsen zweier paralleler Schlitze in der Maske kleiner gewählt ist als die doppelte Diffusionstiefe.
    Verfahren nach Anspruch 4 und 5 , dadurch gekennzeichnet, daß bei einer keine zusammenhängende Streifenstruktur bildenden Diffusion in einer weiteren, anschliessenden Diffusion die Überbrückung zwischen den einzelnen Streifen hergestellt wird.
    Docket FI 9-67-074 A ^ g g A g / Q β 2 7
DE19691918014 1968-04-17 1969-04-09 Integrierter halbleiterkondensator und verfahren zu seiner herstellung Ceased DE1918014B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US72212668A 1968-04-17 1968-04-17

Publications (2)

Publication Number Publication Date
DE1918014A1 true DE1918014A1 (de) 1969-11-13
DE1918014B2 DE1918014B2 (de) 1976-12-02

Family

ID=24900617

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19691916969 Ceased DE1916969B2 (de) 1968-04-17 1969-04-02 Verfahren zur herstellung eines integrierten widerstandes
DE19691918014 Ceased DE1918014B2 (de) 1968-04-17 1969-04-09 Integrierter halbleiterkondensator und verfahren zu seiner herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19691916969 Ceased DE1916969B2 (de) 1968-04-17 1969-04-02 Verfahren zur herstellung eines integrierten widerstandes

Country Status (4)

Country Link
US (1) US3611062A (de)
DE (2) DE1916969B2 (de)
FR (1) FR2006332A1 (de)
GB (1) GB1262013A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2077319A1 (de) * 1970-01-26 1971-10-22 Rca Corp
US4868954A (en) * 1982-07-23 1989-09-26 Nippon Notion Kogyo Co., Ltd. Swivel joint assembly

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962713A (en) * 1972-06-02 1976-06-08 Texas Instruments Incorporated Large value capacitor
US4115797A (en) * 1976-10-04 1978-09-19 Fairchild Camera And Instrument Corporation Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector
FR2430653A1 (fr) * 1978-07-04 1980-02-01 Thomson Csf Resistance au silicium a tres faible coefficient de temperature
FR2445617A1 (fr) * 1978-12-28 1980-07-25 Ibm France Resistance a tension de claquage amelioree obtenue par une double implantation ionique dans un substrat semi-conducteur et son procede de fabrication
JPS60143219A (ja) * 1984-11-12 1985-07-29 株式会社 ニフコ 合成樹脂製ナス環
US20030178057A1 (en) * 2001-10-24 2003-09-25 Shuichi Fujii Solar cell, manufacturing method thereof and electrode material

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2666814A (en) * 1949-04-27 1954-01-19 Bell Telephone Labor Inc Semiconductor translating device
DE1080696B (de) * 1956-12-10 1960-04-28 Stanislas Teszner Transistor, insbesondere Unipolartransistor, mit einem ebenen Halbleiterkoerper und halbleitenden, zylindrischen Zaehnen auf dessen Oberflaeche und Verfahren zu seiner Herstellung
US3022472A (en) * 1958-01-22 1962-02-20 Bell Telephone Labor Inc Variable equalizer employing semiconductive element
NL243218A (de) * 1958-12-24
BE589705A (de) * 1959-04-15
US3025438A (en) * 1959-09-18 1962-03-13 Tungsol Electric Inc Field effect transistor
US3171068A (en) * 1960-10-19 1965-02-23 Merck & Co Inc Semiconductor diodes
NL285545A (de) * 1961-11-17
US3252003A (en) * 1962-09-10 1966-05-17 Westinghouse Electric Corp Unipolar transistor
DE1295237B (de) * 1964-10-22 1969-05-14 Siemens Ag Druckempfindliche Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1564790C3 (de) * 1966-12-22 1978-03-09 Siemens Ag, 1000 Berlin Und 8000 Muenchen Spannungsabhängiger Halbleiterkondensator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2077319A1 (de) * 1970-01-26 1971-10-22 Rca Corp
US4868954A (en) * 1982-07-23 1989-09-26 Nippon Notion Kogyo Co., Ltd. Swivel joint assembly

Also Published As

Publication number Publication date
FR2006332A1 (de) 1969-12-26
DE1918014B2 (de) 1976-12-02
US3611062A (en) 1971-10-05
GB1262013A (en) 1972-02-02
DE1916969A1 (de) 1969-11-06
DE1916969B2 (de) 1976-10-28

Similar Documents

Publication Publication Date Title
DE1614872C3 (de) Halbleiteranordnung
DE3043289C2 (de)
DE2029219C3 (de) Diffundierter, integrierter Halbleiterwiderstand
DE2523221C2 (de)
DE1589687B2 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2351943B2 (de) Integrierte MOS-Schaltung und Verfahren zu deren Herstellung
DE2740757A1 (de) Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung
DE2147447C3 (de) Halbleiterbauelement
DE1918014A1 (de) Integriertes,passives Halbleiterelement
DE2047241C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2747180C2 (de) Verbindungsstruktur für integrierte Halbleiterschaltung
DE1589890B2 (de) Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
EP0220469B1 (de) Leistungsthyristor
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2547447A1 (de) Verfahren zum anbringen eines leiterschichtmusters mit in geringem gegenseitigen abstand liegenden teilen, insbesondere bei der herstellung von halbleiteranordnungen
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE2414222A1 (de) Verfahren zur herstellung eines transistors
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2314747A1 (de) Halbleiterwiderstand
DE1802899C3 (de) Halbleiteranordnung
DE2051892C3 (de) Halbleiteranordnung
DE1564427C3 (de) Verfahren zum Herstellen eines Hochfrequenz-Transistors
DE1933806C3 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
BHV Refusal