DE2314747A1 - Halbleiterwiderstand - Google Patents
HalbleiterwiderstandInfo
- Publication number
- DE2314747A1 DE2314747A1 DE19732314747 DE2314747A DE2314747A1 DE 2314747 A1 DE2314747 A1 DE 2314747A1 DE 19732314747 DE19732314747 DE 19732314747 DE 2314747 A DE2314747 A DE 2314747A DE 2314747 A1 DE2314747 A1 DE 2314747A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- resistor
- insulating material
- resistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
Aktenzeichen der Anmelderin.: FI 971 144
Die Erfindung betrifft einen Halbleiterwiderstand, der in einer epitaktisch auf ein einkristallines Halbleitersubstrat aufgewachsenen
Schicht ausgebildet ist, sowie ein Verfahren zu seiner Herstellung.
Die Widerstände in integrierten Halbleiterschaltungen werden gewöhnlich
durch einen Diffusionsvorgang hergestellt und bestehen aus dünnen, länglichen Halbleiterzonen mit vorgegebener Leitfähigkeit,
an deren beiden Enden Metallschichten zum Anschluß an die Zuleitungen aufgebracht sind. Die elektrische Isolierung
solcher Widerstände von den übrigen aktiven und passiven Bauelementen im Halbleiterkörper erfolgt durch in Sperrichtung vorgespannte
PN-Übergänge. Die Halbleiteroberfläche ist mit einer
isolierenden Schicht, beispielsweise aus Siliciumdioxyd, Siliciumnitrid,
Aluminiumoxyd oder einer Kombination dieser Materialien, überzogen, die auch den Widerstand zwischen den beiden Anschlüssen
vollständig bedeckt.
Bei der durch Eindiffusion in die Halbleiteroberfläche erfolgenden
Bildung der Widerstände ergibt sich eine Verteilung des eindiffundierten
Dotierungsmittels in der Weise, daß die Dotierungskonzentration direkt an der Oberfläche am höchsten ist und mit
zunehmendem Abstand von dieser Oberfläche abnimmt. Daher ist die
309847/0730
Leitfähigkeit des Widerstandsmaterials und damit bei Stromdurchfluß
die Stromdichte an der Halbleiteroberfläche am größten. Die ungleichmäßige Verteilung der Stromdichte über den Widerstandsquerschnitt
bewirkt während des Betriebes des Widerstandes eine örtlich begrenzte Aufheizung an der Halbleiteroberfläche. Dadurch
ergeben sich erhebliche Temperaturunterschiede in der Halbleiteranordnung, die zu Rissen in den isolierenden Deckschichten sowie
in der Metallisierung und daher zu einer Verschlechterung oder sogar zu einem Ausfall der Anordnung führen können. Auch erhöht
die ungleichmäßige Erwärmung der Leiterzüge auf der Halbleiteroberfläche die Gefahr einer Materialwanderung in den Leiterzügen
bei Stromdurchfluß (Elektromigration) ,. wodurch Ungleichmäßigkeiten
und sogar Brüche in der Metallisierung auftreten.
Durch die US-Patentschrift 3 629 667 ist ein in einer integrierten
Halbleiterschaltung angeordneter Widerstand bekannt, bei dem die hohe Stromdichte an der Oberfläche vermieden Wird. Durch besondere
Diffusionszonen an der Halbleiteroberfläche zwischen den Anschlüssen
des Widerstandes wird der Strom in die mittleren und unteren Gebiete des Widerstandes umgelenkt. Jedoch treten auch
bei diesem Widerstand noch einige Nachteile·auf. So kann sich z.B. v
die Kapazität des oberen und der seitlichen PN-Übergänge störend
bemerkbar machen.
Viele Schaltungsanordnungen erfordern Widerstände mit hohem
Widerstandswert. Der Widerstandswert kann durch Vergrößern des
Abstandes zwischen den Anschlüssen, durch Erhöhen des spezifischen Widerstandes des Widerstandsmaterials sowie durch Vermindern des
stromführenden Querschnittes erhöht werden. Durch den erreichten Grad der Mikrominiaturisierung ergeben sich erhebliche Schwierigkeiten
bei dem Versuch, den Widerstandswert eines. Widerstandes zu erhöhen, da eine Verlängerung des Widerstandselementes den. .........
Platzbedarf für dieses Element vergrößert und damit die Elementendichte
in der integrierten Schaltung herabgesetzt wird. Zwar kann der spezifische Widerstand durch entsprechende Herabsetzung
971 144 309847/0730
23H7A7
der Dotierung erhöht werden, jedoch ist die Dotierung in einer epitaktisch aufgewachsenen Schicht normalerweise für die Bedürfnisse
anderer Bauelemente, beispielsweise Schottky-Dioden,
ausgerichtet. Die Möglichkeit, die Dotierungskonzentration in Abhängigkeit vom gewünschten spezifischen Widerstand zu wählen,
ist somit sehr begrenzt. Die Dicke der epitaktisch auf das Halbleitersubstrat aufgewachsenen Schicht ist gleichförmig. Es ist
im allgemeinen nicht durchführbar, diese Dicke an einzelne Stellen herabzusetzen, um den Erfordernissen nach hohen Widerstandswerten
nachzukommen. Die seitliche Breite der Widerstandselemente kann nur bis zu einem die durch den Herstellungsprozeß bedingten Beschränkungen
berücksichtigenden Grad herabgesetzt werden. Ein weiterer zu beachtender Umstand bei der Herstellung integrierter
Schaltungen ist die Kopplungskapazität zwischen den Halbleiterzonen
und den Leiterzügen auf der Halbleiteroberfläche. Da die Widerstandselemente einen erheblichen Flächenbedarf besitzen, ist
es vorteilhaft, die Leiterzüge über diese verlaufen zu lassen. Wenn die Leiterzüge und die Halbleiteroberfläche nur durch eine
dünne passivierende Schicht getrennt sind, tritt eine beträchtliche
Kapazität zwischen diesen auf.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Widerstand
mit geringem Flächenbedarf zu schaffen, so daß eine hohe Elementendichte in integrierten Schaltungen erzielt wird. Auch
soll die Kopplungskapazität zwischen dem den Widerstand enthaltenden Halbleitergebiet und den darüber geführten Leiterzügen
möglichst gering sein. Diese Aufgabe wird bei dem anfangs genannten Halbleiterwiderstand erfindungsgemäß dadurch gelöst, daß
der Widerstand unterhalb einer in die epitaktisch aufgewachsene Schicht ragenden, zwischen seinen Anschlußstellen angeordneten
Schicht aus Isoliermaterial verläuft. Vorzugsweise bestehen das Halbleitermaterial aus Silicium und das Isoliermaterial aus
thermisch oxydiertem Silicium. Der Widerstand ist vorteilhaft an der dem Halbleitersubstrat gegenüberliegenden Seite durch einen
pn-übergang isoliert. Er kann in geeigneter Weise seitlich mindestens teilweise durch eine ringförmige Zone aus Isolier-
Fi 971 144 309847/0730
23H7A7
material isoliert sein, wobei unterhalb dieser ringförmigen Zone eine entsprechend geformte Isolationszone aus Halbleitermaterial
angeordnet sein kann.
Die Erfindung wird im folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert.
Es zeigen:
Fign. 1 bis 5 den Querschnitt durch eine Halbleiteranordnung in
aufeinanderfolgenden Verfahrensschritten bei der
Herstellung eines beanspruchten Halbleiterwiderstandes ,
Fig. 6 die Draufsicht auf die Halbleiteranordnung nach
Fig. 5,
Fig. 7 den Querschnitt durch eine Halbleiteranordnung,
die eine zweite AusführungsfOrm eines beanspruchten
Widerstandes enthält, und
Fig. 8 den Querschnitt durch eine Halbleiteranordnung,
die eine dritte Ausführungsform eines beanspruchten Widerstandes enthält.
Der Widerstand wird auf einem geeigneten, in den vorliegenden Ausführungsbeispielen'
P-leitenden Halbleitersubstrat 10 aus Silicium ausgebildet. Die Oberfläche 11 des Substrats 10 ist mit einer geeigneten
maskierenden Schicht 12 bedeckt, die beispielsweise aus Siliciumdioxyd, Siliciumnitrid oder Aluminiumoxyd bestehen kann.
Vorzugsweise wird die Schicht 12 durch thermische Oxydation der Oberfläche des Substrats 10 bei erhöhter Temperatur in Sauerstoff
und Wasserdampf gebildet. Mit Hilfe der bekannten photolithographischen Techniken wird in die Schicht 12 ein Diffusionsfenster
14 eingebracht. Das Diffusionsfenster 14 ist ringförmig und umgrenzt das Halbleitergebiet, in dem der Widerstand ausgebildet
Fi 971 144 -■ . 30,984 7/0730
23U747
werden soll. Die Anordnung wird dann einem geeigneten Dotierungsmittel ausgesetzt, so daß der Bereich 16 unterhalb des Diffusionsfensters 14 entsteht, der den gleichen Leitungstyp wie das Substrat
10, jedoch eine erheblich größere Dotierungskonzentration als dieses aufweist. Die Dotierungskonzentration an der Oberfläche
el· 3
des Bereiches 16 liegt vorzugsweise zwischen 10 und 10
Atomen/cm."
Wie Fig. 2 zeigt, wird anschließend die Schicht 12 entfernt und ·
es wird eine Schicht 18 aus Silicium epitaktisch auf die Oberfläche 11 des Substrats 10 aufgewachsen. Der Leitungstyp der
epitaxialen Schicht 18 ist vorzugsweise dem des Substrats 10 entgegengesetzt. Die Dotierungskonzentration der Schicht 18 liegt
vorzugsweise im Bereich von IO bis 5 χ 10 Atomen/cm f die
geeignet ist für die Ausbildung von Schottky-Dioden, eindiffundierten Widerständen oder epitaxialen Widerständen. Es wird
dann eine Schicht 20 aus Siliciumdioxyd auf die Oberfläche 21 der Schicht 18 aufgebracht, die anschließend mit einer weiteren
Schicht 22 aus Siliciumnitrid bedeckt wird. Über der Schicht 22 wird vorzugsweise eine nicht dargestellte Schicht aus pyrolytisch
niedergeschlagenen» Siliciumdioxyd angeordnet, die als Maskierungsschicht für die Siliciumnitridschicht 22 dient. Der Bereich 16
diffundiert während des Aufwachsens der epitaxialen Schicht 18 teilweise in diese hinein.
Die Schichten 20 und 22 werden nun teilweise entfernt, so daß nur die Bereiche 24 und 26 auf der Oberfläche 21 verbleiben. Diese
Bereiche bestimmen die Lage der Anschlußstellen für den zu bildenden Widerstand. Die epitaxiale Schicht 18 wird nun geätzt,
wie aus Fig. 4 ersichtlich ist. Dabei ist das unter den Bereichen 24 und 26 liegende Halbleitermaterial geschützt, so daß die nach
oben herausragenden Halbleitergebiete 32 und 34 entstehen. Die
freiliegende Oberfläche der Schicht 18 wird nachfolgend thermisch
oxydiert. Die Oxydation wird so lange durchgeführt, bis die Oberflächen des oxydierten Gebietes 30 und der Halbleitergebiete 32
und 34 in einer Ebene liegen. Weiterhin soll sich das oxydierte
309847/0730
FI 971 144
23U747
Gebiet 30 so weit in die epitaxiale Schicht 18 erstrecken, daß es den Bereich 16 erreicht. Zur Erzielung einer guten Verbindung
zwischen dem Widerstand und der Anschlußmetallisierung werden die. Gebiete 32 und 34 vorzugsweise einer N -Diffusion unterworfen.
Es werden dann die metallischen Anschlüsse 36 und 38 aufgebracht.
Die Positionierung der für die Anschlußmetallisierung verwendeten
Maske stellt keine Schwierigkeiten dar, da selbst relativ große Abweichungen von der^ gewünschten Soll-Position die Wirkungsweise
des Widerstandes sowie benachbarter Elemente nicht beeinträchtigen.
Der gebildete Widerstand ist auf seiner Unterseite durch einen PJSi-Übergang gegenüber den anderen Bauelementen der integrierten
Schaltung elektrisch isoliert. Die seitliche Isolierung wird durch die Kombination aus dem Gebiet 30 aus Siliciumdioxyd und
dem Bereich 16 gebildet. Der Strom durch den Widerstand fließt über den Anschluß 36, das vertikale Gebiet 32, das horizontale
Gebiet 40, das vertikale Gebiet 34 sowie den Anschluß 38. Die Isolierung des Widerstandes ist aus Fig. 6 ersichtlich, in der
der ringförmige Verlauf des Bereiches 16 gezeigt ist. Mit dem beschriebenen Widerstand lassen sich hohe Widerstandswerte erreichen, da der Querschnitt des Widerstandes sehr klein gemacht
werden kann. Die Dicke des Gebietes 40 ist erheblich geringer als diejenige der epitaktischen Schicht 18. Weiterhin sind über den
Widerstand verlaufende Leiterzüge durch die relativ dicke Schicht 31 aus Isoliermaterial von dem Gebiet 4O des Widerstandes getrennt.
Dadurch ist die Kopplungskapazität zwischen den Leiterzügen und den Halbleiterzonen des Widerstandes sehr gering. Man erhält somit
einen Widerstand, der nur einen sehr geringen Flächenbedarf aufweist, und bei dem die störenden Kopplungskapazitäten weitgehend
vermieden werden. Die hohe Elementendichte ergibt sich nicht nur
durch den erreichbaren hohen Widerstandswert, sondern auch dadurch, daß die metallischen Anschlüsse die zu kontaktierenden Halbleitergebiete
überlappen können. Bei den bekannten eindiffundierten Widerständen müssen die Anschlüsse innerhalb des den Widerstand
bildenden Halbleitergebietes liegen, da·sonst Kurzschlüsse
zwischen verschieden dotierten Gebieten auftreten können und
Fi 971 144 30 984 7/0730
_ 7 _ 23H747
dadurch beispielsweise die PN-Isolation des Widerstandes
wirkungslos wird.
Ein weiteres Ausführungsbeispiel des beanspruchten Halbleiterwiderstandes
zeigt die Fig. 7. Hierbei besitzen das Substrat 10 sowie die epitaktisch aufgewachsene Schicht 18 den gleichen
Leitungstyp. Um den in der epitaxialen Schicht ausgebildeten Widerstand nach unten hin zu isolieren, wird vor dem Aufbringen
der epitaxialen Schicht 18 in das Substrat 10 ein Gebiet 5O vom
entgegengesetzten Leitungstyp eindiffundiert, das während des Aufbringens der Schicht 18 so weit in diese eindiffundiert, daß
es das nachträglich gebildete Gebiet 30 aus thermisch oxydiertem Silicium erreicht. Man erhält somit eine geschlossene Isolation
für den Halbleiterwiderstand. Der Bereich 52 aus thermisch oxydiertem Silicium oberhalb des Widerstandsgebietes erstreckt
sich nicht so tief in die Schicht 18 wie das Gebiet 30. Es sind somit zur Bildung des Gebietes 30 und des Bereiches 52 getrennte
Maskierungsschritte erforderlich. Es läßt sich ein sehr geringer Querschnitt des Widerstandsgebietes 40 und damit ein sehr hoher
Widerstandswert erreichen.
In Fig. 8 ist eine weitere Ausführungsform eines Widerstandes
dargestellt, die im wesentlichen der in Fig. 5 gezeigten Ausführungsform
entspricht. Unterhalb des Widerstandsgebietes 40 befindet sich ein zusätzliches Diffusionsgebiet 60 vom entgegengesetzten
Leitungstyp, wodurch der Querschnitt des Gebietes 40 weiter eingeengt ist. Bei der Bildung des Diffusionsgebietes 60
im Substrat muß darauf geachtet werden, daß dieses beim Aufwachsen der epitaxialen Schicht 18 nicht so schnell ausdiffundiert wie
der ringförmige Isolationsbereich 16. Vorzugsweise wird daher für das Gebiet 60 ein langsamer diffundierendes Dotierungsmittel verrwendet
als für den Bereich 16. Um einen guten ohmschen Kontakt
zwischen dem schwach dotierten Widerstandsgebiet und der Anschlußmetallisierung herzustellen, ist es vorteilhaft, die Dotierungskonzentration
unterhalb der Anschlüsse 36 und 38 in den Gebieten 62 zu erhöhen. Die hierfür erforderliche Diffusion kann beispielsweise
gleichzeitig mit der Emitterdiffusion für die in der
Fi 971 144 30 98 4 7 /0730
integrierten Schaltung befindlichen Transistoren durchgeführt werden.
Fi 971 144 .30 98 47/07 30
Claims (7)
1. Halbleiterwiderstand, der in einer epitaktisch, auf ein
einkristallines Halbleitersubstrat aufgewachsenen Schicht ausgebildet ist, dadurch gekennzeichnet, daß der Widerstand
unterhalb einer in die epitaktisch aufgewachsene Schicht ragenden, zwischen seinen Anschlußstellen angeordneten
Schicht aus Isoliermaterial verläuft.
2. Halbleiterwiderstand nach Anspruch 1, dadurch gekennzeichnet,
daß das Halbleitermaterial aus Silicium und das Isoliermaterial aus thermisch oxydiertem Silicium
bestehen.
3. Halbleiterwiderstand nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß er an der dem Halbleitersubstrat gegenüberliegenden Seite durch einen PN-Übergang isoliert ist.
4. Halbleiterwiderstand nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß er seitlich mindestens teilweise
durch eine ringförmige Zone aus Isoliermaterial isoliert ist.
5. Halbleiterwiderstand nach Anspruch 4, dadurch gekennzeichnet, daß unterhalb der ringförmigen Zone aus Isoliermaterial
eine entsprechend geformte Isolationszone aus Halbleitermaterial angeordnet ist.
6. Halbleiterwiderstand nach Anspruch 4 oder 5, dadurch gekennzeichnet,
daß die Schicht über dem Widerstand und die ringförmige Zone aus Isoliermaterial die gleiche Tiefe
in der epitaktisch aufgewachsenen Schicht aufweisen.
7. Verfahren zur Herstellung eines Halbleiterwiderstandes
nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Bildung des in die epitaktische Schicht ragenden
F1971144 3098 47/0730
Isoliermaterials durch thermische Oxydation des HaIbleitermaterials
an durch eine Maske aus Siliciumnitrid freigegebenen Stellen erfolgt. ,
Fi 971 144 30 98 47/073
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25244572A | 1972-05-11 | 1972-05-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2314747A1 true DE2314747A1 (de) | 1973-11-22 |
Family
ID=22956030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732314747 Pending DE2314747A1 (de) | 1972-05-11 | 1973-03-24 | Halbleiterwiderstand |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS5317394B2 (de) |
CA (1) | CA985793A (de) |
DE (1) | DE2314747A1 (de) |
FR (1) | FR2183709A1 (de) |
IT (1) | IT979178B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5112779A (en) * | 1974-07-23 | 1976-01-31 | Tokyo Shibaura Electric Co | Handotaisochito sonoseizohoho |
JPS52146578A (en) * | 1976-05-28 | 1977-12-06 | Texas Instruments Inc | Method of producing resistance element and semiconductor device having same element |
JPS54136279A (en) * | 1978-04-14 | 1979-10-23 | Nec Corp | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3404321A (en) * | 1963-01-29 | 1968-10-01 | Nippon Electric Co | Transistor body enclosing a submerged integrated resistor |
FR1547292A (fr) * | 1966-12-19 | 1968-11-22 | Gen Electric | Perfectionnements aux dispositifs à semiconducteur |
NL170902C (nl) * | 1970-07-10 | 1983-01-03 | Philips Nv | Halfgeleiderinrichting, in het bijzonder monolithische geintegreerde halfgeleiderschakeling. |
US3648125A (en) * | 1971-02-02 | 1972-03-07 | Fairchild Camera Instr Co | Method of fabricating integrated circuits with oxidized isolation and the resulting structure |
-
1973
- 1973-02-16 IT IT2047373A patent/IT979178B/it active
- 1973-03-24 DE DE19732314747 patent/DE2314747A1/de active Pending
- 1973-03-30 FR FR7313782A patent/FR2183709A1/fr active Granted
- 1973-04-11 JP JP4052673A patent/JPS5317394B2/ja not_active Expired
- 1973-04-13 CA CA169,267A patent/CA985793A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5317394B2 (de) | 1978-06-08 |
FR2183709B1 (de) | 1976-05-28 |
IT979178B (it) | 1974-09-30 |
CA985793A (en) | 1976-03-16 |
FR2183709A1 (en) | 1973-12-21 |
JPS4924373A (de) | 1974-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2905022C2 (de) | ||
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE2004576A1 (de) | Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung | |
DE2342637A1 (de) | Zenerdiode mit drei elektrischen anschlussbereichen | |
DE2517690A1 (de) | Verfahren zum herstellen eines halbleiterbauteils | |
DE2029219C3 (de) | Diffundierter, integrierter Halbleiterwiderstand | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE1589687B2 (de) | Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung | |
DE2510593A1 (de) | Integrierte halbleiter-schaltungsanordnung | |
DE2116106C2 (de) | Integrierter inverser Transistor | |
DE2147447C3 (de) | Halbleiterbauelement | |
DE1514867B2 (de) | Halbleiterdiode | |
DE1297762B (de) | Sperrschicht-Feldeffekttransistor | |
DE2904480B2 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen | |
DE2247911C2 (de) | Monolithisch integrierte Schaltungsanordnung | |
DE4003681A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE2314747A1 (de) | Halbleiterwiderstand | |
DE1918014A1 (de) | Integriertes,passives Halbleiterelement | |
DE2040012A1 (de) | Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
DE2263075A1 (de) | Monolithische integrierte halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |