DE1906940B2 - Wortorganisierter speicher mit redundanten wortplaetzen - Google Patents
Wortorganisierter speicher mit redundanten wortplaetzenInfo
- Publication number
- DE1906940B2 DE1906940B2 DE19691906940 DE1906940A DE1906940B2 DE 1906940 B2 DE1906940 B2 DE 1906940B2 DE 19691906940 DE19691906940 DE 19691906940 DE 1906940 A DE1906940 A DE 1906940A DE 1906940 B2 DE1906940 B2 DE 1906940B2
- Authority
- DE
- Germany
- Prior art keywords
- word
- address
- memory
- group
- incorrect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/806—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by reducing size of decoders
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf einen wortorganierten Speicher, der mehrere in Gruppen zusammenefaßte
Wortplätze und mehrere redundante Wortlätze mit jeweils mehreren Speicherelementen entält,
wobei erste Wählglieder zur Wahl von Wortlatzgruppen, zweite Wählglieder zur Wahl von Wortplätzen
aus einer Wortplatzgruppe und dritte Wählglieder vorgesehen sind, die statt eines fehlerhaften
Wortplatzes einen diesen fehlerhaften Wortplatz ersetzenden redundanten Wortplatz wählen, und wobei
in einem Ersatzadressenspeicher die Adressenangaben der fehlerhaften Wortplätze und der die fehlerhaften
Wortplätze ersetzenden redundanten Wonplätze gespeichert sind, und eine Adressenvergleichsvorrichtung
zur Steuerung der zweiten oder, im Falle
ίο eines fehlerhaften Wonplatzes, der dritten Wählglieder
vorhanden sind.
Solche wortorganisierte Speicher mit redundanten Wortplätzen sind bekannt (britische Patentschrift
9 39 054). Die redundanten Wortplätze sind vorgesehen, um fehlerhafte Wortplätze im Speicher, die
z. B. durch schadhafte oder nicht gut arbeitende Speicherelemente entstanden sein können, ersetzen zu
können. Dabei kann ein redundanter Wortplatz selbst auch fehlerhaft sein, so daß er selbstverständlich nicht
ao als Ersatz brauchbar ist. Diese Möglichkeit der Ersetzung eines fehlerhaften Wortplatzes ist wichtig,
weil . onst ein Speicher oder ein Teil eines Speichers.
z. B. eine Speichermatrize, völlig unbrauchbar sein könnte. Bei der bekannten Vorrichtung werden die
Adressen der redundanten Wortplät/e und die Adressen
der fehlerhaften Wortplätze des Speichers in einen Ersatzadressenspeicher aufgenommen. Wenn ein bestimmter
Wortplatz gewählt werden muß. wird zunächst in einer Vergleichsvorrichtung festgestellt, ob
die Adresse des zu wählenden Wortplaizes im erwähnten
Ersatzadressenspeicher vorkommt. Wenn dies nicht der Fall ist, wird der Wortplatz, der somit
gut ist, unmittelbar aus dem Speicher gewählt.
Wenn es aber der Fall ist, so ist dieser Wortplatz fehlerhaft, und der erwähnte Ersatzadressenspeicher
gibt die Adresse des den fehlerhaften Wortplatz ersetzenden redundanten Wortplatzes im Speicher, der
dann gewählt wird. Das beschriebene Verfahren erfordert einen komplizierten Ersatzadressenspeicher.
einen sogenannten »inhaltsadressierbarcn Speicher".
weil die vollständigen Wortadressen der fehlerhaften Wortplätze und die vollständigen Wortadressen der
die fehlerhaften Wortplätze ersetzenden redundanten Wortplätze in ihm gespeichert sind. Dieser Ersatzadressenspeichcr
ist in der Praxis auch ein sehr kostspieliger Speicher, weil er sehr schnell sein muß. um
zu verhindern, daß infolge der Notwendigkeit eines Vergleichs der vollständigen Adressen der zu wählenden
Wortplätze mit allen vollständigen Adressen der im Ersatzadressenspeicher gespeicherten Wortplätze
die Wahl eines redundanten Wortplatzes zum Ersatz eines fehlerhaften Wortplatzes zu viel Zeit
beansprucht. Die Erfindung bezweckt, einen wortorganisierten Speicher vom erwähnten Typ derartig
auszubilden, daß die erwähnten Nachteile vermieden oder wenigstens verringert werden.
Zu diesem Zweck ist der wortorganisierte Speicher gemäß der Erfindung dadurch gekennzeichnet, dnß
jeder Wortplatzgruppe eine Anzahl eigener redundanle:
Wortplätze zugeordnet ist und daß jeder Woitplatzgruppe eine Adresse im Adresscncrsatzspeicricr
zugeordnet ist, in der die Teiladrcse der fehlerhaften Wortplätze in dieser Wortplatzgruppe
und die Teiladrcssen der die fehlerhaften Wortplätze ersetzenden redundanten Wortplätze der betreffenden
Gruppe gespeichert sind, daß bei der Wahl einer Wortplatzgruppe die zugeordnete Adresse des Ersatzadressenspeichers
gleichzeitig wählbar ist und daß die
Adressenvergleichsvorrichtnng wenigstens die den
Wortplatz innerhalb der Wortplatzgruppe angebende Teiladresse mit den aus dem Ersatzadressenspeicher
ausgelesenen Teiladressen vergleicht.
Die Erfindung beruht auf der Erkenntnis, daß dadurch, daß mehrere eigens für eine gewisse Gruppe
bestimmte redundante Wortplätze in diese Gruppe aufgenommen und im Ersatzadressenspeicher die
Teiladresson der fehlerhaften Wortplätze in dieser Gruppe und die Adressenangaben der die fehlerhaften
Wortplätze ersetzenden redundanten Wortplätze in dieser Gruppe für jede Gruppe festgelegt werden,
die Wahl einfacher und schneller ist. Die Wahl einer Wortplatzgruppe und die Wahl d^s dafür bestimmten
WoripJaizes im Ersaizadressenspeicher können dabei
auf einfache Weise gleichzeitig erfolgen. Es werden eine Vielzahl von Elementen im Ersatzadressenspeicher,
die außerdem schnell sein müßten, eingespart, veil die Gruppen der Adressenteile eines Wortplatzes
rieht in diesen Speicher aufgenommen sind. Für diese
gleichzeitige Wahl können die Wählglieder des Ersatzadressenspeichers und des üblichen Speichers
durch Anbringen einer unmittelbaren Verbindung »wischen diesen beiden Speichern die gleichen sein,
was somit ebenfalls eine Ersparnis in der Wählvorrichtung bedeutet. Die Adressenvergleichsvorrichtung
ist dabei auch einfach im Aufbau, weil nur Teiladres- *en der Wortplätze in einer Gruppe mit den Adressen-
«ngaben der redundanten Wortplätze für diese Gruppe verglichen werden müssen. Der Ersatzadressenspeicher
kann ein Festwertspeicher sein, er kann jedoch auch ein Speicher mil /erstörungsfreier Informationsauslegung
sein, der z. B. einen Teil des üblichen Speichers bildet.
Ein weiterer Vorteil des erfindungsgemäßen Speichers ist, daß es bei dieser Zusammenfassung von
Gruppen mit je Gruppe im Ersatzadressenspeicher für diese Gruppe gespeicherten Adressen fehlerhafter
Wortplätze und die fehlerhaften Wortplätze ersetzender redundanter Wortplätze möglich ist, daß die
Lesedrähte des Ersatzadressenspeichers unmittelbar mit denen des üblichen Speichers verbunden sind. Infolgedessen
sind die Leseverstärker und Register dem Ersatzadressenspeicher und dem üblichen Speicher
femeinsam, was wieder eine Kostenersparnis bedeutet.
Wenn ein Speicher ζ. Π. 32 768 Wortplätze enthalten
kann, sind 15 Bits erforderlich, um diese Wortplätze adressieren zu können. Werden nunmehr
Gruppen von 64 Wortplätzen gewählt, für die 6 Bits erforderlich sind, so haben die Wortplätze je Gruppe
9 Bits gemeinsam. Weiterhin enthält jede Gruppe einige, z. B. 4, redundante Wortplätzc, die bei diesem
Beispiel nicht in die erwähnte Adressierung aufgenommen sind. Jeder Wortplatzgruppe ist ein Wor'
platz des Ersatzadressenspeichers zugeordnet. In diesem Falle somit 2n 512 Wörter. Jedes Wort des
Ersatzadressenspeichers enthält die Adressen der nicht richtig arbeitenden (fehlerhaften) Wortplätzc
aus der entsprechenden Woitplatzgruppe (im vorliegenden Falle somit je Adresse 6 Bits lang) einschließlich
der Ersatzadressen der entsprechenden redundanten Wortplätzc in dieser Gruppe (hier somit
4 = 22—>■ 2 Bits lang). Ein derartiger Wortplatz im
Ersatzadressenspeicher ist in diesem Fall somit 4 · (6 + T) = 32 Bits lang. Während des Wählvorgangs
mit den ersten Wählgliedern wird mit den ersten 9 Bits eine Wortplatzgruppc gewählt. Gleichzeitig
wird der entsprechende Wortplatz im Ersatzadressenspeicher gewählt und gelesen. Die letzten 6 Bits des
Adressenregisters werden jetzt mit den Adressen im Wort des Ersatzadressenspjichers verglichen. Wenn
sich zwei Adressenteile von je 6 Bits entsprechen, werden für die Wahl eines Wortpiatzes in der betreffenden
Wortplatzgruppe nicht die 6 Bits des Adressenregisters, sondern die entsprechende Adresse
des den fehlerhaften Wortplatz ersetzenden redundanten Wortplatzes (hier somit 2 Bits) benutzt. Mit
der letzteren Adresse wird dann mittels der dritten Wählglieder der redundante Wortplatz gewählt. Die
Stelle einer einen fehlerhaften Wortplatz in einer Wortplatzgruppe angebenden Teiladresse im Wortplatz
des Ersaizadressenspeichers enthält an sich offensichtlich bereits hinreichende Angaben über die
entsprechende Adresse des redundanter! Wortplatzes, und zwar durch die Reihenfolge der auftretenden
fehlerhaften bzw. redundanten Wortpiätze in der Gruppe. Das vorerwähnte Wort des Ersatzadressenspeichers
braucht somit die Adressen der redundanten Wortplätze nicht in Form gesonderter Bitstellcn
(in diesem Beispiel 2) zu enthalten. Die Adressen der redundanten Wortplätze sind ohnehin
im Wortplatz des Ersatzadressenspeichers mitenthalten. Selbstverständlich besteht bei diesem Speicher
gemäß der Erfindung auch die Möglichkeit, zusätzliche Matrizen vorzusehen, die zum Ersatz derjenigen
Matrizen benutzt werden können, die übermäßig viele fehlerhafte Wortplät/c enthalten.
Ein Vorteil des erfindungsgemäßen Speichers ist. daß Prüfungen erst vorgenommen zu werden
brauchen, wenn der ganze Speicher fertig ist, im Gegensatz zu den Speichern, bei denen vor dem Zusainmenbau
der Matrizen diese auf Fehler geprüft werden müssen, um Maßnahmen zur Verhütung
fehlerhafter Wortpiätze, z. B. durch Reparatur eines Speicherelemcntes, ergreifen zu können. Diese einmalige
Prüfung erspart viele Prüfkosten und hat den Vorteil, daß die Entstehung fehlerhafter Wortplätze
bei der Verdrahtung der Matrize und des Matrizenstapels gleichzeitig aufgefunden und durch eine betreffende
Adressierung im Ersatzadressenspeicher ersetzt werden können. Es ist sogar denkbar, daß eine
Prüfung für einen vollständigen Speicher und die Adressierung des Ersatzadressenspeichers hinsichtlich
der fehlerhaften Wörter völlig selbsttätig erfolgen. Letzteres könnte auch nach Ingebrauchnahme des
Speichers bei jeder geeigneten Gelegenheit erneut stattfinden. Der Ersatzadresscnspcicher muß in diesem
Fall ein für eine Wiederadressierung löschbarer und elektrisch einschreibbarcr und bei normaler Verwendung
nicht löschbarer Lesespeicher sein.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden
näher beschrieben. Es zeigt
F i g 1 eine Ausführungsform eines wortorganisierten
Speichers gemäß der Erfindung,
F i g. 2 eine etwas abgeänderte Ausführungsform eines worlorganisierten Speichers gemäß der Erfindung.
In Fig. 1 sind beispielsweise zwei Matrizen als Wortplatzgruppen 1 und 2 eines wortorganisierten
Speichers dargestellt. Die Matrizen haben je einen Teil a. der für Wortplätze Jf11, If12,..., If1n bzw.
If21, If.,2,..., If2n vorgesehen ist, und einen Teil b,
der für redundante Wortplätze ru, r12 bzw. r.,p r22
vorgesehen ist Die Adresse eines zu wählenden Wort-
platzes erscheint in einem Adressenregister 3. Ein Adressenregisterteil 3a des Registers 3 dient zum
Speichern eines Wortplatzadrcsscnteils, der angibt. in welcher Wortplatzgruppc sich der zu wählende
Wortplatz befindet. Ein Wortplalzadrcssenregislerteil 3 6 dient zum Speichern des Wortplalzadresscnteils.
der angibt, an welcher Stelle in der betreffenden Wortplatzgruppe sich der zu wählende Wortplatz befindet.
Der Registerleil 3 a ist mit einem Dekodierer 4 verbunden. Je nach dem im RegiEtertcil 3« befindlichen
Wortplatzgruppenadressenteil der Wortplatzadresse wird eine Treiberstufe Z1 oder /„ erregt. Dadurch
wird entweder eine ganze Worlplatzgruppe I mit Wählern 11 oder eine ganze Wortplatzgruppc 2
mit Wählern 12 vorgewählt.
Die Bezugsziiler S bezeichnet einen Ersatzadressenspeicher.
Dieser Speicher 5 hat für jede Wortplatzgruppe 1, 2 ... je einen Wort platz K1, I '.„...
verfügbar. Gleichzeitig mit der Wortplatzgruppenwahl wird vom Dekodierer 4 aus eine Treiberstufe A.,
bzw. k., erregt. Dadurch gelangt der Adresseninhalt des Ersatzadressenspeichers 5, und zwar für die betreffende
Gruppe 1 oder 2 somit entweder der Wortplatz K1 oder Kn, über Verstärker/,,..., /v in ein
Register 6. Ein Wortplatz K1 oder K2, z. B. K2, enthält
nur den Wortplatzadressenteil der fehlerhaften Wortplätze der betreffenden Wortplatzgruppe 2. der
die Stelle dieser fehlerhaften Wortplätzc in dieser Gruppe angibt. Dieser Wortplatz K2 kann weiter die
Adressen der die fehlerhaften Wortplätze ersetzenden redundanten Wortplätze r12, r„2 in dieser Gruppe 2
enthalten.
Die Stelle eines Wortplatzadressentcils eines fehlerhaften Wortplatz.es im Wcrtplatz K, oder K2 genügt
an sich bereits als Angabe für die Adresse eines diesen fehlerhaften Wortp'atz ersetzenden redundanten
Wortplatzes. Ein Wortplatz, z. B. K2 bei der
Wahl der Wortplätzegruppe 2, wird in einer Adresscnvergleichsvorrichtung
7 mit dem in diesem Augenblick im Wortplatzadrcssenregisterteil 3 b des Registers
3 befindlichen Wortplatzadressenteil, der die Stelle des Wortplatzes in der Gruppe 2 angibt, verglichen.
Eine Umschaltvorrichtung 8 mit als Beispielen angegebenen Schaltern 5, und S2 wird von der Adrcssenvergleichsvorrichtung
7 her gesteuert. Wenn ein Wortplatzadressenteil aus dem Registerteil 3 b nicht
mit einem in diesem Wortplatz K2 enthaltenen fehlerhaften
Wortplatzadressenteil übereinstimmt, verbleibt die Schaltvorrichtung 8 in der gezeichneten Lage. Der
Schalters, ist geschlossen, und der Wortplatzadressenteil
aus dem Registerteil 3 b gelangt in einen Dekodiercr 9. Vorn Dekodicrer 9 her wird einer der
Treiber /,, t„, .. . , tn in diesem Beispiel z. B. t.2 erregt.
Dadurch wird in einem der Wähler 11 oder 12 in Abhängigkeit
von der bereits vorgewählten Gruppe (in diesem Beispiel für die Gruppe 2 im Wähler 12) ein
Wählelement (z. V. ein Magnetkern oder ein Transistor) mn, m,„, . . . , »j, „ bzw. W21, m„„ m2n (in
diesem Beispiel somit das Element m„„) auf bekannte
Weise vollständig erregt. Infolgedessen ist der Wortplatz W„„ vollständig gewählt, und es kann an den
Ausgängen O gelesen und oder eingeschrieben werden.
Wenn aber ein Wortplatzadressenteil aus dem Registerteil 3b einem im vorerwähnten Beispiel im
Wortplatz K„ vorkommenden fehlerhaften Wortplatzadrcsscntcil
entspricht, so schaltet die Schaltvorrichtung 8 unter der Steuerung der Adressenvcrgleichsvorrichtung
7 um und schließt den Schalter S2. Die Adresse des den fehlerhaften Wortplatz ersetzenden
redundanten Wortplatzes, die somit unmittelbar oder mittelbar durch die Stelle des Wortplatzadresscnteils
des fehlerhaften Wortplatzes im Wortplatz Vn aus
dem Wortplatz V., herrührt, erscheint jetzt in einem Dekodierer 1.0. Dieser Dekodierer 10 erregt einen
Treiber M1 oder U0. Dadurch wird ein betretendes
ίο Wählerelement yn, y12 bzw. y21, y.,„ eines Wählers 11
bzw. 12 (in diesem Beispiel somit das Wählerelemeni
y21 oder V22) erregt. Infolgedessen ist der einen fehlerhaften
Wortplalz in der Gruppe 2 ersetzende redundante Wortplatz r21 oder r22 vollständig gewählt.
Dieser redundante Wortplatz ;„, oder r22 wird sodann
statt des fehlerhaften Wortplatzes überdie erwähnten
Ausgänge O des Speichers gelesen und/oder eingeschrieben.
In Fig. 2 ist der Versuch gemacht, ein mehr oder
weniger dreidimensionales Bild eines Speichers gemäß der Erfindung zu zeigen.
Die denjenigen der Fig. 1 entsprechenden Teile sind mit den gleichen Bezugszillern bezeichnet.
I, .... N sind Matrizen, die Wortplätzegruppen 1.
.... /V bilden.
Die Wortplätze des Speichers sind mit Wn, If15,
..., W1n für die Gruppe 1 und mit Wy1. WxI,
Wx ^ ... für die Wortplätzegruppe N bezeichnet. Die
einzelnen Bits eines Wortplatzes, die hier beispiels-
weise in Speicherringkcrnen gespeichert sind, sind
mit bnv O112, 6m für den Wortplatz W11. mit
Z)121, fc122,... für den Wortplatz W1, usw., bezeichnet.
Die redundanten Wortplätze sind für die Matrix 1 mit rn, r12, r13, ru und für die Matrix N mit
^1. Ov2, rK3, ,-,v, bezeichnet. Die einzelnen Bits eines
redundanten Wortplatzes sind beispielsweise in Speicherelementen C111, c,12,... für den redundanten
Wortplatz ru, in Speicherelementen c,„,, ... für den
redundaten Wortplatz r12, in Speicherelementen
r,v31,... für den redundanten Wortplatz γΚλ usw..
gespeichert.
Die Wortplätze im Ersatzadressenspeicher 5 sind mit K1, K2, . . ., Vf, bezeichnet, während die einzelnen
Bits durch V11, V12,..., v, x für das Wort I1 unc
durch vv„,, . . .. νΛν für den Wortplatz Kv dargestelli
sind. Die in Fig. 1 dargestellten Wählelemente λ,
k„. . . . fehlen hier, weil eine unmittelbare Verbin
dung D zwischen dem Speicher und dem Ersatzadres senspeicher S angebracht ist. Die Wähldrähtf
rf,. . . ., dx erstrecken sich bis in den Ersatzadressen
Speicher 5.
Die Wähler 11,..., IN wählen sowohl eint
Gruppe 1. ... bzw. N als auch ein Wort K1. . . . bzw
Vf1 des Ersatzadressenspeichers S. Ferner sind di<
Lesedrähte C1, C2,. .., cr des Speichers durch ein«
Leitung E unmittelbar mit den Lesedrähten des Er satzadressen?peichers 5 verbunden. Wenn die Bitzah
je Speichcrwortplatz gleich der Bitzahl je Ersatz adressenspeicherwortplatz ist (welche Zahl im vorlic
genden Beispiel χ ist), können alle Verstärke
Z1 /Λ und das Register 6 beiden Wortplatzartei
gemeinsam sein. Sind die Bitzahlen der Wortplätzi
nicht gleich, so können dennoch alle oder wenig ftens ein Teil der Verstärker /,,. .., Ix sowie da
gnnze oder teilweise Register 6 gemeinsam sein.
Die Wirkungsweise des Speichers nach F i g. 2 is großenteils identisch mit der Wirkungsweise des Spei
chers nach F i c. 1.
ι- 8
jlc Der Wortplatzadressenteil einer Wortplatzadresse gisterteil 3 b mil einem im beschriebenen Beispiel im
jen im Registerteil 3« dient über den Dekodierer 4 und Wortplatz Γv vorkommenden fehlerhaften Wortplatz-,jer
eine der Treiberstufen ι',,..., »Λ-, hier z.B. /\, zur adressenteil übereinstimmt, schaltet die Schaltvorei)s
Wahl einer Wortplätzegruppe 1,. .., N, hier z. B. /V. richtung 8 unter der Steuerung der Adresscnvcraus
Der Wähldraht Jn führt z. B. einem Strom V2 /, mit 5 glcichsvorrichtung 7 um und schließt den Schalter .S'„.
em dem die Wählerelemente mNvmSi, . . .. mNn und yN ,, Die Adresse des den fehlerhaften Wortplatz ersetzenien
y,v2, 3'JV3 und y,v4 des Wählers 1 N vorerregt werden. den redundanten Wonplatzes, z. B. rNu, der somit
^5 Der gleiche Strom 1W fließt über die Leitung D auch unmittelbar oder mittelbar durch die Stelle des Wort-
H zur betreffenden Wortplatzstelle Vn des Lrsatzadres- platzadresscnteils des fehlerhaften Wortplatzcs im
ent senspeichers S. Die Bitelcmente Vv1, νΛ..,, . . ., viVv io Wortplatz \'N aus dem Wortplatz Vn herrührt, crler_
werden dadurch völlig erregt und somit über die scheint jetzt im Dekodierer 10. Dieser Dekodicrer 10
un_ Lesedrähtc <?,..., Cx zu den Verstärkern /,,. . ., Ix erregt die Treiberstufe i/4. Diese liefert einen Strom
I1I1 gelesen. Der Wortplatz Vn steht dann im Register 6. ' »/ und durch diesen zusammen mit dem vorerann
In der Adressenvergleichsvorrichtung 7 wird dieses wähnten Wählstrom ' :/ aus der Treiberstufe iN wird
ten Wort mit dem in diesem Augenblick im Wortplalz- 15 das Wählerelement yV4 des Wählers IN völlig erregt.
lge_ adressenregisterteil 3b des Registers 3 befindlichen Der den fehlerhaften Wortplatz, z. B. WNj, ersetzende
Wortplatzadressentcil, der die Stelle des Wortplatzes, redundante Wortplatz rVl ist dadurch vollständig gc-)Cjer
z. B. H^8, in der Gruppe N angibt, verglichen. Wenn wählt und kann über die Lesedrähle ev . . ., ex, die
nc_ der Wortplatzadressenteil des zu wählenden Wort- Verstärker /,,.... Ix und das Register 6. das mittler-
^ platzes η·Λ,8 aus dem Registerteil 3b einem im Wort- 20 weile über die Leitung; wieder gelöscht ist, gelesen
cjle platz Vn vorkommenden fehlerhaften Wortplatz- und/oder eingeschrieben werden.
nct adressenteil nicht entspricht, verbleibt die Schaltvor- Aus der vorstehenden Beschreibung dürfte klar 1 j' richtung 8 in der gezeichneten Lage. Der Schalter S1 sein, daß eine Anzahl von fehlerhaften (nicht einist geschlossen, und der Wortplatzadressenteil im Re- wandfrei arbeitenden) Wortplätzen je Gruppe, welche y gisterteil 3 b des Wortplatzes Wn 3 gelangt in den De- 25 Anzahl gleich der Zahl der redundanten Wortplätze ,.· !?" kodierer 9. Aus dem Dekodierer 9 wird in diesem je Gruppe ist, an beliebigen Stellen in der Gruppe er- iy'c Beispiel das Wählcrelement mN3 mit einem zweiten laubt sind. Praktisch genügt dies meistens zur Beseiiel' Strom V2/ gespeist. Jetzt ist nur dieses Wählerele- tigung der fehlerhaften Wortplätze. Wenn jedoch in .J11J ment ηιΝΛ durch einen Strom / als Summe der bei- einer Gruppe eine Anzahl von nahe beieinanderlie- "mu den erwähnten Ströme 1Z2/völlig erregt. Dies hat zur 30 genden fehlerhaften Wortplätzen (ein sogenannter 1 Folge, daß der Wortplatz WN3 über die Lesedrähte »bad spot«) vorkommen, die größer als die Zahl der
nct adressenteil nicht entspricht, verbleibt die Schaltvor- Aus der vorstehenden Beschreibung dürfte klar 1 j' richtung 8 in der gezeichneten Lage. Der Schalter S1 sein, daß eine Anzahl von fehlerhaften (nicht einist geschlossen, und der Wortplatzadressenteil im Re- wandfrei arbeitenden) Wortplätzen je Gruppe, welche y gisterteil 3 b des Wortplatzes Wn 3 gelangt in den De- 25 Anzahl gleich der Zahl der redundanten Wortplätze ,.· !?" kodierer 9. Aus dem Dekodierer 9 wird in diesem je Gruppe ist, an beliebigen Stellen in der Gruppe er- iy'c Beispiel das Wählcrelement mN3 mit einem zweiten laubt sind. Praktisch genügt dies meistens zur Beseiiel' Strom V2/ gespeist. Jetzt ist nur dieses Wählerele- tigung der fehlerhaften Wortplätze. Wenn jedoch in .J11J ment ηιΝΛ durch einen Strom / als Summe der bei- einer Gruppe eine Anzahl von nahe beieinanderlie- "mu den erwähnten Ströme 1Z2/völlig erregt. Dies hat zur 30 genden fehlerhaften Wortplätzen (ein sogenannter 1 Folge, daß der Wortplatz WN3 über die Lesedrähte »bad spot«) vorkommen, die größer als die Zahl der
^ΙΊ_ c , ev, die Verstärker /,,..'., Ix und das Register 6 redundanten Wortplätze ist, kann der beschriebene
^jt als Ausgang O des Speichers, gelesen und oder ein- Speicher dennoch völlig brauchbar sein, wenn die
incs geschrieben werden kann. Der Wortplatz Fv ist in- Lagen der Wortplätze aus zwei oder mehreren Grup-
ej_ zwischen durch eine Steuerung, z. B. von der Ver- 35 pen miteinander vermischt werden. Angenommen,
^ten gleichsvorrichtung 7 her, was in der Zeichnung durch eine Gruppe enthalte nur die Adressen der gcradzah-
dcn die Linie ζ dargestellt ist, in dem Augenblick, in dem ligen Wortplätze und eine andere Gruppe enthalte
,lten es sich herausstellt, daß der Wortplatzadressenteil nur die Adressen der zwischenliegenden ungeradzah-
'sw des zu wählenden Wortplatzes Wn ^ aus dem Re- ligen Wortplätze, so läßt sich im beschriebenen Bei-
gisterteil 3 b nicht mit einem im Wort Vn vorkom- 4° spiel mit 4 redundanten Wortplätzen je Gruppe ein
sjn(j mendcn fehlerhaften Wortplatzadressenteil überein- »bad spot, der 8 nebeneinanderliegende fehlerhafte
)/cj stimmt, aus dem Register 6 gelöscht. Wortplätze enthält, gemäß dem erfindungsgemäßer
urui Wenn aber ein Wortplatzadressentcil aus dem Re- Speicher ersetzen.
-u-lli
'. '· Hierzu 2 Blatt Zeichnungen
hm- °
Itcs-
;ihh·
ιμίι-
;ihh·
ιμίι-
Claims (4)
1. Wortorganisierter Speicher, der mehrere in
Gruppen zusammengefaßte Wortplätze und Hehrere redundante Wortplätze mit jeweils mehreren
Speicherelementen enthält, wobei erste Wählglieder zur Wahl von Wortplatzgruppen,
iweiie Wählglieder zur Wahl von Wortplätzen aus einer Wonplatzgruppe und dritte Wählglieder
vorgesehen sind, die statt eines fehlerhaften Wortplatzes einen diesen fehlerhaften Wortplatz ersetzenden
redundanten Wortplatz wählen, und wobei in einem Ersatzadressenspeicher die Adressenangaben
der fehlerhaften Wortplätze und der die fehlerhaften Wortplätze ersetzenden redundanten
Wortplätze gespeichert sind, und eine Adressenvergleichsvorrichtung zur Steuerung der zweiten
oder, im Falle eines fehlerhaften Wortplatzes, der dritten Wählglieder vorhanden sind, dadurch
gekennzeichnet, daß jeder Wortplatzgruppe eine Anzahl eigener redundanter Wortplätze
zugeordnet ist und daß jeder Wortplatzgruppe eine Adresse im Adressenersatzspeicher
zugeordnet ist, in der die Teiladresse der fehlerhaften Worlplätze in dieser Wortplatzgruppe und
die Teiladressen der die fehlerhaften Wortplät/e ersetzenden redundanten Wortplätze der betreffenden
Gruppe gespeichert sind, daß bei der Wahl einer Wortplatzgruppe die zugeordnete Adresse
des Ersatzadressenspeichers gleichzeitig wählbar ist und daß die Adressenvergleichsvorrichtung wenigstens
die den Wortplatz innerhalb der Wortplatzgruppe angebende Teiladresse mit den aus
dem Ersatzadressenspeicher ausgelescnen Teiladressen vergleicht.
2. Wortorganisierter Speicher nach Anspruch
1, dadurch gekennzeichnet, daß die Teiladresse des den fehlerhaften Wortplatz ersetzenden
redundanten Wortplatz der betreffenden Gruppe durch die Stellung dieser Teiladresse in
dem zugeordneten Wort des Ersatzadressenspeichers gegeben ist.
3. Wortorganisierter Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß gemeinsame
Wählglieder zur gleichzeitigen Wahl einer Gruppe und der dieser Gruppe zugeordneten Adresse des
Ersatzadressenspeichers vorgesehen sind und der wortorganisierte Speicher und der Ersatzadressenspeicher
unmittelbar miteinander verbunden sind.
4. Wortorganisierter Speicher nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet,
daß die Lesedrähte des wortorganisierten ^neichers unmittelbar mit denen des Ersatzadressenspeichers
verbunden sind und die Verstärker und Register beiden Speichern gemeinsam sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL6802366 | 1968-02-19 | ||
NL686802366A NL149927B (nl) | 1968-02-19 | 1968-02-19 | Woordgeorganiseerd geheugen. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1906940A1 DE1906940A1 (de) | 1969-09-18 |
DE1906940B2 true DE1906940B2 (de) | 1976-01-29 |
DE1906940C3 DE1906940C3 (de) | 1977-07-07 |
Family
ID=19802822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691906940 Granted DE1906940B2 (de) | 1968-02-19 | 1969-09-17 | Wortorganisierter speicher mit redundanten wortplaetzen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3585607A (de) |
JP (1) | JPS5535800B1 (de) |
DE (1) | DE1906940B2 (de) |
FR (1) | FR1600620A (de) |
GB (1) | GB1260914A (de) |
NL (1) | NL149927B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4942516A (en) * | 1970-12-28 | 1990-07-17 | Hyatt Gilbert P | Single chip integrated circuit computer architecture |
US3659275A (en) * | 1970-06-08 | 1972-04-25 | Cogar Corp | Memory correction redundancy system |
FR2109452A5 (de) * | 1970-10-16 | 1972-05-26 | Honeywell Bull Soc Ind | |
US3701094A (en) * | 1971-04-19 | 1972-10-24 | Honeywell Inf Systems | Error control arrangement for information comparison |
USH1970H1 (en) | 1971-07-19 | 2001-06-05 | Texas Instruments Incorporated | Variable function programmed system |
US3781826A (en) * | 1971-11-15 | 1973-12-25 | Ibm | Monolithic memory utilizing defective storage cells |
US3753242A (en) * | 1971-12-16 | 1973-08-14 | Honeywell Inf Systems | Memory overlay system |
GB1371597A (en) * | 1972-05-01 | 1974-10-23 | Ibm | Bubble domain memory system |
US3755791A (en) * | 1972-06-01 | 1973-08-28 | Ibm | Memory system with temporary or permanent substitution of cells for defective cells |
US3845476A (en) * | 1972-12-29 | 1974-10-29 | Ibm | Monolithic memory using partially defective chips |
US3803560A (en) * | 1973-01-03 | 1974-04-09 | Honeywell Inf Systems | Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system |
US3800294A (en) * | 1973-06-13 | 1974-03-26 | Ibm | System for improving the reliability of systems using dirty memories |
DE2823457C2 (de) * | 1978-05-30 | 1982-12-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage |
US4155121A (en) * | 1978-06-30 | 1979-05-15 | International Business Machines Corporation | Redundant charge-coupled device and method |
JPH0670880B2 (ja) * | 1983-01-21 | 1994-09-07 | 株式会社日立マイコンシステム | 半導体記憶装置 |
JPS6177946A (ja) * | 1984-09-26 | 1986-04-21 | Hitachi Ltd | 半導体記憶装置 |
KR940006922B1 (ko) * | 1991-07-11 | 1994-07-29 | 금성일렉트론 주식회사 | 반도체 메모리의 리던던시 회로 |
US5313424A (en) * | 1992-03-17 | 1994-05-17 | International Business Machines Corporation | Module level electronic redundancy |
-
1968
- 1968-02-19 NL NL686802366A patent/NL149927B/xx unknown
- 1968-12-30 FR FR1600620D patent/FR1600620A/fr not_active Expired
-
1969
- 1969-02-14 US US799395A patent/US3585607A/en not_active Expired - Lifetime
- 1969-02-14 GB GB8224/69A patent/GB1260914A/en not_active Expired
- 1969-02-19 JP JP1187069A patent/JPS5535800B1/ja active Pending
- 1969-09-17 DE DE19691906940 patent/DE1906940B2/de active Granted
Also Published As
Publication number | Publication date |
---|---|
FR1600620A (de) | 1970-07-27 |
US3585607A (en) | 1971-06-15 |
GB1260914A (en) | 1972-01-19 |
NL6802366A (de) | 1969-08-21 |
NL149927B (nl) | 1976-06-15 |
JPS5535800B1 (de) | 1980-09-17 |
DE1906940A1 (de) | 1969-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1906940B2 (de) | Wortorganisierter speicher mit redundanten wortplaetzen | |
DE2646162C3 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE1906940C3 (de) | ||
DE3317160C2 (de) | ||
DE69411532T2 (de) | Verfahren zur Programmierung von Redundanzregistern in einer Zeilenredundanzschaltung für einen Halbleiterspeicherbaustein | |
DE69125052T2 (de) | Halbleiterspeichervorrichtung mit Redundanzschaltung | |
DE2442191A1 (de) | Verfahren und anordnung zur fehlerortsbestimmung in einem arbeitsspeicher | |
EP0046976A2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen | |
EP1008993B1 (de) | Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren | |
DE1901806A1 (de) | Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in Datenspeichern | |
EP1113362B1 (de) | Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE10206689B4 (de) | Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers | |
DE60304642T2 (de) | Flashspeicher und Verfahren zum Betrieb desselben | |
WO2000013087A1 (de) | Verfahren zur reparatur von defekten speicherzellen eines integrierten speichers | |
DE10337284B4 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
DE112008000429T5 (de) | Prüfvorrichtung und Prüfverfahren | |
DE69032844T2 (de) | Halbleiterspeicher mit Einrichtung zum Ersetzen defekter Speicherzellen | |
EP0990236B1 (de) | Anordnung mit speicherzellen und verfahren zur funktionsüberprüfung von speicherzellen | |
DE19922786B4 (de) | Halbleiterspeicher mit Testeinrichtung | |
DE69027895T2 (de) | Halbleiterspeicher | |
DE19830362A1 (de) | Halbleiterspeichervorrichtung | |
DE69626625T2 (de) | Verfahren, um redundante fehlerhafte Adressen in einer Speicheranordnung mit Redundanz zu erkennen | |
DE3215121C2 (de) | ||
DE69319886T2 (de) | Halbleiterspeicher mit Speichermatrix, der mit einem einzigen Sektor assoziierte Redundantezellenspalte enthält | |
DE10307027A1 (de) | Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |