DE1906940C3 - - Google Patents
Info
- Publication number
- DE1906940C3 DE1906940C3 DE19691906940 DE1906940A DE1906940C3 DE 1906940 C3 DE1906940 C3 DE 1906940C3 DE 19691906940 DE19691906940 DE 19691906940 DE 1906940 A DE1906940 A DE 1906940A DE 1906940 C3 DE1906940 C3 DE 1906940C3
- Authority
- DE
- Germany
- Prior art keywords
- word
- address
- memory
- group
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 95
- 230000002950 deficient Effects 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 230000003936 working memory Effects 0.000 claims 1
- 230000000875 corresponding Effects 0.000 description 6
- 241001527806 Iti Species 0.000 description 2
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001066 destructive Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000003449 preventive Effects 0.000 description 1
Description
3 4
Adressenvcrglcichsvorrichtung wenigstens die den wird der entsprechende Wortplatz im Ersatzadressen-Wortplatz
innerhalb der Wortplatzgruppe angebende speicher gewählt und gelesen. Die letzton 6 Bits des
Teiladresse mit den aus dem Ersatzadressenspeicher Adressenregisters werden jetzt mit den Adressen im
ausgelesenen Teiladressen vergleicht. Wort des Ersatzadressenspeichers verglichen. Wenn
Hie Erfindung beruht auf der Erkenntnis, daß da- 5 sich zwei Adressenteile von je 6 Bits entsprechen,
durch, daß mehrere eigens für eine gewisse Gruppe werden für die Wahl eines Wortplatzes in der bebestimmte
redundante Wortplätze in diese Gruppe treffenden Wortplatzgruppe nicht die 6 Bits des
aufgenommen und im Ersatzadress^iispeicher die Adressenregisters, sondern die entsprechende Adresse
Teiladressen der fehlerhaften Wortplätzc in dieser des den fehlerhaften Wortplatz ersetzenden redun-Gruppe
und die Adressenangaben der die fehlerhaf- io danten Wortplatzes (hier somit 2 Bits) benutzt. Mit
ten Wortplätze ersetzenden redundanten Wortpläize der letzteren Adresse wird dann mittels der dritten
in dieser Gruppe für jede Gruppe festgelegt werden, Wählglieder der redundante Wortplatz gewählt. Die
die Wahl einfacher und schneller ist. Die Wahl einer Stelle einer einen fehlerhaften Wortplatz in einer
Wortplatzgruppe und die Wahl des dafür bestimmten Wortplatzgruppe angebenden Teiladresse im Wort-Wortplatzes
im Ersatzadressenspeicher können dabei 15 platz des Ersatzadressenspeichers enthält an sich
auf einfache Weise gleichzeitig erfolgen. Es werden offensichtlich bereits hinreichende Angaben über die
eine Vielzahl von Elementen im Ersatzadressenspei- entsprechende Adresse des redundanten Wortplatzes,
eher, die außerdem schnell sein müßten, eingespart, und zwar durch die Reihenfolge der auftretenden
weil die Gruppen der Adressenteile eines Wortplatzes fehlerhaften bzw. redundanten Wortplatze in der
nicht in diesen Speicher aufgenommen sind. Für diese 20 Gruppe. Das vorerwähnte Wort des Ersatzadressengleichzeitige
Wahl können die Wählgliedcr des Er- Speichers braucht somit die Adressen der redunsatzadressenspeichers
und des üblichen Speichers danten Wortplätze nicht in Form gesonderter Bitdurch Anbringen einer unmittelbaren Verbindung stellen (in diesem Beispiel 2) zu enthalten. Die
zwischen diesen beiden Speichern die gleichen sein, Adressen der redundanten Wortplätze sind ohnehin
was somit ebenfalls eine Ersparnis in der Wählvor- 25 im Wortplatz des Ersatzadressenspeichers mitenthalrichtung
bedeutet. Die Adressenvergleichsvorrichtung ten. Selbstverständlich besteht bei diesem Speicher
ist dabei auch einfach im Autbau, weil nur Teiladres- gemäß der Erfindung auch die Möglichkeit, zusätzsen
der Wortplätze in einer Gruppe mit den Adressen- liehe Matrizen vorzusehen, die zum Ersatz derjenigen
angaben der redundanten Wortplätze für diese Matrizen benutzt werden können, die übermäßig
Gruppe verglichen werden müssen. Der Ersatzadres- 30 viele fehlerhafte Wortplätze enthalten,
senspeicher kann ein Festwortspeicher sein, er kann Ein Vorteil des erfindungsgemäßen Speichers ist,
jedoch auch ein Speicher mit zerstörungsfreier Infor- daß Prüfungen erst vorgenommen zu werden
mationsauslegung sein, der z. B. einen Teil des üb- brauchen, wenn der ganze Speicher fertig ist im
liehen Speichers bildet. Gegensatz zu den Speichern, bei denen vor dem Zu-
Ein weiterer Vorteil des erfindungsgemäßen Spei- 35 sammenbau der Matrizen diese auf Fehler geprüft
chers ist, daß es bei dieser Zusammenfassung von werden müssen, um Maßnahmen zur Verhütung
Gruppen mit je Gruppe im Ersatzadressenspeicher fehlerhafter Wortplätze, z. B. durch Reparatur eines
für diese Gruppe gespeicherten Adressen fehlerhafter Speicherelementes, ergreifen zu können. Diese ein-
Wortplätze und die fehlerhaften Wortplätze ersetzen- malige Prüfung erspart viele Prüfkosten und hat den
der redundanter Wortplätze möglich ist, daß die 40 Vorteil, daß die Entstehung fehlerhafter Wortplätze
Lesedrähte des Ersatzadressenspeichers unmittelbar bei der Verdrahtung der Matrize und des Matrizen-
mit denen des üblichen Speichers verbunden sind. In- stapeis gleichzeitig aufgefunden und durch eine be-
folgedessen sind die Leseverstärker und Register dem treffende Adressierung im Ersatzadressenspeicher er-
Ersatzadressenspeicher und dem üblichen Speicher setzt werden können. Es ist sogar denkbar, daß eine
gemeinsam, was wieder eine Kostenersparnis be- 45 Prüfung für einen vollständigen Speicher und die
deutet. Adressierung des Ersatzadressenspeichers hinsichtlich
Wenn ein Speicher z.B. 32 768 Wortplätze ent- der fehlerhaften Wörter völlig selbsttätig erfolgen,
halten kann, sind 15 Bits erforderlich, um diese Letzteres könnte auch nach Ingebrauchnahme des
Wortplätze adressieren zu können. Werden nunmehr Speichers bei jeder geeigneten Gelegenheit erneut
Gruppen von 64 Wortplätzen gewählt, für die 6 Bits 50 stattfinden. Der Ersatzadressenspeicher muß in dieerforderlich
sind, so haben die Wortplätze je Gruppe sem Fall ein für eine Wiederadressierung löschbarer
9 Bits gemeinsam. Weiterhin enthält jede Gruppe und elektrisch einschreibbarer und bei normaler Vereinige,
z. B. 4, redundante Wortplätze, die bei diesem Wendung nicht löschbarer Lesespeicher sein.
Beispiel nicht in die erwähnte Adressierung aufge- Ausführungsbeispiele der Erfindung sind in den
nommen sind. Jeder Wortplatzgruppe ist ein Wort- 55 Zeichnungen dargestellt und werden im folgenden
platz des Ersatzadressenspeichers zugeordnet. In näher beschrieben. Es zeigt
diesem Falle somit 29 = 512 Wörter. Jedes Wort des Fig. 1 eine Ausführungsform eines wortorgani-Ersatzadressenspeichers
enthält die Adressen der sierten Speichers gemäß der Erfindung, nicht richtig arbeitenden (fehlerhaften) Wortplätze Fig. 2 eine etwas abgeänderte Ausführungsform
aus der entsprechenden Wbrtplatzgruppe (im vor- 60 eines wortorganisierten Speichers gemäß der Einliegenden
Falle somit je Adresse 6 Bits lang) ein- dung.
schließlich der Ersatzadressen der entsprechenden In F i g. 1 sind beispielsweise zwei Matrizen als
redundanten Wortplätze in dieser Gruppe (hier somit Wortplatzgruppen 1 und 2 eines wortorganisierten
4 = 22-^2 Bits lang), Ein derartiger Wortplatz im Speichers dargestellt. Die Matrizen haben je einen
Ersatzadressenspeicher ist in diesem Fall somit 4· 65 Teil a, der für Wortplätze Wn, W12,..., W1n bzw.
(6 + 2) = 32 Bits lang. Während des Wählvorgangs ^21, W22,..., W2n vorgesehen ist, und einen Teil b,
mit den ersten Wählgliedern wird mit den ersten der für redundante Wortplätze rn, r12 bzw. r.lv r22
9 Bits eine Wortplatzgruppe gewählt. Gleichzeitig vorgesehen ist. Die Adresse eines zu wählenden Wort-
platzes erscheint in einem Adressenregister 3. Ein Adressenregisterteil 3 a des Registers 3 dient zunl
Speichern eines Wortplatzadrcssentcils, der angibt, in welcher Wortplatzgruppc sich der zu wählende
Wortplatz befindet. Ein Wortplatzadressenregisterteil 3 b dient zum Speichern des Wortplatzadrcssenteils,
der angibt, an welcher Stelle in der betreuenden Wortplatzgruppe sich der zu wählende Wortplatz befindet.
Der Registerteil 3 a ist mit einem Dekodierer 4
tung 8 unter der Steuerung der Adressenvergleichsvorrichtung 7 um und schließt den Schalter S2. Die
Adresse des den fehlerhaften Worlplatz ersetzenden redundanten Wortplatzes, die somit unmittelbar oder
mittelbar durch die Stelle des Wortplatzadressenteils des fehlerhaften Wortplatzes im Wortplatz K2 aus
dem Wortplatz K2 herrührt, erscheint jetzt in einem
Dekodierer 10. Dieser Dekodierer 10 erregt einen Treiber H1 oder H2. Dadurch wird ein betreffendes
verbunden. Je nach dem im Registerteil 3α befind- io Wählerelement ylv y12 bzw. y2v y22 eines Wählers 11
liehen Wortplatzgruppenadrcssentcil der Wortplatzadresse
wird eine Treiberstufe Z1 oder /2 erregt. Dadurch
wird entweder eine ganze Wortplatzgruppe 1 mit Wählern 11 oder eine ganze Wortplatzgruppe 2
mit Wählern 12 vorgewählt.
Die Bezugsziffer 5 bezeichnet einen Ersatzadressenspeicher. Dieser Speicher 5 hat für jede Wortplatzgruppe
1, 2 ... je einen Wortplatz V1, V2,...
verfügbar. Gleichzeitig mit der Wortplatzgruppen-
bzw. 12 (in diesem Beispiel somit das Wählerelement y21 oder y22) erregt. Infolgedessen ist der einen fehlerhaften
Wortplatz in der Gruppe 2 ersetzende redundante Wortplatz r21 oder r22 vollständig gewählt.
Dieser redundante Wortplatz V21 oder r22 wird sodann
statt des fehlerhaften Wortplatzes über "die erwähnten Ausgänge O des Speichers gelesen und/oder eingeschrieben.
In F i g. 2 ist der Versuch gemacht, ein mehr oder
wahl wird vom Dekodicrer 4 aus eine Treiberstufe/:, ao weniger dreidimensionales Bild eines Speichers ge-
bzw. k„ erregt. Dadurch gelangt der Adresscninhalt maß der Erfindung zu zeigen,
des Ersatzadressenspeichers 5, und zwar für die betreffende Gruppe 1 oder 2 somit entweder der Wort
des Ersatzadressenspeichers 5, und zwar für die betreffende Gruppe 1 oder 2 somit entweder der Wort
platz K1 oder Vn, über Verstärker Z1,..., Ix in ein
Register 6. Ein Wortplatz Vx oder V2, z. B. V2, ent- 25 ..., N bilden.
Die denjenigen der F i g. 1 entsprechenden Teile sind mit den gleichen Bezugsziffern bezeichnet,
1, . . ., N sind Matrizen, die Wortplätzegruppen 1,
hält nur den Wortplatzadressenteil der fehlerhaften Wortplätze der betreffenden Wortplatzgruppe 2, der
die Stelle dieser fehlerhaften Wortplätze in dieser Gruppe angibt. Dieser Wortplatz V2 kann weiter die
Die Wortplätze des Speichers sind mit Wn, W12,
W1n für die Gruppe 1 und mit Wn,, W1
Νχ> "N 2)
3,... für die Wortplätzegruppe N bezeichnet. Die
einzelnen Bits eines Wortplatzes, die hier beispiels-
Adressen der die fehlerhaften Wortplätze ersetzenden 30 weise in Speicherringkernen gespeichert sind, sind
redundanten Wortplätzc r12, r22 in dieser Gruppe 2 mit Zj111, Zj112, Zj113,... für den Wortplatz W11, mit
enthalten. " " ''121. bi22, · · · für den Wortplatz W12 usw., bezeich-
Die Stelle eines Wortplatzadrcssentcils eines fehler- net. Die redundanten Wortplätzc sind für die Ma-
d ü i 1 i
haften Wortplatzes im Wortplatz K1 oder K2 genügt trix 1 mit
an sich bereits als Angabe für die Adresse eines 35 rNv. rNs, rNa,
s 13 u und für die Matrix N mit
bezeichnet. Die einzelnen Bits eines
redundanten Wortplatzes sind beispielsweise in Spei
cherelementen c
für den redundanten
diesen fehlerhaften Wortplatz ersetzenden redundanten Wortplatzes. Ein Wortplatz, z. B. K2 bei der
Wahl der Wortplätzegruppe 2, wird in einer Adressenvergleichsvorrichtung 7 mit dem in diesem Augenblick im Wortplatzadrcssenrcgistcrtcil 3Z> des Rc- 40 cNsv... für den redundanten Wortplatz rNs usw., gisters 3 befindlichen Wortplatzadressenteil, der die gespeichert.
Wahl der Wortplätzegruppe 2, wird in einer Adressenvergleichsvorrichtung 7 mit dem in diesem Augenblick im Wortplatzadrcssenrcgistcrtcil 3Z> des Rc- 40 cNsv... für den redundanten Wortplatz rNs usw., gisters 3 befindlichen Wortplatzadressenteil, der die gespeichert.
Stelle des Wortplatzes in der Gruppe 2 angibt, ver- Die Wortplätze im Ersatzadressenspeicher S sind
glichen.
Eine Umschaltvorrichtung 8 mit als Beispielen an-
Wortplatz r„, in Speicherelementen c1<M,... für den
redundaten Wortplatz r12, in Speicherelementen
mit K1, K2,..., Kn bezeichnet, wahrend die einzelnen
Bits durch v(f, v.
für das Wort K1 und
lt, ,;, x 1
gegebenen Schaltern S1 und S2 wird von der Adrcs- 45 durch vN„t,..., vNx für den Wortplatz Vn dargestellt
senvcrgleichsvorrichtung7 her gesteuert. Wenn ein sind. Die in Fig. 1 dargestellten Wählelcmente A1,
Wortplatzadressenteil aus dem Registerteil 3 Z? nicht k„,... fehlen hier, weil eine unmittelbare Verbin-
mit einem in diesem Wortplatz K2 enthaltenen fehler- dung D zwischen dem Speicher und dem Ersatzadres-
haften Wortplatzadressenteil übereinstimmt, verbleibt senspeicher S angebracht ist. Die Wä'hldrähtc
die Schaltvorrichtung 8 in der gezeichneten Lage. Der 50 dv ..., dN erstrecken sich bis in den Ersatzadrcssen-
Schalter S1 ist geschlossen, und der Wortplatzadres- speicher
senteil aus dem Registerteil 3 b gelangt in einen Dekodierer 9. Vom Dekodierer 9 her wird einer der
Treiber /„ f „,...,<„ in diesem Beispiel z. B. U erregt.
Gruppe 1,... bzw. ZV als auch ein Wort Vv ... bzw.
Vn des Ersatzadressenspeichers S. Ferner sind die
hangigkeit von der bereits vorgewUhlten Gruppe (in
diesem Beispiel fUr die Gruppe 2 im Wahler 12) ein Wöhlelement (z.V. ein Magnetkern oder ein Tran-
Leitung E unmittelbar mit den Lesedrähten des Ersatzadressenspeichers 5 verbunden. Wenn die Bitzah
je Speicherwortplatz gleich der Bitzahl je Ersatz·
sistor) Mi11, Mi1.,..., mlfl bzw. mit, m„,..., mtn (in adressenspeicherwortplatz ist (welche Zahl Im vorlie·
diesem Beispiel somit das Element mtt) auf bekannte 60 genden Beispiel χ ist), können alle Verstärke
platz W82 vollständig gewählt, und es kann an den gemeinsam sein. Sind die Bitzahlen der WortplälZ1
Ausgängen O gelesen und/oder eingeschrieben nicht gleich, so können dennoch alle oder wenig
werden. stens ein Teil der Verstärker Z1,..., Z* sowie da
Wenn aber ein Wortplatzadressenteil aus dem Re- 63 ganze oder teilweise Register 6 gemeinsam sein,
glstcrtell 3 b einem im vorerwähnten Beispiel im Die Wirkungsweise des Speichers nach F1 g. 2 ic
Wortplatz Ks vorkommenden fehlerhaften Worlplatz- großenteils identisch mit der Wirkungswelse des Spei
adressenteil entspricht, so schaltet die Schaltvorrich- chers nach Flg. 1.
Der Wortplatzadressenteil einer Wortplatzadresse im Registerteil 3a dient über den Dekodierer 4 und
eine der Treiberstufen Z1,..., iN, hier z. B. iN, zur
Wahl einer Wortplätzegruppe 1,..., N, hier z. B. N. Der Wähldraht dN führt z.B. einem Strom 1ItI, mit
dem die Wähierelementc mNvmN2,. . .,mNnunayNl,
3Ά'2>
)'/v:i und Xv4 des Wählers 1 N vorerregt werden.
Der gleiche Strom Va / fließt über die Leitung D auch
zur betreffenden Wortplatzstelle Vn des Ersatzadresscnspcichcrs
5. Die Bitclcmcntc vNl, vN2,..., vNx
werden dadurch völlig erregt und somit' über die Lesedrähte e,,. ., ev zu den Verstärkern /,,..., Ix
gelesen. Der Wortplatz Vn steht dann im Register 6.
In der AdrcEscnvcrglcichsvorrichtung 7 wird dieses
Wort mit dem in diesem Augenblick im Wortplatzadrcsscnregistertcil 3 b des Registers 3 befindlichen
Wortplatzadresscntcil, der die Stelle des Wortplatzes, z. B. WNv in der Gruppe N angibt, verglichen. Wenn
der Wortplatzadressenteil des zu wählenden Wortplatzes
wN.Λ aus dem Registerteil 3 ft einem im Wortplatz
Vn vorkommenden fehlerhaften Wortplatzadressenteil
nicht entspricht, verbleibt die Schaltvorrichtung 8 in der gezeichneten Lage. Der Schalter S1
ist geschlossen, und der Wortplatzadrcssentcil im Registerteil 3 b des Wortplatzcs Wn 3 gelangt in den Dekodierer
9, Aus dem Dckodicrer 9 wird in diesem Beispiel das Wählcielcmcnt mN!i mit einem zweiten
Strom Va/ gespeist. Jetzt ist nur dieses Wählerelcmcnt
/%., durch einen Strom / als Summe der beiden erwähnten Ströme '/2/ völlig erregt. Dies hat zur
Folge, daß der Wortplatz Wn 3 über die Lcscdrähtc
c,. . ., ex, die Verstärker /,,. .., Ix und das Register 6
als Ausgang O des Speichers, gelesen und/oder eingeschrieben
werden kann. Der Wortplatz Vn ist inzwischen durch eine Steuerung, z. B. von der Vcrgleichsvorrichtung
7 her, was in der Zeichnung durch die Linie ζ dargestellt ist, in dem Augenblick, in dem
es sich herausstellt, daß der Wortplatz.idrcssenteil
des zu wählenden Wortplatzcs WNn aus dem Rcgislcrtcil
3/) nicht mit einem im Wort Vn vorkommenden fehlerhaften Wortplatzadressenteil übereinstimmt,
aus dem Register 6 gelöscht.
aber ein Wortplatzadressenteil aus dem Registerteil 3 b mit einem im beschriebenen Beispiel im
Wortplatz Vn vorkommenden fehlerhaften Wortplatzadressenteil
übereinstimmt, schaltet die Schaltvorrichtung 8 unter der Steuerung der Adressenvergreifvorrichtung
7 um und schließt den Schalter S2. Die Adresse des den fehlerhaften Wortplatz ersetzenden
redundanten Wortplatzes, z. B. rNu, der somit unmittelbar oder mittelbar durch die Stelle des Wortplatzadresscnteils
des fehlerhaften Wortplatzes im Worlplatz Vn aus dem Wortplatz Vn herrührt, erscheint
jetzt im Dekodicrer 10. Dieser Dekodierer 10 erregt die Treiberstufe M4. Diese liefert einen Strom
'/2 / und durch diesen zusammen mit dem vorerwähnten
Wählstrom 1ItI aus der Treiberstufe iN wird
das Wählerelemcnt yNi des Wählers IN völlig erregt.
Der den fehlerhaften Wortplatz, z. B. WNh ersetzende
redundante Wortplatz rNi ist dadurch vollständig gewählt
und kann über die Lesedrähte cv ..., ex, die
Verstärker /,,..., Ix und das Register 6, das mittler-
ao weile über die Leitung ζ wieder gelöscht ist, gelesen
und/oder eingeschrieben werden.
Aus der vorstehenden Beschreibung dürfte klar sein, daß eine Anzahl von fehlerhaften (nicht einwandfrei
arbeitenden) Wortplätzen je Gruppe, welche Anzahl gleich der Zahl der redundanten Wortplätze
je Gruppe ist, an beliebigen Stellen in der Gruppe erlaubt sind. Praktisch genügt dies meistens zur Beseitigung
der fehlerhaften Wortplätzc. Wenn jedoch in einer Gruppe eine Anzahl von nahe beieinanderliegcndcn
fehlerhaften Wortplätzen (ein sogenannter »bad spot«) vorkommen, die größer als die Zahl der
redundanten Wortplätzc ist, kann der beschriebene Speicher dennoch völlig brauchbar sein, wenn die
Lagen der Wortplätze aus zwei oder mehreren Gruppen miteinander vermischt werden. Angenommen,
eine Gruppe enthalte nur die Adressen der geradzahligen Wortplätze und eine andere Gruppe enthalte
nur die Adressen der zwischenliegenden ungeradzah-
!igen Wortplätzc, so läßt sich im beschriebenen Bci-
spiel mit 4 redundanten Wortplätzen je Gruppe eir »bad spot, der 8 ncbcncinanderliegcndc fehlerhafte
Wortplätzc enthält, gemäß dem erfindungsgemäßer Speicher ersetzen.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Wortorganisierter Speicher, der mehrere in setzenden redundanten Wortplatz wählen, und wobei
Gruppen zusammengefaßte Wortplätze und 5 in einem Ersatzadressenspeicher die Adressenangamehrere
redundante Wortplätze mit jeweils meh- ben der fehlerhaften Wortplätze und der die fehlerreren
Speicherelementen enthält, wobei erste haften Wortplätze ersetzenden redundanten Wort-Wählglieder
zur Wahl von Wortplatzgruppen, platze gespeichert sind, und eine Adressenveigleichszweite
Wählglieder zur Wahl von Wortplätzen aus vorrichtung zur Steuerung der zweiten oder, im Falle
einer Wortplatzgruppe und dritte Wählglieder io eines fehlerhaften Wortplatzes, der dritten Wählglievorgesehen
sind, die statt eines fehlerhaften Wort- der vorhanden sind.
platzes einen diesen fehlerhaften Wortplatz erset- Solche wortorganisierte Speicher mit redundanten
zenden redundanten Wortplatz wählen, und wobei Wortplätzen sind bekannt (britische Patentschrift
in einem Ersatzadressenspeicher die Adressen- 9 39 054). Die redundanten Wortplätze sind vorgeangaben
der fehlerhaften Wortplätze und der die 15 sehen, um fehlerhafte Wortplätze im Speicher, die
fehlerhaften Wortplätze ersetzenden redundanten z. B. durch schadhafte oder nicht gut arbeitende Spei-Wortplätze
gespeichert sind, und eine Adressen- cherelemente entstanden sein können, ersetzen zu
Vergleichsvorrichtung zur Steuerung der zweiten können. Dabei kann ein redundanter Wortplatz selbst
oder, im Falle eines fehlerhaften Wortplatzes, der auch fehlerhaft sein, so daß er selbstverständlich nicht
dritten Wählglieder vorhanden sind, dadurch ao als Ersatz brauchbar ist. Diese Möglichkeit der Ergekennzeichnet,
daß jeder Wortplatz- Setzung eines fehlerhaften Wortplatzes ist wichtig,
gruppe eine Anzahl eigener redundanter Wort- weil sonst ein Speicher oder ein Teil eines Speichers,
platze zugeordnet ist und daß jeder Wortplatz- z. B. eine Speichermatrize, völlig unbrauchbar sein
gruppe eine Adresse im Adressenersatzspeicher könnte. Bei der bekannten Vorrichtung werden die
zugeordnet ist, in der die Teiladresse der fehler- 25 Adressen der redundanten Wortplätze und die Adreshaften
Wortplätze in dieser Wortplatzgruppe und sen der fehlerhaften Wortplätze des Speichers in einen
die Teiladressen der die fehlerhaften Wortplätze Ersatzadressenspeicher aufgenommen. Wenn ein beersetzenden
redundanten Wortplätze der betref- stimmter Wortplatz gewählt werden muß, wird zufenden
Gruppe gespeichert sind, daß bei der Wahl nächst in einer Vergleichsvorrichtung festgestellt, ob
einer Wortplatzgruppe die zugeordnete Adresse 30 die Adresse des zu wählenden Wortplatzes im erdes
Ersatzadressenspeichers gleichzeitig wählbar wähnten Ersatzadressenspeicher vorkommt. Wenn
ist und daß die Adressenvergleichsvorrichtung we- dies nicht der Fall ist, wird der Wortplatz, der somit
nigstens die den Wortplatz innerhalb der Wort- gut ist, unmittelbar aus dem Speicher gewählt,
platzgruppe angebende Teiladresse mit den aus Wenn es aber der Fall ist, so ist dieser Wortplatz
platzgruppe angebende Teiladresse mit den aus Wenn es aber der Fall ist, so ist dieser Wortplatz
dem Ersatzadressenspeicher ausgelesenen Teil- 35 fehlerhaft, und der erwähnte Ersatzadressenspeicher
adressen vergleicht. gibt die Adresse des den fehlerhaften Wortplatz er-
2. Wortorganisierter Speicher nach An- setzenden redundanten Wortplatzes im Speicher, der
sprach 1, dadurch gekennzeichnet, daß die Teil- dann gewählt wird. Das beschriebene Verfahren eradresse
des den fehlerhaften Wortplatz ersetzen- fordert einen komplizierten Ersatzadressenspeicher,
den redundanten Wortplatz der betreffenden 40 einen sogenannten »inhaltsadressierbaren Speicher«,
Gruppe durch die Stellung dieser Teiladresse in weil die vollständigen Wortadressen der fehlerhaften
dem zugeordneten Wort des Ersatzadressenspei- Wortplätze und die vollständigen Wortadressen der
chers gegeben ist. die fehlerhaften Wortplätze ersetzenden redundanten
3. Wortorganisierter Speicher nach Anspruch 1 Wortplätze in ihm gespeichert sind. Dieser Ersatzoder
2, dadurch gekennzeichnet, daß gemeinsame 45 adressenspeicher ist in der Praxis auch ein sehr kost-Wählglieder
zur gleichzeitigen Wahl einer Gruppe spieliger Speicher, weil er sehr schnell sein muß, um
und der dieser Gruppe zugeordneten Adresse des zu verhindern, daß infolge der Notwendigkeit eines
Ersatzadressenspeichers vorgesehen sind und der Vergleichs der vollständigen Adressen der zu wähwortorganisierte
Speicher und der Ersatzadressen- lenden Wortplätze mit allen vollständigen Adressen
speicher unmittelbar miteinander verbunden sind. 5° der im Ersatzadressenspeicher gespeicherten Wort-
4. Wortorganisierter Speicher lach Anspruch 1 platze die Wahl eines redundanten Wortplatzes zum
oder einem der folgenden, dadurch gekennzeich- Ersatz eines fehlerhaften Wortplatzes zu viel Zeit
net, daß die Lesedrähte des wortorganisierten beansprucht. Die Erfindung bezweckt, einen wort-Speichers
unmittelbar mit denen des Ersatzadres- organisierten Speicher vom erwähnten Typ derartig
senspeichers verbunden sind und die Verstärker 55 auszubilden, daß die erwähnten Nachteile vermieden
und Register beiden Speichern gemeinsam sind. oder wenigstens verringert werden.
Zu diesem Zweck ist der wortorganisierte Speicher gemäß der Erfindung dadurch gekennzeichnet, daß
jeder Wortplatzgruppe eine Anzahl eigener redun-
60 danter Wortplätze zugeordnet ist und daß jeder Wortplatzgruppe eine Adresse im Adressenersatzspeicher
zugeordnet ist, in der die Teiladresse der
Die Erfindung bezieht sich auf einen wortorgani- fehlerhaften Wortplätze in dieser Wortplatzgruppe
rten Speicher, der mehrere in Gruppen zusammen- und die Teiladressen der die fehlerhaften Wortplätze
faßte Wortplätze und mehrere redundante Wort- 65 ersetzenden redundanten Wortplätze der betreffenden
itze mit jeweils mehreren Speicherelementen ent- Gruppe gespeichert sind, daß bei der Wahl einer
It, wobei erste Wählglieder zur Wahl von Wort- Wortplatzgruppe die zugeordnete Adresse des Ersatzitzgruppen,
zweite Wählglieder zur Wahl von Wort- adressenspeichers gleichzeitig wählbar ist und daß die
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL6802366 | 1968-02-19 | ||
NL686802366A NL149927B (nl) | 1968-02-19 | 1968-02-19 | Woordgeorganiseerd geheugen. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1906940A1 DE1906940A1 (de) | 1969-09-18 |
DE1906940B2 DE1906940B2 (de) | 1976-01-29 |
DE1906940C3 true DE1906940C3 (de) | 1977-07-07 |
Family
ID=19802822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691906940 Granted DE1906940B2 (de) | 1968-02-19 | 1969-09-17 | Wortorganisierter speicher mit redundanten wortplaetzen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3585607A (de) |
JP (1) | JPS5535800B1 (de) |
DE (1) | DE1906940B2 (de) |
FR (1) | FR1600620A (de) |
GB (1) | GB1260914A (de) |
NL (1) | NL149927B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4942516A (en) * | 1970-12-28 | 1990-07-17 | Hyatt Gilbert P | Single chip integrated circuit computer architecture |
US3659275A (en) * | 1970-06-08 | 1972-04-25 | Cogar Corp | Memory correction redundancy system |
FR2109452A5 (de) * | 1970-10-16 | 1972-05-26 | Honeywell Bull Soc Ind | |
US3701094A (en) * | 1971-04-19 | 1972-10-24 | Honeywell Inf Systems | Error control arrangement for information comparison |
USH1970H1 (en) | 1971-07-19 | 2001-06-05 | Texas Instruments Incorporated | Variable function programmed system |
US3781826A (en) * | 1971-11-15 | 1973-12-25 | Ibm | Monolithic memory utilizing defective storage cells |
US3753242A (en) * | 1971-12-16 | 1973-08-14 | Honeywell Inf Systems | Memory overlay system |
GB1371597A (en) * | 1972-05-01 | 1974-10-23 | Ibm | Bubble domain memory system |
US3755791A (en) * | 1972-06-01 | 1973-08-28 | Ibm | Memory system with temporary or permanent substitution of cells for defective cells |
US3845476A (en) * | 1972-12-29 | 1974-10-29 | Ibm | Monolithic memory using partially defective chips |
US3803560A (en) * | 1973-01-03 | 1974-04-09 | Honeywell Inf Systems | Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system |
US3800294A (en) * | 1973-06-13 | 1974-03-26 | Ibm | System for improving the reliability of systems using dirty memories |
DE2823457C2 (de) * | 1978-05-30 | 1982-12-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage |
US4155121A (en) * | 1978-06-30 | 1979-05-15 | International Business Machines Corporation | Redundant charge-coupled device and method |
JPH0670880B2 (ja) * | 1983-01-21 | 1994-09-07 | 株式会社日立マイコンシステム | 半導体記憶装置 |
JPS6177946A (ja) * | 1984-09-26 | 1986-04-21 | Hitachi Ltd | 半導体記憶装置 |
KR940006922B1 (ko) * | 1991-07-11 | 1994-07-29 | 금성일렉트론 주식회사 | 반도체 메모리의 리던던시 회로 |
US5313424A (en) * | 1992-03-17 | 1994-05-17 | International Business Machines Corporation | Module level electronic redundancy |
-
1968
- 1968-02-19 NL NL686802366A patent/NL149927B/xx unknown
- 1968-12-30 FR FR1600620D patent/FR1600620A/fr not_active Expired
-
1969
- 1969-02-14 US US799395A patent/US3585607A/en not_active Expired - Lifetime
- 1969-02-14 GB GB8224/69A patent/GB1260914A/en not_active Expired
- 1969-02-19 JP JP1187069A patent/JPS5535800B1/ja active Pending
- 1969-09-17 DE DE19691906940 patent/DE1906940B2/de active Granted
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1906940C3 (de) | ||
DE2328869C2 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems | |
DE69125052T2 (de) | Halbleiterspeichervorrichtung mit Redundanzschaltung | |
DE1906940B2 (de) | Wortorganisierter speicher mit redundanten wortplaetzen | |
DE2646162B2 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE69411532T2 (de) | Verfahren zur Programmierung von Redundanzregistern in einer Zeilenredundanzschaltung für einen Halbleiterspeicherbaustein | |
DE2142634B2 (de) | Assoziativspeicher | |
DE2442191A1 (de) | Verfahren und anordnung zur fehlerortsbestimmung in einem arbeitsspeicher | |
EP1105802B1 (de) | Verfahren zur reparatur von defekten speicherzellen eines integrierten speichers | |
DE2364254B2 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
EP1008993B1 (de) | Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren | |
DE19963689A1 (de) | Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE10337284B4 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
EP0282976B1 (de) | Verfahren und Schaltungsanordnung zum parallelen Einschreiben von Daten in einen Halbleiterspeicher | |
DE60304642T2 (de) | Flashspeicher und Verfahren zum Betrieb desselben | |
DE19725581C2 (de) | Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Speichers | |
DE10226585C1 (de) | RAM-Speicherschaltung | |
EP0902924B1 (de) | Redundanzspeichervorrichtung mit rom-speicherzellen | |
DE1524856A1 (de) | Wortadressierbare Datenspeicher mit mehreren defekten Speicherelementen | |
DE19924153B4 (de) | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers | |
DE69626625T2 (de) | Verfahren, um redundante fehlerhafte Adressen in einer Speicheranordnung mit Redundanz zu erkennen | |
DE10139724B4 (de) | Integrierter dynamischer Speicher mit Speicherzellen in mehreren Speicherbänken und Verfahren zum Betrieb eines solchen Speichers | |
DE10062404A1 (de) | Vorrichtung und Verfahren zum Reduzieren der Anzahl von Adressen fehlerhafter Speicherzellen | |
DE2004934B2 (de) | Speicheranordnung mit schaltungen zur fehlererkennung und fehlerkorrektur | |
DE69319886T2 (de) | Halbleiterspeicher mit Speichermatrix, der mit einem einzigen Sektor assoziierte Redundantezellenspalte enthält |