DE1814496A1 - Schaltanordnung mit Haupt- und Tochterschalter - Google Patents

Schaltanordnung mit Haupt- und Tochterschalter

Info

Publication number
DE1814496A1
DE1814496A1 DE19681814496 DE1814496A DE1814496A1 DE 1814496 A1 DE1814496 A1 DE 1814496A1 DE 19681814496 DE19681814496 DE 19681814496 DE 1814496 A DE1814496 A DE 1814496A DE 1814496 A1 DE1814496 A1 DE 1814496A1
Authority
DE
Germany
Prior art keywords
igfets
pair
main
control
daughter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681814496
Other languages
English (en)
Inventor
Ryley John Edwin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Co Ltd
Original Assignee
Plessey Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Co Ltd filed Critical Plessey Co Ltd
Publication of DE1814496A1 publication Critical patent/DE1814496A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation

Landscapes

  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)

Description

Unser Zeichen: P 2002
THE PLESSEY COMPANY LIMITED 56 Vicarage Lane, Ilford, Essex / Großbritannien
Schaltanordnung mit Haupt- und Tochterschalter
Die Erfindung bezieht sich auf Schaltanordnungen und insbesondere auf sogenannte Haupt-ZTochterschaltanordnungen, d.h. Schaltanordnungen, bei welchen ein Hauptschalter in Abhängigkeit von der Abtastung eines einer Polarität zustrebenden Schaltimpulses und ein Tochterschalter betätigt wird, wenn das Vorzeichen des Impulses der entgegengesetzten Polarität zustrebt. So kann bei einem Ausführungsbeispiel einer Haupt-/lochtersehaltanordnung, auf welche ein positiver
Bu/Gr.
Taktimpuls
909833/ 1355
Taktimpuls gegeben wird, der Hauptschalter betätigt werden, wenn die vordere Planke des Taktimpulses zum positiven Vorzeichen übergeht, und der Tochterschalter„wird so betätigt, daß er gleichzeitig mit der zu negativem Vorzeichen übergehenden hinteren Flanke des Taktimpulses den gleichen Zustand annimmt wie der Hauptschalter.
Die Erfindung schafft eine Schaltanordnung mit Haupt- und Tochterschalter, gekennzeichnet durch einen Hauptschalter mit zwei Schaltzuständen, welcher durch ein Paar .von IGPETs, d.h. Feldsteuerungstransistoren mit isolierter Steuerelektrode (nachfolgend Hauptpaar genannt) gebildet ist, welche zur Bildung eines bistabilen Multivibrators kreuzweise gekoppelt sind, Belastungsanordnungen, welche mit jedem IGFET des Hauptpaars verbunden sind, einen Tochterschalter mit zwei Schaltzuständen, welcher durch ein weiteres Paar von IGFETs (nachfolgend Tochterpaar genannt) gebildet ist, welche gleichermaßen zur Bildung eines bistabilen Multivibrators kreuzweise gekoppelt sind, weitere Belastungsanordnungen, welche mit jedem IGFET des Tochterpaars verbunden sind, und durch Kopplungseinrichtungen, durch welche der Hauptschalter und der Tochterschalter miteinander verbunden sind, wobei die Anordnung so getroffen ist, daß bei Änderung des Schaltzustands des Hauptschalters in Abhängigkeit von einem Taktimpuls der Zustand des Tochterschalters ebenfalls geändert wird.
Eine vorteilhafte Ausgestaltung der Erfindung besteht darin, daß Taktimpulse auf den Hauptschalter über die miteinander verbundenen Steuerkontakte eines Paares von Steuer-IGFETs gegeben werden, deren Senkenkontakte jeweils mit den Quellenkontakten der IGFETs des Hauptpaars verbunden sind und deren Quellenkontakte mit einer ersten Netzleitung verbunden sind, deren Polarität derjenigen einer zweiten Netzleitung entgegengesetzt
909833/1355
gesetzt ist, mit welcher die Haupt- und Tochter-Belastungsanordnungen verbunden sind.
Gemäß der Erfindung ist es auch möglich, daß parallel zu Jedem Steuer-IGFET ein oder mehrere Steuer-IGFETs derart geschaltet sind, daß die Anwesenheit oder Abwesenheit eines Signals an den Steuerkontakten dieser weiteren Steuer-IGFETs das Ansprechen des Hauptschalters auf einen aufgegebenen Taktimpuls steuert.
Eine weitere Ausgestaltung der Erfindung besteht darin, daß die Belastungsanordnungen zwei IGFETs aufweisen, welche nachfolgend Hauptbelastungs-IGFETs genannt werden und jeweils mit einem anderen der IGFETs des Hauptpaars verbunden sind, und daß die weiteren Belastungseinrichtungen zwei IGFETs aufweisen, welche nachfolgend die Tochterbelastungs-IGFETs genannt werden.
Erfindungsgemäß besteht auch die Möglichkeit, daß Jeder der Tochterbelastungs-IGFETs und jeder der Hauptbelastungs-IGFETs jeweils mit seinem Steuerkontakt hzxi. Senkenkontakt mit der zweiten Netzleitung verbunden ist, wobei sein Quellenkontakt direkt mit dem Senkenkontakt des jeweiligen IGFETs je nachdem des Hauptpaars oder Tochterpaars verbunden ist, welchem er zugeordnet ist*
Weitere vorteilhafte Ausgestaltungen der Erfindung bestehen darin, daß die den Tochtersehalter und Hauptschalter miteinander verbindenden Kopplungseinrichtungen zwei IGFETs aufweisen, welche nachfolgend Kopplungs-IGFETs genannt werden und so angeordnet sind, daß sie die IGFETs des Hauptpaars mit den IGFETs des Tochterpaars verbinden bzw. daß einer der Kopplungs-IGFETs mit seinem Steuerkontakt mit dem Senkenkontakt eines der IGFETs des Hauptpaars verbunden ist, wobei der Quellenkontakt
909833/1355
kontakt eines der Kopplungs-IGPETs und des genannten einen IGPETs des Hauptpaars miteinander verbunden sind und der Senkenkontakt des genannten einen Kopplungs-IGPETs mit dem Senkenkontakt des einen IGPETs des Tochterpaars verbunden ist, wodurch ein IGFET des Hauptpaars mit einem IGPET des Tochterpaars gekoppelt ist und der andere IGPET des Hauptpaars und der andere IGPET des Tochterpaars gleichermaßen mittels des anderen Koppiungs-IGPETs miteinander gekoppelt sind.
Gemäß der Erfindung besteht auch die Möglichkeit, daß zwei weitere Paare von IGPETs für "Vorwahl"- und "Lösch»- Zweeke vorgesehen sind und nachfolgend als erstes und zweites Paar von Rücksetz-IGPETs bezeichnet werden. Eine weitere vorteilhafte Ausgestaltung der Erfindung besteht darin, daß das erste Paar von Rücksetz-IGPETs mit deren jeweiligen Senkenkontakten mit den Senkenkontakten der IGFETs des Hauptpaars verbunden sind, wobei ihre Quellenkontakte mit der ersten Netzleitung verbunden sind, und daß das zweite Paar von Rücksetz-IGPETs gleichermaßen mit dem Tochterpaar von IGPETs verbunden ist, wobei der Steuerkontakt des einen IGPETs des ersten Paars von Rücksetζ-IGFETs und der Steuerkontakt des einen IGPETs des zweiten Paars von Rücksetz-IGPETs miteinander verbunden sind, so daß eine Löschimpulseingangsleitung gebildet wird, und wobei die anderen Steuerelektroden des ersten und zweiten Paars von Rücksetz-IGFETs zur Bildung einer Vorwahleingangsleitung miteinander verbunden sind.
Die erfindungsgemäße Haupt-ZTochterschaltanordnung kann in einer Ausführungsform der Erfindung als J-K-Plipflop verwendet werden und gemäß einer weiteren Ausführungsform der Erfindung können mehrere Haupt-/Tochterschaltanordnungen zur Bildung eines Schieberegisters verwendet werden.
Anhand
909833/ 1355
Anhand der Figuren wird die Erfindung beispielsweise näher erläutert. Es zeigt
Figur la ein Schaltbild einer erfindungsgemäßen Haupt-/Tochter-3chaltanordnung9
Figur Ib eine zu der Schaltung gemäß Figur la gehörige Funktionstafel,
Figur 2a ein Blockschaltbild eines J-K-Flipflops, bei welchem eine der Schaltung gemäß Figur la ähnliche Schaltung verwendet wird, '
Figur 2b eine zu dem in Figur 2a gezeigten J-K-Flipflop gehörige Funktionstafel und
Figur 3 ein Blockschaltbild eines Schieberegisters, bei welchem mehrere Schaltungen verwendet werden, deren jede gleich der Schaltung gemäß Figur la ausgebildet ist.
Gemäß Figur la weist eine Haupt-/Tochterschaltung ein Paar von IGFETs 3, ^ auf, deren Steuerkontakte und Senkenkontakte kreuzweise gekoppelt sind, so daß ein bistabiler Haupt-Multivibrator gebildet wird. Die"Belastung des IGFETs 3 ist ein IGFET Lt, dessen Quell'enkontakt mit dem Senkenkontakt des IGFETs 3 verbunden ist, und der Senkenkontakt und der Steuerkontakt des IGFETs Ll sind jeweils mit der negativen Netzleitung verbunden. Die Belastung des IGFETs H wird von einem IGFET L2 gebildet, welcher in ähnlicher Weise wie der IGFET Ll angeschlossen ist. Daher bilden die IGFETs 3 und k das Hauptpaar und die IGFETs Ll und L2 bilden die Hauptbelastung.
Die· IGFETs 5 und 6 sind in ähnlicher Weise wie die IGFETs 3 und 4 kreuzweise gekoppelt, so daß ein bistabiler Tochter-
Multivibrator
909833/1355
Multivibrator gebildet wird, mit welchem Belastungs-IGPETs L 3 und L4 verbunden sind. Daher bilden die IGPETs 5 und 6 das Tochterpaar und die IGPETs L3 und L4 bilden die Tochterbelastung. Der bistabile Tochter-Multivibrator 1st mit dem Hauptmultivibrator mittels Kopplungs-IGPETs 9 und 10 gekoppelt. Der Senkenkontakt des Kopplungs-IGPETs 9 ist mit dem Senkenkontakt des IGPETs 6 des Tochterpaars verbunden, während der Steuerkontakt des IGPETs 9 mit dem Senkenkontakt des IGPETs 3 des Hauptpaars verbunden ist, und der Quellenkontakt des IGPETs 9 ist mit dem Quellenkontakt des IGPETs 3 verbunden. Der andere Kopplungs-IGFET ist in ähnlicher Weise zwische den IGPET 4 des Hauptpaars und den IGPET 5 des Tochterpaars geschaltet. Taktimpulse werden auf die Quellenkontakte des Hauptpaars über Steuer-IGPETs 1 und 2 gegeben. Der Senkenkontakt des IGPETs 1 ist mit dem Quellenkontakt des IGFETs 3 des Hauptpaars verbunden, während der Quellenkontakt des IGPETs 1 mit der positiven Netzleitung verbunden ist. Der Steuer-IGPET 2 ist in ähnlicher Weise zwischen die positive Netzleitung und den IGPET geschaltet, wobei die Steuerkontakte der Steuer-IGFETs 1 und 2 zur Bildung einer Taktimpuls-Eingangsleitung miteinander verbunden sind. Weitere Steuer-IGFETs 7 und 7a, bei welchen Steuerimpulseingänge A und Al an ihren jeweiligen Steuerkontakten vorgesehen sind, sind parallel zum Steuer-IGPET geschaltet und weitere Steuer-IGPETs 8 und 8a, an welchen Steuerimpulseingänge B und Bl an ihren jeweiligen Steuerkontakten vorgesehen sind, können parallel zum IGPET 2 geschaltet sein.
In der Punktionstafel der-Figur Ib, welche zu der Schaltung der Figur la gehört, wird eine positive Logik angenommen, d.h. der logische Wert 0 ist eine Spannung nahe Erdpotential, wobei in diesem Fall Erde der negativen Netzleitung entspricht, und der logische Wert 1 ist eine Spannung, welche
bezüglich
909833/ 1355
<_ 7 —
bezüglich Erde positiv ist. t ist die Bitzeit vor einem Taktimpuls und t + 1 ist die Bitzeit ^nach einem Taktimpuls. Der Eingang A ist gleich dem- Eingang Al und der Eingang B ist gleich dem Eingang Bl. Die Taktimpulse sind positiv bezüglich Erde.
Die Arbeitsweise der Schaltung ist daher aus der Punktionstafel ersichtlich. Wenn beispielsweise die Steuereingänge A, Al und B, Bl auf den logischen Wert 0 gesetzt sind, ^sind die IGPETs 73 7a, 8 und 8a "eingeschaltet" oder leitend und ein Taktimpuls, dessen Wirkung in der "Ausschaltung" oder Sperrung der Schalt-IGPETs 1 und 2 für die Dauer des Tastimpulses liegt, ^ hat keine Wirkung auf einen parallel zum Tochterbelastungspaar an den Klemmen X und Y abgenommenen Ausgang.
Wenn andererseits die Eingangsklemmen Al und A auf den logischen Wert 0 und die Eingangsklemmen Bl und B auf i gesetzt werden, werden öl© Ausgangsklemmen Σ uod Y In Abhängigkeit von einem aufgegebenen Taktimpuls jeweils auf öle logischen Werte 0 bzw, 1 gesetst oder bleiben bsi ä®n logischen Werten 0 bzw. 1, wenn sie vor Aufgabe ö©s Taktimpulses auf di©s©si Wert gesetzt waren.
Zum Verständnis dieser Betriebsart, bei der A und Al auf den logischen Wert 0 und die Eingangskieramen B und Bl auf A den logischen Wert 1 gesetzt sind, werde angenommen, daß vor Aufgabe des Taktimpulses der IGPET 3 gesperrt und der IGFET if daher leitend war. Wenn die Vorder flanke des Taktimpulses positiv wird, werden die IGPETs 1 und 2 gesperrt. Der IGPET 1J wird daher ebenfalls gesperrt, da sein Stromkanal unterbrochen wird, und der IGFET 3 wird leitend, wodurch Strom durch die IGFETs 7 und 7a geleitet wird, welche "eingeschaltet" oder leitend sind, da Al und A auf den logischen Wert 0 gesetzt sind. Daher ändern die IGPETs 3 und 4 des
Hauptpaars 909833/1355
Hauptpaars ihren Zustand, wenn die Vorderflanke des Taktimpulses zu positiven Werten übergeht.
Die Schaltung der IGFETs des bistabilen Tochter-Multivibrators wird in folgender Weise durchgeführt. Es werde angenommen, daß der Zustand, in dem der IGPET 3 gesperrt und der IGFET H leitend ist, zu der Zeit vor der Aufgabe eines Taktimpulses gehört, dann ist die Steuerelektrode des Kopplungs-IGFETs 9 negativ. Der IGFET 9 let leitend und daher ist die Senke des IGFETs 9 und die Steuerelektrode des IGFETs 5 positiv. Der IGFET 5 ist daher gesperrt und der IGFET 6 ist leitend, wodurch X und Y auf die logischen Werte 1 bzw. 0 gesetzt werden. Da der IGFET k leitend ist, ist die Steuerelektrode des IGFETs 10 positiv und daher ist der IGFET 10 gesperrt.
Wenn ein Taktimpuls auf die Steuerelektroden der Steuer-IGFETs 1 und 2 gegeben wird, wird der IGFET 4 gesperrt und der IGFET 3 wird leitend, wie bereits ausgeführt. Obwohl die Steuerelektrode des Kopplungs-IGFETs 10 negativ wird, wenn der IGFET 4 gesperrt wird, leitet der IGFET 10 nicht, da kein Stromkanal durch den IGFET 1 oder den IGFET oder 8a führt. Der IGFET 9 hört auf, über die IGFETs 7 und 7a zu leiten.
Wenn die rückwärtige Flanke des Taktimpulses zu negativen Werten übergeht, beginnen jedoch die IGFETs 1 und 2 wiederum zu leiten und es wird eine Strombahn für den Kopplungs-IGFET 10 gebildet, welcher über den IGFET 2 leitet und die Steuerelektrode des IGFETs 6 zu positiven Werten steuert und denselben "abschaltet". Die Steuerelektrode des IGFETs 5 wird daher auf negative Werte eingestellt und der IGFET 5 leitet. X und Y werden daher auf die logischen Werte 0 bzw. 1 ge
setzt
909833/1355
setzt. Daher schaltet der bistabile Tochter-Multivibrator beim Umschlagen der rückwärtigen Flanke des Taktimpulses zu negativen Werten. Wenn die auf Al, A, B und Bl gegebeaen logischen Werte nicht zurückgesetzt werden, erzeugen weitere Taktimpulse keine Veränderung an den Ausgängen X und Y. Wenn beispielsweise A und Al auf den logischen Wert 1 sowie B und Bl auf den logischen Wert 0 zurückgesetzt werden, dann bewirkt der nächste Taktimpuls eine Zurücksetzung von X und Y auf 1 bzw. 0.
Wenn daher geeignete logische Werte an den Klemmen A und Al sowie B und Bl gesetzt werden, und wenn der Taktimpuls vom logischen Wert 0 auf 1 übergeht, schaltet der bistabile Haupt-Mult!vibrator» der bistabile Tochter-Multivibrator bleibt Jedoch unverändert, und wenn der Taktimpuls auf 0 zurückgeht, schaltet der bistabile Tochter-Multivibrator in den gleichen Zustand wie der bistabile Haupt-MuIt!vibrator, welcher dabei unverändert bleibt.
Zur Arbeitsweise der bisher beschriebenen Schaltung wird bemerkt, daß die weiteren Steuer-IQPETs 7a und 8a, welche die Steuereingangsklemmen Al und Bl aufweisen, nicht unbedingt erforderlich sind, da sie bei den beschriebenen Beispielen auf die gleichen logischen Werte wie ihre Gegenstücke "A und B gesetz't worden sind und daher in Wirklichkeit eine Und-Schaltung bilden.
Um die Haupt-/Tochterschalt- oder Steueranordnung zu erweitern, können diese Eingangsklemmen Al und Bl mit den Ausgangsklemmen X und Y kreuzweise gekoppelt werden, so daß ein J-K-Plipflop gebildet wird, wie in Figur 2a gezeigt, welches eine Funktionstafel besitzt, wie in Figur 2b gezeigt. Dieses J-K-Flipflop verwendet daher sech_zehn IGFETs. Die Arbeltsweise des J-K-Flipflops und seiner
Funktionstäfel
9 0983 3/1355
- ίο -
Funktionstafel oder Wahrheitstafel 1st bekannt und wird hier nicht näher beschrieben. Zur Erzielung einer "Lösch"-Anordnung können der IGFET Cl und der IGFET Pl, wie in Figur la in strichpunktierten Linien angedeutet, zwischen die Senkenkontakte des Hauptpaars und die positive Netzleitung geschaltet werden und die IGFETs C 2 und P2 können jeweils parallel zu den IGFETs 5 bzw. 6 des Tochterpaars geschaltet werden. Die Steuerkontakte der IGFETs Cl und C2 sind miteinander verbunden, so daß eine "Lösch"-Impulseingangsleitung gebildet wird, und die Steuerkontakte der IGFETs Pl und P2 sind gleichermaßen miteinander verbunden, so daß eine "Vorwahl"-Impulseingangsleitung gebildet wird. Bei normalem Betrieb werden die "Lösch"- und "Vorwahl"-Eingänge auf einem logischen Wert 1 gehalten. Durch Umsetzen de3 "Lösch"-Eingangs auf 0 werden sowohl der bistabile Haupt- als auch der Tochter-Multivibrator so geschaltet, daß sich ein Ausgang X=O und Y=I ergibt, und durch Umsetzen des "Vorwahl"-Eingangs auf 0 werden die bistabilen MuIt!vibratoren in den entgegengesetzten Zustand geschaltet, d.h. X =1 und Y=O. Die "Lösch"- und "Vorwahl"-Funktionen sind unabhängig vom Zustand irgendeines anderen Eingangs, jedoch sollen die "Lösch"- und "Vorwahl"-Eingänge nicht zusammen auf den logischen Wert 0 gesetzt werden.
Figur 3 zeigt eine Schieberegisteranordnung, welche aus vier Haupt-/Tochterschaltanordnungen gebildet ist, wie sie in bezug auf Figur la beschrieben wurden, ohne den Steuer-IGFET 7a und 8a oder die IGFETs, deren Anschluß in strichpunktierten Linien dargestellt ist. Durch Verbindung der Steuerklemmen A und B mit den Ausgangsklemmen X und Y der vorhergehenden Stufe kann ein Schieberegister mit beliebiger Anzahl von Stufen hergestellt werden. Es wird bemerkt, daß durch Hinzufügung der zusätzlichen IGFETs Cl,
C2
909833/ 1355
18U496
- ii -
C2S Pl und P2.-.ZU jeder Stufe "Vorwahl"- und "Lösch"-Anordnungen vorgesehen werden können und in diesem Fall sind für Jede Stufe achtzehn IGPETs erforderlich, während bei der in Figur 3 gezeigten Anordnung nur vierzehn IGFETs für jede Stufe nötig sind.
Die erfindungsgemäße Haupt-/Tochterschaltanordnung bietet den Vorteil, daß die Haupt-/Tochterfunktlon mit einem einzigen Taktimpuls unter Verwendung einer minimalen Anzahl von IGFETs durchgeführt werden kann, und darüber hinaus ist diese Anordnung zur Verwendung von Gleichspannung bis zu einer vom Leistungsvermögen der IGFETs bestimmten Taktfrequenz geeignet. Die Schaltung ist für einen Aufbau in integrierter Form geeignet und kann als Teil einer komplizierten integrierten Anlage eingebaut werden.
Patentansprüche
909833/1355

Claims (1)

  1. Patentansprüche
    1. Haupt-ZTochterschaltanordnung, gekennzeichnet durch einen Hauptschalter mit zwei Schaltzuständen,,welcher durch ein Paar von 16FETs, d.h. Feldsteuerungstransistoren mit Isolierter Steuerelektrode (nachfolgend Hauptpaar genannt) gebildet ist, welche zur Bildung eines bistabilen Multivibrators kreuzweise gekoppelt sind, Belastungsanordnungen, welche mit Jedem IGFET des Hauptpaars verbunden sind, einen Tochterschalter mit zwei Schaltzuständen, welcher durch ein weiteres Paar von IQFETs (nachfolgend Tochterpaar genannt) gebildet ist, welche gleichermaßen zur Bildung eines bistabilen Multivibrators kreuzweise gekoppelt sind, weitere Beiastungsanordnungen, welche mit jedem ISFET des Tochterpaare verbunden sind, und durch Kopplungseinrichtungen, durch welche der Hauptschalter und der Tochterschalter miteinander verbunden sind, wob«! die Anordnung so getroffen lit, daft bei Änderung des Schalteustands des Hauptschalters in Abhängigkeit von einem Taktimpuls der Zustand des Tochterschalters ebenfalls geändert wird*
    2» Schaltanordnung nach Anspruch 1, dadurch gekennzeichnet, dafe Taktimpuls· auf den Hauptschalter über die miteinander verbundenen Steuerkontakte eines Paars von Steuer-IQFETs" gegeben werden, deren Senktnkontakte jeweils mit den Quellenkontakten der IQFETs des Hauptpaars verbunden sind und deren Quellenkontakt· mit «finer ersten Netzleitung verbunden sind, deren Polarität derjenigen einer zweiten Netzleitung entgegengesetzt ist, mit welcher dl· Haupt- und Tochter-Belastungsanordnungen verbunden «ind.
    903833/1355
    BAD ORIQtNAL
    3» Schaltanordnung nach Anspruch 2S dadurch gekennzeichnet, daß parallel zu Jedem Steuer-IGFET ein oder mehrere Steuer-IQPETs derart geschaltet sind, daß die Anwesenheit oder Abwesenheit eines Signals an den Steuerkontakten dieser weiteren Steuer-IGFETs das Ansprechen des Hauptschalters auf einen aufgegebenen Taktimpuls steuert.
    k. Schaltanordnung nach Anspruch 3» dadurch gekennzeichnet, daß die Belastungsanordnungen zwei IGFETs aufweisen-, welche nachfolgend Hauptbelastungs-IGFETs genannt werden und Jeweils mit einem anderen der IGFETs des Hauptpaars verbunden sind, -"und üb.S> die .weiteren Belastungseinrichtungen zwei IGFETs aufweisen, welche nachfolgend die Tochterbelastungs-IGFETs ge-"nennt werden· -
    5«■ Schaltanordnung nach-Anspruch 2J, dadurch gekennzeichnet, -daß" Jeder der Todaterbelastungs-IGFETs und jeder der Hauptbelastungs-IGFETs jeweils mit seinem Steuerkontakt bzw. Seökankontakt mit d©r zweiten Hetzleitung verbunden ist, sein Quellenkontakt direkt mit dem Senkenkontakt, des-.
    IGFETs j© nachdem, des Hauptpaars oder Tochter- " -pa&rs■ "verbunden ists" welchem- er- zugeordnet ist. - -
    Schaltanordnung,;"n&eh Anspruch 5» dadurch gekennzeichnet, ■' daSdioden■ .-Tochterschalteip und Hauptschalter miteinander -,_. :vcJrbied'enden'.K0ppl.unge'elnrlehtungen*'8)r«l* iGFETs aufweisen,,: w@löli© nachfolgend Kopplungs-IGFETs genannt werden und so . ..angeordnet gtSnff*' daB aid die IGFETs des Hauptpaars mit den"' ISFETg des TochterpaarS-. verbinden* , . . . .
    Schaltanordnung nach Anspruch 6, dadurch gekennzeichnet, :/ daß einer der Kopplüngs-IöFETs mit seinem Steuerkontakt mit dem Senkepkontakt eines der IGFETs des Hauptpaars verbwaden ist, wobei der Quelienköiiiitakt eines der Kopplung»-· &
    BAD ORIQiNAL J
    IGFETb und des genannten einen IGFETs des Hauptpaars miteinander verbunden sind und der Senkenkontakt des genannten einen Kopplungs-IGFETs mit dem Senkenkontakt des einen IGFETs des Tochterpaars verbunden 1st, wodurch ein IGFET des Hauptpaars mit einem IGFET des Toefeterpaars gekoppelt ist und der andere IGFET des Hauptpaars und der andere IGFET des Tochterpaars gleichermaßen mittels des anderen Kopplungs-IGFETs miteinander gekoppelt sind*
    8. Schaltanordnung nach Anspruch 7, dadurch gekennzeichnet, daß zwei weitere Paare von IGFSTs für "Vorwahl"- und "Lösch"-Zwecke vorgesehen sind und nachfolgend als erstes und zweites Paar von BIcksetz-IGFETs bezeichnet werden*
    9. Schaltanordnung nach Anspruch 8,. dadureh gekennzeichnet, daß das erste Paar von Röckeetz-IGFETs mit deren jeweiligen Senkenkontakten mit den Senkenkontakten der XGFETs des Hauptpaars verbunden sind, wobei ihre Quellenkontakte mit der ersten Netzleitung verbunden sind, und daß das zweite Paar von Rücksetz~IOFE$s.gleichermaßen mit dem. ^ohtarpaar von IGFETs ?ex»b.unäen<' ist * -wobei" der' Steuerkontatefc des einen IGFETs des ersten Paars- ton--.Rttcksetz-IGFETs unu der Steuer* kontakt _ des einen IGPIfβ des _ streiten Paars von Rücksstz-IGFETa miteinander .verbanden sind,.-so- daß eine Läschimpulseingangsleitung--gebildet wird.» -und-wobei-die anderen Steuerelektroden des ersten and zweiten Paars von Rüeksets-IGFETs zur Bildung einer TorJraiileingangsleitun® miteinander ver-
    "■ bunden sind. "■.-.'· ■"-λ - - . ■ ■ ■■■■-.
    10. Schaltanordnung nach Anspruch 7, 8 oder 9, dadureh gekennzeichnet, : da& äie/SenkfnieontÄte" de®- ^ochte^pssrs von IGFETs kreuzweise mit den StiUirkontakten der weiteren Steuer-IGFITb verbunden sind, so daß ein J-K-Flipflop gebildet
    BAD
    Eiae Mehrzahl von Eaupt-ZToehtoPseaaltanoroiiiaagen nash einest eier vorasig@henä@n Änspi-tieti©., dadurch go&smizeishnet, daß äle Schaltanordnungen in Reife® miteinander verbunden sind, wobei der Ausgang einer Schaltanordnung den Eingang der nächsten Schaltanordnung speist, und daß Taktimpulae den Schaltanordnungen über eine gemeinsame Taktimpulsleitung «ufühs'bar sind, wodurcii ein Sehiebersgietar gebildet wird.
    BAD ORIGINAL
DE19681814496 1967-12-14 1968-12-13 Schaltanordnung mit Haupt- und Tochterschalter Pending DE1814496A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB56940/67A GB1240110A (en) 1967-12-14 1967-12-14 Improvements in or relating to switching circuits

Publications (1)

Publication Number Publication Date
DE1814496A1 true DE1814496A1 (de) 1969-08-14

Family

ID=10477940

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681814496 Pending DE1814496A1 (de) 1967-12-14 1968-12-13 Schaltanordnung mit Haupt- und Tochterschalter

Country Status (4)

Country Link
US (1) US3578984A (de)
DE (1) DE1814496A1 (de)
FR (1) FR1596072A (de)
GB (1) GB1240110A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2140305A1 (de) * 1970-08-11 1972-02-17 Tokyo Shibaura Electric Co Schieberegister mit Isolierschicht Feld effekttransistoren

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232550B2 (de) * 1971-11-19 1977-08-22
US3835337A (en) * 1973-07-20 1974-09-10 Motorola Inc Binary universal flip-flop employing complementary insulated gate field effect transistors
JPS5925314B2 (ja) * 1976-03-10 1984-06-16 シチズン時計株式会社 シフトレジスタ−
JPS61265798A (ja) * 1985-05-20 1986-11-25 Fujitsu Ltd 半導体記憶装置
FR2628878B1 (fr) * 1988-03-18 1990-08-17 Radiotechnique Compelec Cellule de memorisation adressable, registre a decalage et memoire comportant de telles cellules
JP2639105B2 (ja) * 1989-05-30 1997-08-06 日本電気株式会社 Ｍｏｓ型シフトレジスタ
DE69532377D1 (de) * 1995-10-12 2004-02-05 St Microelectronics Srl Implementierung einer Flip-Flop-Schaltung niedrigen Verbrauchs und hoher Packungsdichte, insbesondere für Standardzellen-Bibliotheken

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US336315A (en) * 1886-02-16 Micheal e
NL293447A (de) * 1962-05-31

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2140305A1 (de) * 1970-08-11 1972-02-17 Tokyo Shibaura Electric Co Schieberegister mit Isolierschicht Feld effekttransistoren

Also Published As

Publication number Publication date
GB1240110A (en) 1971-07-21
FR1596072A (de) 1970-06-15
US3578984A (en) 1971-05-18

Similar Documents

Publication Publication Date Title
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE1280924B (de) Bistabile Schaltung
DE2714715A1 (de) Schaltungsanordnung zum fuehlen von signaluebergaengen
DE68918810T2 (de) Übertragungstor-Multiplexer.
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE2522797C3 (de) Flip-Flop-Schaltung
DE2309080C3 (de) Binäruntersetzerstufe
DE68916093T2 (de) Integrierte Schaltung.
DE1474388A1 (de) Speicheranordnung mit Feldeffekttransistoren
EP0628832A2 (de) Integrierte Schaltung mit Registerstufen
DE69109888T2 (de) Taktfrequenzverdoppler.
EP0252999B1 (de) Getaktete CMOS-Schaltung mit mindestens einem CMOS-Schalter
DE1814496A1 (de) Schaltanordnung mit Haupt- und Tochterschalter
DE2743450A1 (de) Sperrbare zaehlerstufe
DE2944034C2 (de) Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2834869C3 (de) Verriegelungsschaltung mit Josephson-Elementen
DE1807105B2 (de) Treiberschaltung für Flip-Flops
DE1057171B (de) Elektrisches Netzwerk fuer logische Operationen
EP0905892A2 (de) RS-Flip-Flop mit Enable-Eingängen
DE1537307B2 (de) Binäres Schaltwerk
DE2824862C2 (de)
DE2618760B2 (de) Halbleiter-Speichervorrichtung
DE3634332C2 (de)
DE2052519B2 (de) Logische Schaltung