DE1774708A1 - Digitalspeichervorrichtung - Google Patents

Description

PATiNTANWALTE Dlpl.-lng. MARTI N LICHT

PATENTANWÄLTE LICHT, HANSMANM, ΗΕίβΜΛΝΝ Or. REINHOLO SCHMI ÖT

, machen *.thems^t*ass₆ 33 B^w^N· A XIL H A N 3 M A N N

1774708 Dlpl.-Phys. SEiASTlAN HtRRMANN

Menchert,den 20. August 1968 Ihr deichen Umwr Zeichen

/De

THE BUNKER-RAMO CORPORATION Oanoga Park-, Kalifornien 91304 Pall brook Avenue 8433

V. St. Λ.

"Digitalspeichervorrichtung"

Die vorliegende Erfindung bezieht sich allgemein auf Digitalspeichervorrichtungen und insbesondere auf einen aus Iialbleitereleraenten bestehenden opei her mit geringem Energiebedarf, der sich mit Hilfe von groß angelegten Herstellungsverfahren für integrierte Schaltungen herstellen lässt.

Die fortgesetzte Entwicklung in der Technologie integrierte!· Schaltungen macht es heute möglich, aktive Speicherschaltungen mit Hilfe groß angelegter Herstellungsverfahren für integrierte Schaltungen zu bauen. Eine derartige aktive Speicherschaltung it>t beispielsweise in der USA-Patentanmeldung mit der Serial Nr. 455 546, 13. Mai I965 von Robert Feuer erläutert. Diese USA-Patentanaeldung ist ebenfalls auf den Anmelder der vorliegenden Patentenne1dung übertragen

10IMI/U7«

1774701

worden. Integrierte Speiehersehaltungen sind bis jetzt «it unterschiedlicher Betoinnig derjenigen Eigenschaften entwickelt worden, welche sie mit den herkömtlieueren Speiehersehaltungen konkurrenzfähig machen. Zn den Vorteilen integrierter Speicherschaltungen gehören etwa hohe Arbeitsgeschwindigkeit, Miniaturisierung, geringer Energiebedarf, zerstörungsfreies Lesen und eine geringere periphere Komplexität bei Speichervorrichtungen kleineren Uefangs. Ein bemerkenswerter Nachteil W aktiver Speicherschaltungen ist natürlich ihre Instabilität.

Es ist Aufgabe der vorliegenden Erfindung einen Digitalspeicher zu schaffen, welcher aktive, ein zerstörungsfreies Lesen ermöglichende Speicherzellen enthält und so organisiert ist, daß er speziell durch groß angelegte Herstellungeverfahren für integrierte Schaltungen - auf der Basis monolithischer Bausteine - hergestellt werden kann.

k Zusammenfassend kann gesagt werden, daß sich die vorliegende Erfindung auf einen durch Koinzidenzsignale adressierbaren, geringen Energiebedarf aufweisenden Speicher bezieht, der aus verbesserten aktiven Speicherzellen besteht und sieb fur die Herstellung mit Hilfe groß angelegter Herstellungsverfahren für integrierte Schaltungen gut eignet. In einer bevorzugten Ausfühi'uugsfom dieser Erfindung sind die Speicherzellen in Form einer Matrix auf einen Monolith-PlMttchen angeordnet.

toitii/un

BAD ORIGINAL

177A708

Normalerweise ist die Komplexität einer auf einem Monolith-Plättchen angebrachter¹ Schaltung durch die Anzahl der zur Verfügung stehenden Ant.chlußstifte begrenzt. In Übereinstimmung mit einem wichtigen Wesensmerkmal der vorliegenden Erfindung sinü Speicherzellen-Dekodiereinrichtungen auf dem Plattchen vorgesehen und es wird eine Koinzidenzsignal-Adressierung benutzt, um auf diese V/eise die Anzahl der Speicherzellen, die einzeln auf einem einzigen Monolith-Plättchen mit begrenzter Anzahl an Anschlußstiften adressiert werden können, zu erhöhen.

Ferner soll in Übereinstimmung mit einem weiteren V/esensmerkmal der vorliegenden Erfindung die in der Speicherzelle erzeugte Verlustleistung durch Verwendung von Transistoren als Verbraucher (anstatt der herkömmlicherweise verwendeten '.Ti<lerstände) und durch eine periodische Ansteuerung dieser nelastungt. transistoren :ai1 Impulsen anstelle einer dauernd angelegten Vorspannung auf ein Minimum gebracht werden.

In Übereinstimmung niii/t] ternat ivcn Ausführungsf ormen dieser Erfindung sind in jeder i'peicherzell e entsprechende Einrichtungen enthalten, durch welche der I.esestrom verstärkt und die benötigte Amplitude der Adressierungssignale, die für (lie Koinziticazauswahl benutzt werden, verringert wird. Durch Erhöhung der Iesesignal-Anmlitude können die Anforderungen an die \bfiihlverstärker herabgesetzt werden. Durch Verringerung der Adressierungssigna]-Amplituden wird das Übersprechen iai niiaiert.

100882/U76

BAD

Die folgende Beschreibung und die Zeichnungen dienen zur weiteren Erläuterung dieser Erfindung.

Die Zeichnungen zeigen: ,

Figur 1 (a) das zur Darstellung eines Metalloxid-Halbleiters benutzte Symbol,

Figur 1 (b) ein Kennlinienbild eines typischen, für den Verstärkerbetrieb geeigneten Metalloxid-Halbleiter^,

Figur 2 eine bevorzugte Ausführungsform einer Speicherzelle in Übereinstimmung mit der vorliegenden Erfindung,

Figur 3 typische Signalformen, die beim Betrieb der Speicherzelle von Figur 2 Verwendung finden,

Figur k eine alternative Ausführungsfona der Speicherzelle in Übereinstimmung mit der vorliegenden Erfindung,

Figur 5 eine weitere Ausführungsform einer Speicherzelle in Übereinstimmung mit der vorjlegenden Erfindung,

Figur 6 eine schematische Darstellung von in Matrixfoiio angeordneten Speicherzellen, wobei die Art und Weise, in der mehrere Speicherzellen auf einem Monolith-Plättchen angebracht werden können, gezeigt ist,

Figur 7 in schematischer Weise und im Detail die Art, in der Speicherzellen entsprechend der vorliegenden Erfindung miteinander verbunden sind, und

Figur 8 in schematißcher Form das in einem flachen Rahmen befestigte Monolith-Plättchen von Figur 6.

109882/ U U BAD ORIGINAL

iis sei zunächst auf die Figuren 1 (a) und 1 (b) Bezug genommen, welche die symbolische Darstellung eines Feldeffekttransistors, etwa eines Metalloxid-Halbleiters, und seine Betriebskennlinien zeigen. Ein Halbleiter dieses Typs ist im einzelnen in "IEEE Transactions on Electronic Devices", Juli 1964, .Seiten 324 bis 3^5, beschrieben. Seine Eigenschaften sollen hier nur kurz erläutert werden.

Der in Figur i (a) gezeigte Metalloxid-Halbleiter besitzt ύ eine Steuer oder Gatterelektrode 10, eine erste stromführende Elektrode oder Zuführung»elektrode 12 und eine zweite stromführende Elektrode oder Abflußelektrode Ik. Der dargestellte Halbleiter ist ein doppelseitiges Element und daher normalerweise im wesentlichen symmetrisch, so daß die Zuführungs- und die /nflußelektrode praktisch austauschbar sind. Figur 1 (b) stellt ein Diagramm dar, in welchem der citi'om (l<,,,) durch die Zuführungs- und die Abflußelektrode als Funktion der Spannung (V,,„) zwischen der Zuführungs- _Λ

und tiev Abf lußelektrode aufgezeichnet ist. Figur 1 (b) enthält eine Schar von Betricbskennlinien für· verschiedene V/er te der zwischen der Zuführungs- und der Gatterelektrode liegenden Spannung (V_t._r). Aus Figur 1 (b) geht hervor, daß für den dargestellten Halbleiter ein Schwellwert von ^:j Volt i'ür die zwischen der Zuf iihrungs- und der Gatterelektrode liegende Spannung angenommen worden ist. Es sei darauf hingewiesen, daß für jeden Wert von V\,_r der Strom I_cn bei kleinen Wert von V™ vor· einem in den Kennlinien befindlichen Knick

109882/U78 bad original

rasch ansteigt. Liegt die Spannung V„_n jenseits ifer Renef ? q linienknicks 18, so steigt der Strom I₃₀ nur mehr' ganz ireiaig_r hei weiterer Erhöhung von V_c,_n an. η : ϊ,ί ,·<ΐ-;r.<:f-^; ^"ίϋ

Unter Berücksichtigung der in Verbindung mit Figur 1 (l))..:, beschriebenen Betriebseigenschaften sei nun auf. Bigur 2·;? riin Bezug genommen. Figur 2 zeigt in schematisctrer i/eise" die i - ; ' bevorzugte Aus führung s form einer Binär—Speicherzelle 20, · . ?.ι>!ί-.₍-P in welcher vorzugsweise Metalloxid—Halbleiter der in. Figur* $οϊ gezeigten Art benutzt werden. Die Speicheizelle 20 eiKtfr&htr.q r*:·-: erste und zweite Metalloxid-Halbleiter Ql und Q 2-, von deneiti s } jeder eine Gatterelektrode, eine Zuführungselektrode lind .> eine Abfluflelektrode aufweist. Die Halbleiter Ql Und i}2 sind, so miteinander verbunden, daß sie eine bistabile Schaltung r bilden. Wird der Halbleiter Q2 in Vorwärtsrichtung betrieben, so ist der Halbleiter Ql in Spa~rrichtung vorgespannt. Wird andererseits der Halbleiter Ql in Vorwärtsrichtung betrieben, dann ist der Halbleiter Q2 in Sperrrichtung vorgespannt. Die Zuführungselektroden der Halbleiter Ql und Q2 sind miteinander und mit einer ersten liezugsspannungsquelle, in Figur 2 mit "+ 12 Volt" gekennzeichnet, verbunden. Die Abflußelektrode des Halbleiters 02 ist mit der Gatterelektrode des Halbleiters Ql und die Abfliiüelektrode des Halbleiters Ql ist mit der Gatterelektroile des Halbleiters Q2 gekoppelt.

Die Abflußelektrocien der Halbleiter Ql und Q2 sind über kapazitive Belautiingswiders tände mit einer zweiten Bezugs-

1QQ882/U76

BAD ORIGINAL

spannungsquelle, hier Erdpotential, verbunden. Im einzelnen ist dabei die Abflußelektrode des Halbleiters Ql mit der Zuführungselektrode des Halbleiters Q3 verbunden. Die Abflußelektrode des Halbleiters oj ist «it Erde verbunden. In ähnlicher Weise ist die Abflußelektrode des Halbleiters Q2 mit der Zuführungselektrode des nalbleiters Q4t gekoppelt. Die Abflußelektrode des Halbleiters Q4 ist mit Erie verbunden. Die zu den Knotenpunkten 33 und 34 gehörenden Halbleiterelemente bilden eine diesen Knotenpunkten zuzuordnende ύ Kapazität. Jede auf diesen Kapazitäten befindliche Ladung (infolge eines vagabundierenden Stromes oder eines Ileststromes) wird durch die in Vorwärtsrichtung betriebenen Halbleiter Q3 und Q'i abgebaut. Die Gatterelektroden der Belastungs-Halbleiter Q5 und Q*t sind miteinander und mit einer quelle 22, welche Wiederherstellungsimpulse liefert, verbunden. Die Wiederherstellungsimpulsquelle 22 liefert, was unten noch näher beschrieben wird, periodisch Impulse zu den Gatterelektroden der Halbleiter Q3 und Qk und spannt sie dadurch von Zeit zu Zeit ii. Durchlaßrichtung vor. Auf diese Weise wird nur wenig Energie verbraucht, was bei andauernd vorgespannten Halbleitern Q3 und ^k nicht der Fall wäre.

Die Abflußelektroden der Halbleiter Qi und Q2 sind in entsprechender Weise mit den Halbleiter-Schalteinrichtungen Q5 und q6 verbunden. Die Halbleiter 05 und Q6 sind ebenfalls vorzugsweise Metalloxid-Halbleiter und besitzen jeweils eine

109ÖÖ2/U76

Gatterelektrode, eine Zuführungselektrode und eine Abflußelektrode. Im einzelnen ist die Abflußelektrode des Halbleiters Ql mit dem entsprechenden Anschluß des Halbleiters Q5 gekoppelt. Die Zuführungselektrode des Halbleiters Q5 ist ■*■ mit einer Datenleitung 23 verbunden, welche ihrerseits mit dem Ausgang einer ersten Datensignalquelle 2k gekoppelt ist. In ähnlicher Weise ist die Abflußelektrode des Halbleiters Q2 mit der Abflußelektrode des Halbleiters Q6 verbunden. Die W Zuführungselektrode des Halbleiters Q6 ist mit der Datenleitung 25, welche ihrerseits mit dem Ausgang einer Komplement-Datensignalquelle 26 gekoppelt ist, verbunden. Außerdem sind die Zuführungselektroden der Halbleiter Q5 und q6 mit dem Eingang eines Diffeiential-Abfühlverstärkers 28 verbunden.

Die Halbleiterschalter Q5 und Q6 werden beide durch eine Schaltersteuerungs- oder Decodiereinrichtung, welche aus dem Halbleiter Q7 beyteht, gesteuert. Im einzelnen ist dabei die k Ausgangsleitung der Decodiereinrichtung, d.h. die Abflußelektrode des Halbleiters '^7> mit den Gatterelektroden der Halbleiter Q5 und Q6 verbunden. Die Gatter- und die Zuführungselektrode des Halbleiters Q7 sind entsprechend mit Adressiersignalquellen, nämlich der X-Adressiersignalquelle 30 und der Y-Adressiersignalquelle 32 verbunden.

Die Halbleiter (^l und Q2 bilden eine bistabile Schaltung oder Flip-rFlop-Schaltung, velche das eigentliche Speicher-

1Ö9882/U76 mn^

«AD ORIGINAL

element der Speicherzelle 20 darstellt. Die Flip-Flop-Schaltung arbeitet in der i/eise, daß, wenn ein Halbleiter (z.B. Ql) in Durchlaßrichtung vorgespannt ist, der andere Halbleiter (z.B. Q2) in Sperrrichtung vorgespannt ist. Wie bereits erwähnt, dienen die Halbleiter Q3 und Q4 als Lastwiderstände für die Halbleiter Ql und Q2. Die Halbleiter Q5 und Q6 arbeiten als Schalter, welche Datensignale zur Flip-Flop-Schaltung hindurchlassen, um deren Zustand zu ändern.

Um zu zeigen, daß es sich bei der Speicherzelle 20 von Figur 2 um eine bistabile Schaltung handelt, sei zunächst angenommen, daß der Halbleiter Ql in Durchlaßrichtung und der Halbleiter Q2 in Sperrichtimg vorgespannt ist. Unter diesen Bedingungen beträgt die Spannung am Knotenpunkt 33, d.h. an der Abflußelektrode des Halbleiters Ql, etwa + 12 Volt. Die Spannung am Knotenpunkt J>k, d.h. an der Abflußelektrode des Halbleiters Q2, liegt in der Nähe des Erdpotentials. Während des Ruhebetriebes beginnt sich die dem Knotenpunkt J>k zugeordnete Kapazität infolge des vagabundierenden Stromes durch die die zu diesem Knotenpunkt gehörenden PN-Übergänge auf + 12 Volt aufzuladen. Die PN-Übergänge werden durch die Abflußelektroden der Halbleiter Q2 und Q6 und die Zuführungselektrode des Halbleiters Q^ gebildet. Die sich in der Kapazität des Knotenpunktes J>^li durch Reststrom aufbauende Spannung würde unter Umständen den Halbleiter Ql in den nichtleitenden Zustand bringen und damit den in der Flip-Flop-Schaltung gespeicherten logischen Zustand vernichten.

108882/1476 _Bad original

Um dies zu verhindern, schickt die Quelle 22 periodisch Wiederherstellungsimpulse zu den Gatterelektroden der Halbleiter Q3 und Q4. Dadurch wirdf die dem Knotenpunkt 3k entsprechende Kapazität entladen. Während der Lieferung der Wiederherstellungsimpulse wird, wenn der Halbleiter Ql in Durchlaßrichtung vorgespannt ist, die Spannung an Knotenpunkt 33 praktisch nicht beeinflusst, da der Halbleiter Qi vorzugsweise einen sehr viel größeren Durchgangsleitwert befc sitzt als der Halbleiter Q3. Um auch den ungünstigsten Bedingungen gerecht zu werden ist es notwendig, die Periodenzahl der Wiederherstellungsimpulse so zu wählen, daß der mit der Abflußelektrode des in Sperrrichtung vorgespannten Halbleiters (Ql oder Q2) verbundene Knotenpunkt auch beim stärksten Reststrom ausreichend entladen bleibt.

Um in die Speicherzelle 20 entweder zu schreiben oder ihren Inhalt zu lesen, werden die Halbleiterschalter Q5 und Q6 in Abhängigkeit davon, daß die Steuer- oder Decodiereinrichtung Q7 in Durchlaßrichtung vorgespannt ist, in Vorwärtsrichtung betrieben. Im einzelnen werden, um entweder den Inhalt einer bestimmten Speicherzelle zu lesen oder in diese Zelle zu schreiben, die X- und Y-Adressierungssignalquellen 30 und 32, die dieser Speicherzelle zugeordnet "sind, erregt, so daß sie Signale (Signalformen (a) und (b) von Figur 3) zur Gatterelektrode und zur Zuführungselektrode des zugehörigen Halbleiters Q7 senden. Die zur Zuführungselektrode und ZUi- Gatterelektrode des Halbleitern Q7 geschickten X- und Y-Adressierungssignale können beispielsweise in der Größen-

109882/ U76 bad ordinal

Ordnung von - 26 Volt (z.B. + 12 Volt bis - 14 Volt) liegen. Die Koinzidenz der X- und Y-Adressierungsimpulse, die zum Halbleiter «,»7 fließen, machen diesen Halbleiter leitend (herkömmlicher Strom ir. die X-Adressierungssignalquelle 30), wobei die Gatterelektroden der Halbleiter (j5 und Q6 in Durchlaßrichtung vorgespannt werden.

Der Schreibvorgai.g wird durch Zuführung eines Schreibirapulses über einen der als Schalter arbeitenden Halbleiter zum entsprechenden Halbleiter ⁽ll oder Q2 bewerkstelligt. Dieser Seiireibimpuls trifft dort zur gleichen Zeit ein, wie der zum Halbleiter Q7 geschickte Adressierungsimpuls. Angenommen, der Zustand *1" sei dadurch gegeben, daß der Halbleiter Ql leitend und der Halbleiter ^2 nichtleitend ist. Soll eine "o" in die Speicherzelle 20 geschrieben werden, so wird der Schreibimpuls (Signalform (c) von Figur 3), der beispielsweise eine Spannung von + 12 Volt bezogen auf Erdpotential aufweist, von der Komplcment-Datensignalquelle 26 zur Zuführungselektrode des Halbleiters Q6 praktisch zur gleichen f Zeit geliefert wie die Adressierungssignale zum Halbleiter Q7. Während dieser "Schreib-Zeit" wird die Zuführungselektrode det; Halbleiters Q;3 durch die Quelle 2k auf Erdpotential gehalten. Auf diese Weise fliesst über den Halbleiter Q6 Strom in die zum Knotenpunkt 3^ gehörende Kapazität, so daß der Halbleiter ^l nichtleitend wird. Der mit der Abflußelektrode des Halbleiters Ql verbundene Knotenpunkt 33 wird dann über den Halbleiterschalter 'c3 auf Erdpotential entladen, so daß der Halbleiter .j'2 leitend wird. ?'aeitlem Verschwinden der Adressie-

1Ö9882/U76

BAD ORIGINAL

rungssignale (Signalformen (a) und(b) von Figur 3)> zum Halbleiter Q7 geschickt wurden, und nach dem Verschwinden der Schreib-Signale (Signalform (c) von Figur 3)» die zu den Halbleitern Q5 und q6 geschickt wurden, bleibt die Speicherzelle 20 im Zustand "o^M.

Das Lesen des Inhaltes der Speicherzelle 20 geschieht dadurch, daß man die Zelle in der gleichen Weise wie beim Schreiben adressiert. Die irit den Datensignalquellen 2^. und 26 entsprechend gekoppelten Datenleitungen 23 und 25 werden zum Lesen in der Nähe des Erdpotentials gehalten. Beim Adressieren fließt von demjenigen Halbleiter in der Flip-Flop-Schöltung, der sich im leitenden Zustand befindet, d.h. entweder vom Halbleiter Ql oder Q2, Strom entweder durch den Halbleiter Q5 oder Q6 (Sjgialform (d) von Figur 3). Der mit der Abflußelektrode des im nichtleitenden Zustand befindlichen Halbleiters Qi oder Q2 verbundene Knotenpunkt liegt praktisch auf Erdpotential, so daß durch einen entsprechenden Halbleiterschalter Q5 oder Q6 kein Strom fließt. Der Differential-Abfühlverstärker 28 ist abgetastet (Signalform (c) von Figur 5)» spricht auf den Strom in einer der Datenleitungen an und liefert ein Ausgangssignal, dessen Form unter (f) in Figur 3 gezeigt ist.

Aus den Signalformen (a) und(a) von Figur 3 geht hervor, daß der Y-Adressierungsimpuls, der zur Gatterelektrode des Halbleiters Q7 von eier Quelle 32 geschickt wird, eine etwas größere Zeitdauer aufweist als X-Adressierungsimpuls, der von

109882/1478

der Quelle 30 geliefert wird. Dei· Grund dafür liegt darin, daß die Gatterelektroden der Halbleiter Q5 und q6 auf einem Dotential von etwa + 12 Volt gehalten werden müssen, um die Speicherzelle im nicht-adressierten Zustand zu halten. Während der Koinzidenz der negativen Adressierungsimpulse am Halbleiter Q7, deren Pegel von +12 Volt bis etwa -14 Volt reicht, erreichen die Gatterelektroden der Halbleiter Q5 und Q6 etwa einen Pegel von -9 Volt. Falls die Abfallflanken der von den Quellen 30 und 32 gelieferten X- und Y-Adressierungsimpulse M zeitlich zusammenfallen, wird der Halbleiter Q7 in den nichtleitenden Zustand versetzt und die Gatterelektroden der Halbleiter Q5 und q6 bleiben in Durchlaßrichtung vorgespannt, so daß die Speicherzelle unbeabsichtigt im adressierten Zustand verbleibt. Kehrt die Abfallflanke des X-Adressierungsimpulses zum Pegel von +12 Volt vor dem Y-Adressierungsimpuls zurück, so werden die Gatterelektroden der Halbleiter Q5 und Q6 durch die Umkehrung des Stromes im Halbleiter Q7 und in der Speicherzelle auf+±2 Volt gebracht, falls sich die Zelle im nichtadressierten Zustand befand. Da der Ileststrom durch den ™ Halbleiter Q7 zur positiven Aufladung des mit der Abflußelektrode verbundenen Knotenpunkten führen könnte, wird der nicht-adressieite Zustand für die Speicherzelle während des ituhebetriebes aufrechterhalten.

Es sei darauf hingewiesen, daß in der Schaltung von Figur die an der Abflußelektrode des Halbleiters Q7 während des Adressierens auftretende Spannungsaraplitude gleich der Amplitude des zur Gatterelektrode des Halbleiters Q7 ge-

109802/1476

BAD ORIGINAL

schickten Adressierungssignals minus einer Schwellenspannung< (V₁J₁) ist, welche mit 5 Volt angenommen wird. Da die Spannung an der Abflußelektrode des Halbleiters Q7 zu den Gatterelektroden der Halbleiter Q5 und Q6 übertragen wird, ist der minimale Spannungspegel, der an den Abflußelektroden der Halbleiter Q5 und Q6 erreicht werden kann und zu den Knotenpunkten 33 und 3^ weitergegeben wird, gleich der Amplitude des Y-Adressierungssignals minus der Summe der beiden Schwellenspannungen (d.h. die Spannung am Knotenpunkt 3** während des

W Adressierens ist gleich der Spannung des Y—Adressierungs— signals minus der Summe der Schwellenspannungen der Halbleiter Q7 und Q6). Da die Spannung an dem zu entladenden Knotenpunkt notwendigerweise Erdpotential erreichen muß, müssen folglich relativ große Spannungen für die Y-Adressierungsimpulse beim Betrieb der Schaltung von Figur 2 verwendet werden. Bei bestimmten Anwendungsfällen führte die Verwendung von Adressierungsimpulsen mit großer Amplitude zu Übersprech-Störungen bei nahe aneinander verlau-

t fenden Datenleitungen. Figur h zeigt eine alternative Ausführungsform der vorliegenden Erfindung, wobei die Anforderungen an die Amplitude der Adressierungsimpulse im Vergleich zu der in Figur 2 gezeigten Schaltung reduziert sind. Die Halbleiter Q5' und Q6' in der Schaltung von Figur h sollen den Halbleitern Q5 und Q6 von Figur 2 entsprechen. Statt des Halbleiters Q7 von Figur 2 werden aur Steuerung der Vorspannung beider Halbleiter Q5' und Q6· die Halbleiter t^8 und Q9 benutzt, welche in entsprechender Weise mit den Halbleitern Q5¹ und Q6' in liehe geschaltet sind. I« einzelnen ist die ZufUhrungselektrode dee Halbleiters QS Mit der

109882/1476

BAD ORIGINAL

Datenleitung 23 und damit mit der Datensignalquelle 2k verbunden. Die Abflußelektrode des Halbleiters Q8 ist mit der Zuführungselektrode des Halbleiters Q5¹ gekoppelt. In ähnlicher Weise ist die Zuführungselektrode des Halbleiters Q9 mit der Datenleitung 25 und damit mit der Komplement-Datensignalquelle 26 und die Abflußelektrode des Halbleiters Q9 mit der Zuführungselektrode des Halbleiters q6' verbunden.

Die Gatterelektroden der Halbleiter Q5¹ und Q6' sind gemeinsam mit dem Ausgang der X-Adressierungssignalquelle 30 % verbunden. In älinlicher Weise sind die Gatterelektroden der Halbleiter Q8 und Q9 gemeinsam mit dem Ausgang der Y-Adressierungssignalquelle 32 gekoppelt. Die Datenleitungen 23 und sind mit den EingangsanachlUssen des Dif fei^itial-Abfühlverstärkers 28 verbunden. Bei Verwendung der in Figur k gezeigten Schaltung können die Abflußelektroden der Halbleiter Ql und Q2 einen minimalen Spannungspegel erreichen, der gleich den Amplituden der von den Quellen 30 und 32 gelieferten Adressierungssignale minus nur einer Schwellen- spannung (V™), statt zweier Schwellenepannungen wie im Falle der Schaltung von Figur 2, ist. Da es im einzelnen notwendig ist, die Spannung an der Abflußelektrode irgend eines der Halbleiter (^l oder Q2 während des Adressierens auf Erdpottntial zu bringen, muß die Amplitude des X-Adressierungsimpulses negativer sein als eine Schwellenspannung. In ähnlicher V/eise muß der Spannungspegel an der Abflußelektrode des Halbleiters Q8 oder Q9, der zur Zuführungselektrode des Halbleiters Q5¹ oder Q6' übertragen wird, ebenfalls auf Erdpotential gebracht werden. Der Pegel des

109882/U7G

Y-Adressierungsimpulses muß daher ebenfalls negativer sein als eine Schwellenspannung. Benötigt die in Figur 2 gezeigte Schaltung Adressierungsimpulse mit einer Amplitude von 26 Volt, so genügt für die Schaltung von Figur k eine Adressierungsimpulsamplitude von etwa 18 - 20 Volt. Durch die Reduzierung der Adressierungsimpulsamplitude wird auch das Auftreten von Übersprecherscheinungen beträchtlich herabgesetzt.

Es sei uuii auf Figur 5 Bezug genommen, welche eine'weitere W Ausführungsform der diese. Erfindung entsprechenden Speicherzelle zeigt. Diese Auεführungsform gleicht der Ausführungsforn von Figur 2, kai-n aber einen größeren Lesest rom' liefern, so daß die Empfindlichkeit des Abfühlverstärkers 28 verringert weiden kann. In der Schaltung von Figur 5 befindet sich eine erste Hilfsstromquelle, welche aus den Halbleitern QiO und _tli besteht. Die Halbleiter QlO und (JIl sind in Reihe geschaltet. Die Hilfsstromquelle ist mit dem linken Anschluß des Verstärkers 28 verbunden, um den vom ί fa Ibk leiter Q5 beim Lesen zum Verstärker gelieferten Strom zu erhöhen. In ähnlicher Weise erhöht eine zweite Hilfsstromquelle, welche aus den iü Heihe geschalteten Halbleitern ^ 1.2 und '-Il "j besteht, den vom Halbleiter u<> beim Lesen zum Verstärker gelieferte! Strom.

Im einzelnen ist dabei die Zuf ühruiigsolektrode des Halb-" leite);-; ¹Kj mit einer nezugsqiannungsquel] e, hier mit "+12 Volt" bezeichnet, verbunden. Die Gatterelektrode des Halbleiters QlO is f.. mit der Abflußelektrode des Halbleiters Q2 gekoppelt.

'Q9882/U76

Die Abflußelektrode des Halbleiters QlO ist mit der Zuführuiigselektrode des Halbleiters QiI verbunden. Die Gatter— elektrode des Halbleiters jll ist mit der Abflußelektrode des Halbleiters Q7 verbunden. Die Abflußelektrode des Eäbleiters QIl ist mit den gleichen Eingangsanschluß des Difieraitial-Abfühlverstärkers 23 gekoppelt wie die Zuführungselektrode des Halbleiters Q5. Die Kaltleiter Q12 und Q13 sind ebenfalls in -leihe geschaltet und liefern Strom zum gleichen Eingangsanschluß des Verstärkers 28 wie der Halbleiter 06. ™

Zur Erläuterung der Arbeitsweise der Schaltung von Figur sei angenommen, daß diese Speicherzelle eine "1" enthält. Der Halbleiter Ql befindet sich folglich im leitenden Zustand und dex- Knotenpunkt 33 weist ein Potential von etwa -:-12 Volt auf. Die AbfluUelektrode (d.h.) der Knotenpunkt Jk des Halbleiters Q2 liegt praktisch auf Erdpotential. Wird die Speicherzelle so adressiert, daß der Halbleiter Q7 in de:: leitenden Zustand übergeht, so fuhrt der Halbleiter- ä

schalter Q5 Strom zum link en Eingangsanschluß des Ab füll 1-vorstärkers 20. Da der Knotenpunkt 3'i nahezu auf Erdpotential liegt, liefert der Halbleiter q6 praktisch teilen Strom zum rechten KingangsaiiiichliiiJ des Verstärkers 28 und erhöhen dadurcti den vom Halbleiter Q5 bereits dorthin gelieferten Strom. Im einzelnen wird durch das an der Gatterelektrode des Halbleiters QiO liegende Krdpotential der Halbleiter QlO in Durchlaßrichtung vorgespannt, so daß an der Zuführungselektrode des Halbleiters QlI ein genügend hohes Potential aufgebaut wird und 0§k^r _e UAt¹J¹ ^t^e,f Q¹* solange leitend bleibt

wie der Halbleiter Q7.

BAD ORIGINAL

Aus den obigen Erläuterungen verschiedener Ausführungsformen von Speicherzellen geht hervor, daß jede dieser Speicherzellen durch die gleichzeitige Zuführung von X- und Y-Adressierungssignalen zu ersten und zweiten Elektroden einer Decodier·* einrichtung, etwa des Halbleiters Q7, adressierte werden kann. Die bisher beschriebenen Speicherzellen enthalten aktive Schaltungen mit Feldeffekttransistoren, wie etwa Metalloxid-Halbleitern. Es ist in der Technik bekannt, daß solche Schaltungen auf Morioli Ih-Plättchen mit Hilfe groß angelegter Her-

W stellungsverfahren für integrierte Schaltungen hergestellt werden können. Solche Herstellungsverfahren für integrierte Schaltungen sind ausführlich in einem speziellen Bericht der Zeitschrift "Electronics", 20, Februar I967, beschrieben. Die Komplexität einer Schaltung, die auf Monolith-Plättchen erreicht werden kann, wird nomalerweise nicht durch die Art der Herstellungsverfahren sondern vielmehr durch die Anzahl von Anschlüssen, die getrennt voneinander am Rand des Plättchens angebracht werden können, begrenzt. Aus den weiteren Erläu-

fc terungen dieser Erfindung geht hervor, daß die Plättchen normalerweise in Flachbaugruppen oder ähnlichen Baufonnen verwendet werden, bei denen die am Flachrahmen angebrachten ütifte mechanisch und elektrisch mit den Asehlüssen des MonoIith-Plättchens verbunden werden müssen.

Aufgrund der begrenzten anzahl von Anschlüssen, die an einem Monolith-Plättchen vorgesehen weiden können, war es in der Vergangenheit üblich Digitalspeicher auf einem Plättchen

109882/1476

BAD ORIGINAL

in oilier nach "tfürtern." orientierten Weise zu organisieren. So könnten beispielsweise acht "Wörter" auf einem Plättchen vorgesehen und acht "Wort"-Leitun: en mit acht Anschlüssen (ies Plättchens verbunden werden. Durch die Verwendung von Koinzidenzauswahl-opeicheizollen der in den Figuren 2, 3 und 5 gezeigten Art kann ein Digitalspeicher in Übereinstimmung ini i. der vorliegenden Krf indung aufgebaut werden, bei dem eine komplexere Schaltung auf einem einzelnen Plättchen angebracht weiden kann, so daß sic'i der gesamte Speicher einfacher hersteilen lasst. Im einzelnen kann dabei i:i Übereinstimmung mit der vorliegenden Erfindung ein Monolith-Plättchen, so wie es in Figur b gezeigt ist, vorgesehen werden, auf dem mehrere Speicherzellen, ::..':. 6'i, angebracht werden können. Jode dieser Speicherzellen enthält ein Bit eines anderen Wortes. Verwendet- man daher acht Speicherplättchen von der in Figur 6 gezeigten Art, so kann damit ein Digitalspeicher für 6k Wörter mit einer Wortlänge von 8 Bits aufgebaut werden. Der Anschluß der Adressioruugssignalquellen 30 und 32 isi für alle 3 Plättchen identisch.

Figur 6 zeigt in schemntischer Form den mechanischen Aufbau einer Speieherinatrix, we J ohr Speicherzellen von de»¹· in den Figuren 2, >i und 3 gezeigten Art auf einen Monolith-Plättchen, jü, welches 2L' Aiisohlußsti f te ha hon soll, enthält. Auy Figur 6 geht hervor, daß die An.sehJ¹O-ütifte aufeinanderfolgend und entgegen dem Uhrzeigersinn numeriert sinn. Dem Stift i wird Erdpotent j al zugeführt.

109882/U76 bad original

-.20 -

Die Stifte 2 und 3 dienen zum Verbinden der Datenleitungen 23 und 25 mit der Komlement-Datensignalquelle 26 und der Datensignalquelle 2h. Die Stifte k - ii stellen die Verbindung zu den acht verschiedenen Adressierungssignalquellen Xi - X8 her. Die Stifte 13 - 20 stellen die Verbindung zu , acht verschiedenen Y-tdressierungssignalquellen Y8 - Yl her. Der Ausgang der l/iederherstellungsimpulsquelle 22 ist mit dem Stift 21 und die Spannungsquelle für + 12 Volt, die in jeder der Ausführungsformen der Figuren 2, h und 5 gezeigt ist, ist mit dem Anschluß 22 verbunden.

J 09882/ U76 bad original

Die Speicherzellen sind in Form einer rechteckigen Matrix, die aus ersten und zweiten Gruppen (d.h. Zeilen und Spalten "besteht, angeordnet. Alle Speicherzellen, die einer einzelnen Zeile oder Spalte angehören, sind mit der gleichen X- oder Y-Auswahlleitung verbunden. Es ist zweckmässig, die Anzahl der Kreuzungsverbindungen möglichst klein zu halten. Deswegen sind die Speicherzellen von Pig. 6 so angeordnet, dass verschiedene Zeilen abwechselnd " umgekehrt 3ind. Die Speicherzellen der Zeile 1 sind daher, so wie in den Pig. 2, 4 und 5 gezeigt, ausgerichtet. Andererseits sind die Speicherzellen der Zeile 2 mechanisch in umgekehrter Weise ausgerichtet. Ähnlich sind die Speicherzellen der Zeilen 3, 5 und 7 so wie in den Pig. 2,

4 und 5 und die Speicherzellen der Zeilen 4, 6 und 8 entgegengesetzt dazu angeordnet. Die Zeilen- oder Y-Auswahlleitungen Y1 und Y2 verlaufen auf dem Plättchen zwischen

den Zeilen 1 und 2. Die Datensignalleitungen und die g

Komplement-Datensignalleitungen, welche von den Anschlussstiften 2 und 3 ausgehen, verlaufen zwischen den Zeilen 1 und 2, zwischen den Zeilen 3 und 4» zwischen den Zeilen

5 und β und zwischen den Zeilen 7 und 8. Andererseits 3ind die Leitungen- der Anschlußstifte 1, 22 und 21, welche entsprechend Erdpotential, positives Potential und die Wiederherstellungsimpulse liefern, längs der Ober- und der Unterkante des Plättchens und zwischen den Zeilen 2

109882/U76

" ²² "

und 3, 4 und 5 und 6 und 7 angebracht. Die X— oder Spaltenleitungen verlaufen senkrecht durch die Matrix, so wie in Pig. 6 gezeigt.

Es sei nun auf Fig. 7 Bezug genommen, welche im einzelnen die Art und Weise zeigt, in der vier typische Speicherzellen, d.h. die Speicherzellen der Zeilen 1 und 2 und der Spalten 1 und 2 in der Matrix von KLg, 6, miteinander verbunden sind.

Ein Monolith-Plättchen von der in KLg, 6 schematisch gezeigten Art sei mit Hilfe eines Verfahrens zur Herstellung integrierter Schaltungen gebaut worden. Bei Verwendung der hier gezeigten Schaltung wurden 64 Speicherzellen, die zweoks Koinzidenz-Adressierung miteinander verbunden sind, auf einem Monolith-Plättchen mit einer Abmessung von etwa 2 mm χ 2,5 mm angeordnet. Ein derartiges Plättchen kann in einen herkömmlichen flachen Bahmen von der in Pig. 8 gezeigten Art gepackt werden, wobei die Anschlussstifte horizontal abstehen. Es können natürlich auch andere Anordnungsformen, etwa Linien-Anordnungen, verwendet werden.

Aus den obigen Erläuterungen geht hervor, dass verbesserte, aus aktiven Schaltungen bestehende, ein zerstörungsfreies

1 09882/ 147$ _MftnBMU11 - 23 -

Losen erniöglieilende Speicherelemente, die sich sehr dicht packen lassen und relativ wenig Energie verbrauchen, von der Erfindung geliefert werden. Die erhöhte Anordnungsdichte ergibt sich durch die Verwendung von Decodiereinrichtungen auf den Plättchen und durch die Benutzung einer Koinzidenz-Adressierung, so dass eine maximale Anzahl aktiver Schaltungen durch ein Honolith-Plättchen, das eine To estimate Anzahl von Anschlüssen aufweist, für den Betrieb aufgenommen werden kann. Es sei darauf hingewiesen, dass, obwohl eine "bestimmte Decodiereinrichtung (z.B. der Halbleiter Q7) hier in Verbindung mit dem Plättchen gezeigt worden ist, auch andere komplexere Decodierschaltungen in Übereinstimnung mit dieser Erfindung auf dem Monolith-Plättchen angebracht werden können. Es sei ausserdem darauf

die

hingewiesen, dass/dieser Erfindung zugrunde liegenden Erkenntnisse auch auf die Leseschaltung (d.h. den Abfühlverstärker), die Schreibschaltung (d.h. die Datensignalquelle) und die Wiederherstellungsschaltung des Monolith-Plättchens ausgedehnt werden können.

Die Reduzierung der Verlustleistung erfolgt in Übereinstimmung mit der vorliegenden Erfindung durch den perio~ disch vorgenommenen Vorwärtsbetrieb der als Verbraucher dienenden Halbleiter, wobei Kapazitäten entladen werden. Der periodisch erfolgende Vorwärtsbetrieb tritt an die

1098S2/U76 bad

- 24 -

Stelle eines kontinuierlichen Vorwärtsbetriebes der als Verbraucher benutzten Halbleiter.

Obgleich spezielle Ausführungsformen dieser Erfindung abgebildet und beschrieben worden sind, sind für Fachleute ohne Schwierigkeit noch zahlreiche Abwandlungen und Abänderungen im Rahmen dieser Erfindung denkbar.

109812/1476 bad original

Claims (12)

PATENTANWÄLTE Dipl.-Ing. M A RT I N LIC HT PATENTANWÄLTE LICHT, HANSMANN, HERRMANN k^ Dr. RE I N HOLD SCHMIDT MÖNCHEN 2 · THERESI ENSTRASSE 33 TH 4^ Dipl.-Wirtsch.-lng. AXEL HANSMANN 1 7 7 A 7 0 8 Dipl.-Phys. SEBASTIAN HERRMANN THE BUNKER-RAIiO CORPORATION »»"*·**" 20« Aueust 1^SO Canoga Park, California lhfZ#idien un^rM*«. /Lu ilallbrook Avenue 8433 V. St. A. Patentanmeldung; Digitalspeichervorrichtung PATENTANSPRÜCHE:

1. Digitalspeichervorrichtung, gekennzeichnet durch ein Honolith-Plättchen; wenigstens eine auf dem Plättchen angebrachte Decodiereinrichtung (Q7)_f wobei jede der Decodiereinrichtungen wenigstens eine Ausgangsleitung aufweist j Einrichtungen, welche mehrere, im wesentlichen identische Speicherzellen (20) auf dem Plättchen bilden; Einrichtungen, welche jede der Speicherzellen (20) mit einer anderen der Ausgangsleitungen koppeln; mehrere auf dem Plättchen befindliche EingangsanSchlüsse; und Einrichtungen, welche die Eingangsanschlüsse mit den Decodiereinrichtungen verbinden.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jede der Speicherzellen (20) eine Decodiereinrichtung (Q7) enthält, wobei die Decodiereinrichtung wenigstens erste

109882/U76

BAO ORIGINAL

und zweite Elektroden aufv/eist und entsprechend auf erste und zweite, ihr gleichzeitig zugeführte Signale anspricht; mehrere Speicherzellen (20) in "Reihen" und "Spalten" angeordnet sind; und die Speichereinrichtung ferner Einrichtungen auf dem Plättchen, welche die ersten Elektroden aller in einer gemeinsamen Reihe befindlichen Decodiereinrichtungen (Q7) verbinden, Einrichtungen auf dem Plättchen, welche die zweiten Elektroden aller in einer gemeinsamen Reihe befindlichen Decodiereinriohtungen (Q7) verbinden, und Einrichtungen, welohe jeden der SLngangsanschlüase mit einem anderen Satz von miteinander verbunde nen ersten oder zv/eiten Elektroden der Deoodiereinrichtun-» gen (Q7) verbinden, enthält.

3. Binärspeicherzelle, gekennzeichnet durch einen ersten und einen zv/eiten Halbleiter (Q1, Q2), von denen jeder entweder in Durchlassrichtung oder in Sperrichtung vorgespannt \ v/erden kann; Einrichtungen, welche den ersten und den zweiten Halbleiter miteinander verbinden, um den ersten Halbleiter (Q1) in Sperrichtung vorzuspannen, wenn der zweite Halbleiter (Q2) in Durchlassrichtung vorgespannt ist, und um den zweiten Halbleiter (Q2) in Sperrichtung vorzuspannen, wenn der erste Halbleiter '(QI) in Durohlassrichtung vorgespannt ist; Datensteuerungseinriohtungen (Q5, Q6, 24-, 26), mit deren Hilfe wahlweise binäre Daten-

109882/U76

■·■■- 3 -

signale, welche eine Vorspannung in Durchlass- und in Sperrichtung bewirken können, zum ersten und zweiten HaIbleiter (Q1, Q2) geschickt werden können, wobei die DatenstoiiorungGeinrichtutigen erste und zweite, komplementäre DatciGi^nalquellen (24» 26) und normalerweise geöffnete erste und zweite Schalter (Q5, Q6) zum entsprechenden Verbinden des ersten und zweiten Halbleiters (Q1, Q2) mit der ersten und zweiten Datensignalquelle (24, 26) aufweisen; J und eine Schaltersteuerungseinrichtung (Q7), welche wenigstens erste und zweite Elektroden besitzt und entsprechend auf erste und zweite, ihr gleichzeitig zugeführte Signale anspricht, um die normalerweise geöffneten Schalter (Q5, Q6) zu sehliessen.

4. Speicherzelle nach Anspruch 3» dadurch gekennzeichnet, dass jeder der ersten und zweiten Schalter (Q5, Q6) einen Feldeffekttransistor, welcher eine Gatterelektrode, eine Zufüiirungselektrode und eine Abflusselektrode besitzt, ent- ™ hält und die Speicherzelle ferner Einrichtungen zum Koppeln der Schaltersteuerungseinrichtungen (Q7) mit den Gatterelektroden der ersten und zweiten Schalter (Q5_f Q6) besitzt. '

5. Speicherzelle nach Anspruch 4_t dadurch gekennzeichnet, dass die Schaltersteuerungseinrichtungen (Q7) einen Feldeffekttransistor mit Gatterelektrode, Zuführungselektrode und Abflusselektrode enthalten, wobei die ersten und die

109882/U76

- 4 -BAD ORIGINAL

if

zweiten Elektroden entsprechend durch die Zufuhrungselektrode und die G-atterelektrode gebildet werden; und die Speicherzelle (20) ausserdem Einrichtungen zum Koppeln der Abflusselektrode der Schaltersteuerungseinrichtungen (Q7) mit den ersten und zweiten Schalter-Gatterelektroden besitzt.

6. Speicherzelle nach Anspruch 3, gekennzeichnet durch erste und zweite kapazitive Verbraucher (Q3, Q4), welche entsprechend mit den ersten und zweiten Halbleitern (Q1, Q2) gekoppelt sind; und Einrichtungen (22) zum periodischen Entladen der ersten und zweiten kapazitiven Belastungswiderstände (Q3, Q4, 33, 34).

7. Binärspeicherzelle nach Anspruch 3_f dadurch gekennzeichnet, dass die ersten und zweiten Halbleiter (Q1_f Q2)

" jeweils einen Steueransohluss und einen ersten und aweiten stromführenden Anschluss besitzen; und die Speicherzelle (20) ausserdem eine erste BezugsSpannungsquelle, Einrichtungen zum Verbinden jedes der ersten stromleitenden Anschlüsse mit der ersten Bezugsspannungsquelle, eine zweite Bezugsspannungsuuelle, einen ersten kapazitiven Verbraucher (Q3), der den zweiten stromleitenden Anschluss des ersten Halbleiters (Q1) mit der zweiten Bezugsspannungs~ quelle verbindet, einen zweiten kapazitiven Verbraucher (QA) _f der den zweiten stromleitenden Anschluss des zweiten

109882/1478

Halbleiters (Q2) mit der zweiten Bezugsspannungsquelle verbindet, Einrichtungen zum Verbinden des zweiten stromleitenden Anschlusses des ersten Halbleiters (Q1) mit dem Steueranscliluss des zv/eiten Halbleiters (Q2), um den zweiten Halbleiter (Q2) im gesperrten Zustand zu halten, wenn der erste Halbleiter leitend ist, Einrichtungen zum Verbinden des zv/eiten 3tromleitenden Anschlusses do3 zweiten Halbleiters (Q2) mit dem Steueranschluss des ersten Halbleiters M (Q1), um den ersten Halbleiter (Q1) im gesperrten Zustand zu halten, wenn der zweite Halbleiter (Q2) leitend ist, und Einrichtungen (22) zum periodischen Entladen der ersten und zv/eiten kapazitiven Verbraucher (Q3» Q4) aufweist.

8. Speicherzelle nach Anspruch 7» dadurch gekennzeichnet, dass jeder der ersten und zweiten Halbleiter (Q1, Q2) ein Iietalloxyd-Halbleiter ist, dessen Steueranachluss und dessen erste und zweite stromleitenden Anschlüsse entsprechend die Gatterelektrode, die Zufuhrungselektrode und die Abflusselektrode des Hetalloxyd-Halbleiters darstellen.

9. Speicherzelle nach Anspruch 7, dadurch gekennzachnet, das3 die ersten und zweiten kapazitiven Verbraucher (Q3, Q4) entsprechend erste und zweite Metalloxyd-Halbleiter enthalten, von denen jeder eine Gatterelektrode, eine Zuführungselektrode und eine Ab flusselektrode besitzt} und

109882/U76 . 6 - j

BAD ORIGINAL

die Speicherzelle (20) ferner Einrichtungen zum entsprechenden Verbinden der Abflusselektrode und der Zuftiiirungselektrode des ersten kapazitiven Verbrauchers (Q3) mit dem zweiten stromführenden Anschluss des ersten Halbleiters (Q1) und mit der zweiten Bezug3spannungsquelle, und Einrichtungen zum entsprechenden Verbinden "der - Abflusselektrode und der Zufiüirungselektrode des zweiten kapazitiven Verbrauchers (Q4) mit dem zweiten stromführen den Anschluss des zweiten Halbleiters (Q2) und mit der zweiten Bezugsspannungsquelle enthält.

10. Speicherzelle nach Anspruch 7, dadurch gekennzeich net, dass die Schaltersteuerungseinrichtungen dritte und vierte Halbleiter (Q8_f 09) enthalten, von denenjeder eine Gitterelektrode, eine Zuführungselektrode und eine Abflusselektrode besitzt; und die Speicherzelle (20) ferner eine Quelle für erste Adressierungssignale (30), eine Quelle für zweite Adressierungssignale (32), und Einrichtungen zum entsprechenden Koppeln der ersten und zweiten Adressierungssignalquellen mit den Gatterelektroden der"dritten und vierten Halbleiter enthält.

11. Binärspeioherzelle nach Anspruch 7, gekennzeichnet durch Ab fühleinriohtunken (28) und erste und zweite Schalter, (Q5, QS), welohe in entsprechender Weise die Abftthlein-

109882/U76 ,7.

BADQFHGlNAt

-T-

riehtungen (2Ö) ait don zweiten stromführenden Anschlüssen der ersten und zweiten Halbleiter (Q1, Q2) verbinden,

12. Speicherzelle nach Anspruch 11, gekennzeichnet durcn erste und zweite Hilfsstromquellen (Q10, Q11, Q12, Q13), von denen jede einen Stromausgan^sanschluss besitzt; und Einrichtungen, durch welche die Ausgänge der ersten und zweiten HxlfsstroDquellen mit den zweiten stromführenden Anschlüssen der ersten und zweiten Halbleiter (Q1, Q2) verbunden werden.

109882/U76

BAD ORIGINAL