DE1574656C3 - Speicheranordnung mit einer Anzahl von Matrixfeldern - Google Patents

Description

Die Erfindung betrifft eine Speicheranordnung mit einer geradzahligen Anzahl von durch Speicherelemente gebildeten Matrixfeldern, die jeweils eine Vielzahl von Spalten und Zeilenleitern enthalten, mit Worttreibern und Wortschaltern, die einen Abfrageimpuls und anschließend in der entgegengesetzten Richtung einen Schreibimpuls durch einen ausgewählten Spaltenleiter in jedem Matrixfeld schicken, sowie mit sowohl am Anfang als auch am Ende der Zeilenleiter liegenden, mittels Diode an die Zeilenleiter angeschlossenen Zeilentreiber/Zeilenschalter-Einheiten zur Wahl eines der Zeilenleiter während der Betriebsphasen Abfragen und Schreiben.

3 4

Direktzugriffspeicher (Randomspeicher) sind ge- anordnung der genannten Art anzugeben, deren

röhnlich aus matrixartigen Anordnungen von magne- Schaltungsaufwand geringer ist als bisher,

ischen Speicherelementen, beispielsweise Magnet- Die Erfindung besteht darin, daß bei einer

:ernen, aufgebaut, die viele Wörter aus jeweils vielen Speicheranordnung der eingangs genannten Art die

5its speichern können. Zum Lesen oder Schreiben 5 Matrixfelder paarweise gruppiert sind und die

ämtlicher Bits eines Informationswortes kann jeweils Speicherelemente im jeweils ersten Matrixfeld eines

ine Wortspeicherzelle angesteuert bzw. adressiert jeden Paares in entgegengesetzter Orientierung wie

/erden. die Speicherelemente des jeweils zweiten Matrixfeldes

Zu den bekannten Speicherorganisationsformen angeordnet sind; daß von den Zeilenleitern jedem

ehört der zweidimensionale oder wortorganisierte io Paar erste Zeilentreiber zur Abgabe eines auf einem

peicher, bei dem eine der zahlreichen Wortleitungen gewählten Zeilenleiter des ersten Matrixfeldes als Ab-

ewählt wird, um sämtliche Bitstellen längs der ge- frageimpuls, auf einem gewählten Zeilenleiter des

wählten Leitung anzusteuern. Beim dreidimensionalen zweiten Matrixfeldes als Schreibimpuls wirksamen

der Koinzidenzstromspeicher werden die entspre- Zeilenstromimpulses erster Richtung, und zweite

henden Zeilenleiter sämtlicher Speicherebenen eines 15 Zeilentreiber zur Abgabe eines auf dem gewählten

'aketes sowie die entsprechenden Spaltenleiter samt- Zeilenleiter des ersten Matrixfeldes als Schreib-

cher Speicherebenen des Paketes jeweils mit einem impuls, auf demjenigen des zweiten Matrixfeldes als

[albwählstrom angesteuert. Auf diese Weise wird in Abfrageimpuls wirksamen Zeilenstromimpulses zwei-

;der Ebene ein Speicherelement am Schnittpunkt ter, zur ersten entgegengesetzter Richtung zugeordnet

er angesteuerten Zeilen- und Spaltenleiter zum Aus- 20 sind; und daß von den Zeilenschaltern erste Abfrage-

jsen und späteren Einschreiben voll gewählt. Schalter und erste Schreib-Schalter jedem ersten

Ein sogenannter zweieinhalbdimensionaler Speicher Matrixfeld und zweite Abfrage-Schalter und zweite

arm so eingerichtet sein, daß er beim Lesen wie ein Schreib-Schalter jedem zweiten Matrixfeld zugeord-

reidimensionaler Speicher und beim Schreiben wie net sind.

in zweidimensionaler Speicher arbeitet. Ein solcher 25 Abwandlungen dieser Speicheranordnung sind in iveieinhalbdimensionaler Speicher enthält eine der den Nebenansprüchen gekennzeichnet. Jede Matrix ■.nzahl der Bits der gespeicherten Wörter entspre- kann beispielsweise eine zweidimensionale Anordnende Anzahl von Bitmatrizen mit jeweils einer nung von Kernen sein. Die Spaltenleiter sämtlicher er Anzahl von Wortspeicherzellen des Speichers Matrizen sind in Reihe geschaltet. Die Anordnung entsprechenden Anzahl von Speicherelementen. Die 30 ist also derart, daß jedes Matrizenpaar durch einen ntsprechenden Wortspaltenleiter sämtlicher Bit- Satz von Treiber- und Schaltereinrichtungen bedient latrizen sind in Reihe geschaltet. Mittels einer Wort- wird. Jeder Satz von Treiber- und Schaltereinricheiber- und Schalteranordnung wird durch den je- tungen enthält zwei Gruppen von Richtleitertreibern 'eils gewählten der in Reihe geschalteten Spalten- (in nur einer Richtung leitenden Treibern) und zwei äter ein Wortleseimpuls der einen Polarität, gefolgt 35 Gruppen von Richtleiterschaltern. Die erste Gruppe on einem Wortschreibimpuls der entgegengesetzten von Treibern und Schaltern schickt durch die geolarität geschickt. wählten Zeilenleiter der ersten bzw. zweiten Matrize Bei einem zweieinhalbdimensionalen Speicher ist eines Paares jeweils unipolare Abfrage- und Schreibine einzige Wähleinrichtung zum Wählen eines impulse, während entsprechend die zweite Gruppe urch sämtliche Bitmatrizen geführten Wortspalten- 40 von Treibern und Schaltern durch die gewählten >iters vorgesehen. Es ist ebenfalls üblich, eine der Zeilenleiter der zweiten bzw. ersten Matrize unipolare vnzahl der Bitmatrizen entsprechende Anzahl von Lese- bzw. Schreibimpulse schickt,
etrennten Bitzeilenwähleinrichtungen vorzusehen, Bei dieser Anordnung ist die Anzahl von richt-0 daß also jede Bitmatrize ihre eigene Treiber- und leitenden Treiber-Schalterkombinationen kleiner als chaltereinrichtung zum Wählen eines der Bitzeilen- 45 die Anzahl der Zeilenleiter im Speicher. Ferner wer- »ter in der Bitmatrize hat. Da ein Bitleseimpuls der den die Operationen der Belieferung der gewählten inen Polarität und anschließend konditional ein Bit- Zeilenleiter der ersten und der zweiten Matrize jedes ;hreibimpuls der entgegengesetzten Polarität dem Paares mit unipolaren Lese- und Schreibimpulsen auf ^wählten Zeilenleiter in der Bitmatrize zugeführt die Treiber und Schalter der das betreffende Maerden muß, ist es gemäß der herkömmlichen Praxis 50 trizenpaar bedienenden Treiber-Schaltereinrichtung rforderlich, jede Bitmatrize zusätzlich zu der oben- aufgeteilt.

rwähnten einen Treiber- und Schaltereinrichtung Verschiedene Ausführungsformen der Erfindung

im Lesen mit einer weiteren Treiber- und Schalter- werden nachstehend an Hand der Zeichnungen er-

nrichtung zum Schreiben auszurüsten. Eine der- läutert. Es zeigt

rtige Anordnung von Bittreibern und Schaltern für 55 F i g. 1 das vereinfachte Schaltschema eines erfin-

ine einzige 16 · 16-Bitmatrize ist in Fig. 4 der dungsgemäß ausgebildeten zweieinhalbdimensionalen

A2V2D Integrated Circuit Memory« betitelten Ar- Speichers für die Speicherung von 32 Wörtern zu

eit von Howard P. Zins chi ag auf S. 26 bis 39 der je 4 Bits,

'.eitschrift »Computer Design« vom September 1966 Fig. 2 ein die Organisation eines zweieinhalbeschrieben. Erfindungsgemäß wurde gefunden, daß 60 dimensionalen Speichers gemäß dem Stand der Techiese bekannte Bittreiber- und Schalteranordnung so nik veranschaulichendes Schema,
erbessert werden kann, daß ungefähr 25% an Schal- Fig. 3 ein die erfindungsgemäße Speicherorganimgsaufwand eingespart werden kann. In einer sation gemäß Fig. 1 mit der bekannten Speicheralchen Speicheranordnung liefern die Worttreiber organisation gemäß F i g. 2 vergleichendes Schema,
abfrage- und Schreibimpulse für die ausgewählten 65 F i g. 4 ein Schema, das eine andere Ausführungseilenleiter, während die Schalter solche Impulse form der Erfindung veranschaulicht, und
urchlassen. Fig. 5 ein Schema, das eine \veitere Ausführungs-Aufgabe der Erfindung ist also, eine Speicher- form der Erfindung veranschaulicht.

Fig. 1 zeigt einen Randomspeicher mit beispielsweise vier Bitmatrizen a, b, a' und b'. Jede dieser Bitmatrizen enthält in Zeilen und Spalten angeordnete Speicherelemente, beispielsweise Magnetkerne M (von denen in der Figur nicht alle gezeigt sind), und zwar vier Speicherelemente pro Spalte und acht Speicherelemente pro Zeile. Der Speicher kann 32 (4 · 8) Wörter aus je vier Bits speichern. Jede der Bitmatrizen a, b, a' und b' hat eine Lesewicklung (nicht gezeigt), die sämtliche Speicherelemente der Matrize verkoppelt. Die Lesewicklungen der einzelnen Bitmatrizen sind jeweils an einen entsprechenden Leseverstärker (nicht gezeigt) angekoppelt. Die Lesewicklungen und Leseverstärker können in der in der genannten Arbeit von Howard P. Zinschlag beschriebenen Weise ausgelegt bzw. ausgebildet sein.

Die acht Speicherelementspalten in jeder Bitmatrize sind jeweils durch acht entsprechende Wortspaltenleiter 10 verkoppelt. Die Wortspaltenleiter in sämtlichen Bitmatrizen sind in Reihe zwischen Worttreiber 11 und Wortschalter 12 geschaltet. Die Worttreiber 11 und Wortschalter 12 werden in bekannter Weise so betrieben, daß sie eine gewählte der in Reihe geschalteten, durch sämtliche Bitmatrizen geführten Spaltenleiter mit einem Wortabfrageimpuls der einen Polarität und anschließend mit einem Wortschreibimpuls der entgegengesetzten Polarität ansteuern.

Die vier Zeilen von Speicherelementen M in jeder Bitmatrize sind durch vier entsprechende Bitzeilenleiter 1, 2, 3 und 4 verkoppelt. Jeder Bitzeilenleiter ist an seinem einen Ende an zwei entgegengesetzt gepolte Richtleiterelemente oder Dioden 15 und 16 und mit seinem anderen Ende an zwei entgegengesetzt gepolte Richtleiterelemente oder Dioden 17 und 18 angeschlossen. Die Dioden 15 und 17 leiten den Strom durch den entsprechenden Bitzeilenleiter in der einen Richtung, und zwar im vorliegenden Fall nach rechts, während die Dioden 18 und 16 den Strom durch den entsprechenden Bitzeilenleiter in der anderen Richtung, d. h. nach links, leiten.

Durch die Bitzeilenleiter 1, 2, 3 und 4 der Bitmatrizen α und b werden unter der Steuerung eines ersten Bittreibers D1 und eines ersten Schalterpaares 51 Stromimpulse in Richtung von links nach rechts geschickt. Durch die Bitzeilenleiter der Bitmatrizen a und b werden Stromimpulse in Richtung von rechts nach links unter der Steuerung eines zweiten Treibers D 2 und eines zweiten Schalterpaares 52 geschickt.

Eine entsprechende Anordnung ist für die Bitmatrizen a' und b' vorgesehen, die von einem ersten Treiber D1' und einem ersten Schalterpaar S1' und einem zweiten Treiber D 2' und einem zweiten Schalterpaar 52' bedient werden. Die Bitmatrizen a und b bilden ein erstes Paar, die Bitmatrizen d und b' ein weiteres Paar von Bitmatrizen. In der Praxis enthält ein zweieinhalbdimensionaler Speicher normalerweise mehr als vier Bitmatrizen, die in entsprechender Weise in Bitmatrizenpaare aufgeteilt sind. Die Speicherelemente M in der Bitmatrize α sind längs einer Diagonale, die Speicherelemente M der anderen Bitmatrize b längs der anderen Diagonale orientiert. In entsprechender Weise sind die Speicherelemente M in den Bitmatrizen a^r und b' entlang verschiedener Diagonalen orientiert. Diese alternierende Diagonalorientierung der Magnetkerne M in den beiden Bitmatrizen eines Paares hat zur Folge, daß die Abfrageimpuls-Flußrichtung durch die eine Bitmatrize von links nach rechts und durch die andere Bitmatrize des Paares von rechts nach links verläuft.

Der erste Bittreiber D1 enthält richtleitende Stromschalter D11 und D12 sowie eine Quelle positiver Spannung (+). Für die Stromschalter D11 und D12 können die üblichen Transistorschalter verwendet werden, die selektiv entsprechend zugeführten Speicheradressen-Steuersignalen betätigt werden. Der erste TreiberDl kann in bekannter Weise beliebig ausgebildet sein, beispielsweise wie in der genannten Arbeit beschrieben. Der Ausdruck »Treiber« bezeichnet im vorliegenden Falle irgendeine geeignete Anordnung von Impulsgeneratoren und/oder Stromschaltern.

Das erste Schalterpaar 51 besteht aus einem richtleitenden Abfragespannungsschalter 511 bzw. 512 und einem Schreibspannungsschalter 513 bzw. 514. Die Spannungsschalter sind ebenfalls in bekannter Weise ausgebildet, beispielsweise wie in der genannten Arbeit beschrieben. Der zweite Bittreiber D 2 und das zweite Schalterpaar 52 sind gleich ausgebildet wie der erste Bittreiber Dl bzw. das erste Schalterpaar 51. Eine gleichartige Anordnung ist für die Bitmatrizen a' und b' vorgesehen, die von dem ersten TreiberDV und dem zweiten Schalterpaar51' und dem zweiten Treiber D 2' und dem zweiten Schalterpaar 52' bedient werden. Sämtliche Treiber (Stromschalter) und Spannungsschalter werden selektiv entsprechend einer Mehrbit-Adresse betätigt, die dem Speicher in der bei zweieinhalbdimensionalen Speichern gebräuchlichen Weise zugeführt wird.

Im Betrieb dieses oder irgendeines anderen zweieinhalbdimensionalen Speichers wird ein gewählter der Wortspaltenleiter 10 mit einem Halbwähl-Wortabfrageimpuls in der einen Richtung angesteuert. Gleichzeitig wird ein entsprechender Bitzeilenleiter in jeder Bitmatrize mit einem Halbwähl-Bitabfrageimpuls angesteuert. Dies hat die Vollwahl je eines Speicherelements in jeder Bitmatrize zur Folge, und das Schalten derjenigen gewählten Speicherelemente, die eine »1« speichern, wird in den entsprechenden Lesewicklungen wahrgenommen, wobei die entsprechenden Lesesignale in den betreffenden Leseverstärkern verstärkt werden. Zu einem anschließenden Zeitpunkt wird durch den zuvor gewählten Spaltenleiter 10 ein Halbwähl-Wortschreibimpuls in der entgegengesetzten Richtung geschickt und durch jeden zuvor gewählten Bitzeilenleiter in jeder Bitmatrize bedingt ein Halbwähl-Bitschreibimpuls in der Schreibrichtung geschickt. Die Eingabe von HaIbwähl-Bitschreibimpulsen ist durch die einzuschreibende Information bedingt. Das heißt, wenn eine »1« eingeschrieben werden soll, wird ein Halbwähl-Bitschreibimpuls durch einen Bitzeilenleiter einer Bitmatrize geschickt, während durch den gewählten Bitzeilenleiter kein Halbwähl-Bitschreibimpuls geschickt wird, wenn eine »0« gespeichert werden soll.

Wie erwähnt, trifft die oben beschriebene Arbeitsweise zweieinhalbdimensionaler Speicher auch auf den erfindungsgemäßen zweieinhalbdimensionalen Speicher nach Fig. 1 zu. Jedoch unterscheidet sich der Speicher nach Fig. 1 von den bekannten Speichern darin, daß er um 25 bis 33% weniger Stromschalter und/oder Spannungsschalter benötigt.

Im Betrieb des Speichers nach F i g. 1 werden Bitleseimpulse gleichzeitig durch einen entsprechenden gewählten Bitzeilenleiter in jeder der Bitmatrizen a, b, a' und b' geschickt. Diese Impulse treten zu dem

gleichen Zeitpunkt auf, da durch den gewählten der Spaltenleiter ein Stromimpuls in der Leserichtung zwischen den Worttreibern 11 und den Wortschaltern 12 fließt. Der.;Abfrageimpuls wird durch den gewählten Bitzeilenleiter in der Bitmatrize a durch Schließen eines der Stromschalter D11, D12 und eines der Spannungsschalter 511, 512 in Richtung von links nach rechts geschickt. Zugleich wird außerdem durch einen gewählten der Bitzeilenleiter in der Bitmatrize b durch Schließen eines der Stromschalter D 21, D 22 und eines der Spannungsschalter 523, 524 ein Abfrageimpuls in Richtung von rechts nach links geschickt.

Die erste Treiber- und Schaltereinrichtung D1, 51 schickt also einen Abfrageimpuls durch einen gewählten Bitzeilenleiter in der Bitmatrize α, während gleichzeitig die zweite Bittreiber- und Schaltereinrichtung Z) 2, 52 einen Abfrageimpuls durch einen gewählten Bitzeilenleiter in der Bitmatrize b schickt.

Zu einem etwas späteren Zeitpunkt (d. h. wenn die Worttreiber und Schalter 11, 12 den gewählten Spaltenleiter mit einem Schreibstromimpuls in der entgegengesetzten Richtung ansteuern) werden die gleichen Treiber Dl, D 2, die bereits die Bitmatrizen α und b mit Abfrageimpulsen beschickt haben, wiederum dazu verwendet, die gleichen gewählten Bitzeilenleiter mit Schreibimpulsen anzusteuern. Da die Treiber Dl, D 2 die andere Matrize des Paares a, b mit Schreibstromimpulsen beschicken, fließen die Schreibimpulse in den gewählten Leitern in entgegengesetzten Richtungen wie die Abfrageimpulse. Und zwar wird während des Schreibintervalls ein Schreibimpuls durch den gewählten Bitzeilenleiter in der Bitmatrize α durch Schließen eines der Stromschalter D 21, D 22 und eines der Spannungsschalter 521, 522 geschickt, während gleichzeitig ein Schreibstromimpuls durch den gewählten Bitzeilenleiter in der Bitmatrize b durch Schließen eines der Stromschalter D11, D12 und eines der Spannungsschalter 513, 514 geschickt wird. Die beiden Treiber Dl und D 2 reichen zusammen aus, beide Bitmatrizen α und b mit entsprechenden Bitabfrageimpulsen und anschließend Bitschreibimpulsen entgegengesetzter Polarität zu beschicken.

Die Treiber und Schalter sind so angeschlossen bzw. verschaltet, daß unerwünschte »Fremdwege« für die Ströme vermieden werden. Die nachstehende Tabelle gibt acht Wählmöglichkeiten mit Eingabe von Abfrageimpulsen oder Schreibimpulsen in irgendeinen der vier Zeilenleiter in jeder der beiden Matrizen α und b wieder. In der Tabelle sind diejenigen Treiber und Schalter angegeben, die für jeden der acht Wählzustände betätigt werden müssen.

Tabelle

	wani	Treiber-Schalter	Treiber-Schalter
	Abfragen	für Matrize a	für Matrize b
Zeilen 1	Schreiben	DU-SIl	D22-523
Zeilen 1	Abfragen	D21-S21	D12-513
Zeilen 2	Schreiben	£»11-512	D21-523
Zeilen 2	Abfragen	D22-521	D12-514
Zeilen 3	Schreiben	D12-511	Z) 22-524
Zeilen 3	Abfragen	D21-522	Dll-513
Zeilen 4	Schreiben	D12-512	D21-524
Zeilen 4	D22-523	D11-514

55

60 Es soll jetzt der Stand der Technik entsprechend dem Schema nach F i g. 2 mit der Ausführungsform der vorliegenden Erfindung gemäß dem Schema nach Fig. 3 (das in Verallgemeinerung die Anordnung nach Fig. 1 wiedergibt) verglichen werden. In F i g. 2 sind zwei Bitmatrizen eines üblichen zweieinhalbdimensionalen Speichers durch die Blöcken und b angedeutet. Die Treiber DIa und Schalter 51a beschicken irgendeinen gewählten Zeilenleiter in der Matrize α mit einem Abfrageimpuls. Die Treiber D 2a und Schalter 52a beschicken den gleichen gewählten Zeilenleiter in der Matrize α mit einem Schreibimpuls entgegengesetzter Polarität. Die Matrize b ist in entsprechender Weise mit Treibern und Schaltern ausgerüstet. Die bekannte Anordnung nach F i g. 2 enthält also zwei Sätze von richtleitenden Treibern und zwei Sätze von richtleitenden Schaltern für jede Bitmatrize, d. h. insgesamt vier Sätze von Treibern und vier Sätze von Schaltern für ein Bitmatrizenpaar a, b.

Fig. 3 gibt in einem vergleichbaren Schema die für ein Bitmatrizenpaar in der Anordnung nach Fig. 1 verwendeten Treiber und Schalter wieder. In Fig. 3 beschicken die Treiber Dl und Schalter 51a (511 und 512 in Fig. 1) einen gewählten Zeilenleiter in der Bitmatrize α zum gleichen Zeitpunkt mit einem Abfrageimpuls, da die Treiber Dl und Schalter52& (523 und 524 in Fig. 1) einen Abfrageimpuls durch einen entsprechenden gewählten Zeilenleiter in der Bitmatrize b schicken. Während des Schreibintervalls schickt der Treiber D 2 und Schalter 52a (521 und 522 in Fig. 1) einen Schreibimpuls durch den gleichen gewählten Zeilenleiter in der Bitmatrize α zum gleichen Zeitpunkt, da die Treiber Dl und Schalter516 (513 und 514 in Fig. 1) den gleichen entsprechenden gewählten Zeilenleiter in der Bitmatrize b mit einem Schreibimpuls beschicken. Vergleicht man die erfindungsgemäße Anordnung nach F i g. 3 mit der vorbekannten Anordnung nach Fig. 2, so sieht man, daß die Anordnung nach F i g. 3 nur zwei Sätze von Treibern benötigt, während für die bekannte Anordnung nach F i g. 2 vier Treibersätze erforderlich sind. Bei der Anordnung nach Fig. 3 werden also der Anzahl nach 50% an Treibern oder 25% an Treibern und Schaltern zusammengenommen eingespart.

Fig. 4 veranschaulicht schematisch eine andere Ausführungsform der Erfindung, bei der nur zwei Sätze von Schaltern 51, 52 zusammen mit vier Sätzen von Treibern verwendet werden. Die Einsparung erfolgt hier also bei den Schaltern statt bei den Treibern.

F i g. 5 veranschaulicht schematisch eine Ausführungsform der Erfindung, bei der ein Satz von Treibern und ein Satz von Schaltern eingespart werden. Die äquivalente Einsparung bei den drei Ausführungsformen nach F i g. 3, 4 und 5 ergibt sich aus der Tatsache, daß ein einzelner Bitzeilenleiter in einer Bitmatrize durch Schließen entsprechender Schalter an beiden Leiterenden gewählt wird. Die Einsparung kann daher am einen Ende,, am anderen Ende oder an beiden Enden des Leiters erfolgen.

Bei sämtlichen Ausführungsformen nach F i g. 3,4 und 5 sind eine erste Treiber- und Schaltereinrichtung mit Elementen mit Bezeichnungen einschließlich »Dl« und »51« sowie eine zweite Treiber- und Schaltereinrichtung mit Elementen mit Bezeichnungen einschließlich »D2« und »52« vorgesehen. In sämt-

309 514/418

lichen Fällen sind die Richtungen der Abfrageimpulse und Schreibimpulse durch die Buchstaben R bzw. W angedeutet.

Die Erfindung läßt sich statt auf einen zweieinhalbdimensionalen Speicher mit Bitmatrizenpaaren auch

10

auf andere Speicherausführungen mit mindestens zwei Anordnungen von Speicherelementen anwenden, bei denen nacheinander durch einen Leiter in jeder der beiden Anordnungen oder Matrizen Impulse entgegengesetzter Polarität geschickt werden müssen.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Speicheranordnung mit einer geradzahligen Anzahl von durch Speicherelemente gebildeten Matrixfeldern, die jeweils eine Vielzahl von Spalten- und Zeilenleitern enthalten, mit Worttreibern und Wortschaltern, die einen Abfrageimpuls und anschließend in der entgegengesetzten Richtung einen Schreibimpuls durch einen ausgewählten Spaltenleiter in jedem Matrixfeld schicken, sowie mit sowohl am Anfang als auch am Ende der Zeilenleiter liegenden, mittels Dioden an die Zeilenleiter angeschlossenen Zeilentreiber/Zeilenschalter Einheiten zur Wahl eines der Zeilenleiter während der Betriebsphasen Abfragen und Schreiben, dadurch gekennzeichnet, daß die Matrixfelder paarweise gruppiert sind und die Speicherelemente im jeweils ersten Matrixfeld (a, a' usw.) eines jeden Paares (α, b; a', b' usw.) in entgegengesetzter Orientierung wie die Speicherelemente des jeweils zweiten Matrixfeldes (b, b' usw.) angeordnet sind; daß von den Zeilenleitern jedem Paar erste Zeilentreiber (D 1, D1' usw.) zur Abgabe eines auf einem gewählten Zeilenleiter des ersten Matrixfeldes (α, a' usw.) als Abfrageimpuls, auf einem gewählten Zeilenleiter des zweiten Matrixfeldes (b, b' usw.) als Schreibimpuls wirksamen Zeilenstromimpulses erster Richtung, und zweite Zeilentreiber (D 2, D 2' usw.) zur Abgabe eines auf dem gewählten Zeilenleiter des ersten Matrixfeldes (α, d usw.) als Schreibimpuls, auf demjenigen des zweiten Matrixfeldes (b, b' usw.) als Abfrageimpuls wirksamen Zeilenstromimpulses zweiter, zur ersten entgegengesetzter Richtung zugeordnet sind; und daß von den Zeilenschaltern erste Abfrage-Schalter (51c, 51a' usw.) und erste Schreib-Schalter (52 a, SIa' usw.) jedem ersten Matrixfeld (α, d usw.) und zweite Abfrageschalter (S2b, S2b' usw.) und zweite Schreib-Schalter (SIb, SIb' usw.) jedem zweiten Matrixfeld (b, b' usw.) zugeordnet sind (Fig. 1 und 3).

2. Speicheranordnung mit einer geradzahligen Anzahl von durch Speicherelemente gebildeten Matrixfeldern, die jeweils eine Vielzahl von Spalten und Zeilenleitern enthalten, mit Worttreibern und Wortschaltern, die einen Abfrageimpuls und anschließend in der entgegengesetzten Richtung einen Schreibimpuls durch einen ausgewählten Spaltenleiter in jedem Matrixfeld schicken, sowie mit sowohl am Anfang als auch am Ende der Zeilenleiter liegenden, mittels Dioden an die Zeilenleiter angeschlossenen Zeilentreiber/Zeilenschalter-Einheiten zur Wahl eines der Zeilenleiter während der Betriebsphasen Abfragen und Schreiben, dadurch gekennzeichnet, daß die Matrixfelder paarweise gruppiert sind und die Speicherelemente im jeweils ersten Matrixfeld (α, d usw.) eines jeden Paares (a, b; a^r, b^r usw.) in entgegengesetzter Orientierung wie die Speicherelemente des jeweils zweiten Matrixfeldes (b, b' usw.) angeordnet sind; daß von den Zeilenleitern jedem Paar erste Zeilenschalter (51, 51' usw.) zum Durchlassen eines auf einem gewählten Zeilenleiter des ersten Matrixfeldes (a, a' usw.) als Abfrageimpuls, auf einem gewählten Zeilenleiter des zweiten Matrixfeldes (b, b' usw.) als Schreibimpuls wirksamen Zeilenstromimpulses erster Richtung, und zweite Zeilenschalter (52, 52'

usw.) zum Durchlassen eines auf dem gewählten Zeilenleiter des ersten Matrixfeldes (a, a' usw.) als Schreibimpuls, auf demjenigen des zweiten Matrixfeldes (b, b^r usw.) als Abfrageimpuls wirksamen Zeilenstromimpulses zweiter, zur ersten entgegengesetzter Richtung zugeordnet sind; und daß von den Zeilentreibern erste Abfrage-Treiber (Dia, DIa' usw.) und erste Schreib-Treiber (D 2 a, D 2 a' usw.) jedem ersten Matrixfeld (0, a' usw.) und zweite Abfrage-Treiber (D 2 b, D 2 b' usw.) zweite Schreib-Treiber (DIb, DIb' usw.) jedem zweiten Matrixfeld (b, b' usw) zugeordnet sind (F i g. 4).

3. Speicheranordnung mit einer geradzahligen Anzahl von durch Speicherelemente gebildeten Matrixfeldern, die jeweils eine Vielzahl von Spalten und Zeilenleitern enthalten, mit Worttreibern und Wortschaltern, die einen Abfrageimpuls und anschließend in der entgegengesetzten Richtung einen Schreibimpuls durch einen ausgewählten Spaltenleiter in jedem Matrixfeld schicken, sowie mit sowohl am Anfang als auch am Ende der Zeilenleiter liegenden, mittels Dioden an die Zeilenleiter angeschlossenen Zeilentreiber/Zeilenschalter-Einheiten zur Wahl eines der Zeilenleiter während der Betriebsphasen Abfragen und Schreiben, dadurch gekennzeichnet, daß die Matrixfelder paarweise gruppiert sind und die Speicherelemente im jeweils ersten Matrixfeld (a, a' usw.) eines jeden Paares (a, b; a', b' usw.) in entgegengesetzter Orientierung wie die Speicherelemente des jeweils zweiten Matrixfeldes (b, b^r usw.) angeordnet sind; daß von den Zeilenleitern jedem Paar erste Zeilentreiber (D 1, D1' usw.) zur Abgabe eines auf einem gewählten Zeilenleiter des ersten Matrixfeldes (α, α' usw.) als Abfrageimpuls, auf einem gewählten Zeilenleiter des zweiten Matrixfeldes (b, b^r usw.) als Schreibimpuls wirksamen Zeilenstromimpulses erster Richtung, und erste Zeilenschalter (52, 52' usw.) zum Durchlassen eines auf dem gewählten Zeilenleiter des ersten Matrixfeldes (α, α' usw.) als Schreibimpuls, auf demjenigen des zweiten Matrixfeldes (b, b^r usw.) als Abfrageimpuls wirksamen Zeilenstrompulses zweiter, zur ersten entgegengesetzter Richtung zugeordnet sind; und daß von den Zeilenschaltern und Zeilentreibern erste Abfrageschalter (51a, 51a' usw.) und erste Schreib-Treiber (D 2a, D 2a' usw.) für jedes erste Matrixfeld (α, α' usw.) und zweite Abfrage-Schreiber (D 2 b, D 2 b' usw.) und zweite Schreib-Schalter (SIb, SIb' usw.) für jedes zweite Matrixfeld (b, b' usw.) vorgesehen sind (F i g. 5).