DE1574656B2 - Speicheranordnung mit einer anzahl von matrixfeldern - Google Patents

Description

Die Erfindung betrifft eine Speicheranordnung mit einer geradzahligen Anzahl von durch Speicherelemente gebildeten Matrixfeldern, die jeweils eine Vielzahl von Spalten und Zeilenleitern enthalten, mit Worttreibern und Wortschaltern, die einen Abfrageimpuls und anschließend in der entgegengesetzten Richtung einen Schreibimpuls durch einen ausgewählten Spaltenleiter in jedem Matrixfeld schicken, sowie mit sowohl am Anfang als auch am Ende der Zeilenleiter liegenden, mittels Diode an die Zeilenleiter angeschlossenen Zeilentreiber/Zeilenschalter-Einheiten zur Wahl eines der Zeilenleiter während der Betriebsphasen Abfragen und Schreiben.

Direktzugriffspeicher (Randomspeicher) sind gewöhnlich aus matrixartigen Anordnungen von magneischen Speicherelementen, beispielsweise Magnet- :ernen, aufgebaut, die viele Wörter aus jeweils vielen iits speichern können. Zum Lesen oder Schreiben ämtlicher Bits eines Informationswortes kann jeweils ine Wortspeicherzelle angesteuert bzw. adressiert /erden.

Zu den bekannten Speicherorganisationsformen ehört der zweidimensionale oder wortorganisierte peicher, bei dem eine der zahlreichen Wortleitungen ewählt wird, um sämtliche Bitstellen längs der ge-'ählten Leitung anzusteuern. Beim dreidimensionalen der Koinzidenzstromspeicher werden die entsprehenden Zeilenleiter sämtlicher Speicherebenen eines 'aketes sowie die entsprechenden Spaltenleiter sämtcher Speicherebenen des Paketes jeweils mit einem [albwählstrom angesteuert. Auf diese Weise wird in ;der Ebene ein Speicherelement am Schnittpunkt er angesteuerten Zeilen- und Spaltenleiter zum Ausisen und späteren Einschreiben voll gewählt.

Ein sogenannter zweieinhalbdimensionaler Speicher arm so eingerichtet sein, daß er beim Lesen wie ein reidimensionaler Speicher und beim Schreiben wie in zweidimensionaler Speicher arbeitet. Ein solcher iveieinhalbdimensionaler Speicher enthält eine der ixizahl der Bits der gespeicherten Wörter entsprehende Anzahl von Bitmatrizen mit jeweils einer er Anzahl von Wortspeicherzellen des Speichers ntsprechenden Anzahl von Speicherelementen. Die ntsprechenden Wortspaltenleiter sämtlicher Bitlatrizen sind in Reihe geschaltet. Mittels einer Worteiber- und Schalteranordnung wird durch den je-'eils gewählten der in Reihe geschalteten Spalteniiter ein Wortleseimpuls der einen Polarität, gefolgt on einem Wortschreibimpuls der entgegengesetzten olarität geschickt.

Bei einem zweieinhalbdimensionalen Speicher ist ine einzige Wähleinrichtung zum Wählen eines urch sämtliche Bitmatrizen geführten Wortspalten- ;iters vorgesehen. Es ist ebenfalls üblich, eine der oizahl der Bitmatrizen entsprechende Anzahl von etrennten Bitzeilenwähleinrichtungen vorzusehen, ο daß also jede Bitmatrize ihre eigene Treiber- und chaltereinrichtung zum Wählen eines der Bitzeilenäter in der Bitmatrize hat. Da ein Bitleseimpuls der inen Polarität und anschließend konditional ein Bitihreibimpuls der entgegengesetzten Polarität dem swählten Zeilenleiter in der Bitmatrize zugeführt erden muß, ist es gemäß der herkömmlichen Praxis rforderlich, jede Bitmatrize zusätzlich zu der obenrwähnten einen Treiber- und Schaltereinrichtung am Lesen mit einer weiteren Treiber- und Schalternrichtung zum Schreiben auszurüsten. Eine derrtige Anordnung von Bittreibern und Schaltern für ine einzige 16 · 16-Bitmatrize ist in Fig. 4 der A 2Va D Integrated Circuit Memory« betitelten Areit von Howard P. Zinschlag auf S. 26 bis 39 der '.eitschrift »Computer Design« vom September 1966 eschrieben. Erfindungsgemäß wurde gefunden, daß iese bekannte Bittreiber- und Schalteranordnung so erbessert werden kann, daß ungefähr 25% an Schalmgsaufwand eingespart werden kann. In einer alchen Speicheranordnung liefern die Worttreiber abfrage- und Schreibimpulse für die ausgewählten .eilenleiter, während die Schalter solche Impulse urchlassen.

Aufgabe der Erfindung ist also, eine Speicheranordnung der genannten Art anzugeben, deren Schaltungsaufwand geringer ist als bisher.

Die Erfindung besteht darin, daß bei einer Speicheranordnung der eingangs genannten Art die Matrixfelder paarweise gruppiert sind und die Speicherelemente im jeweils ersten Matrixfeld eines jeden Paares in entgegengesetzter Orientierung wie die Speicherelemente des jeweils zweiten Matrixfeldes angeordnet sind; daß von den Zeilenleitern jedem

ίο Paar erste Zeilentreiber zur Abgabe eines auf einem gewählten Zeilenleiter des ersten Matrixfeldes als Abfrageimpuls, auf einem gewählten Zeilenleiter des zweiten Matrixfeldes als Schreibimpuls wirksamen Zeilenstromimpulses erster Richtung, und zweite Zeilentreiber zur Abgabe eines auf dem gewählten Zeilenleiter des ersten Matrixfeldes als Schreibimpuls, auf demjenigen des zweiten Matrixfeldes als Abfrageimpuls wirksamen Zeilenstromimpulses zweiter, zur ersten entgegengesetzter Richtung zugeordnet sind; und daß von den Zeilenschaltern erste Abfrage-Schalter und erste Schreib-Schalter jedem ersten Matrixfeld und zweite Abfrage-Schalter und zweite Schreib-Schalter jedem zweiten Matrixfeld zugeordnet sind.

as Abwandlungen dieser Speicheranordnung sind in den Nebenansprüchen gekennzeichnet. Jede Matrix kann beispielsweise eine zweidimensionale Anordnung von Kernen sein. Die Spaltenleiter sämtlicher Matrizen sind in Reihe geschaltet. Die Anordnung ist also derart, daß jedes Matrizenpaar durch einen Satz von Treiber- und Schaltereinrichtungen bedient wird. Jeder Satz von Treiber- und Schaltereinrichtungen enthält zwei Gruppen von Richtleitertreibern (in nur einer Richtung leitenden Treibern) und zwei Gruppen von Richtleiterschaltern. Die erste Gruppe von Treibern und Schaltern schickt durch die gewählten Zeilenleiter der ersten bzw. zweiten Matrize eines Paares jeweils unipolare Abfrage- und Schreibimpulse, während entsprechend die zweite Gruppe von Treibern und Schaltern durch die gewählten Zeilenleiter der zweiten bzw. ersten Matrize unipolare Lese- bzw. Schreibimpulse schickt.

Bei dieser Anordnung ist die Anzahl von richtleitenden Treiber-Schalterkombinationen kleiner als die Anzahl der Zeilenleiter im Speicher. Ferner werden die Operationen der Belieferung der gewählten Zeilenleiter der ersten und der zweiten Matrize jedes Paares mit unipolaren Lese- und Schreibimpulsen auf die Treiber und Schalter der das betreffende Matrizenpaar bedienenden Treiber-Schaltereinrichtung aufgeteilt.

Verschiedene Ausführungsformen der Erfindung werden nachstehend an Hand der Zeichnungen erläutert. Es zeigt

Fig. 1 das vereinfachte Schaltschema eines erfindungsgemäß ausgebildeten zweieinhalbdimensionalen Speichers für die Speicherung von 32 Wörtern zu je 4 Bits,

F i g. 2 ein die Organisation eines zweieinhalbdimensionalen Speichers gemäß dem Stand der Technik veranschaulichendes Schema,

F i g. 3 ein die erfindungsgemäße Speicherorganisation gemäß F i g. 1 mit der bekannten Speicherorganisation gemäß F i g. 2 vergleichendes Schema,

F i g. 4 ein Schema, das eine andere Ausführungsform der Erfindung veranschaulicht, und

Fig. 5 ein Schema, das eine weitere Ausführungsform der Erfindung veranschaulicht.

5 6

Fig. 1 zeigt einen Randomspeicher mit beispiels- links nach rechts und durch die andere Bitmatrize weise vier Bitmatrizen a, b, a' und b'. Jede dieser des Paares von rechts nach links verläuft.
Bitmatrizen enthält in Zeilen und Spalten angeord- Der erste Bittreiber D1 enthält richtleitende Stromnete Speicherelemente, beispielsweise Magnetkerne M schalter D11 und D12 sowie eine Quelle positiver (von denen in der Figur nicht alle gezeigt sind), und 5 Spannung (+). Für die Stromschalter D11 und D12 zwar vier Speicherelemente pro Spalte und acht können die üblichen Transistorschalter verwendet Speicherelemente pro Zeile. Der Speicher kann 32 werden, die selektiv entsprechend zugeführten (4 ■ 8) Wörter aus je vier Bits speichern. Jede der Speicheradressen-Steuersignalen betätigt werden. Der Bitmatrizen a, b, d und b' hat eine Lesewicklung erste Treiber D1 kann in bekannter Weise beliebig (nicht gezeigt), die sämtliche Speicherelemente der 10 ausgebildet sein, beispielsweise wie in der genannten Matrize verkoppelt. Die Lesewicklungen der einzel- Arbeit beschrieben. Der Ausdruck »Treiber« benen Bitmatrizen sind jeweils an einen entsprechenden zeichnet im vorliegenden Falle irgendeine geeignete Leseverstärker (nicht gezeigt) angekoppelt. Die Lese- Anordnung von Impulsgeneratoren und/oder Stromwicklungen und Leseverstärker können in der in der schaltern.

genannten Arbeit von Howard P. Zinschlag be- 15 Das erste Schalterpaar51 besteht aus einem richt-

schriebenen Weise ausgelegt bzw. ausgebildet sein. leitenden Abfragespannungsschalter SIl bzw. 512

Die acht Speicherelementspalten in jeder Bitmatrize und einem Schreibspannungsschalter 513 bzw. 514. sind jeweils durch acht entsprechende Wortspalten- Die Spannungsschalter sind ebenfalls in bekannter leiter 10 verkoppelt. Die Wortspaltenleiter in samt- Weise ausgebildet, beispielsweise wie in der genannten liehen Bitmatrizen sind in Reihe zwischen Wort- 20 Arbeit beschrieben. Der zweite Bittreiber D 2 und das treiber 11 und Wortschalter 12 geschaltet. Die Wort- zweite Schalterpaar 52 sind gleich ausgebildet wie treiber 11 und Wortschalter 12 werden in bekannter der erste Bittreiber D1 bzw. das erste Schalterpaar Weise so betrieben, daß sie eine gewählte der in 51. Eine gleichartige Anordnung ist für die Bit-Reihe geschalteten, durch sämtliche Bitmatrizen ge- matrizen a' und b' vorgesehen, die von dem ersten führten Spaltenleiter mit einem Wortabfrageimpuls 35 Treiber Dl' und dem zweiten Schalterpaar 51' und der einen Polarität und anschließend mit einem Wort- dem zweiten Treiber D 2' und dem zweiten Schalterschreibimpuls der entgegengesetzten Polarität an- paar 52'bedient werden. Sämtliche Treiber (Stromsteuern, schalter) und Spannungsschalter werden selektiv ent-

Die vier Zeilen von Speicherelementen M in jeder sprechend einer Mehrbit-Adresse betätigt, die dem Bitmatrize sind durch vier entsprechende Bitzeilen- 30 Speicher in der bei zweieinhalbdimensionalen Speileiter 1, 2, 3 und 4 verkoppelt. Jeder Bitzeilenleiter ehern gebräuchlichen Weise zugeführt wird,
ist an seinem einen Ende an zwei entgegengesetzt ge- Im Betrieb dieses oder irgendeines anderen zweipolte Richtleiterelemente oder Dioden 15 und 16 und einhalbdimensionalen Speichers wird ein gewählter mit seinem anderen Ende an zwei entgegengesetzt ge- der Wortspaltenleiter 10 mit einem Halbwähl-Wortpolte Richtleiterelemente oder Dioden 17 und 18 an- 35 abfrageimpuls in der einen Richtung angesteuert, geschlossen. Die Dioden 15 und 17 leiten den Strom Gleichzeitig wird ein entsprechender Bitzeilenleiter in durch den entsprechenden Bitzeilenleiter in der einen jeder Bitmatrize mit einem Halbwähl-Bitabfrage-Richtung, und zwar im vorliegenden Fall nach rechts, impuls angesteuert. Dies hat die Vollwahl je eines während die Dioden 18 und 16 den Strom durch den Speicherelements in jeder Bitmatrize zur Folge, und entsprechenden Bitzeilenleiter in der anderen Rieh- 40 das Schalten derjenigen gewälilten Speicherelemente, tung, d. h. nach links, leiten. die eine »1« speichern, wird in den entsprechenden

Durch die Bitzeilenleiter 1, 2, 3 und 4 der Bit- Lesewicklungen wahrgenommen, wobei die ent-

matrizen α und b werden unter der Steuerung eines sprechenden Lesesignale in den betreffenden Lese-

ersten Bittreibers D1 und eines ersten Schalterpaares verstärkern verstärkt werden. Zu einem anschließen-

51 Stromimpulse in Richtung von links nach rechts 45 den Zeitpunkt wird durch den zuvor gewählten

geschickt. Durch die Bitzeilenleiter der Bitmatrizen α Spaltenleiter 10 ein Halbwähl-Wortschreibimpuls in

und b werden Stromimpulse in Richtung von rechts der entgegengesetzten Richtung geschickt und durch

nach links unter der Steuerung eines zweiten Treibers jeden zuvor gewählten Bitzeilenleiter in jeder Bit-

D 2 und eines zweiten Schalterpaares 52 geschickt. matrize bedingt ein Halbwähl-Bitschreibimpuls in der

Eine entsprechende Anordnung ist für die Bit- 50 Schreibrichtung geschickt. Die Eingabe von Halbmatrizen a' und b' vorgesehen, die von einem ersten wähl-Bitschreibimpulsen ist durch die einzuschrei-TreiberDl' und einem ersten Schalterpaar 51' und bende Information bedingt. Das heißt, wenn eine »1« einem zweiten Treiber D 2' und einem zweiten eingeschrieben werden soll, wird ein Halbwähl-Bit-Schalterpaar52' bedient werden. Die Bitmatrizen α schreibimpuls durch einen Bitzeilenleiter einer Bit- und b bilden ein erstes Paar, die Bitmatrizen a' und b' 55 matrize geschickt, während durch den gewählten Bitein weiteres Paar von Bitmatrizen. In der Praxis ent- Zeilenleiter kein Halbwähl-Bitschreibimpuls geschickt hält ein zweieinhalbdimensionaler Speicher normaler- wird, wenn eine »0« gespeichert werden soll,
weise mehr als vier Bitmatrizen, die in entsprechen- Wie erwähnt, trifft die oben beschriebene Arbeitsder Weise in Bitmatrizenpaare aufgeteilt sind. Die weise zweieinhalbdimensionaler Speicher auch auf Speicherelemente M in der Bitmatrize α sind längs 60 den erfindungsgemäßen zweieinhalbdimensionalen einer Diagonale, die Speicherelemente M der anderen Speicher nach Fig. 1 zu. Jedoch unterscheidet sich Bitmatrize b längs der anderen Diagonale orientiert. der Speicher nach Fig. 1 von den bekannten In entsprechender Weise sind die Speicherelemente M Speichern darin, daß er um 25 bis 33 % weniger in den Bitmatrizen a' und b' entlang verschiedener Stromschalter und/oder Spannungsschalter benötigt. Diagonalen orientiert. Diese alternierende Diagonal- 65 Im Betrieb des Speichers nach F i g. 1 werden Bitorientierung der Magnetkerne M in den beiden Bit- leseimpulse gleichzeitig durch einen entsprechenden matrizen eines Paares hat zur Folge; daß die Abfrage- gewählien Bitzeilenleiter in jeder der Bitmatrizen a, b, impuls-Fhißrichtung durch die eine Bitmatrize von a' und b' geschickt. Diese Impulse treten zu dem

gleichen Zeitpunkt auf, da durch den gewählten der Spaltenleiter ein Stromimpuls in der Leserichtung zwischen den Worttreibern 11 und den Wortschaltern 12 fließt. Der.tAbfrageimpuls wird durch den gewählten Bitzeilenleiter in der Bitmatrize a durch Schließen eines der Stromschalter D11, D12 und eines der Spannungsschalter 511, 512 in Richtung von links nach rechts geschickt. Zugleich wird außerdem durch einen gewählten der Bitzeilenleiter in der Bitmatrize b durch Schließen eines der Stromschalter D21, £>22 und eines der Spannungsschalter 523, 524 ein Abfrageimpuls in Richtung von rechts nach links geschickt.

Die erste Treiber- und Schaltereinrichtung D1, 51 schickt also einen Abfrageimpuls durch einen gewählten Bitzeilenleiter in der Bitmatrize α, während gleichzeitig die zweite Bittreiber- und Schaltereinrichtung D 2, 52 einen Abfrageimpuls durch einen gewählten Bitzeilenleiter in der Bitmatrize b schickt.

Zu einem etwas späteren Zeitpunkt (d. h. wenn die Worttreiber und Schalter 11, 12 den gewählten Spaltenleiter mit einem Schreibstromimpuls in der entgegengesetzten Richtung ansteuern) werden die gleichen Treiber Dl, D 2, die bereits die Bitmatrizen a und b mit Abfrageimpulsen beschickt haben, wiederum dazu verwendet, die gleichen gewählten Bitzeilenleiter mit Schreibimpulsen anzusteuern. Da die Treiber Dl, D 2 die andere Matrize des Paares a, b mit Schreibstromimpulsen beschicken, fließen die Schreibimpulse in den gewählten Leitern in entgegengesetzten Richtungen wie die Abfrageimpulse. Und zwar wird während des Schreibintervalls ein Schreibimpuls durch den gewählten Bitzeilenleiter in der Bitmatrize α durch Schließen eines der Stromschalter D 21, D 22 und eines der Spannungsschalter 521, 522 geschickt, während gleichzeitig ein Schreibstromimpuls durch den gewählten Bitzeilenleiter in der Bitmatrize b durch Schließen eines der Stromschalter D11, D12 und eines der Spannungsschalter 513, 514 geschickt wird. Die beiden Treiber £>1 und D 2 reichen zusammen aus, beide Bitmatrizen α und b mit entsprechenden Bitabfrageimpulsen und anschließend Bitschreibimpulsen entgegengesetzter Polarität zu beschicken.

Die Treiber und Schalter sind so angeschlossen bzw. verschaltet, daß unerwünschte »Fremdwege« für die Ströme vermieden werden. Die nachstehende Tabelle gibt acht Wählmöglichkeiten mit Eingabe von Abfrageimpulsen oder Schreibimpulsen in irgendeinen der vier Zeilenleiter in jeder der beiden Matrizen α und b wieder. In der Tabelle sind diejenigen Treiber und Schalter angegeben, die für jeden der acht Wählzustände betätigt werden müssen.

Tabelle

	Want	Treiber-Schalter	Treiber-Schalter
	Abfragen	für Matrize a	für Matrize b
Zeilen 1	Schreiben	Dll-511	D22-S23
Zeilen 1	Abfragen	D21-521	D12-S13
Zeilen 2	Schreiben	Dll-512	D21-5 23
Zeilen 2	Abfragen	D22-521	D12-514
Zeilen 3	Schreiben	D12-511	D22-524
Zeilen 3	Abfragen	D21-522	Dll-513
Zeilen 4	Schreiben	D12-512	D21-524
Zeilen 4	D22-523	Dll-514

Es soll jetzt der Stand der Technik entsprechend dem Schema nach F i g. 2 mit der Ausf iihrungsform der vorliegenden Erfindung gemäß dem Schema nach Fig. 3 (das in Verallgemeinerung die Anordnung nach F i g. 1 wiedergibt) verglichen werden. In F i g. 2 sind zwei Bitmatrizen eines üblichen zweieinhalbdimensionalen Speichers durch die Blöcke a und b angedeutet. Die Treiber D la und Schalter 51a beschicken irgendeinen gewählten Zeilenleiter in der

ίο Matrize α mit einem Abfrageimpuls. Die Treiber D 2 a und Schalter 52a beschicken den gleichen gewählten Zeilenleiter in der Matrize α mit einem Schreibimpuls entgegengesetzter Polarität. Die Matrize b ist in entsprechender Weise mit Treibern und Schaltern ausgerüstet. Die bekannte Anordnung nach Fig. 2 enthält also zwei Sätze von richtleitenden Treibern und zwei Sätze von richtleitenden Schaltern für jede Bitmatrize, d. h. insgesamt vier Sätze von Treibern und vier Sätze von Schaltern für ein Bitmatrizenpaar a, b.

F i g. 3 gibt in einem vergleichbaren Schema die für ein Bitmatrizenpaar in der Anordnung nach Fig. 1 verwendeten Treiber und Schalter wieder. In Fig. 3 beschicken die Treiber Dl und Schalter 51a (511 und 512 in Fig. 1) einen gewählten Zeilenleiter in der Bitmatrize α zum gleichen Zeitpunkt mit einem Abfrageimpuls, da die Treiber D 2 und Schalter52b (523 und 524 in Fig. 1) einen Abfrageimpuls durch einen entsprechenden gewählten Zeilenleiter in der Bitmatrize b schicken. Während des Schreibintervalls schickt der Treiber D 2 und Schalter 52a (521 und 522 in Fig. 1) einen Schreibimpuls durch den gleichen gewählten Zeilenleiter in der Bitmatrize α zum gleichen Zeitpunkt, da die TreiberDl und Schalter516 (513 und 514 in Fig. 1) den gleichen entsprechenden gewählten Zeilenleiter in der Bitmatrize b mit einem Schreibimpuls beschicken. Vergleicht man die erfindungsgemäße Anordnung nach F i g. 3 mit der vorbekannten Anordnung nach F i g. 2, so sieht man, daß die Anordnung nach F i g. 3 nur zwei Sätze von Treibern benötigt, während für die bekannte Anordnung nach F i g. 2 vier Treibersätze erforderlich sind. Bei der Anordnung nach Fig. 3 werden also der Anzahl nach 50% an Treibern oder 25% an Treibern und Schaltern zusammengenommen eingespart.

Fig. 4 veranschaulicht schematisch eine andere Ausführungsform der Erfindung, bei der nur zwei Sätze von Schaltern 51, 52 zusammen mit vier Sätzen von Treibern verwendet werden. Die Einsparung erfolgt hier also bei den Schaltern statt bei den Treibern.

F i g. 5 veranschaulicht schematisch eine Ausführungsform der Erfindung, bei der ein Satz von Treibern und ein Satz von Schaltern eingespart werden. Die äquivalente Einsparung bei den drei Ausführungsformen nach F i g. 3, 4 und 5 ergibt sich aus der Tatsache, daß ein einzelner Bitzeilenleiter in einer Bitmatrize durch Schließen entsprechender Schalter an beiden Leiterenden gewählt wird. Die Einsparung kann daher am einen Ende, am anderen Ende oder an beiden Enden des Leiters erfolgen.

Bei sämtlichen Ausführungsformen nach F i g. 3,4 und 5 sind eine erste Treiber- und Schaltereinrichtung mit Elementen mit Bezeichnungen einschließlich »Dl« und »51« sowie eine zweite Treiber- und Schaltereinrichtung mit Elementen mit Bezeichnungen einschließlich »D 2« und »52« vorgesehen. In sämt-

309 514/418

lichen Fällen sind die Richtungen der Abfrageimpulse und Schreibimpulse durch die Buchstaben R bzw. W angedeutet.

Die Erfindung läßt sich statt auf einen zweieinhalbdimensionalen Speicher mit Bitmatrizenpaaren auch

10

auf andere Speicherausführungen mit mindestens zwei Anordnungen von Speicherelementen anwenden, bei denen nacheinander durch einen Leiter in jeder der beiden Anordnungen oder Matrizen Impulse entgegengesetzter Polarität geschickt werden müssen.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Speicheranordnung mit einer geradzahligen Anzahl von durch Speicherelemente gebildeten Matrixfeldern, die jeweils eine Vielzahl von Spalten- und Zeilenleitern enthalten, mit Worttreibern und Wortschaltern, die einen Abfrageimpuls und anschließend in der entgegengesetzten Richtung einen Schreibimpuls durch einen ausgewählten Spaltenleiter in jedem Matrixfeld schicken, sowie mit sowohl am Anfang als auch am Ende der Zeilenleiter liegenden, mittels Dioden an die Zeilenleiter angeschlossenen Zeilentreiber/Zeilenschalter Einheiten zur Wahl eines der Zeilenleiter während der Betriebsphasen Abfragen und Schreiben, dadurch gekennzeichnet, daß die Matrixfelder paarweise gruppiert sind und die Speicherelemente im jeweils ersten Matrixfeld (a, d usw.) eines jeden Paares (α, b; a', V usw.) in entgegengesetzter Orientierung wie die Speicherelemente des jeweils zweiten Matrixfeldes (6, V usw.) angeordnet sind; daß von den Zeilenleitern jedem Paar erste Zeilentreiber (D 1, D1' usw.) zur Abgabe eines auf einem gewählten Zeilenleiter des ersten Matrixfeldes (a, a' usw.) als Abfrageimpuls, auf einem gewählten Zeilenleiter des zweiten Matrixfeldes (6, b' usw.) als Schreibimpuls wirksamen Zeilenstromimpulses erster Richtung, und zweite Zeilentreiber (D 2, D 2' usw.) zur Abgabe eines auf dem gewählten Zeilenleiter des ersten Matrixfeldes (α, α' usw.) als Schreibimpuls, auf demjenigen des zweiten Matrixfeldes (6, b' usw.) als Abfrageimpuls wirksamen Zeilenstromimpulses zweiter, zur ersten entgegengesetzter Richtung zugeordnet sind; und daß von den Zeilenschaltern erste Abfrage-Schalter (SIa, 51a' usw.) und erste Schreib-Schalter (52 α, 52 α' usw.) jedem ersten Matrixfeld (α, α' usw.) und zweite Abfrageschalter (526, S 2 b' usw.) und zweite Schreib-Schalter (516, SIb' usw.) jedem zweiten Matrixfeld (6, b' usw.) zugeordnet sind (Fig. 1 und 3).

2. Speicheranordnung mit einer geradzahligen Anzahl von durch Speicherelemente gebildeten Matrixfeldern, die jeweils eine Vielzahl von Spalten und Zeilenleitern enthalten, mit Worttreibern und Wortschaltern, die einen Abfrageimpuls und anschließend in der entgegengesetzten Richtung einen Schreibimpuls durch einen ausgewählten Spaltenleiter in jedem Matrixfeld schicken, sowie mit sowohl am Anfang als auch am Ende der Zeilenleiter liegenden, mittels Dioden an die Zeilenleiter angeschlossenen Zeilentreiber/Zeilenschalter-Einheiten zur Wahl eines der Zeilenleiter während der Betriebsphasen Abfragen und Schreiben, dadurch gekennzeichnet, daß die Matrixfelder paarweise gruppiert sind und die Speicherelemente im jeweils ersten Matrixfeld (α, α' usw.) eines jeden Paares (σ, 6; α', b' usw.) in entgegengesetzter Orientierung wie die Speicherelemente des jeweils zweiten Matrixfeldes (6, 6' usw.) angeordnet sind; daß von den Zeilenleitern jedem Paar erste Zeilenschalter (51, 51' usw.) zum Durchlassen eines auf einem gewählten Zeilenleiter des ersten Matrixfeldes (α, α' usw.) als Abfrageimpuls, auf einem gewählten Zeilenleiter des zweiten Matrixfeldes (6, 6' usw.) als Schreibimpuls wirksamen Zeilenstromimpulses erster Richtung, und zweite Zeilenschalter (52, 52'

usw.) zum Durchlassen eines auf dem gewählten Zeilenleiter des ersten Matrixfeldes (α, α' usw.) als Schreibimpuls, auf demjenigen des zweiten Matrixfeldes (b, V usw.) als Abfrageimpuls wirksamen Zeilenstromimpulses zweiter, zur ersten entgegengesetzter Richtung zugeordnet sind; und daß von den Zeilentreibern erste Abfrage-Treiber (Dia, DIa' usw.) und erste Schreib-Treiber (D 2 a, D 2 a' usw.) jedem ersten Matrixfeld (α, α' usw.) und zweite Abfrage-Treiber (D 2 b, D 2 b' usw.) zweite Schreib-Treiber (D 16, D16' usw.) jedem zweiten Matrixfeld (6, 6' usw) zugeordnet sind (F i g. 4).

3. Speicheranordnung mit einer geradzahligen Anzahl von durch Speicherelemente gebildeten Matrixfeldern, die jeweils eine Vielzahl von Spalten und Zeilenleitern enthalten, mit Worttreibern und Wortschaltern, die einen Abfrageimpuls und anschließend in der entgegengesetzten Richtung einen Schreibimpuls durch einen ausgewählten Spaltenleiter in jedem Matrixfeld schicken, sowie mit sowohl am Anfang als auch am Ende der Zeilenleiter liegenden, mittels Dioden an die Zeilenleiter angeschlossenen Zeilentreiber/Zeilenschalter-Einheiten zur Wahl eines der Zeilenleiter während der Betriebsphasen Abfragen und Schreiben, dadurch gekennzeichnet, daß die Matrixfelder paarweise gruppiert sind und die Speicherelemente im jeweils ersten Matrixfeld (α, α' usw.) eines jeden Paares (α, 6; α', b^r usw.) in entgegengesetzter Orientierung wie die Speicherelemente des jeweils zweiten Matrixfeldes (6, 6' usw.) angeordnet sind; daß von den Zeilenleitern jedem Paar erste Zeilentreiber (D 1, D1' usw.) zur Abgabe eines auf einem gewählten Zeilenleiter des ersten Matrixfeldes (α, α' usw.) als Abfrageimpuls, auf einem gewählten Zeilenleiter des zweiten Matrixfeldes (6, 6' usw.) als Schreibimpuls wirksamen Zeilenstromimpulses erster Richtung, und erste Zeilenschalter (52, 52' usw.) zum Durchlassen eines auf dem gewählten Zeilenleiter des ersten Matrixfeldes (α, α' usw.) als Schreibimpuls, auf demjenigen des zweiten Matrixfeldes (6, b' usw.) als Abfrageimpuls wirksamen Zeilenstrompulses zweiter, zur ersten entgegengesetzter Richtung zugeordnet sind; und daß von den Zeilenschaltern und Zeilentreibern erste Abfrageschalter (51a, 51a' usw.) und erste Schreib-Treiber (D 2 a, D 2 a' usw.) für jedes erste Matrixfeld (α, α' usw.) und zweite Abfrage-Schreiber (D 2 6, D 2 6' usw.) und zweite Schreib-Schalter (516, 516' usw.) für jedes zweite Matrixfeld (6, 6' usw.) vorgesehen sind (F i g. 5).