DE1789206C3 - Feldeffekt-Transistor - Google Patents

Feldeffekt-Transistor

Info

Publication number
DE1789206C3
DE1789206C3 DE1789206A DE1789206A DE1789206C3 DE 1789206 C3 DE1789206 C3 DE 1789206C3 DE 1789206 A DE1789206 A DE 1789206A DE 1789206 A DE1789206 A DE 1789206A DE 1789206 C3 DE1789206 C3 DE 1789206C3
Authority
DE
Germany
Prior art keywords
layer
substrate
field effect
effect transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1789206A
Other languages
English (en)
Inventor
Andrew Francis Crawley Sussex Beer
Nigel Malcolm St. John Redhill Surrey Murphy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Application granted granted Critical
Publication of DE1789206C3 publication Critical patent/DE1789206C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft einen Feldeffekt-Transistor mit einem Substrat aus einkristallinem Halbleitermaterial von einem ersten Leitungstyp und mit zwei voneinander getrennten, als Source- und Drainzone dienenden Oberflächenzonen des zweiten Leitungsiyps, bei dem sich auf der Substratoberfläche zwischen der Source- und der Drainzone eine dielektrische Schicht befindet, die mit einer leitenden Gate-Elektrodenschicht bedeckt ist, und bei dem im Substrat eine an die Drainzone grenzende Schicht des ersten Leitungstyps und mit höherer Dotierung als im Substrat vorhanden ist, die sich von der Drainzone wenigstens über einen Teil des Abstands zur Sourcezone erstreckt.
Ein solcher Feldeffekt-Transistor ist aus der BE-PS 6 37 064 bekannt.
Bei einem Feldeffekt-Transistor mit isolierter Gate-Elektrode wird im Betrieb der PN-Übergang zwischen der Drainzone und dem Substrat in der Sperrichtung vorgespannt und die Verarmungsschicht erstreckt sich wegen der geringeren Konzentration von Ladungsträgern in das Substrat mit hohem spezifischem Widerstand über einen größeren Abstand als in die Drainzone mit niedrigem spezifischem Widerstand. Infolge der breiten Verarmungsschicht um die Drainzone hat der Transistor eine geringe Ausgangskapazität, jedoch die Änderung der Breite a der Verarmungsschicht in Abhängigkeit von der Spannung zwischen Source- und Drainzone Vps ist groß genug, um die Charakteristiken des Transistors für gewisse Anwendungen in unerwünschtem Maße mit der Betriebsspannung zu ändern. Bei Verwendung eines Substrats mit niedrigerem Widerstand wird die Änderungsgeschwindigkeit-j-77-herabgesetzt, jedoch die Ausgangskapazität wegen der dünneren Verarmungsschicht nachteilig erhöht.
Bei dem genannten, aus der BE-PS 6 37 064 bekannten Feldeffekt-Transistor ist zwischen Source- und Drainzone eine an die Oberfläche des Substrats grenzende Schicht vom ersten Leitungstyp aiber mit höherer Dotierung als im Substrat vorhanden. Dadurch erstreckt sich die zum .Drain-Substratübergang gehörende Verarmungszone an der Oberfläche seitlich weniger weit im Substrat als in Abwesenheit dieser Schicht, so daß die oben erwähnten Schwierigkeiten erheblich verringert werden.
Aus der BE-PS 6 37 064 ist außerdem zu entnehmen, daß der durch den Feldeffekttransistor fließende Strom von der Anzahl der im Kanal vorhandenen Ladungsträger abhängt und daß diese Anzahl sowohl durch die an die Gateelektrode angelegte Spannung als auch durch die Dotierungskonzentration im Kanalbereich beeinflußt werden kann.
Aus Proceedings of the IEEE, August 1964, Seiten 985 und 986 ist es bekannt, daß sich bei Feldeffekttransistoren mit einem Bor-dotierten Substrat bestimmter Dotierungskonzentration andere Kennlinienfelder ergeben als mit einem Aluminium-dotierten Substrat gleicher Dotierungskonzentration. Dies entspricht dem Unterschied in den Segregationskoeffizienten für Aluminium und Bor an der Grenzfläche vom Silizium zum Siliziumdioxid, das die Gateisolierschicht bildet
Bei dem bekannten Feldeffekt-Transistor ist es aber unter Umständen schwer in der verhältnismäßig niederohmigen Schicht vom ersten Leitungstyp mittels der Spannung an der Gate-Elektrode einen geeigneten Stromkanal zu bilden.
Aufgabe der Erfindung ist es daher, bei einem Feldeffekt-Transistor der eingangs genannten Art die Bildung eines Stromkanals mittels der Spannung an der Gate-Elektrode zu erleichtern.
Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß sich zwischen der Schicht des ersten Leitungstyps und der dielektrischen Schicht eine an beide Schichten grenzende zweite Schicht des ersten Leitungstyps befindet, deren spezifischer Widerstand zwisehen dem der ersten Schicht und dem des Substrats liegt
Der mit der Erfindung erreichte Vorteil ist darin zu sehen, daß außer der erleichterten Bildung eines Stromkanals die Ausgangskapazität herabgesetzt wird, ohne daß die Charakteristiken des Transistors in unerwünschtem Maße verändert werden.
Die Erfindung wird anhand der Zeichnungen näher erläutert, in denen ein Ausführungsbeispiel des Transistors nach der Erfindung dargestellt ist. Es zeigt
F i g. 1 einen senkrechten Schnitt durch einen Feldeffekt-Transistor,
F i g. 2 die Wirkungsweise des Transistors nach F i g. 1 und
Fig. 3a—d Herstellungsphasen des Transistors nach F i g. 1.
Der Feldeffekt-Transistor mit isolierter Gate-Elektrode nach Fig. 1 enthält ein P-Substrat 1 mit hohem spezifischem Widerstand und zwei N+ -Oberflächenzonen mit geringem spezifischem Widerstand 2,3. Weiter ist eine P-Schicht 4 vorhanden, die einen niedrigeren spezifischen Widerstand als das Substrat 1 hat und sich zwischen den Oberflächenzonen 2 und 3 erstreckt. Zwischen der versenkten Schicht 4 und einer dielektrischen Schicht 5 befindet sich eine dünne P-Oberflächenschicht 6 aus Material mit einem spezifischen Widerstand, der zwischen dem spezifischen Widerstand der versenkten Schicht 4 und dem spezifischen Widerstand des Substrats 1 liegt. Die Stärke der Oberflächenschicht 6 beträgt 1 μΐη und die Stärke der versenkten Schicht 4 2 μίτι; die N +-Oberflächenzonen 2,3 werden durch Eindiffusion bis zu einer Tiefe von 4 μιτι gebildet.
Die Herstellung des Feldeffekt-Transistors wird anhand der F i g. 3a bis 3d beschrieben.
In Fig.3a wurde in einem einkristallinen Siliciumtörper 1 von P-Leitfähigkeit mit einer Borkonzentration von 10M Atomen/cm3 an einer Seite mit Hilfe von Ultraschall ein Loch 9 gebohrt Das Loch hatte eine Tiefe von 5 μπι und einen Durchmesser von 15 μπι. Mittels epitaxialer Techniken wurde eine Schicht 4 aus P-Silicium mit einer Borkonzentration von 1016 Atomen/cm3 und eine Schicht 6 aus P-Silicium mit einer Borkonzentration von 10M Atomen/cm3 auf dem einkristall'nen Substrat 1 niedergeschlagen, wodurch die Struktur nach F i g. 3b entstand. Die epitaxialen Schichten wurden darauf mittels Aluminiumoxid mit einer Teilchengröße von ~0,5 μπι bis zur strichlierten Linie in Fig.3b weggeschliffen, wodurch die Struktur nach F i g. 3c entstand. Anschließend wurde unter Verwendung einer Siliciumoxidmaske Phosphor in die Oberfläche des Siliciumkörpers eindiffundiert, wobei N-diffundierte Zonen, 2,3 mit einer Phopsphorkonzentration von 1020 Atomen/cm3 entstanden.
In F i g. 2 ist die Wirkungsweise des Traiijistors nach Fig. 1 dargestellt. Der PN-Übergang zwischen der Drainzone 3 und dem P-Subsirat 1,4,6 ist in der Sperrrichtung vorgespannt Infolge der höheren Konzentration von Ladungsträgern in der versenkten Schicht 4 dehnt sich die durch die gestrichelte Linie 8 dargestellte Verarmungsschicht in dieser Schicht 4 seitlich über einen kürzeren Abstand aus als im. Substrat 1. Die Breite der Verarmungsschicht in seitlicher Richtung an der Oberfläche zwischen der Oberflächenschicht 6 und dem Dielektrikum 5 ist schmaler als die der Verarmungsschicht im Substrat 1, wie es in F i g. 2 dargestellt ist
In F i g. 1 könnte die versenkte Schicht 4 sich unter Umständen nur über 3 μπι von der Drainzone 3 her erstrecken. Obwohl diese Ausführungsform schwer herstellbar sein kann, wird der wirksame Teil der versenkten Schicht 4 beibehalten und der Transistor würde im Betrieb ähnliche Kennlinien haben wie der Transistor nach Fig. 1. Der Abstand, über den sich die versenkte Schicht von der Drainzone her erstreckt ist nicht kritisch, solange die Verarmungsschicht im Betrieb sich stets innerhalb der versenkten Schicht befindet
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    Feldeffekt-Transistor mit einem Substrat (1) aus einkristallinem Halbleitermaterial von einem ersten Leitungstyp und mit zwei voneinander getrennten, als Source- und Drainzone dienenden Oberflächenzonen (2,3) des zweiten Leitungstyps, bei dem sich auf der Substratoberfläche zwischen der Source- und der Drainzone eine dielektrische Schicht (5) befindet, die mit einer leitenden Gate-Elektrodenschicht (7) bedeckt ist, und bei dem im Substrat eine an die Drainzone grenzende Schicht (4) des ersten Leitungstyps und mit höherer Dotierung als im Substrat (1) vorhanden ist, die sich von der Drainzone (3) wenigstens über einen Teil des Abstands zur Sourcezone (2) erstreckt, dadurch gekennzeichnet, daß sich zwischen der Schicht (4) des ersten Leitungstyps und der dielektrischen Schicht (5) eine an beide Schichten (4, 5) grenzende zweite Schicht (6) des ersten Leitungstyps befindet, deren spezifischer Widerstand zwischen dem der ersten Schicht (4) und dem des Substrats (1) liegt
DE1789206A 1965-06-18 1966-06-18 Feldeffekt-Transistor Expired DE1789206C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB25874/65A GB1153428A (en) 1965-06-18 1965-06-18 Improvements in Semiconductor Devices.

Publications (1)

Publication Number Publication Date
DE1789206C3 true DE1789206C3 (de) 1984-02-02

Family

ID=10234780

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1564411A Expired DE1564411C3 (de) 1965-06-18 1966-06-18 Feldeffekt-Transistor
DE1789206A Expired DE1789206C3 (de) 1965-06-18 1966-06-18 Feldeffekt-Transistor

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE1564411A Expired DE1564411C3 (de) 1965-06-18 1966-06-18 Feldeffekt-Transistor

Country Status (10)

Country Link
US (1) US3745425A (de)
AT (1) AT263084B (de)
BE (1) BE682752A (de)
CH (1) CH466434A (de)
DE (2) DE1564411C3 (de)
DK (1) DK119016B (de)
ES (1) ES327989A1 (de)
GB (1) GB1153428A (de)
NL (1) NL156268B (de)
SE (1) SE344656B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH461646A (de) * 1967-04-18 1968-08-31 Ibm Feld-Effekt-Transistor und Verfahren zu seiner Herstellung
DE2000093C2 (de) * 1970-01-02 1982-04-01 6000 Frankfurt Licentia Patent-Verwaltungs-Gmbh Feldeffekttransistor
JPS4936514B1 (de) * 1970-05-13 1974-10-01
JPS5123432B2 (de) * 1971-08-26 1976-07-16
US3927418A (en) * 1971-12-11 1975-12-16 Sony Corp Charge transfer device
JPS5024084A (de) * 1973-07-05 1975-03-14
DE2812049C2 (de) * 1974-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
GB1569897A (en) * 1975-12-31 1980-06-25 Ibm Field effect transistor
JPS52131483A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Mis-type semiconductor device
NL7606483A (nl) * 1976-06-16 1977-12-20 Philips Nv Inrichting voor het mengen van signalen.
US4350991A (en) * 1978-01-06 1982-09-21 International Business Machines Corp. Narrow channel length MOS field effect transistor with field protection region for reduced source-to-substrate capacitance
JPS54125986A (en) * 1978-03-23 1979-09-29 Handotai Kenkyu Shinkokai Semiconductor including insulated gate type transistor
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4274105A (en) * 1978-12-29 1981-06-16 International Business Machines Corporation MOSFET Substrate sensitivity control
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
JPS55156370A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Manufacture of semiconductor device
US5348898A (en) * 1979-05-25 1994-09-20 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JPS56155572A (en) * 1980-04-30 1981-12-01 Sanyo Electric Co Ltd Insulated gate field effect type semiconductor device
DE3208500A1 (de) * 1982-03-09 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen
DE3369030D1 (en) * 1983-04-18 1987-02-12 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit comprising at least one insulated gate field-effect transistor
JPS60123055A (ja) * 1983-12-07 1985-07-01 Fujitsu Ltd 半導体装置及びその製造方法
WO1991001569A1 (en) * 1989-07-14 1991-02-07 Seiko Instruments Inc. Semiconductor device and method of producing the same
KR960002100B1 (ko) * 1993-03-27 1996-02-10 삼성전자주식회사 전하결합소자형 이미지센서
DE4415568C2 (de) * 1994-05-03 1996-03-07 Siemens Ag Herstellungsverfahren für MOSFETs mit LDD
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE637064A (de) * 1962-09-07 Rca Corp
US2791758A (en) * 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive translating device
US2869055A (en) * 1957-09-20 1959-01-13 Beckman Instruments Inc Field effect transistor
US3056888A (en) * 1960-08-17 1962-10-02 Bell Telephone Labor Inc Semiconductor triode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2791758A (en) * 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive translating device
US2869055A (en) * 1957-09-20 1959-01-13 Beckman Instruments Inc Field effect transistor
US3056888A (en) * 1960-08-17 1962-10-02 Bell Telephone Labor Inc Semiconductor triode
BE637064A (de) * 1962-09-07 Rca Corp

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DE-Pat.Anm. S. 32 766 VIIIc/21g vom 15.11.1956 *
In Betracht gezogenes älteres Patent: DE-PS 15 64 151 *
Proc. IEEE, Aug. 1964, S. 985,986 *
Proc. IEEE, Sept. 1963, S. 1190-1202 *
The Bell System Technical Journal, Bd. 39, 1960, S. 933-946 *

Also Published As

Publication number Publication date
BE682752A (de) 1966-12-19
NL156268B (nl) 1978-03-15
ES327989A1 (es) 1967-04-01
NL6608260A (de) 1966-12-19
AT263084B (de) 1968-07-10
US3745425A (en) 1973-07-10
GB1153428A (en) 1969-05-29
DK119016B (da) 1970-11-02
CH466434A (de) 1968-12-15
SE344656B (de) 1972-04-24
DE1564411A1 (de) 1969-07-24
DE1564411B2 (de) 1973-10-31
DE1564411C3 (de) 1981-02-05

Similar Documents

Publication Publication Date Title
DE1789206C3 (de) Feldeffekt-Transistor
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2455730B2 (de) Feldeffekt-Transistor
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2453279C3 (de) Halbleiteranordnung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2937261A1 (de) Mos-feldeffekttransistor
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2059072A1 (de) Halbleiter-Einrichtung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102011004475B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit isoliertem Gate
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1439758C3 (de) Verfahren zur Herstellung von Transistoren
DE2216060A1 (de) Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: BEAL, JULIAN ROBERT ANTHONY, RYGATE, SURREY, GB BEER, ANDREW FRANCIS, CRAWLEY, SUSSEX, GB KLEIN, THOMAS, PALO ALTO, CALIF., US MURPHY, NIGEL MALCOLM ST. JOHN, REDHILL, SURREY, GB

AC Divided out of

Ref country code: DE

Ref document number: 1564411

Format of ref document f/p: P

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee