DE1499271A1 - Anordnung zur Bildung von Datenbloecken - Google Patents

Anordnung zur Bildung von Datenbloecken

Info

Publication number
DE1499271A1
DE1499271A1 DE19651499271 DE1499271A DE1499271A1 DE 1499271 A1 DE1499271 A1 DE 1499271A1 DE 19651499271 DE19651499271 DE 19651499271 DE 1499271 A DE1499271 A DE 1499271A DE 1499271 A1 DE1499271 A1 DE 1499271A1
Authority
DE
Germany
Prior art keywords
register
registers
output
encoder
content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651499271
Other languages
English (en)
Inventor
Peter Drescher
Ohnsorge Dr Horst
Haller Dipl-Ing Ulrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1499271A1 publication Critical patent/DE1499271A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Description

  • Anordnung zur Bildung von Datenblöcken Die Erfindung betrifft eine Anordnung zur Bildung von Datenblöcken, bei der von einer Zuelle Binärelemente in Serie ausgegeben werden, die gruppenweise jeweils in eines von mehreren Schieberegistern eingespeichert werden. Die Anordnung weist wenigstens ein Kodierwerk zur Ableitung von redundanten Binärelementen auf. Die Binär- elemente einer Gruppe bilden zusammen mit den aus ihnen abgeleiteten redundanten Binärelementen einen Datenblock.
  • Oft ist es-notwendig, die von einer Datenquelle ausgegebene binäre Information in der Reihenfolge ihrer Ausgabe in Gruppen zusammenzufassen und jeder Gruppe aus ihrem Inhalt abgeleitete Redundanz hinzuzufügen. Jede Informationsgruppe bildet dann zusammen mit ihrer Redundanz einen Block. Die Bildung von Datenblöcken wird z.8. zur blockweisen Datenübertragung vorgenommen. Es ist bekannt, zur Bil- dung von Datenblöcken zwei oder mehr getrennte Register zu verwenden, die nacheinander mit Informationen gefüllt werden. Zur In- formationsspeicherung wird der Ausgang der quelle zyklisch an die Registereingänge angeschaltet. Jedes Register enthält im gefüllten Zustand nur Informationbita. Zur blockweissen Ausspeicherung der Information werden die Serienausgänge der Register an die Ausgangsleitung zyklisch angeschaltet. Die zyklische Umschaltung der Ausgangsleitung erfolgt dabei so, daß jeweils aus einem gefüllten und nicht mehr mit der Quelle verbundenen Register ausgespeächert wird. Diese Methode der Datenblockbildung ist z.8. beschrieben in M'T 19 - 1960, Seite 69.
  • Bei einem derartigen System ist es z.B. möglich, erst im Augenblick des Ausspeicherns der Information aus einem der Register die Ab- leitung der Redundanzbits vorzunehmen. Das wird durch das Anschal- ten des Kodierers an die Ausgangsleitung erreicht. Eine geschlossene Bitfolge aus Inforsations- und Redundanzbits in Form eines Blockes wird dann dadurch erzielt, daB der Kodierinhalt jeweils unmittelbar im AnsehluB an die aus einem Register ausgesendeten Informationebite ausgesendet wird.
  • Die.Redundanzbite dienen auf der Empfängerseite zur Fehlererkennung und/oder Fehlerkorrektur von Übertragungsfehlern. Voraussetzung für eine erfolgreiche Anwendung eines empfangsseitigen Korrekturverfahrene ist, daßs die dem Kodierer zugeführte Information Iden- tisch mit der von der Quelle abgegebenen ist. Wird auf dem Weg von der Ciuelle zum Kodierer die Information jedoch verändert, eo kann auf der Eapfangeseite durch Korrektur nur die dem Kodierer zugeführte veränderte Information wiedergewonnen werden, nicht aber die von der Quelle abgegebene. Den angegebenen Bachteil zu verhindern, ist Aufgabe der Erfindung. Die Merkaale derselben ergeben sich aus den Ansprüchen, die Vor- teile und Einzelheiten derselben aus der Beschreibung und den Zeichnungen.
  • flach der durch die Erfindung gegebenen technischen Lehre liegt der Eodierer unmittelbar an den Ausgang der Quelle, und die Wahrscheinlichkeit, daß der Kodierer veränderte Informationen erhält, ist lull. Dies spielt vor allem dann eine Rolle, wenn sehr lange Blöcke gebildet werden sollen und die Register damit so lang wer- den, daß die Wahrscheinlichkeit zur Informationsveränderung-,in ihnen nicht ohne weiteres vernachlässigt werden kann.
  • In folgenden werden anhand von Zeichnungen zwei Ausführungsbeispiele zur Erfindung ausführlich beschrieben. Von den Zeichnungen :eigen Fig. 1 das Schaltbild einer Anordnung zur Eildung von Datenblöcken mit mehreren Registern und eines Kodierer, Fig. 2 eine Anordnung mit einer Mehrzahl von Registern und Kodierern.
  • In beiden Figuren tragen gleiche Teile gleiche Bezugszeichen. In ihnen sind alle Taktleitungen gestrichelt und alle Steuerleitungen strichpunktiert dargestellt.
  • In Yig. 1 ist mit q eine Quelle zur Ausgabe binärer Information bezeichnet. 11s Quellen können hier alle Einrichtungen betrachtet werden, die Speichermedien Information entnehmen. Ebenso kann das Ende einer Informationsleitung als Quelle angesehen werden. Dies trifft auch für Ausgabekanäle datenverarbeitender Maschinen zu. Weiter sind n Register 111 bis Rn vorgesehen. Diese Register sind als Schieberegister ausgebildet. Ihre Eingänge sind durch einen Schalter SZ 1 mit dem Ausgang der Quelle Q verbandbar. Ihre Aus- gänge können über einen Schalter SZ 2 mit einer Ausgangsleitung A verbunden werden, über welche die Blöcke an einen Empfänger gesandt werden. Jeder Block möge i Informationsbits und k Bedundanzbits ent- halten. Da in jedem der Register die Informationsbits für jeweils einen Block zusammengefaßt werden, hat jedes i Speicherstellen..
  • Die Schaltungsanordnung soll die Fähigkeit haben,-jeweils die n zuletzt ausgesendeten Blöcke zu speichern. Auf einen der Schaltungsanordnung von außen zugeführten Befehl hin müssen diese m Blöcke wiederholt werden. Unter der Annahme, daß ein ausgesendeter Registerinhalt seinem Register unverändert erhalten bleibt und in ein je- -weile anderes Register Informationen aus der Quelle Q eingespeichert wird, ist es also notwendig, insgesamt m + 1 . n Register einzu- setzen. Zum Speichern ihrer Inhalte weisen alle Register R 1 bis R n von ihren Ausgängen zu ihren Eingängen Rückkopplungsschalter 8 1 bis $ n auf. Während von der 4uelle Q ein Register mit Informationsbite gefüllt wird, wird der Inhalt des vor diesem gefüllten Registern an die Ausgangsleitung A abgegeben.
  • Beim Aussenden eines Registerinhaltes wird der Rückkopplungsschalter des betreffenden Registers geschlossen, und der Registerinhalt erfährt einen Kreisschaft. Wird dagegen in ein Register Information von der Quelle eingespeichert, so bleibt der. Rückkopplungsschalter geöffnet und die alte im Register stehende Information geht verloren. Zur Steuerung aller Schalter der Anordnung und zur Ausgabe der Schiebetakte und Übergabetakte ist eine Steuereinheit SE_vorgegehen. Diese nimmt auch die Befehle zur nochmaligen Aussendung der m zuletzt ausgesandten Blöcke entgegen.
  • Die bisher beschriebene Anordnung aus der 4uelle w# den Registern R 1 bis R n, der Steuereinheit und den Schaltern S 1 bis 8 n sowie die Schalter S Z 1 und S Z 2 ist an sich bekannt. In folgenden wird die Durchführung des Erfindungsgedankens erläutert. Jeder Block besteht aus Informationsbits und Redundanzbits. Jedes der Register R 1 bis R n enthält die Informationsbits eines Blockes . Zur Ableitung der Redundansbits ist ein Kodierer K, vorgesehen, dessen Eingang unmittelbar mit dem Ausgang der Quelle i4 verbunden ist. Die des Kodierers führen über Übergabeschal- ter D an ein Kodierregister AR, welches ebenso viele Speicherstellen wie der godierer ä hat, aufweist. Der Ausgang des godierregisters K R führt an ein Redundanzschieberegister R 0. Dieses hat a . k Speicherstellen und weist von seinem Ausgang zu seinem Eingang ei- nen Rückkopplungsschalter S 0 auf. Der Ausgang des Kodierregisters H R ist außerdem mit der Ausgangsleitung A über einen Schalter T 0 verbindbar. .
  • Gleichzeitig mit dem Einspeichern von i Informationsbits in eines der Register R 1 bis R n werden die diesen zugehörigen Redundanzbits durch den Kodierer K abgeleitet. Ist das betreffende Register ge- füllt,, so stehen auch die seinem Inhalt zugehörigen Redundanzbits im Kodierer. Anschließend wird der Ochalter S Z 1 auf den Eingang des nächsten Registers geschaltet und der Kodierinhalt durch einen Übergabetakt mittels der Schalter D von der Steuereinheit 8 Eher in das Kodierregister i R Übertragen. Somit kann der Kodieren da er nun die zur Kodierung notwendige Anfangs®tellung wieder ein- nimmt, die den in das nachfolgende Register einlaufenden Ihforaationsbits zugehörigen Redundanzbite ableiten. Nährend das nachfolgen- de Register gefällt wird, wird der Inhalt des vorhergehenden Regi- sters über Schalter B Z 2 an die Ausgangsleitung A abgegeben. Da während der Zeit des Einspeicherns von i Informationsbits in das nachfolgende Register die i Informationabite des vorhergehenden Regi>>ters einschließlich ihrer zugehörßgen k Redundanzbits ausge- sendet werden müssen, gibt die Steuereinheit Auaspeicherachiebetakte mit gegenüber der Quellenfrequenz erhöhter Taktfrequenz ab. Vereinbarungsgemäß werden die Blöcke so ausgesendet, daß jeweils die einem Block zugehörige Information und danach die ihm zugehö- rige Redundanz auf die Zeitung gegeben wird. Zum Ausspeiehern des Inhaltes des vorhergehenden Registers ist es also lediglich notwendig, zuerst i Ausspeichertakte auf dieses Register zu geben, dann den _ Schalter fi 0 zu schließen und auf das Kodierregister K R und das Redundanzschieberegister R 0 jeweils k Ausspeiehertakte zu geben. Dabei bleibt der Schalter S 0 geöffnet. Somit gelangt der Inhalt des Kodierregisters ä R ohne weitere Register oder $ahlreiche Schalterstellen durchlaufen zu müssen auf die Ausgangsleitung A. Hach erfolgten k Ausspeichertakten ist das Kodierregister g R leer und kann die für das jeweils nachfolgende Register abgeleiteten Redundanzbits vom Kodierer übernehmen.
  • Da jeweils m Blöcke gespeichert werden sollen, muß auch die ihnen zugehörige Redundanz gespeichert werden. Dazu ist das Redundanz- schieberegister H 0 vorgesehen. Die Redundanzbits gelangen in den kment in dieses, wenn sie ton den äodierregister I R an die Leitung 1 abgegeben werden. Da das Rsdundanzschieberegister R 0 k . m Spei- cherstellen hat und jedem Block k Redundanzbite zugehörig sind, wird in ihn die Redundanz, für m Blöcke gespeichert.
  • Nach Auftreten eines Wiederholungsbefehle® wird der Rückkopplungsschalter 8 0 durch die Steuereinheit 8 E geschlossen. Nacheinander werden dann durch diese die Inhalte der m Register abgegeben. Nach der Abgabe jeweils eines Registerinhaltes an die Ausgaageleitung A wird bei geschlossenen Schalter T 0 der Inhalt des Redund.antschieberegisters R 0 um h Stellen in greise geschiftet. Auf diese Art werden die Blöcke in einfacher Weise wieder zusammengesetzt. Da die ltöslichkeit von Mehrfachwiederholungen besteht, werden bei allen liederholunbsvorgängen die Rückkoppllingsschalter S 0-- 8 n geschloeneue Für den einfachsten Fall der Schaltungsanordnung mit nur zwei Registern R 1 und R 2 kann das Redundanzschieberegistar R 0 entfallen. Bier ist es lediglich notwendig, das äodierschieteregister t R rückkoppelbar auszubilden, aodaß die Redundanz nach ihrer Aussendung für eine mögliche Wiederholung erhalten bleibt. Yorausaetzung dazu ist allerdings, daß eine mögliche Wiederholungsmeldung nach Aussendung des Inhaltes des ersten Registers noch Ibn dem Beginn der Aussendung des Inhalts des zweiten Registers an die Steuereinheit 8 E gelangt. Anderenfalls würde durch die Übergabe der Redundansbite des zweiten Registers aus dem todierer a in das Kodierschiebere- gister g R der Inhalt des letzteren zerstört und eine Wiederholung der dem ersten Register zugehörigen Redundanzbits wäre nicht mehr möglich.
  • Neben dem Vorteil, daß die Information-direkt an den Kodierer ge- langt, ohne lange Register durchlaufen zu müssen, und somit die Ableitung von Redundanz aus unveränderter Information vorgenommen werden kann, ergibt sich der wesentliche Vorteil der Schaltungsanordnung, daß auch die abGeleitete 'iedundanz nicht die unter Umständen sehr langen Register r2 1 bis R n durchlaufen muZ, um die Ausgank,sleituag zu erreichen. Bildlich gesehen wird diese vielmehr über die Register "hinweggehauen". Dadurch ergibt sich der weitere-Vorteil der einfachen Gteuerung des Redundanzflusses durch nur einen Schalter ( T 0 ) und eines sehr geringen Aufwandes an Schaltmitteln für die Gesamtanordnung.
  • Von dem Erfindungsprinzip, die aus der Information abgeleiteten Redundanzbits über die Register R 1 bis R n "hinwegzuheben", wird auch in der Schaltungsanordnung der Fig. 2 Gebrauch gemacht. In Gegensatz zur Schaltungsanordnung der Fig. 1 ist hier jedem Register ein Kodierer zugeordnet. Sendet z.B: die %uelle fZ in das Register R 1 Information, so gelangt diese gleichzeitig an den Kodierer g 1. Das gleiche gilt für alle weiteren Register R 2 bis R n und für ihre zugehörigen Kodiercr. Zum Aussenden eines Blockes Werden nacheinander die Inhalte des betreffenden Registers und seines Kodierers ausgegeben. Dabei muß der den ausgang des Kodierers mit dem Ausgang des Schieberegisters verbindende Schalter geschlossen sein. Während des gesamten kusspeichervorgani,es aus einem Register und seinem Kodierer ist der zugeucrige Rückkopplungsschalter S 1 - S n geschlossen, aodaß sowohl die Redundanz als auch die Information erhalten bleibt. In der Phase des äusspeicherns aus dem Kodierer wird die-ser als Se)iieberegister geschaltet, da anderenfalls die Redundanz nochmals kodiert Würde. Während der Ausspeicherphase müssen die Eingänge zusammengehöriger Register und Kodierer entkoppelt sein. Ebenso ist es auch möglich, die Redundanz im Wiederholungsfall neu abzuleiten. Dann muß der jeweilige Rückkopplungsschalter S 1 - S n Während der Redundanzaussendung geöffnet sein.
  • Die bisher angegebenen Anordnungen lassen sich nun in vielfältiger Weise abwandeln. So ist es z.$. möglich, die Anordnung der Fig. 1 derartig abzuwandeln, daB das Redundanzschie-beregister in n Einzelspeicher aufgeteilt wird, von denen jeder die einem Block zugehörige Redundanz aufnehmen kann und einem der Register zugeordnet ist. Über entsprechende Schalter übernehmen sie ihre Redundanz, und über weitere Schalter wird jeweils dafür gesorgt, daß eine unmittelbare Ausapeicherung der Redundanz an den Schalter S Z 2, d.h. an den Ausgang-des betreffenden Registers möglich ist. Eine derartige Anordnung ist dann derjenigen nach Fig. 2 ähnlich. einer der Unterschiede ist hierbei dadurch gegeben, daß die in vier rig. 2 gezeichneten Kodierer K 1 .. K n lediglich Speichereigenschaften haben und der Kodierer t: samt seines Ko-ierreGia ;ers in Gleicher Art Arie in Figur '! vorhanden ist.
  • Unter Zuhilfenahme ;weiterer Schalter lassen sich mit der Kenntnis des Erfindungsgedankens und des bisher Beschriebenen eine Vielzahl von unterschiedlichen tlusfUhrunLsformen schaffen. Da es sich bei diesen um fachmännische Weiterbildungen des Erfindungsgegenstandes handelt, werden derartige weitere Lösungen hier nicht weiter beschrieben. Dazu zählen auch solche Ausführungen, in denen Kodierer und Register als Ring schaltbar sind und im Wiederholungsfall die Redundanz das betreffende Senderegister durchlaufen muß, um zur Ausgangsleitung zu gelangen.

Claims (1)

  1. P a t e n t a n a p r ü c h e 1. Anordnung zur Bildung von Datenblöcken, mit einer welle, die Bi- närelemente in Serie ausgibt, die grUprenweise jeweils in eines von mehreren mit ihren Eingängen an die 4uelle unJ . mit ihren Aus- gängen an eine AusganLsleitung anschaltbare Schieberegister einge- speichert werden, mit wenigstens einem Kodierwerk zur Ableitung von redundanten Binärelementen, wobei die Binärelemente einer Gruppe zusammen mit den aus ihnen abgeleiteten redundanten Binärelementen einen Datenblock bilden, dadurch ijekennzeichnet, daß Schaltmittel vorgesehen sind, die die von der welle ( 4) ausgegebenen Binärele- mente gleichzeitig in das jeweils an die quelle angeschaltete Re- gister ( R 1, R , ... R n) und in den diesem Register oder allen Registern ( R 1 - R n) zugeordneten Kodierer einspeichern und die den jeweiligen Kodierinhalt nach Maßgabe der Datenblockbildung unter Umgehung der Register unmittelbar En die Ausgangsleitung abgeben. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein allen Registern ( R 1 - R n) zugeordneter Kodierer (8 ) mit seinem Lingang an den Ausgang der Wuelle ( W%. ) angeschaltet ist, daE,die Parallelausgänge des Kodierers ( K) mit den Paralleleingängen eines Kodierausgangsregisters ( K R) verbIadbar sind, daß der Serienaus- gang des Kodierausgangsregisters ( K R) mit der Au.,,gangeleitung ( A) mittels eines Schalters verbindbar ist ( T 0 ) und daß Steuermittel ( S E) vorgesehen sind, die die welle ( Q) zyklisch-an die Re- gistereingänge und die Ausgangsleitung ( A) gegen die Quelle ( ) um jeweils ein Register versetzt zyklisch an die Registerausgänge schalten, die den Inhalt des jeweils an die AusganSsleitung ange- schalteten Registern ( B 1, 8.2 ... 8 n) durch Schlebeispulee an die AUBSangaleitung (-l ) ausepeichern, die nach Beendfgung jedes Ausapeichervareangee den Inhalt; des Kodierschieberegistera ( ä .R ) - in Serie an die Ausgangsleitung (A ) abgeben und in das K:odieraua- gangaregieter ( H G ) übertragen.- 3. Anordnung nach Anspruch 1, dadurch,ßekennzeichnet , daß en dem Ein- gang jedes Registers ( 8 1 - 8 n ) ein Kodierer ( K .@ - K n ) liegt, daß der Ausgang jeden Rodierers ( ä K , ... ä n ) mit dem Ausgang des ihm zugeordnü=ten Registers ( B 1 , R-2 , ... R n ) Über einen Schalter ( T , T 2 , ... T n ) gerbindbar ist und daB Steuermittel (8 E) vorgesehen sind, die nach Aussendung den Inhal- tes eines Registers den Inhalt des diesen zugeordneten iodierers an den RegieteraueLang schieben.
DE19651499271 1965-12-31 1965-12-31 Anordnung zur Bildung von Datenbloecken Pending DE1499271A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0030200 1965-12-31

Publications (1)

Publication Number Publication Date
DE1499271A1 true DE1499271A1 (de) 1969-10-09

Family

ID=7555440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651499271 Pending DE1499271A1 (de) 1965-12-31 1965-12-31 Anordnung zur Bildung von Datenbloecken

Country Status (1)

Country Link
DE (1) DE1499271A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946223B1 (de) * 1979-11-15 1981-08-13 Siemens AG, 1000 Berlin und 8000 München Datenuebertragungseinrichtung mit Pufferspeicher und Einrichtung zur Sicherung der Daten
EP0162962A2 (de) * 1984-05-29 1985-12-04 Siemens Aktiengesellschaft Verfahren und Anordnung zum Überwachen des Synchronlaufs von Schlüsselgeräten

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946223B1 (de) * 1979-11-15 1981-08-13 Siemens AG, 1000 Berlin und 8000 München Datenuebertragungseinrichtung mit Pufferspeicher und Einrichtung zur Sicherung der Daten
EP0162962A2 (de) * 1984-05-29 1985-12-04 Siemens Aktiengesellschaft Verfahren und Anordnung zum Überwachen des Synchronlaufs von Schlüsselgeräten
EP0162962A3 (en) * 1984-05-29 1987-10-21 Siemens Aktiengesellschaft Berlin Und Munchen Method and apparatus for monitoring the synchronization of cryptographic devices

Similar Documents

Publication Publication Date Title
DE1449765C3 (de) Einrichtung zur Abfrage eines assoziativen Speichers
DE1296182C2 (de) Verfahren zur uebertragung binaerer informationssignale sowie kodierer zur abgabe solcher signale und mit diesem betreibbarer dekodierer
DE2614086B2 (de) Schaltungsanordnung zum Übertragen digitaler Nachrichten über mehrere Vermittlungsstellen
DE2735319A1 (de) Schaltungsanordnung zur zusammenhaengenden codierung von zeichen und zur zeichendecodierung der ursprungszeichen
DE2805294C2 (de) Codierende Übertragungsanlage für Faksimile-Signale
DE1774052B1 (de) Rechner
DE1474576B2 (de) Fehlererkennungseinrichtung fuer den zeitmultiplexbetrieb
DE2730543A1 (de) Multiplex-datenuebertragungsanlage
DE2523650A1 (de) Numerische zeitmultiplex-uebertragungsanlage
DE1803222B2 (de) Verfahren zum zusammenfassen pulscodierter nachrichten
DE2848096C3 (de) Digitale Addieranordnung
DE2351890A1 (de) Multiplexereinrichtung
DE69016063T2 (de) PCM-Übertragungssystem.
DE3333366A1 (de) Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungen
DE1160892B (de) Schiebeeinheit
DE2160567C3 (de) Datenübertragungs-Anschlussgerät
DE1499271A1 (de) Anordnung zur Bildung von Datenbloecken
DE2136536C3 (de) Anordnung zur Komprimierung binarer Daten
CH624811A5 (de)
DE2936801C2 (de) Steuereinrichtung zur Ausführung von Instruktionen
DE2846572A1 (de) Anzeigensteuerung fuer vermittlungstische
DE1449906A1 (de) System zum Verarbeiten Redundanz aufweisender Digitalfolgen
DE3331043C2 (de)
DE1524133C2 (de) Von einem Rechner gesteuerter Puffer
DE1524133C3 (de)