DE1524133C2 - Von einem Rechner gesteuerter Puffer - Google Patents
Von einem Rechner gesteuerter PufferInfo
- Publication number
- DE1524133C2 DE1524133C2 DE19661524133 DE1524133A DE1524133C2 DE 1524133 C2 DE1524133 C2 DE 1524133C2 DE 19661524133 DE19661524133 DE 19661524133 DE 1524133 A DE1524133 A DE 1524133A DE 1524133 C2 DE1524133 C2 DE 1524133C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- register
- input
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 title claims description 35
- 230000015654 memory Effects 0.000 claims description 125
- 230000001276 controlling effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000002566 clonic Effects 0.000 claims 1
- 238000005755 formation reaction Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 7
- 230000000875 corresponding Effects 0.000 description 6
- 230000001360 synchronised Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000001808 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 235000013601 eggs Nutrition 0.000 description 1
- 238000002789 length control Methods 0.000 description 1
- 230000002093 peripheral Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Description
>esteht ein Bedarf an einer verhältnismäßig einfachen \nordnung, mit der Bitgruppen zwischen einem Rechier un(j
einer Vielzahl von angeschlossenen Vorrichtungen übertragen werden können.
Ein das Umwandeln von Datenfonruuen ermöglifender,
von einem Rechner gesteuerter Puffer der eingangs beschriebenen Art ist aus üer Literaturstelle
»1957 Western Computer Proceedings«, S. 156 bis 160,
bekannt. Bei der bekannten Anordnung erfolgt eine prioritätsabhängige Bedienung der verschiedenen Leitungssätze,
'.'.nd in Abhängigkeit davon, welcher Leitungssatz
bedient werden soll, wird eines von mehreren nebengeordneten Unterprogrammen des Rechners aufgerufen,
das den Datentranspori vom und zum Speicher des Rechners über das Register steuert. Beim Einspeichern
können sechs Bits eines Speicherworts mit 36 Bits dadurch eingespeichert werden, daß zunächst in
da? Register das Speicherwort übertragen wird und dann entweder die rechts stehenden sechs Bits dieses
Wortes durch die eingehenden sechs Bits ersetzt werden oder jedes sechste Bit des Speicherwortes durch
eines der eingehenden sechs Bits mit anschließender Stellenverschiebung ersetzt wird.
Bei der erstgenannten Art der Einspeicherung ist es nicht möglich, neben den in die sechs rechten Stellen
des Speicherworts eingeschriebenen Bits noch weitere Bits in das Speicherwort einzuspeichern, so daß keine
Umwandlung des Datenformats der eingehenden Nachrichten von jeweils sechs Bit Länge in das Format
des Speicherworts mit sechsunddreißig Bit Länjrc erfolgt.
Bei der zweitgenannten Art der Einspeicherung ist es zwar möglich, den geschilderten Vorgang des
Einspeicherns mit anschließender Stellenverschiebung um eine einzige Stelle insgesamt sechsmal zu wiederholen
und dadurch sechs Nachrichten von jeweils sechs Bit Länge in ein Speicherwort einzuspeichern und somit
eine Formaturnwandlung vorzunehmen, die bekannte Anordnung weist hierbei jedoch den Nachteil
auf, daß deswegen, weil die einzelnen Bits der in einem Speicherwort gespeicherten Nachrichten über das ganze
Speicherwort verteilt sind, die Weiterverarbeitung des Speicherworts im Rechner erschwert ist. Außerdem
ist die bekannte Art der Einspeicherung nicht flexibel, sondern das Einspeichern erfolgt nach einem
starren Schema, so daß hierdurch die Anwendungsmöglichkeiten
des bekannten Puffers beschränkt sind.
Der Erfindung liegt die Aufgabe zugrunde, mit geringem Aufwand einen Puffer der eingangs beschriebenen
Art zu schaffen, bei dem die Weiterverarbeitung des Speicherworts im Rechner erleichtert ist und der in seiner
Anwendung flexibler ist als der bekanr'e Puffer.
Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß die Steuereinrichtung einen Leitungsabtaster,
einen Speicheradressengenerator, einen Eingangsdatenwähler und einen Ausgangsdatenwähler umfaßt, von
denen der Leitungsabtaster alle Leitungssätze in einer Zeit, die höchstens, der Dauer eines auf den Leitungssätzen zu übertragenden Bits gleich ist, nacheinander
abtastet und jeweils dann, wenn auf einem Leitungssatz ein Aufrufsignal vorliegt, ein für den Leitungssat/, cha- <«
rakteristisches Signal liefert, das sowohl dem Speicheradressengenerator
als auch den Hingangs- und Aus gangsdatenwählern zugeführt wird, wobei der Speicheradressengencralor
in Abhängigkeit von dem !in den Leitungssatz charakteristischen Signal den Rechner
veranlaßt, dem Register ein in seinem Speicher an einer dem Leitungssatz zugeordneten Adresse enthaltpnes
Wort zuzuführen, daß das Register Registerplätze für mehrere Zählbiis zum Speichern einer Zahl aufweist,
die charakteristisch für die Datenbitsteilen ist, in die Daten einzuschreiben oder aus denen Daten auszulese.n
sind, daß die Steuereinrichtung ferner einen Bitzähler, der mit den Registerplätzen für die Zählbits gekoppelt
ist, und eine Registersteuereinheit zum Steuern des Datenflusses von einem Eingangsleitungssatz über
den Eingangsdatenwähler zum Register oder vom Register über den Ausgangsdatenwähler zu einem Ausgangsleitungssatz
aufweist, die mit dem Leiuingsabtaster und dem Zähler gekoppelt ist, daß der Zähler nach
dem Einspeichern eines Speicherwortes im Register durch die Zählbits eingestellt wird, daß die Registersteuereinheit
nach der Zu- oder Abfuhr von Daten zum bzw. vom Register den Zählerstand erhöht und anschließend
der neue Zählerstand in die Registerstellen für die Zählbits übertragen wird, worauf dann das
durch Hinzufügen oder Abgeben einer Nachricht modifizierte Wort aus dem Register wieder in den Speicher
zurückübertragen wird.
Ein Vorteil der Erfindung liegt darin, daß deswegen, weil die Datensammlung und Datenverteilung durch
schaltungstechnische Maßnahmen weitgehend dezentral erfolgt, der Rechner für diese Vorgänge nicht benötigt
wird und dadurch Rechenzeit eingespart wird; dies ermöglicht es auch, gegenüber der eingangs beschriebenen
bekannten Anordnung die Anzahl der anschließbarcn Kanäle zu erhöhen, die bei der bekannten
Anordnung deswegen begrenzt ist, weil bei der bekannten Anordnung bei jedem Übertragungsschritt der
Rechner zur Durchführung eines Ein- bzw. Ausgabeprogramms eingeschaltet werden muß und daher wegen
der begrenzten Rechengeschwindigkeit nur den Anschluß einer begrenzten Anzahl von Kanälen zuläßt.
Weiterhin ist von Vorteil, daß der Puffer, insbesondere wegen der Steuerung mit Hilfe des Bilzählers, sehr flexibel
ist, ohne daß diese Flexibilität durch einen hohen Bedarf an Rechenzeit erkauft wird. Ein besonders einfacher
Aufbau des Puffers ergibt sich dadurch, daß die Leitungen im Multiplexbetrieb abgefragt werden, wogegen
bei der eingangs beschriebenen bekannten Anordnung eine aufwendige Prioritätensteuerung angewendet
wird.
Ein weiterer Vorteil der Erfindung liegt darin, daß mit Hilfe des Bitzählers bestimmt werden kann, an welchen
Stellen des im Register gespeicherten Worts Daten ausgelesen werden sollen, so daß deswegen nur für
jedes tatsächlich auszugebende Bit ein Auslesevorgang veranlaßt werden muß. Demgegenüber müssen bei der
eingangs beschriebenen bekannten Anordnung immer sechs vollständige Befehlsabläufe zum Auslesen von
insgesamt sechsunddreißig Bits ausgeführt werden, auch wenn in einem Speicherwort weniger als sechsunddreißig
Bits gespeichert sind, weil nicht bekannt ist, an welchen Stellen sich die tatsächlich vorhandenen
auszulesenden Bits befinden. Die bei der bekannten Anordnung unnötigerweise durchgeführten Auslesevorgänge
erfordern Zeit, wogegen bei der Erfindung unnötige Auslesevorgänge vermieden werden können.
Schließlieh ist von Vorteil, daß sich die Erfindung für
eine rein bitseriellc und damit lediglich jeweils eine Leitung beanspruchende Datenübertragung zu bzw. von
den periphere;! Geräten eignet, wodurch der Aufwand ppi Kanal gering gehalten werden kann, während bei
: dem eingangs beschriebenen bekannten Puffer jeder Kanal eine Parallelübertragung von sechs Bits benötigt.
Falls erforderlich, kann aber bei der Erfindung auch eine Parallclübertragung von Daten vorgenommen
werden.
Bei dem erfindungsgemäßen Puffer bewirkt ein Dateneingabe-Signal, das von einem dem Rechner Daten
zuführenden Eingabewerk geliefert wird, wenn es bemerkt wird, daß der Abtaster an den Leitungen anhält,
die das spezielle Eingabewerk mit dem Rechner verbinden. Die Position, in der der Abtaster anhält, wird von
einem Adressengenerator dazu verwendet, um entweder in dem Rechenspeicher oder in einem Pufferspeicher
die Adresse eines der Wörter zu erzeugen, das dem speziellen Eingabewerk zugeordnet ist. Das Wort,
das an einer solchen Adresse gespeichert ist, wird auf ein Steuerregister übertragen, und es werden die von
dem entsprechenden Eingabewerk zugeführten Daten mit Hilfe eines fächerförmig zusammenfassenden Netzwerkes
auf das Wort in dem Steuerregister übertragen. Ein Teil jedes Wortes wird als Zähler verwendet, dessen
Anfangszustand unter der Steuerung des Rechners steht. Die in dem Zähler enthaltene Zahl wird von dem
Puffer jedesmal verändert, wenn Daten in das Speicherwort eingeführt werden. Nachdem eine Bitgruppe
in das Wort eingeführt worden ist, wird das Wort in den Speicher zurückgeführt, und der Rechner
regt den Abtaster an, die folgenden Verbindungsleitungen abzutasten. Während der Übertragung von Bitgruppen
wird der Zähler überwacht, und es liefert der Zähler, wenn das Speicherwort gemäß den Anweisungen
des Rechners gefüllt ist, dem Rechner ein Signal, das das Rechenprogramm veranlaßt, ein neues Wort
mit einer neuen den Anfangszustand bestimmenden Zahl für die Übetragung der nächsten Worllänge von
demselben Eingabewerk vorzubereiten. So wird automatisch ein Entpacken der Nachrichten bewirkt.
Wenn eine Ausgabevorrichtung von dem Rechner eine Bitgruppe empfangen will, wird ein Datenausgabe-Signal
geliefert, welches, wenn es von dem Abtaster festgestellt wird, verursacht, daß er in einer Position
anhält, die dieser Ausgabevorrichtung zugeordnet ist. Danach ist die Arbeitsweise ähnlich derjenigen bei der
Übertragung einer Bitgruppe auf den Rechner. Es wird wieder eine Adresse als Funktion der Position erzeugt,
in der der Abtaster angehalten hat, und es wird ein Wort, das der speziellen Ausgabevorrichtung zugeordnet
ist, auf das Steuerregister übertragen. Beim Herauslesen der Bitgruppe aus dem Wort wird die Zahl in dem
Bitzähler verändert. Wenn das ganze Wort herausgelesen ist, wird dem Rechner ein Signal zugeführt, das das
Rechenprogramm veranlaßt, das nächste von einer Bitgruppe gebildete Wort vorzubereiten, das dem Steuerregister
zugeführt werden soll, wenn das nächste Datenausgabe-Signal von derselben Ausgabevorrichtung
empfangen wird. Auf diese Weise wird automatisch ein Packen der Nachrichten bewirkt. Unter »Packen« und
»Entpacken« wird hier allgemein das Vereinigen von Bitgruppen zu größeren Rechenwörtern bzw. das Zerlegen
größerer Rechenwörter in vorbestimmte Bitgruppen verstanden.
Dieser rechnergesteuerte, datenübertragende Puffer kann sowohl entwder im Serien- oder im Parallelbetrieb,
als auch entweder synchron oder asynchron arbeiten. Eine grundsätzliche Forderung für eine befriedigende
Arbeitsweise besteht nur darin, daß das Produkt aus der Zeit, die zum Bedienen einer angeschlossenen
Vorrichtung bei der Eingabe oder Ausgabe benötigt wird, und der Anzahl der Vorrichtungen nicht größer
sein soll als die kürzeste Bitperiode irgendeiner der Vorrichtungen. Eine solche Zeitbeziehung ist notwendig,
um sicherzustellen, daß während der Übertragungsoperation keine Daten verlorengehen können
Die vorliegende Erfindung kann sich beim Anschließer relativ langsamer äußerer Vorrichtungen, wie z. B. vor
Schreibmaschinen. Lochkarten- oder Lochstreifen-Lesern und -Stanzer, Magnetspeichern, Schrittmotoren
Relais usw., an verhältnismäßig viel schnellere Rechnet besonders nützlich erweisen.
Nachfolgend werden Aiisführungsformcn der Erfindung
in Verbindung der Zeichnungen erläutert. Es zeigt ίο F i g. 1 ein grundlegendes Blockschaltbild! eines beispielsweisen
rechnergesteuerten, datenübertragender Puffers.
F i g. 2 ein Impulsdiagramm zur Erläuterung der Verwendung der Datensignale zum Steuern des mit derr
Puffer zusammenarbeitenden Rechners.
F i g. 3 den Aufbau eines Speicherworles, das die vor
dem Puffer übertragenen Daten aufnimmt oder abgibt. F i g. 4 ein Impulsdiagramm ähnlich dem Diagramm
nach F i g. 2,
F i g. 5 ein Blockschaltbild des Steuerregisters de;
Puffers nach F i g. 1,
F i g. 6 den Aufbau eines Adressenworts, das in den
in F i g. 1 dargestellten Speicheradressengenerator er zeugt wird.
F i g. 7 ein Blockschaltbild eines Beispieles einei Schaltung zum Liefern eines Dateneingabe-Signals unc
der Daten einer Eingabeleilung,
F i g. 8 ein Impulsdiagramm zur Erläuterung der FoI
ge der Operationen beim Übertragen von Daten zwi
sehen irgendeiner der mit dem neuen Rechner gc steuerten, datenübertragenden Puffer gekoppelten Lei
tungen und einem Speicherwort,
F i g. 9 ein Blockschaltbild des Eingangsdatenwähler: nach F i g. 1 und
Fig. 10 ein Teilblockschallbild des Steuerregister: 40. das in einer weiteren Ausführungsform vorhander
ist.
Das vereinfachte Blockschaltbild nach Fig.! zeig
einen typischen Rechner 20. der mit einer Vielzahl voi
Eingabelcitungen /1 bis h und mit einer Vielzahl voi
Ausgabeleitungen Oi bis CM durch einen rechnerge steuerten Puffer 25 gekoppelt ist. Jede der Eingabelei
tungen /, von denen angenommen wird, daß sic mi einer Eingabevorrichtung verbunden sind, die den
Rechner Daten liefert, kann in der Praxis aus eine oder mehreren Verbindungsleitungen bestehen, aucl
wenn in der Zeichnung nur eine einzelne Leitung dar
gestellt ist. In ähnlicher Weise kann jede der Ausgabe
leitungen O, von denen angenommen wird, daß sie mi
einer Ausgabevorrichtung verbunden sind, aus eine oder mehreren Verbindungsleitungen bestehen. Es ver
steht sich daher, daß Sätze von Eingabe- und Ausgabe
leitungen gemeint sind, von denen jeder von einer ode
mehreren Leitungen gebildete Satz mit einer ange schlossenen Vorrichtung verbunden ist. wenn im fol
genden auf Eingabe- and Ausgabeleitungen hingewie
sen wird.
Das Ausführungsbeäspiel wird hernach an Hani
eines Serienbetriebes beschrieben, bei dem Daten voi irgendeiner der Eingabevorrichtungen über eine einzi
ge Verbindungsleitung, wie z. B. der Leitung /1. als fin
Serie von Bits zugeführt werden, wobei ein Bit pro Ab tastposition übertragen wird. Wie es jedoch der folgen
den Beschreibung zu entnehmen ist, kann eine Vielzah 6S von jeder Eingabevorrichtung zugeordneten Verbin
dungsieitungcn dazu benutzt werden, eine Bitgrupp« pro Abtastposition auf den Rechner zu übertragen. Ob
wohl in F i g. 1 die Anzahl der Eingabe- und Ausgabe
leitungen jeweils auf vier begrenzt ist, versteht es sich, daß jede beliebige Anzahl von Leitungen verwendet
werden kann, vorausgesetzt, daß das Produkt aus der Anzahl N der Leitungen und der Periode Pc, die von
dem Puffer und/oder dem Rechner benötigt wird, um eine Leitung zu bedienen, nicht größer ist als die kürzeste
Bitperiode Pl jeder beliebigen der Leitungen, was als Pc ■ N ^ Pt. ausgedrückt werden kann.
Der Puffer 25 umfaßt einen Leitungsabtaster 26, dessen Aufgabe es ist, die Eingabe- und Ausgabeleitungen
/ι bis U und Oi bis O\ abzutasten, um Eingabe- oder
Ausgabedaten auf diesen Leitungen aufzufassen, in einer Position zu halten, die der Leitung zugeordnet ist,
die solch ein Datensignal liefert, und ein die Position anzeigendes Ausgangssignal dem Speicheradressengenerator
28 zuzuführen. Das Ausgangssignal wird auch einem Eingangsdatenwähler 32 und einem Ausgangsdatenwähler
34 zugeführt, die beide einen Teil des Puffers 25 bilden. Der Wähler 32 ist ebenfalls mit
jeder der Eingabeleitungen verbunden, während der Ausgangsdatenwähler 34 mit jeder der Ausgabeleitungen
verbunden ist. Der Rechner 20 kann auch einen Speicher 2OC, der in manchen Fällen außerhalb des
Rechners angeordnet sein kann, und Adressen- und Datenregister 36 bzw. 38 umfassen. Das Datenregister 38 *5
des Rechners 20 ist bei dem dargestellten Ausführungsbeispiel mit dem Steuerregister 40 des Puffers 25 verbunden,
das seinerseits auch mit den Wählern 32 und 34 verbunden ist. Das Steuerregister 40 und das Datenregister
38 können in einer einzigen Registereinheit untergebracht sein.
Im Betrieb tastet der Abtaster 26 alle damit gekoppelten
Datenleitungen ab, um festzustellen, welche der Leitungen eine Bedienung benötigt. Wenn irgendeine
der Eingabeleitungen /1 bis I* dem Rechner zuzuführende Daten aufweist oder irgendeine der Ausgabeleitungen
Oi bis CM Daten vom Rechner benötigt, liefert sie ein Datensignal, welches, wenn es von dem Abtaster
festgestellt wird, bewirkt, daß der Abtaster bei solch einer Leitung anhält. Wenn beispielsweise auf der Leitung
/3 dem Rechner zuzuführende Daten vorliegen, stoppt der Abtaster, wenn er die Position 3 erreicht,
wobei er Signale liefert, die seine Haltestellung sowohl den Wählern 32 und 34 genau als auch dem Speicheradressengenerator
28 anzeigen. Gleich nach dem Empfangen des Signals vom Abtaster 26, das anzeigt, daß
der Abtaster in der Position 3 anhielt, veranlaßt der Generator 28 das Adressenregister 36, von dem Speicher
ein Wort, das sich an der speziellen Adresse befindet, die der Eingabeleitung /3 zugeordnet ist, dem Da- so
tenregister 38 und weiterhin dem Steuerregister 40 zuzuführen.
Im wesentlichen zur gleichen Zeit bewirkt der Eingangsdatenwähler 32. der alle Daten von jeder der Eingabeleitungen
und das Signal des Abtasters 26 empfängt, das anzeigt, daß der Abtaster in der Position 3
angehalten hat, daß über ihn nur die Daten auf der Eingabeleitung /3 zu dem Steuerregister 40 übertragen
werden. Das Steuerregister wird von einer Steuereinheit gesteuert, die hernach im einzelnen beschrieben
werden wird. Wenn diese Steuereinheit mit Signalen versorgt wird, die anzeigen, daß der Abtaster an irgendeiner
der Positionen angehalten hat, die irgendeiner der Eingabcleitungen zugeordnet ist, so bewirkt sie,
daß das Steuerregister 40 die Daten vom Wähler 32 empfängt und sie seinem Inhalt hinzufügt, der ihm zuvor
dem Speicher 20C des Rechners über das Datenregister 38 zugeführt wurde. Die nächsten Speicherinhalte
werden demselben Speicherplatz zugeführt, aus dem die Daten entnommen wurden.
So werden die Daten von der Leitung li, die den
Eingangsdatenwähler 32 durchlaufen, in das Speicherwort aus dem Steuerregister 40 heraus über das Datenregister
38 eingeschrieben. Der besondere Ort in dem Steuerregister, an dem die Daten eingeschrieben werden,
wird durch einen Bitzähler bestimmt, der einen Teil des Steuerregisterwortes bildet. Die in dem Zähler
enthaltene Zahl wird jedesmal geändert, wenn Daten in seinem Wort gespeichert werden. Der Anfangszustand
des Zählers steht unter der Steuerung des Rechners, um die Länge eines in dem Speicher speicherbaren
Nachrichtenwortes zu bestimmen. Wenn das Wort gefüllt ist, wird dem Rechner ein Signal zugeführt, so daß
die nächste, /1 zugeordnete Wortlängensteuerung vorbereitet wird, um sie dem Steuerregister 40 in Form des
Zähleranfangszustandes zuzuführen, wenn die nächste Bitgruppe von /1 empfanget· wird, wodurch ein automatisches
»Entpacken« der Nachrichten (message unpacking) bewirkt wird.
Wenn andererseits irgendeine der Ausgabeleitungen Oi bis Oa eine Bedienung benötigt, was durch den Abtaster
festgestellt wird, hält der Abtaster in einer Position, die der zu bedienenden Ausgabeleitung entspricht.
Wenn beispielsweise die Datenleitung Oi Daten vom Speicher 2OC des Rechners 20 benötigt, liefert sie ein
Ausgangsdatensignal, welches, wenn es vom Abtaster 26 festgestellt wird, bewirkt, daß der Abtaster in der
Position 6 anhält. Das Anhalten des Abtasters 26 in Position 6 veranlaßt den Generator 28, das Adressenregister
36 mit einer Adresse zu versorgen, die zu den Daten gehört, die in dem Speicher 2OC zu dem Zweck
gespeichert sind, der Ausgabeleitung Oi zugeführt zu werden. Solche Daten werden dann dem Datenregister
38 und von diesem dem Steuerregister 40 zugeführt. Zur gleichen Zeit wird das Steuerregister 40 von der
noch im einzelnen zu beschreibenden Steuereinheit erregt, wodurch angezeigt wird, daß der Abtaster angehalten
hat. Infolgedessen wird das Steuerregister 40 veranlaßt, die ihm vom Datenregister 38 zugeführten
Daten auf den Ausgangsdatenwähler 34 zu übertragen. Dieser Wähler wird mit einem Signal versorgt, das anzeigt,
daß der Abtaster in Position 6 angehalten hat, und dadurch veranlaßt, die ihm vom Steuerregister 40
zugeführten Daten auf die Ausgabeleitung Oi zu übertragen. So werden die zuvor im Speicher 2OC gespeicherten
Daten durch das Datenregister 38 und das Steuerregister 40 zum Wähler 34 und von diesem aul
die Ausgabeleitung O2 übertragen.
Die Zeit, die für die gesamte Operation, d. h. da;
Feststellen einer eine Bedienung benötigenden Leitung das Stoppen des Abtasters, das Auffinden der Adresse
des der festgestellten Leitung zugeordneten Wortes das Übertragen der an der Adresse gespeicherten Da
ten auf das Steuerregister, das Übertragen der Datet
von der festgestellten Leitung auf das Steuerregister wenn es sich um eine Eingabeleitung handelt, oder da:
Übertragen der Daten vom Steuerregister auf die fest gestellte Leitung, wenn es sich um eine Ausgabeleituni
handelt, und das anschließende Zurückübertragen de Wortes in den Speicher, benötigt wird, ist nur eii
Bruchteil der Zeit oder Periode, während der ein Da tenbit von irgendeiner der Datenleitungen übertrage
wird. Deshalb ist der Rechner in der Lage, jede de Leitungen abzutasten und sie während einer Zeitspar
ne zu bedienen, die gewöhnlich kürzer und ir. extreme Fällen niemals größer als die Periode ist. in der Date
609 613/3;
dem Rechner zugeführt oder von ihm empfangen werden.
Wenn z. B. dem Rechner die Daten serienmäßig zugeführt
werden und jedes Informationsbit während einer Minimalbitperiode Pb zugeführt wird, so wird der
Rechner mit einer genügend hohen Geschwindigkeit betrieben, um während einer Periode Pb jede der
/^Leitungen, ob Eingabe- oder Ausgabeleitung, bedienen
zu können. So können keine der Daten, welche dem Rechner von irgendeiner der Eingabeleitungen zugeführt
werden, verlorengehen oder zerstört werden, bevor der Rechner sie zu ihrem richtigen Platz im Speicher
überträgt.
In dem Impulsdiagramm nach F i g. 2 stellen die Kurven 1 bis 4 angenommene Signale dar, die von einer der
Eingabeleitungen, z. B. der Leitung Li, geliefert und in deren Eingabeschaltung erzeugt werden, während Kurven
5 bis 8 Signale darstellen, die durch andere Eingabeleitungen, wie z. B. /2, und der ihr entsprechenden
Eingabeschaltung erzeugt werden. Die Kurve 9 dient dazu, die Arbeitsweise des Leitungsabtasters 26 zu erklären.
In allen Kurven der F i g. 2 wird der obere Pegel als Wahr-Zustand und der untere als Falsch-Zustand
definiert, wie durch die Buchstaben T= wahr und F= falsch angezeigt wird, die links von der Kurve 1
angeschrieben sind. Die umgekehrten Definationen sind ebenfalls anwendbar, vorausgesetzt, daß die urngekehrten
logischen Operationen ausgeführt werden.
Zum Zwecke der Erläuterung sei angenommen, daß Daten von jeder der Eingabeleitungen serienweise Bit
für Bit zugeführt werden. Die Kurve 1 in F i g. 2 stellt die Datenbits von 0110 dar, die durch die Abschnitte 51
bis 54 veranschaulicht werden. In ähnlicher Weise sei angenommen, daß die Eingabeleitung h die Datenbits
0011 liefert, die durch die Kurve 5 nach F i g. 2 mit den
Abschnitten 61 bis 64 dargestellt wird. Immer wenn eine der Eingabeleitungen dem Rechner Daten zuführt,
liefert sie auch ein Dateneingabe-Signal. Die Dateneingabe-Signale 66 und 68, die zu den Eingabeleitungen /ι
und h gehören, sind durch die Kurven 2 und 6 der F i g. 2 veranschaulicht. Bei einer besonderen Ausführungsform
verursacht das Dateneingabe-Signal 66, daß eine Quelle von Takt-Impulsen in einer Eingangsschaltung
einen Impuls als Reaktion auf jeden der Datenbits erzeugt, die von der ihr zugeordneten Leitung zugeführt
werden. Diese Takt-Impulse 71 bis 74, die durch die Kurve 3 in F i g. 2 veranschaulicht werden, werden
zu Beginn eines jeden der Bits erzeugt. In ähnlicher Weise verursacht das zu der Eingabeleitung /2 zugeordnete
Dateneingabe-Signal 68 die Erzeugung einer Vielzahl von Takt-Impulsen 81 bis 84, die als Reaktion auf
die Datenbits erzeugt werden, die von der Eingabeleitung /1 zugeführt werden. Diese Takt-Impulse werden
von der Kurve 5 in F i g. 2 veranschaulicht
In der gleichen besonderen Ausführungsform wird als Reaktion auf Takt-Impulse, die in der Eingangsschaltung
erzeugt wurden, ein Flipflop, das hernach im einzelnen beschrieben werden wird, auf den Wahr-Pegel
eingestellt. Das Einstellen des Flipflops, das der Eingangsschaltung für die Eingabeleitung /1 zugeordnet ist,
wird durch den Abschnitt 92 der Kurve 4 in F i g. 2 veranschaulicht, der als Antwort auf den Takt-Impuls
71 den Wahr-Pegel annimmt. Ähnlich wird das Einstellen
auf den Wahr-Pegel des zur Eingabeleitung /2 gehörende Fiipflops durch den Abschnitt 94 der Kurve 8 in
F i g. 2 veranschaulicht. Das Einstellen erfolgt als Reaktion auf den Takt-Impuls 81.
Der Leitungsabtaster 26 (Fig. 1) tastet diese verschiedenen
Flipflops ab und stellt fest, welche von ih ncn auf den Wahr-Pegel eingestellt sind. Wenn der Ab
taster feststellt, daß ein Flipflop so eingestellt ist, win der Abtastvorgang unterbrochen, um die Daten voi
der Leitung, die einem solchen Flipflop zugeordnet isl
auf das Steuerregister 40 (F i g. 1) zu übertragen. Es sol ζ. B. angenommen werden, daß der Leitungsabtaster 2(
beim fortlaufenden Abtasten der verschiedenen Einga be- und Ausgabeleitungen die Eingabeleitung /1 abta
stet. Nach der Feststellung, daß das dazugehörige FIi pflop auf den Wahr-Pegel eingestellt ist, was durch dei
Kurvenabschnitt 92 angezeigt wird, wird ein Flipfloi innerhalb des Abtasters auf den Falsch-Pegel zurückge
stellt, wie durch den Abschnitt % der Kurve 9 in F i g.:
angezeigt wird. Das Zurückstellen dieses Flipflops au den Falsch-Pegel verursacht auch das Zurückstellen de;
zur Leitung /1 gehörenden Flipflops auf den Falsch-Pe
gel, was durch den Abschnitt 98 der Kurve 4 in Fig.: veranschaulicht wird. Wenn der Abtaster auf dei
Falsch-Pege! (Kurvenabschnitt 96) eingestellt wird stoppt der Abtaster das Abtasten der folgenden Leitun
gen. Die Position, in der der Abtaster 26 stoppt, die wenn sie der Leitung /1 zugeordnet ist, die Positions
nummer 1 trägt, wird dem Speicheradressengeneratoi
28 zugeführt. Die Funktion des Speicheradressengene rators besteht, wie hernach noch beschrieben werderj
wird, darin, die Position festzustellen, in der der Abta ster 26 stillgesetzt worden ist, und das Adressenregistei
36 in Übereinstimmung damit zu erregen, so daß eir
Speicherwort, das der Eingabeleitung /1 zugeordnet ist
von dem Speicher 2OC durch das Datenregister 38 de Rechners 20 auf das Steuerregister 40 übertragen wer
den kann.
Obwohl im vorhergehenden eine besondere Ausfüh rungsform zum Erzeugen von Signalen, die von den
Abtaster 26 festgestellt werden können, beschriebet worden ist, versteht es sich, daß auch andere Anord
nungen zur Erzeugung von Signalen verwendet werde; können, die, wenn sie von dem Abtaster 26 festgestell
werden, bewirken, daß der Abtaster in einer geeigneter Position stehenbleibt. Auch verstehe es sich, daß. ob
wohl in F i g. 2 die Datensignale 66 und 68 auf den Lei tungen /1 und /2 synchronisiert sind, dem Rechner Da
ten asynchron zugeführt werden können, weil das Fest
stellen der Gegenwart von Eingangssignalen durch derj Abtaster nicht davon abhängt, daß die Signale synchro
nisiert sind.
Jedes der im Speicher 20C gespeicherten Wörtei kann einen Aufbau haben, wie er in F i g. 3 dargestell
ist, auf die jetzt Bezug genommen wird. Es sei ange
nommen, daß bei einer speziellen Anwendung jede Speicherwort aus 18 Bits besteht, von denen das ersti
Bit (Nullbit) für Codezwecke verwendet wird, wahrem die vierzehn Bits, die vom 5. bis zum 17. Bit reicher
zum Speichern von Daten verwendet werden. Die Bit 1 bis 4 werden als Zählbits verwendet und enthaltet
den Zähler, dessen Funktion es ist, zu steuern oder zi überwachen, in welche der Datenbitsteilen Daten ein
zuschreiben sind, sowie auch die Datenbits zu bestim
men und zu überwachen, aus denen Daten herausgele sen werden, und festzustellen, wenn ein Wort übertra
gen wurde. So zeigt die Zahl in den Zählbits die Bit des Datenwortes an, die noch übertragen werden müs
sen. Sie können als Adresse einer Bitgruppe in den speziellen Speicherwort aufgefaßt werden.
Der Speicheradressengenerator 28 erzeugt nach de Feststellung, daß der Leitungsabtaster 26 bei der Posi
tionsnummer 1 angehalien hat und dadurch anzeig
daß ein Eingangssignal auf der Eingabeleitung /ι gegenwärtig ist, ein Adressensignal und die geeigneten
Speicherdaten-Übertragungssignale, um ein Speicherwort, das der Eingabeleitung /ι zugeordnet ist, auf das
Steuerregister 40 zu übertragen. Gleichzeitig damit wird der Eingangsdatenwähler 32 durch ein Signal des
Abtasters Ü6 erregt, das anzeigt, daß der Abtaster bei
Positionsnummer 1 anhielt. Die Funktion des Wählers 32 ist es, auszuwählen, welche der Daten von den verschiedenen
Eingabeleitungen auf das Steuerregister 40 übertragen werden. Nach der Feststellung, daß der Abtaster
26 in Position 1 anhielt, wird ein Bit der Daten, die von der Eingabeleitung /ι zugeführt werden, z. B.
das Bit »Eins«, das von dem Abschnitt 52 der Kurve 1 in Fig. 2 dargestellt wird, auf das Steuerregister 40 '5
übertragen.
Die Tatsache, daß der Abtaster 26 anhielt, wird einer Steuereinheit des Registers 40 übermittelt. Die Funktion
dieser Steuereinheit besteht darin, die von den Zählbits dargestellte Zahl zu verändern, wenn Daten
vom Wähler 32 empfangen und in dem Speicherwort gespeichert werden, das zuvor auf das Register von
dem Speicher 2OC übertragen wurde, als der Abtaster 26 auf einer Eingabeleitung anhielt. Es verändert die
von den Zäh'ibits dargestellte Zahl auch dann, wenn aus dem Wort, das in ihr gespeichert ist, Daten herausgelesen
und dann auf den Ausgangsdatenwähler 34 übertragen werden, wenn der Abtaster 26 in einer der Positionen
5 bis 8 a.nhäh und dadurch anzeigt, daß er sich auf
einer Ausgabeleitung befindet.
Der Bitzähler wird auch durch das Rechenprogramm gesteuert. Er kann auf irgendeine gewünschte Zahl eingestellt
werden, die die Wortlänge darstellt, so daß eine bestimmte Anzahl von Bits zu einem Wort vereinigt
wird, das dann in dem Speicher gespeichert wird. Der Bitzähler liefert dem Rechner ein Signal, das die Beendigung
der Zusammenstellung eines Wortes anzeigt und den Rechner veranlaßt, eine folgende Anfangszahl
vorzubereiten, die mit der speziellen Leitung verknüpft ist und auf das Steuerregister 40 übertragen werden
soll, wenn eine folgende Bitgruppe von dieser Leitung empfangen wird. So wird durch diese Mittel und die
Rechnerprogrammierung das automatische Entpacken der Nachrichten bewirkt.
Nachdem die Daten in das in dem Steuerregister 40 enthaltene Speicherwort übertragen worden sind, verursacht
der Rechner, daß das Speicherwort aus dem Steuerregister 40, in das die Daten aus der Eingabeleitung
/1 übertragen oder eingeschrieben wurden, an seine jeweilige Adresse im Speicher 2OC zurückgeführt
wird. Nachdem das Speicherwort an seinen Platz oder an seine Adresse zurückgeführt wurde, wird ein Signal
von dem Rechner dem Abtaster 26 zugeführt, um ihn auf den Wahr-Pegel zurückzustellen, was durch den
Abschnitt 100 der Kurve 9 in F i g. 7 angezeigt wird, und ihn zur Wiederaufnahme des Abtasivorganges zu
veranlassen. Wenn der Abtaster die Leitung /2 abtastet und feststellt, daß der ihr zugeordnete Flipflop auf den
Wahr-Pegel eingestellt ist, wie es der Abschnitt 94 der Kurve 8 in F i g. 2 anzeigt, wird der Abtaster wieder auf
den Falsch-Pegel eingestellt, wie es durch den Abschnitt 102 angezeigt wird. Als Ergebnis liefert der Abtaster
dem Rechner und dem Eingangsdatenwähler 32 das geeignete Signal, so daß das »Null«-Bit, das in der
Kurve 5 der F i g. 2 von dem Abschnitt 61 dargestellt wird und das erste Datenbit ist, das von der Eingabeleitung
/2 zugeführt wird, in ein Speicherwort, das der Leitung /2 zugeordnet und vom Rechner auf das Steuerregister
40 übertragen worden ist, in einer Weise eingeschrieben werden kann, die der zuvor beschriebenen
gleich ist.
Die Arbeitsweise des Puffers sei weiterhin an Hand F i g. 4 beschrieben, in der die Impulse oder Signale
111, 112 und 113 Dateneingangssignale darstellen, die
von den Eingabeleitungen /1, /3 und k geliefert werden. Jeder Impuls oder jedes Signal zeigt an, daß die entsprechende
Eingabeleitung Daten auf den Rechner zu übertragen hat. Die Abwesenheit eines Signals auf der
geraden Linie 114 zeigt das Fehlen von Daten auf der Eingabeleitung /2 an. In F i g. 4 stellen weiterhin die Impulse
115, 116 und 117 Datenausgabe-Signale dar. die von Ausgabeleitungen O?., Oi und Oa geliefert werden,
während die Abwesenheit eines Impulses auf der geraden Linie 118 anzeigt, daß die Leitung O\ keine Daten
von dem Rechner empfangen soll.
Das erste Datensignal, das von dem Abtaster 26 (F i g. 1) zur Zeit η ermittelt wird, ist das Eingangssignal
111, das bewirkt, daß der Abtaster anhält, was durch den Kurvenabschnitt 121 angezeigt wird. In de. Zeit
zwischen te und tt überträgt der Puffer zusammen mit
dem Rechner 20 ein Datenbit von Eingabeleitung /1 auf das Speicherwort, das der Leitung /1 zugeordnet ist,
wie es zuvor an Hand F i g. 2 beschrieben wurde. Zur Zeit f4 fängt der Abtaster wieder an, die folgenden Leitungen
abzufragen, bis zur Zeit fs das nächste Datensignal 115 auf der Ausgabeleitung Oi festgestellt wird. Zu
dieser Zeit wird der Abtaster in Position 6 angehalten, wie es durch den Kurvenabschnitt 122 angezeigt wird,
und ein Bit aus den Daten eines Speicherwortes, das der Ausgabeleitung Oi zugeordnet ist, von dem Steuerregister
40 durch den Ausgangsdatenwähler 34 auf die Ausgabeleitung O2 übertragen. Diese Operation wird
zur Zeit ti abgeschlossen, zu der der Abtaster seine Abtastoperation für eine Zeit wieder aufnimmt, bis er
zur Zeit fe das Eingangssignal 112 feststellt, das von der
Eingabeleitung /3 geliefert wird. Der Abtaster wird wieder angehalten, wie es durch den Kurvenabschnitt
123 angezeigt wird, und erregt die verschiedenen Schaltungsteüe des Puffers und des Rechners, um das
Datenbit von der Eingabeleitung 13 auf das zugeordnete Speicherwort zu übertragen. Am Ende dieser Operation,
d. h. zur Zeit ft, wird die Abtastungsoperation wieder aufgenommen, bis ein nachfolgendes Daten-Ausgangssignal
116 zur Zeit fio festgestellt wird. Der Abtaster
hält noch einmal an, wie es durch den Kurvenabschnitt 124 angezeigt wird, und überträgt ein Datenbit
auf die Ausgabeleitung Ch. Nach Feststellen des Impulses 117, der mit der Bedienungsanforderung der Ausgabeleitung
Oa verknüpft ist, hält der Abtaster zur Zeit in
an, um auf diese Leitung ein Bit zu übertragen. Die Übertragung findet zwischen den Zeiten /13 und ff
statt. Danach wird die Abtastoperation bis zur Zeit in wieder aufgenommen, zu der das von der Eingabelei-Jung
/4 gelieferte Signa! 113 festgestellt wird= Der Ahta
ster stoppt wieder einmal und bewirkt, daß die von dei Eingabeleitung Ia gelieferten Daten während der Zeit
periode zwischen fie und iw auf ein Speicherwort über
tragen werden, das ihr zugeordnet ist. Zur Zeit in wer
den die Abtastoperationen erneut aufgenommen.
Wie sich aus der vorhergehenden Beschreibung er gibt, ist der Puffer zusammen mit dem Rechner 20 dazi
in der Lage, Daten von irgendeiner der Eingabeleitun gen, die ein Eingangssignal liefert, aufzunehmen um
auch Daten irgendeiner der Ausgabeleitungen zuzufüh ren, die einem Daten-Ausgabesignal wie 115, 116 ode
117 zugeordnet ist Die Zeit, die zum vollständige
Übertragen der Daten von einer der Eingabeleitungen zum Rechner oder vom Rechner zu einer der Ausgabeleitungen
benötigt wird, ist nur ein Bruchteil der kürzesten Bitperiode, während der ein Datenbit dem Rechner
zugeführt oder von ihm empfangen wird. Daher sind der Puffer und der Rechner in der Lage, während
einer solchen Periode jede der damit verbundenen Leitungen zu bedienen, seien es Eingabe- oder Ausgabeleitungen.
Dadurch wird der Verlust von Daten verhindert, die von einer beliebigen der Eingabeleitungen zugeführt
werden oder einer beliebigen der Ausgabeleitungen zuzuführen sind.
Nach Feststellen eines Datensignals, ob am Eingang oder Ausgang, stoppt der Abtaster, und es wird seine
Position dazu verwendet, drei Funktionen auszuführen. Eine Funktion besteht darin, vom Speicher auf das
Steuerregister 40 (F i g. 1) ein Speicherwort zu übertragen, das der speziellen Datenleitung zugeordnet ist, auf
der das Datensignal erscheint. Die zweite Funktion der Position des Abtasters ist es, die Herkunft eines Datensignals
festzustellen, so daß Daten in ein im Steuerregister 40 enthaltenes Wort eingeschrieben werden, wenn
das Datensignal ein Dateneingabe-Signal ist, und Daten daraus als Reaktion auf ein Datenausgabe-Signal herausgelesen
werden. Als dritte Funktion steuert der Abtaster die Wähler 32 und 34 (F i g. 1), die gewährleisten,
daß nur Daten von der bestimmten Leitung, die das Datensignal liefert, entweder dem Steuerregister zugeführt
werden, damit sie in einem darin enthaltenen Speicherwort gespeichert werden, oder von dem
Steuerregister nur auf die bestimmte Ausgabeleitung übertragen werden.
Wie aus dem in F i g. 5 dargestellten Blockschaltbild des Steuerregisters 40 (F i g. 1) des Puffers ersichtlich,
enthält dieses Sttuerregister ein Register 40a, in das ein Speicherwort des in F i g. 3 gezeigten Aufbaues vom
Speicher 20C (Fig. 1) her übertragen werden kann. Die Bits 1 bis 4, deren Rolle als Zählbits zuvor in Verbindung
mit F i g. 5 beschrieben worden ist. werden einem Vierbit-Zähler 406 zugeführt, so daß dann, wenn
ein Wort in das Register 40a übertragen wird, die Bits 1 bis 4 den Zähler 406 einstellen. Zähler 4OZ? wiederum ist
mit einer Registersteuereinheit 40c verbunden, die auf die Signale von dem Abtaster 26 reagiert, indem sie
anzeigt, ob der Abtaster in einer Position anhielt, die auf eine Eingabeleitung oder eine Ausgabeleitung bezogen
ist, um Daten vom Wähler 32 auf das Register 40a zu übertragen oder Daten aus dem Register zu entfernen.
Nach der Zu- oder Abfuhr von Daten zum bzw. vom Register 40a erhöht die Registersteuereinheit 40c
die Zahl im Zähler 406, der die erhöhte Zahl auf die Bitsi bis 4 überträgt, bevor das Wort auf den Speicher
übertragen wird.
Die Zahl in den Zählbits irgendeines Speicherworts kann anfänglich vom Rechner 20 auf einen gegebenen
Wert eingestellt werden, damit dem Rechner 20 vom Zähler 406 ein Signal zugeführt wird, das anzeigt, daß
das Speicherwort gefüllt ist, wenn der gegebene Wert um eine Zahl erhöht worden ist, die der gewünschten
Wortlänge entspricht, die in dem speziellen Speicherwort gespeichert werden soll.
Es kann dann ein neues Speicherwort vorbereitet werden, um ein folgendes Datenwort von derselben
Eingabeleitung zu empfangen. Wenn z. B. angenommen wird, daß eine Gruppe von drei Bit in einem gegebenen
Speicherwort gespeichert werden soll, kann die Zahl in seinen Zählbits auf 14 eingestellt werden, so daß dann,
wenn die ersten und zweiten Bits gespeichert werden.
die Zahl auf 15 und 16 erhöht wird. Wenn dann das letzte Bit der aus drei Bit bestehenden Gruppe gespeichert
wird, wird der Zähler 406 gelöscht, wobei er dem Rechner ein Signal liefert, das anzeigt, daß das Wort
gefüllt ist. So wird das automatische Entpacken der Nachrichten durch eine solche Programmierung des
Rechners erreicht, dab er anfänglich die Zahl in den Zählbits der verschiedenen Wörter in Übereinstimmung
mit den Längen der Datenwörter einsteilt, die in den Speicherregistern zu speichern sind. In ähnlicher
Art und Weise kann das Packen von Nachrichten automatisch dadurch erzielt werden, daß die Zahl in Wörtern,
die zu Bitgruppen aus dem Speicher ausgelesen werden sollen, anfänglich auf einen Wert eingestellt
wird, damit dann, wenn ein vollständiges Wort aus dem Speicherwort herausgelesen ist, vom Zähler 40i>
dem Rechner ein Signal zugeführt wird, das die vollständige Übertragung eines Wortes und die Notwendigkeit der
Vorbereitung eines weiteren Wortes zur Übertragung auf das Register 40a während des folgenden Lesevorganges
anzeigt.
Wie aus F ä g. 5 ersichtlich, ist das Nullbit im Register
40a mit dem Rechensteuerwerk 29 des Rechners 20 verbunden. Dieses Bit kann als Teil der Datenbits oder
für irgendwelche Codezwecke verwendet werden. Bei einer besonderen Ausführungsform wurde es z. B. dazu
verwendet, das letzte Wort in einem Speicher zu codieren, das einer gegebenen Datenleitung zugeordnet ist,
so daß, nachdem so ein Wort gefüllt ist, ein Signal dem Rechner zugeführt wird, das anzeigt, daß weitere Daten
von dieser Leitung nicht angenommen werden können, weil alle Speicherwörter, die dieser Leitung zugeordnet
sind, gefüllt sind. Es versteht sich jedoch, daß es auch für andere Codefunktionen verwendet werden
kann.
Wie zuvor beschrieben, ist es die Funktion des Speicheradressengenerators 28 (Fig. 1), die Adresse
eines Speicherwortes zu erzeugen, das einer der Leitungen zugeordnet ist und auf das Steuerregister 40
übertragen werden soll, damit ihm Daten zugeführt oder entnommen werden können.
In Fi g. 6 ist der spezielle Aufbau eines Wortes dargestellt,
das im Generator 28 speicherbar ist, der ein konventionelles Register umfaßt. Ein erster, als abtastergesteuerter
Adressenteil bezeichneter Abschnitt des Wortes wird durch den Abtaster 26 gesteuert und
liefert ein Adressensignal als Funktion der Halteposition des Abtasters. Wenn z. B. der Abtaster in einer
Position stoppt, die der Eingangsleitung U zugeordnet ist, stellt das in dem ersten Adressenteil gespeicherte
Signal die Adresse dar, die allen Wörtern in dem Speicher, die der Leitung h zugeordnet sind, gemeinsam ist.
Der zweite, als Wortnummer-Adressenteil bezeichnete Abschnitt wird von dem Rechner gesteuert, von dem
angenommen wird, daß er die Zahl der Wörter überwacht, die jeder Leitung zugeordnet sind und in die
bereits Bitgruppen eingeschrieben oder aus denen bereits Bitgruppen herausgelesen worden sind, so daß das
richtige der jeder Leitung zugeordneten Wörter dem Steuerregister 40 zugeführt wird. Es sei z. B. angenommen,
daß die ersten beiden Wörter, die einer Leitung, wie z. B. der Leitung /2 zugeordnet sind, bereits mit Bitgruppen
gefüllt sind und daß der Abtaster 26 wieder in einer Position stoppt, die der Leitung h zugeordnet ist.
Nachdem der Rechner 20 beobachtet hat, daß die ersten beiden Wörter, die der Leitung /2 zugeordnet sind,
bereits gefüllt worden sind, liefert er ein Adressensignal für den Wortnummer-Adressenteil, das der Adresse des
dritten Wortes der Leitung h entspricht, so daß die von
dieser Leitung gelieferten Daten in der richtigen Folge gespeichert werden. Das Wort im Register 28 kann
einen dritten Abschnitt umfassen, der als fester Adressenteil bezeichnet wird unc1 der den Teil des Speichers
festlegt, in dem nur Wörter angeordnet sind, die den
verschiedenen Datenleitungen zugeordnet sind.
Es versteht sich, daß die vorangegangene Beschreibung der Erzeugung der Adresse eines von mehreren
Wörtern, die einer bestimmten Leitung zugeordnet sind, nur ein Beispiel für die Erzeugung der gewünschten
Adresse behandelt. Es können verschiedene Rechnertechniken dazu verwendet werden, die Position des
Abtasters in Hinsicht auf die spezielle Datenleitung festzustellen und auch die mit einer bestimmten Leitung
zugeordneten Wörter zu überwachen, die bereits behandelt wurden, um das richtige Wort auf das
Steuerregister zu übertragen, damit Daten zwischen der bestimmten Leitung und dem Wort in dem Steuerregister
übertragen werden können.
Wie zuvor in Verbindung mit F i g. 2 beschrieben, besteht eine Technik zum Übertragen von Daten von
einer Eirigabeleitung, wie z. B. der Leitung /1, auf den
Rechner darin, ein Daten-Eingabesignal, wie z. B. das
Signal 66 auf der Kurve 2 in F i g. 2, zu erzeugen, welches wiederum eine Folge von Takt-Impulsen 71 bis 74
(Kurve 3 in F i g. 2) auslöst, von der jeder Impuls verwendet wird, um den Abtaster 26 anzuhalten, damit ein
zugeordnetes Datenbit auf den Rechner übertragen werden kann. Zum Zwecke der Erläuterung ist ein spezielles
Beispiel einer Anordnung zum Erzeugen solcher Signale in F i g. 7 dargestellt, wobei es sich versteht,
daß andere Techniken mit anderen Anordnungen ebenfalls verwendet werden können. Bei einer speziellen
Anlage zur Datenübertragung haben die Signale, die auf der Eingabeleitung /1 zugeführt werden, die Form
von verschiedenen Frequenzen, von denen eine erste Frequenz eine binäre Eins, eine zweite Frequenz eine
binäre Null und eine dritte Frequenz das Dateneingabe-Signal 66 (Kurve 2 in F i g. 2) darstellt. Jeder Eing?-
beleitung kann eine Eingangsschaltung 48 zugeordnet sein, die, wie in F i g. 7 gezeigt, einen Demodulator 130
umfaßt. Der Demodulator, der durch die verschiedenen Frequenzen erregt wird, die durch die Eingabeleitung /1
zugeführt werden, demoduliert oder trennt die verschiedenen Frequenzen und führt einen Daten-Flipflop
131 Datenbits zu, d. h. binäre Nullen wie 51 und 54 und binäre Einsen wie 52 und 53, während das Dateneingabe-Signal
36 einer Einstellklemme (S-Klemme) eines Nachrichten- Flipflops 132 zugeführt wird. Die Lösch-
oder Rückstell-Klemme (R-Klemme) des Flipflops 132
ist mit dem Datenausgang des Demodulators 130 verbunden. Wenn das Dateneingabe-Signal 66 erzeugt
wird, wird das Flipflop 132 auf dem Wahr-Pegel eingestellt,
wie es sein Ausgangsimpuls oder -signal 133 anzeigt Der Ausgang des Flipflops 132 bleibt wahr, bis
das erste Datenbit, so wie z. B. das Bit 51, festgestellt wird. In diesem Augenblick wird das Signal 133 auf den
Falsch-Pegel eingestellt. Wenn es auf den Falsch-Pegel zurückgestellt wird, löst das Signal eine Taktimpuls-Quelle
135 aus, die die Taktimpulse 71 bis 74, und zwar einen Impuls pro Bit, liefert. Der Abstand zwischen den
Impulsen ist gleich der Bitperiode der Datenbits, die dem Daten-Flipflop 131 zugeführt werden. Der Ausgang
der Takt-Impuls-Quelle 135 ist mit einer Steuer klemme Cdes Daten-Flipflops 131 verbunden, um das
Daten-Flipflop mit den Taktimpulsen zu steuern und
die Einsen und Nullen dem Eingangsdalcnwählcr 32 /u zuführen. Der erste Taktimpuls 71 wird außerdem dazu
verwendet ein Fertig-Flipflop 136 auf den Wahr-Pegel einzustellen, was durch den Kurvenabschnitt 92 angezeigt
wird. Die Lösch-KIemme oder Rückstell-Klemme (R-Kiemme) des Fertig-Flipflops 136 ist mit dem Abtaster
26 verbunden, so daß dann, wenn sich der Abtaster 26 in der Position 1 befindet, die der Eingabeleitung /1
zugeordnet ist, und das Fertig-Flipflop 136 der Eingangsschaltung 48 der Leitung /1 wahr ist (Kurvenabschnitt
92), der Abtaster in dieser Position anhält und das Fertig-Flipflop 136 löscht und dessen Ausgang auf
den Falsch-Pegel umschaltet, wie es durch den Kurvenabschnitt 98 angezeigt wird.
Wie zuvor in Verbindung mit F i g. 2 beschrieben, wird dann, wenn der Abtaster in einer gegebenen Position,
wie z. B. in der Position 1, die der Eingabeleitung /1 zugeordnet ist, anhält, ein Flipflop des Abtasters vom
Wahr-Pegel auf den Falsch-Pegel umgeschaltet, der durch den Abschnitt 96 der Kurve 9 in F i g. 2 veranschaulicht
wird. Das Flipflop des Abtasters verbleibt auf dem Falsch-Pegel während der Wortübertragungsoperation
Pc, während der ein Wort auf das Datenregister übertragen wird, dem Wort Daten zugeführt ocier
entnommen werden und das Wort in den Speicher zurückübertragen wird.
Eine Folge von Operationen oder Schritten, die sich während der Periode Pc ereignen, in der Daten zwischen
dem Speicher und dem Steuerregister 40 übertragen werden, wird an Hand F 1 g. 8 erläutert Bei der
Behandlung von F i g. 8 wird angenommen, daß eine synchrone Operation ausgeführt wird und daß in dem
Rechner weitere, in der einschlägigen Technik bekannte Takt- und folgesteuernde Signale erzeugt werden.
Aus der fo'genden Beschreibung ist jedoch ersichtlich, daß nicht nur synchrone Operationen, sondern auch
eine asynchrone Arbeitsweise verwirklicht werden kann, solange die Zeitbeziehung Pc N<
Pl nicht verletzt wird. Die Kurve 1 in F i g. 8 stellt Taktimpulse dar, die in dem Rechner auf übliche Weise durch einen nicht
dargestellten von einem Taktgeber des Rechners zum Steuern der Folge der Operationen erzeugt werden.
Nach dem Einstellen des Flipflops des Abtasters auf einen Falsch-Pegel, der in Kurve 2 der Fig.8 durch
den Abschnitt 96 angezeigt wird, verursacht der nächste Taktimpuls 150 das Einstellen der Adresse in dem
Adressengenerator 28, was durch das Signal 161 angezeigt wird. Das Einstellen benötigt eine Taktperiode, so
daß dann, wenn ein folgender Taktimpuls 151 erzeugt wird, das Wort aus dem Speicher auf das Datenregister
40 übertragen wird, was durch das Signal 162 angezeigt wird. Wenn sich das Wort in dem Register 40 befindet,
wird ein die Ausführung der Übertragung anzeigendes Signal 163 erzeugt. Danach werden die Daten mit dem
Taktgeber des Rechners durch das Signal 164 synchronisiert, so daß während der Taktperiode zwischen den
Taktimpulsen 153 und 154 die Daten verarbeitet, d. h., daß Daten entweder auf das Speicherwort übertragen
oder daraus herausgelesen werden. Das Verarbeiten der Daten ist in F i g. 8 durch das Signal 165 dargestellt.
Während der folgenden Taktperiode zwischen den Taktimpulsen 154 und 155, wie durch das Signal 166
angezeigt, können die Daten in dem Register sich absetzen und einen Ruhezustand annehmen, damit sie,
wenn der Taktimpuls 155 erzeugt wird, vom Register 40 zurück auf den Speicher 2OC (F i g. 1) übertragen
werden können, was durch das Signal 167 angezeigt wird. Die durch die Signale 165 und 166 definierte Periode
kann als datenverarbeitende Periode angesehen
werden, während die Daten entweder auf das Speicherwort in: Steuerregister 40 übertragen oder aus diesem
Wort herausgelesen werden.
Die Zurückübertragung kann mehr als eine Taktperiode benötigen. Nachdem das Wort auf den Speicher
zurückübertragen ist, wird ein die Ausführung der Übertragung anzeigendes Signal 168 erzeugt, so daß
dann, wenn der folgende Taktimpuls 158 erzeugt wird, das Flipflop des Abtasters auf einen Wahr-Pegel 100
eingestellt wird, wodurch der Abtaster in die Lage versetzt
wird, die mit ihm verbundenen folgenden Leitungen abzutasten. Es versteht sich, daß die Steuerung der
Folge der zuyor beschriebenen Operationen innerhalb des Standes der Technik der elektronischen Rechner
und ihrer bekannten Schaltungen liegt und deshalb eine »5 ausführliche Beschreibung solcher Schaltungen hierin
nicht erforderlich ist
Die Aufmerksamkeit wird nun auf F i g. 9 gerichtet, die ein Blockschaltbild einer Ausführungsform des Eingangsdatenwählers
32 (Fig. 1) zeigt, dessen Funktion
es ist, die Übertragung der Daten auf das Datenregister 40 von der Leitung zu steuern, bei der der Abtaster 26
stoppt. Der Wähler 32 umfaßt UND-Glieder 171 bis 174, die mit den Flipflops 131 der Eingangsschaltungen
44 verbunden sind, die mit Eingabeleitungen /ι bis Ia *5
verknüpft sind. Die anderer. Eingänge der Verknüpfungsglieder sind je mit einem anderen Ausgang eines
Positionsdecodierers 175 verbunden, der die Position bestimmt, in der der Abtaster 26 anhält. Als Ergebnis
wird das UND-Glied 171 durchlässig gemacht, wenn der Abtaster 26 in Position 1 anhält, während die Glieder
172,173 und 174 durchlässig gemacht werden, wenn der Abtaster 26 in den Positionen 2,3 und 4 anhält. Die
Ausgänge der UND-Glieder sind mit den Eingängen eines ODER-Gliedes 176 verbunden, dessen Ausgangssignal
der Bitstelle 5 des Registers 40a (F i g. 5) des Steuerregisters 40 zugeführt wird, so daß zu einer beliebigen
gegebenen Zeit nur ein Datenbit von der Eingabeleitung, bei der der Abtaster anhält, auf das
Speicherwort im Register 40 übertragen wird. Eine umgekehrte Anordnung kann bei dem Ausgangsdatenwähler
34 verwendet werden, um zu gewährleisten, daß die Ausgangsdaten nur auf eine der Ausgabeleitungen
übertragen werden, die durch die Position bestimmt wird, bei der der Abtaster 26 anhält.
Bisher wurde das Ausführungsbeispiel in Verbindung mit der Steuerung der Übertragung der Daten zwischen
irgendeiner beliebigen der Datenleitungen und dem Speicherwort in dem Steuerregister 40 behandelt.
Wie zuvor beschrieben, wird die Steuerung mit Hilfe des Zählbits, die in jedem Wort (s. F i g. 3 und 5) enthalten
sind, zusammen mit dem Zähler 40ö erreicht, dessen Anfangszustand von dem Rechner gesteuert wird.
Durch Einstellen des Zählers auf einen gegebenen Zustand und Erhöhen der darin enthaltenen Zahl, jedesmal
dann, wenn Daten vom oder zum Wort übertragen werden, wird die in dem Wort speicherbare oder aus
dem Wort auslesbare Länge der Bitgruppe bestimmt und einen automatisches Packen bzw. Entpacken der
Nachrichten erreicht.
Dieses Grundprinzip kann bei der automatischen Paritätsprüfung
verwendet werden, indem in jedem Wort ein Paritäts-Bit vorgesehen wird, das in jeden von zwei
binären Zuständen bringbar ist, je nachdem, ob die Zahl der Einsen oder Nullen in dem Wort ungerade oder
gerade ist. Wie z. B. aus F i g. 10 ersichtlich ist, die ein Blockschaltbild eines Teiles des Steuerregisters 40
einer anderen Ausführungsform zeigt, kann ein auf das Register übertragenes Speicherwort 190 ein Paritäts-Bit
19Ö3 und eine Gruppe von Zählbits 1906 umfassen, die mit einer Paritäts-Vergleichsschaltung 195
gekoppelt sind. Die Schahung 195 erhöht als Reaktion
auf jedes Datenbit, das vom Eingangsdatenwähler 32 zugeführt und in dem Datenbitteil 190c des Wortes 190
gespeichert wird, die Zahl in den Bits 1906. Sie überwacht dabei außerdem die gerade oder ungerade Anzahl
entweder der binären »Einsen« oder der binären »Nullen« in diesen Bits. Nachdem eine ausgewählte
Zahl von Bits in dem Wortteil 190c gespeichert worden ist, wird ein folgendes Bit mit dem Zustand des Paritäts-Bit
190a verglichen, um ein automatisches Paritäts-Signal zu liefern.
Es sei z. B. angenommen, daß nach N Datenbits ein
Paritäts-Bit von jeder Eingangsleitung, wie z. B. der Leitung /, zugeführt wird und daß das Paritäts-Bit 190a
auf eine Eins eingestellt ist, wenn die Anzahl von Einsen in den Bits 190c ungerade ist, und auf eine Null,
wenn die Anzahl von Einsen gerade ist. Dann wird in Übereinstimmung mit der Erfindung, wenn die von den
Zählbits 190c dargestellte Zahl N ist, das nächste Bit von der Eingangsleitung, das ein Paritäts-Bit ist, mit
dem Einstellungs- oder dem binären Wert des Bits 190a verglichen. Von der Schaltung 195 wird ein Paritätsprüfungs-Signal
geliefert, wenn die beiden übereinstimmen, wodurch sie anzeigt, daß die Daten in den Bits
190c stimmen und daß sich keine Irrtümer bei der Datenübermittlung
und der Datenübertragung ereigneten. Es versteht sich, daß es bei einigen Anwendungen erwünscht
sein kann, daß das Steuerregister 40 nur den Schaltungsaufbau zum Steuern der Übertragung der
Daten aus dem oder auf das Speicherwort als Funktion der Zahl in den Zählbits 1 bis 4 umfaßt, wie er in F i g. 5
dargestellt ist. Andererseits kann es bei anderen Anordnungen erwünscht sein, nur den zuvor beschriebenen
Schaltungsaufbau zur Paritätsprüfung vorzusehen oder beide Anordnungen miteinander zu kombinieren,
so daß sowohl ein Entpacken der Daten als auch eine Paritätsprüfung erfolgen kann, was als eine Anordnung
zum Anzeigen der Charakteristika der Daten im Wort aufgefaßt werden kann.
Es wurde demgemäß ein neuer Datenübertragungspuffer beschrieben und dargestellt, der zum Koppeln
einer Vielzahl von zu bedienenden Datenleitungen mit einem Rechner dient, in dem Speicherworte gespeichert
sind, die jeder der Leitungen zugeordnet sind. Aus dem Vorhergehenden ist ersichtlich, daß in dem
Puffer ein einziger Eingangs-Ausgangs-Kanal verwendet
wird, um alle Leitungen zu bedienen. Die Arbeitsweise des Puffers kann summarisch als ein Abtasten der
Leitungen bezeichnet werden, um festzustellen, welche der Leitungen eine Bedienung benötigt. Bei der Feststellung
einer zu bedienenden Leitung hält der Abtaster in einer Position an, die dieser Leitung entspricht.
Die Position wird decodiert, um eine Adresse zu erzeugen, die dem Speicherwort entspricht, das der speziellen
Leitung zugeordnet ist, und das Wort auf ein Steuerregister zu übertragen, in dem die Daten verarbeitet
werden. Wenn die Leitung eine Eingabeleitung ist, werden Daten der Leitung auf das in dem Steuerregister
enthaltene Wort übertragen, während Daten von dem Wort empfangen werden, wenn die Leitung eine
Ausgabeleitung ist Nach Verarbeitung der Daten wird das Wort in den Speicher des Rechners zurückgeführt
und der Abtaster in die Lage versetzt, die folgenden Leitungen abzutasten, bis er bei einer weiteren Leitung,
die zu bedienen ist, wieder angehalten wird.
Hierzu 3 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Von einem elektronischen Rechner gesteuerter Puffer zur Verbindung eines einen Speicher enthaltenden Rechners mit jeweils einem von mehreren Eingabe- und/oder Ausgabeleitungssätzen, von denen jeder eine oder mehrere Leitungen umfassen kann, mit einem Register, mit einer Steuereinrichtung, die dann, wenn von den Eingabe- und Ausgabeleitungssätzen Daten gelieferi oder angefordert werden, das Einspeichern eines Spelcherwortes in das Register veranlaßt, wobei bei einer Eingabe ein Teil des Speicherwortes geändert wird und das geänderte Speicherwort in den Speicher zurückgebracht wird, wogegen bei einer Ausgabe ein Teil des Speicherwortes zum Ausgabeleitungssatz übertragen wird und das Speicherwort anschließend wieder in den Speicher zurückgebracht wird, und die die Speicherung von nacheinander eingegebenen Daten an verschiedenen Stellen des Speicherwortes steuert, dadurch gekennzeichnet, daß die Steuereinrichtung einen Leitungsabtaster (26), einen Speicheradressengenerator (28), einen Eingangsdatenwähler (32) und einen Ausgangsdatenwähler (34) umfaßt, von denen der Leitungsabtaster (26) alle Leitungssätze (/1 bis U und Oi bis Ch) in einer Zeit, die höchstens der Dauer eines auf den Leitungssätzen zu übertragenden Bits gleich ist, nacheinander abtastet und jeweils dann, wenn auf einem Leitungssatz ein Aufrufsignal (z. B. 66) vorliegt, ein für den Leitungssatz charakteristisches Signal (z. B. 96) liefert, das sowohl dem Speicheradressengenerator (28) als auch den Eingang·:- und Ausgangsdaten Zahlern (32 und 34) zugeführt wird, wobei der Speicheradressengenerator (28) in Abhängigkeit von dem für den Leitungssatz (z.B. /ι) charakteristischen Signal den Rechner (20) veranlaßt, dem Register (40a) ein in seinem Speicher (2OQ an einer dem Leitungssatz zugeordneten Adresse enthaltenes Wort zuzuführen, daß das Register (40a) Registerolätze für mehrere Zählbits zum Speichern einer Zahl aufweist, die charakteristisch für die Datenbitsteilen ist, in die Daten einzuschreiben oder aus den Daten auszulesen sind, daß die Steuereinrichtung ferner einen Bitzähler (406/ der mit den Registerplätzen für die Zählbits gekoppelt ist, und eine Registersteuereinheit (40c) zum Steuern des Datenflusses von einem Eingangsleitungssatz über den Eingangsdatenwähler (32) zum Register (40a) oder vom Register (40a) über den Ausgangsdatenwähler (34) zu einem Ausgangsleitungssatz aufweist, die mit dem Leitungsabtaster (26) und dem Zähler (406/ gekoppelt ist. daß der Zähler (406/nach dem Einspeichern eines Speicherwortes im Register (40a) durch die Zählbits eingestellt wird, daß die Registersteuereinheit (40c) nach der Zu- oder Abfuhr von Daten zum bzw. vom Register (40a) den Zählerstand erhöht und anschließend der neue Zählerstand in die Registerstellen für <ό die Zählbits übertragen wird, worauf dann das durch Hinzufügen oder Abgeben einer Nachricht modifizierte Wort aus dem Register (40a) wieder in den Speicher (20Qzurückübertragen wird.Die Erfindung geht aus von einem von einem clckonischen Rechner gesteuerten Puffer zur Verbindung eines einen Speicher enthaltenden Rechners mi; jeweils einem von mehreren Eingabe- und/oder Ausgabeleitungssätzen, von denen jeder eine oder mehrere Leitungen umfassen kann, mit einem Register, mit einer Steuereinrichtung, die dann, wenn von den Eingabe- und Ausigabeleitungssätzen Daten geliefert oder angefordert werden, das Einspeichern eines Speicherwortes in das Register veranlaßt, wobei bei einer Eingabe ein Teil des Speicherwortes geändert wird und das geänderte Spebherwort in den Speicher zurückgebracht wird, wogegen bei einer Ausgabe ein Teil des Speicherwortes zum Ausgabeleitungssatz übertragen wird und das Speicherwort anschließend wieder in den Speicher zurückgebracht wird, und die die Speicherung vor, nacheinander eingegebenen Daten an verschiedenen Stellen des Speicherwortes steuert.Durch die DT-PS 11 91 145, die US-PS 30 29 414 und die Druckschrift SEG-Nachrich'.en 1957, Heft 4, S. 177 bis 182, ist wenigstens dem Prinzip nach ein von einem elektronischen Rechner gesteuerter Puffer zur Verbindung eines einen Speicher enthaltenden Rechners mit jeweils einem von mehreren Eingabe- und/oder Ausgabe-Leitungssätzen, von denen jeder eine oder mehrere Leitungen umfassen kann, bekannt, der einen Leitungsabtaster, einen Speicheradressengenerator, einen Eingangsdatenwählter, einen Ausgangsdatenwähler und ein Steuerregister umfaßt, von denen der Leitungsabtaster alle Leitungssätze nacheinander abtastet und jeweils dann, wenn auf einem Leitungssatz ein Aufrufsignal vorliegt, ein für den Leilungssatz charakteristisches Signal liefert, das sowohl dem Speicheradressengenerator als auch den Eingangs- und Ausgangsdatenwählern zugeführt wird.Bei den bekannten Vorrichtungen dienen die Speicher lediglich dazu, eine Zwischenspeicherung der zugeführten bzw. abzuführenden Daten vorzunehmen, um Zeit für die Adressenbildung zu gewinnen und Eingabe und Ausgabe mit unterschiedlichen Geschwindigkeiten vornehmen zu können. Ein Umwandeln der Datenformate findet bei den bekannten Anordnungen nicht statt. Trotz der Anwendung eines solchen bekannten Puffers wird das Zusammenschalten eines Rechners mit einer Vielzahl von Vorrichtungen über Leitungen, die entweder dem Rechner Daten zuführen oder von dem Rechner Daten empfangen, in dem Maße zunehmend kompliziert, wie die Anzahl der Vorrichtung und die Anzahl der Leitungen, die zum Anschluß jeder Vorrichtung dienen, zunehmen. Das Problem wird weiterhin dann kompliziert, wenn die Nachrichtenformate, mit denen Daten von und zu den verschiedenen Vorrichtungen übertragen werden, voneinander abweichen. Die Daten haben gewöhnlich die Form einer Folge von Bitgruppen.Bei einer aus der IBM-Druckschrift 74913-1, Juni 1964, S. 37 bis 41, 52 und 53 bekannten Vorrichtung werden die Probleme, die durch die Verwendung unterschiedlicher Datenformate entstehen, durch die Anwendung getrennter Register und getrennter Bitgruppen-Zähler für jeden Leitungssatz, der den Rechner mit einer anderen angeschlossenen Vorrichtung verbindet, überwunden. Fächerförmig zusammenfassende und fächerförmig verteilende Schaltungen werden dazu verwendet, um die Daten zwischen den getrennten Registern und einem permanenten Speicher zu übertragen. Eine solche Anordnung benötigt eine beträchtliche Menge von Einrichtungen, die die Kompliziertheit der Arbeitsweise ebenso erhöhen wie die Gesamtkosten der Rechenanlage, in der sie eingebaut sind. Deshalb
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US52278766 | 1966-01-24 | ||
DEH0060806 | 1966-10-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1524133C2 true DE1524133C2 (de) | 1976-03-25 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2735207C3 (de) | Maschinensteuersystem | |
DE3004827C2 (de) | Datenverarbeitungsanlage | |
DE2503111C3 (de) | Verfahren und Schaltungsanordnung zur zeitmultiplexen Übertragung von Nutzinformationen aus voneinander unabhängigen Quellen | |
DE2712224C2 (de) | Datenverarbeitungsanlage | |
DE1449765C3 (de) | Einrichtung zur Abfrage eines assoziativen Speichers | |
DE2418653C3 (de) | Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten | |
DE2334706B2 (de) | Verfahren und Schaltungsanordnung zum Multiplexbetrieb | |
DE1299145B (de) | Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen | |
DE1524225B2 (de) | Verfahren zum betriebe einer redigier- und wiedergabeeinrichtung | |
DE1774052B1 (de) | Rechner | |
DE2023693A1 (de) | ||
DE2205260B2 (de) | Schaltungsanordnung zum Obertragen von Daten zwischen einer zentralen Datenverarbeitungsanlage und einer Reihe von Datenstationen | |
DE2551238A1 (de) | Informationsuebertragungseinrichtung | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE1774682A1 (de) | Einrichtung zur sichtbaren Datenwiedergabe | |
DE1474576B2 (de) | Fehlererkennungseinrichtung fuer den zeitmultiplexbetrieb | |
DE3042105C2 (de) | ||
DE1119567B (de) | Geraet zur Speicherung von Informationen | |
DE2707820A1 (de) | Datenverarbeitungsanlage | |
DE1574877B1 (de) | Verfahren und Einrichtung zur Kopplung von datenverarbeitenden Anlagen | |
DE1524133C2 (de) | Von einem Rechner gesteuerter Puffer | |
DE1524133B1 (de) | Von einem Rechner gesteuerter Puffer | |
DE2306679A1 (de) | Einrichtung zum bearbeiten digitaler daten | |
DE2160567C3 (de) | Datenübertragungs-Anschlussgerät | |
DE69125730T2 (de) | Gerät zur Verdopplung/Halbierung einer seriellen Bitfolgefrequenz |