DE3333366A1 - Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungen - Google Patents
Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungenInfo
- Publication number
- DE3333366A1 DE3333366A1 DE19833333366 DE3333366A DE3333366A1 DE 3333366 A1 DE3333366 A1 DE 3333366A1 DE 19833333366 DE19833333366 DE 19833333366 DE 3333366 A DE3333366 A DE 3333366A DE 3333366 A1 DE3333366 A1 DE 3333366A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- input
- line
- signal
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
- G06F12/125—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list being generated by decoding an array or storage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Description
Henkel, Pfenning, Feiler, Hänzel & Meinig Patentanwälte
- S" "
Ε.υ:.ΟΘ3-·Ρ£·.?"·.Α«ο"6-,5
O »fV -5
"ιο
T- 0&:-^c2CS5-S7
"^e/ 0529302 "^-i
CDC 712-WG 'r 'S'anr'n " "'Ct"''
/( J· *l -j ...Oj t * i "J
Hz/schu
COHTSOL DATA CORPORäTIOH
8100=34th Avenue South„ Minneapolis„ Minnesota„ UoS.Ά.
8100=34th Avenue South„ Minneapolis„ Minnesota„ UoS.Ά.
Auf lösung snetzv?erk für sulstst erfolgte Benutzungen
Auflösungsnetzwerk für zuletzt erfolgte Benutzungen
Die Erfindung betrifft ein Auflösungsnetzwerk für
zuletzt erfolgte Benutzungen des Typs mit einer Gruppenadresseneingangsleitung zum Empfang eines
Adressencodes und einer Vielzahl von Benutzungs-Eingangs leitungen, wobei mit jeder Benutzungs-Eingangsleitung
eine Vielzahl von Elementen verknüpft ist und ein Element von jeder Vielzahl von Elementen
in einer elementaren Gruppe mit einem Element von jeder der anderen Vielzahlen von Elementen verknüpft
ist, wobei jede der elementaren Gruppen mit einem einzigen A'dressencode, der auf der
Gruppenadresseneingangsleitung zu jeder Zeit, zu der ein Element in der Gruppe benutzt wird,
geliefert wird, verknüpft ist, und wobei eine einzige der Benutzungs-Eingangsleitungen ein
Benutzungssignal zusammen mit jedem Adressencode empfängt, das die Benutzung des mit der das
Benutzungssignal übertragenen Eenutzungs-Eingangsleitung verknüpften Elements anzeigt, zur Auflösung
und Soifseiehmmg ä©r individuelles B
beziehungen zwischen den EIessntSH j©fi@r Gruppe
Der Algorithmus auietst ©rfolgt©2 B
(LRO - least recently use) ist des typische W
um einen Konflikt hinsichtlich eier Benutzung
einer Gruppe von Elementen zn loseno Wenn alle
Elemente einer Grupps besetzt sind und eine
weitere Anforderung hinsichtlich der Benutzung
eines dieser Elemente ©r folgte ist es erf order 1 ich,
die gegenwärtige BestiEsnung eines dieser Elemente
EU ändern und ©s der neusn^ g@geaüber ö.sr Gruppe
erfolgten Anforderung zuguordnszu Der LRü-Älgo·=
rithmus bestimmt in solchen Situationen? daß das
Element t das saa längsten nicht'bernutst -.-jorden ist,
dasjenige ist, das der nsuea Beaiatauag sügsoränet
Diese Situation tritt sehr häufig bei koalmrrieren-
- den Anforderungen hinsichtlich verschiedener Bereiche
eines Speichers ©uf„ \,-?obei jsäer Bereich im
wesentlichen ein einziges Element umfaßto In einem
Bereich ist Information sor "sn-jeaäung durch eine
Verarbeitungsvorrichtung gespeichert o Hachdexn alle
Elemente aktuelle und nützlich© Information enthalten„
kann ein Bedarf nach weiterer B sieht in
irgendeinem der Elements enthaltener Information
nicht befriedigt x-jerdenp ohne «SaS die Information,
die gegenwärtig in einem Bereich oder Slestsnt enthalten
Ib1C0 gegen die asu angeforderte Information
ausgetauscht i~jiräo Ση dieser Sit.oat.ion bestiasHst der
LRU-Algorithmus einfach, daß «Sis XaierMation,, die
§m längsten nicht benutzt \-iuz&<sP äurch die. neue
Information, übsrschsrieben und damit zerstört werden
solle Um dies wirkungsvoll au ©Erreichenff muß ein
Speicher verwee iet werden,, der ^Qrübergehend jede
Benutzung der Information eines Elementes aufzeichnet. Dies wurde bisher dadurch erreicht,
daß man einfach individuelle Speicher-Flip-Flops verwendet hat, die Signale erhalten, die die
Benutzung eines bestimmten Elements anzeigen und die ihren Zustand ändern, wenn die spätere
Benutzung eines für ein anderes Element erheblichen Elementes wechselt. Dies ist beispielsweise in
der älteren US-Patentanmeldung Serial No. 06/200 876, angemeldet am 27. Oktober 1980, gezeigt.
10
Bei typischen zur Zeit geforderten Speicheranwendungen können zwei oder mehr Speicheranordnungen
vorgesehen sein, von denen jede getrennt angesteuert werden kann. Jede Anordnung ist selbst in eine
Anzahl von Bereichen oder Elementen unterteilt. Es ist wünschenswert, den LRü-Zustand zwischen
einer Gruppe von einander zugeordneten Elementen zu lösen, wobei ein Element in jeder Gruppe von
jeder Speicheranordnung zur Verfügung gestellt wird.
Die Verwendung einer Reihe von Gruppen von Flip-Flops,
wobei eine einzelne Gruppe von Flip-Flops jeder ,Gruppe von Elementen zugeordnet ist und von
diesen die Benutzungssignale empfängt, ist eine aufwendige und unpraktische Lösung für dieses
Erfordernis. Es besteht daher ein erhebliches Bedürfnis, diese Funktion in einer effektiveren Weise
zu verwirklichen.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Netzwerk zu schaffen, mit dem die Rechenvorgänge
zur Erhaltung des LRU-Zustandes für eine große Anzahl von Gruppen von Elementen vereinfacht werden.
Diese Aufgabe wird bei dem anfangs genannten Auflösungsnetzwerk erfindungsgemäß dadurch gelöst, daß
U U W U U
bei diesem vorgesehen sind?
a) ©in Speicher für die Speieherimg voa Μ Wör
von denen jedes mit 1 bis M maraerierte Bits
aufweist {. wobei H die größte Aasafel von El©·=·
menten, die mit irgendeines1 Benutairngs-SIngangsleitung
verknüpft sind, und M die Kombination
der Hummer von jei-jeils zwei gleichseitig ge=-
nonmieaen Benutsungs-SiRgaagsleitimgeß dar=
stellen, der eine die Gruppsnadresseneiagangsleitung
bildende Singangsleitung, Schreibund Leseauswahileittmgsn soi-;ie eine Dateneingabe-
und Äusgabeleitung für jedes Speicherbit aufweist und die auf den Dateneingabeleitungen
vorhandenen Daten an der auf der Gruppen=
adresseneingangsleitung vorgegebenen Adresse in abhängigkeit von einem Schreibsignal auf
der Schreibauswahlleitung speichert und der
an die Datenausgabeleitungen für ein vorbestimmtes Zeitintervall die an der auf der
Gruppenadresseneingangsleitung vorgegebenen Adresse gespeicherten Daten In Abhängigkeit
von einem Signal auf der Leseauswahlleitung abgibt„ und wobei jedes gleichermaßen
numerierte Bit mit den ersten und zweiten Benut2ungs~Kingaig.gsieitungsiiy die eine einzigartig©
Kombination für jeden Sats von verschieäenen
numerierter» Bits bilden„ verknüpft sind; b) ein logisches Hetsx-ierk t das als Eingang die
von den Benutzungs=Eingangsleitungen über-
- tragenen Signale und die In Abhängigkeit von
einem Leseauswahlslgnai erhaltenen Speicherinhalte
empfängt f, sur Lieferung auf den Speicher-Eingabeleitugen für jedes der Bits
1 bis M der Speicherwörter äen logischen Wert des Ausdrucks (X UND Y) ODER Z0 wobei X den
gegenwärtigen logischen Wert des im in Abhängigkeit
vom Leseauswahlsignal gelieferten Speicherwort enthaltenen betroffenen Speicherbits, Y den
invertierten logischen Wert, der in irgendeinem auf der ersten Benutzungs-Eingangsleitung,
die mit dem betroffenen Speicherbit verknüpft ist, vorliegenden Benutzungssignal vorhanden
ist, und Z den logischen Wert, der in irgendeinem auf der zweiten Benutzungs-Eingangsleitung,
die mit dem betroffenen Speicherbit verknüpft ist, darstellen, und wobei die als Eingänge
zum Speicher gelieferten logischen Werte die gewünschte individuelle Benutzungshistorienbeziehung
für die Elemente der mit dem zum Speicher gelieferten Adressencode verknüpften Gruppe umfassen, die durch das letzte Signal
auf einer Benutzungs-Eingangsleitung verändert wurde ; und
c) eine Steuervorrichtung, die die Benutzungssignale auf den Benutzungs-Eingangsleitungen
empfängt, um in Abhängigkeit hiervon ein Leseauswahlsignal und nach einem vorbestimmten
Zeitintervall nach diesem ein Schreibauswahlsignal zum Speicher zu liefern.
Die Erfindung wird im folgenden anhand eines in der Figur dargestellten Ausführungsbeispieles näher
erläutert.
Das in der Figur dargestellte System bestimmt den LRU-Zustand zwischen einer Vielzahl von Gruppen von
vier Elementen, wobei diese Elemente mit A, B, C und D bezeichnet sind. Die Elemente A bis D sind den
Leitungen 20 bis 23 zugeordnet, wie sich aus den Bezeichnungen "Benutzung A" bis "Benutzung D"
ergibt. Die Leitungen 20 bis 23 tragen die Benutzungs-Eingangssignale. Es ist zu beachten, daß nur ein
einziges B©nutzungs=EingaagssignaI während eines
einzelnes Interval leg, in dem der LRU-Iustand
gelöst wird, auftreten darf. Dies© Signale werden ä&n Setzeingängen von Flip-Flops 24 bis 27 zugeführt»
Die Q-Äusgänge jedes Flip-Flops 24 bis 27 zeigen jeweils das Auftreten eines Benutsungs»
Eingangssignals auf der zugeordneten, der Benutzungs-Eingangsleitungen
20 bis 23 an, x-yenn eine logische 1 erzeugt wird» Wenn eine der Leitungen 20 bis
23 während eines Intervalies kein Benutzungs-Eingangssignal erhalten hat, dann besitzt, der
Q-Äusgang des zugeordneten der Flip-Flops 24 bis 27 den logischen Wert 0. Es wird davon ausgegangen,
daß die Dauer eines bestimmten Signais auf einer
der Leitungen 20 bis 23 lang genug ist, issn das
zugeordnete der Flip-Flops 24 bis 27 zu setzen,
jedoch nicht so lang wie die durch die Verzögerungsschaltung 80 erzeugte Versögerungszeit, wie
später noch beschrieben wird» Die Signale der Q-Ausgänge der Flip-Flops 24 bis 26 v/erden über
Leitungen 29 bis 31 zu den Eingängen von ODER-Gliedern 60 bis 65 in einem zu beschreibenden
Muster übertragen» Die Signale der invertierenden Q-Ausgänge der Flip-Flops 25 bis 27 werden über
Leitungen 3Oi bis 32i in einem verwandten, aber verschiedenen Muster zu den Eingängen von UND-Gliedern
40 bis 45 geführt» Die Signale an den Q=Äusgängen sind isasfer gegenüber denjenigen an
den Q=Äusgäng©n invertiert» Die UHD-Glieder 40 bis
45 -erhalten jeweils ein verschiedenes der Äusgangsbits eines LRü-Zustandsspeichers 14. Die Ausgänge
der UND-Glieder 40 bis 45 bilden zusammen mit den Q-Ausgängen der Flip-Flops 24 bis 26 die Eingänge
von ODER-Gliedern 60 bis 65β
Der LRU-Zustandsspeicher 14 zeichnet die jeweils gegenwärtige LRU-Beziehung zwischen jeder Gruppe
von Elementen auf. Der Speicher 14 speichert N 6-Bit-Wörter, wobei die Bits in jedem Wort
von 1 bis 6 numeriert sind und über Leitungen 50 bis 55 ausgegeben werden. Ein erstes und ein
zweites Element oder Paare der jeweils diesen zugeordneten Benutzungs-Eingangsleitungen 20 bis
23 können miteinander gepaart werden, um eine einzigartige Kombination zu bilden, die jedem
der gleichermaßen numerierten Bits im Speicher 14 zugeordnet ist. Die der Leitung 50 zugeordnete
Bezeichnung BA innerhalb des den Speicher 14 darstellenden Blocks stellt eine solche Kombination
dar und bedeutet, daß eine logische 1 auf der Leitung 50 oder an einer dieser Leitung zugeordneten
Stelle des Speichers 14 den Umstand wiedergibt, daß das Element A nach dem Element B benutzt wurde
und daß hinsichtlich dieser beiden Elemente B eher als A für die Bestimmung einer neuen Benutzung ausgewählt
werden sollte. Für die Leitungen 51 bis bedeuten die Bezeichnungen CA, DA, CB, DB und DC
gleichermaßen, daß das Element A nach dem Element C benutzt wurde, daß das Element A nach dem Element
D benutzt wurde, und so weiter, wenn das der jeweiligen Bezeichnung zugeordnete Bit eine logische
1 darstellt. In jedem Fall, in dem das so bestimmte Bit eine logische 0 ist, hat dies natürlich die
entgegengesetzte Bedeutung, das heißt, wenn das Signal auf der Leitung 50 zu jeder Zeit eine
logische 0 darstellt, dann heißt dies, daß das Element B nach dem Element A benutzt wurde.
Die Anzahl der logischen Bits, die ein einzelnes Speicherwort besitzen muß, um zum jeweils gegenwärtigen
Zeitpunkt die vorhergebende Benutzungshistorie
vollständig su beschreiben, ergibt sich einfach
aus der Anzahl der Kombinat ionen der betroffenen
Elemente, von denen jeweils swei gleichzeitig
gewählt \i?eräeno Bei vier Elementen e vor denen
jeweils zwei kombiniert werden, beträgt diese
S Anzahl 6. Allgemein ausgedrückt, umfaßt jedes
Wort im Speicher 14 M Bits, welche von 1 bis M numeriert werden können e wobei M die Anzahl der
Kombinationen aus jeweils 2wei Elementen in der größten Gruppe darstelltD
10
10
Die Funktion des Speichers 14 wird durch einen Adressencode, der über eine Gruppenadressen-Eingangs
leitung 13 übertragen wird, und durch auf
den Leitungen 77 und 78 übertragene Schreibauswahl- und Leseauswahlsignale gesteuert» Der Adressencode
muß über die Leitung 13 in Übereinstimmung mit jedem Benutzungssignal auf den Leitungen 20 bis
geliefert werden„ Wenn ein einen Wechsel von der
logischen 0 zur logischen 1 darstellender Impuls über die Leitung 77 auf den Leseausvrahleingang
des Speichers 14 gegeben wird, dann wird das im Speicher 14 an der Stelle, die durch den
Adressencode auf der Leitung 13 bestimmt ist, enthaltene Wort für ein kurzes Zeitintervall
zn den Ausgangsleitungen 50 bis 55 geliefert.
Die Anzahl der individuellen Bit-Leitungen der Gruppenadresseneingangsleitung 13 ist natürlich
eine Funktion der Änsahl der im Speicher 14 gespeicherten Wörter K0 Wenn der Speicher 14
sechzehn Wörter umfaßt (H=16),dann weist der
Ädressencode 4 Bits aufo H darf nicht kleiner sein
als die Anzahl der Gruppen von Elementen» Wenn gewünscht wird, daß die Information auf den
Leitungen 70 bis 75 in den Speicher 14 einge-
^5 schrieben werder soll, dann wird ©in einen Wechsel
von der logischen 0 zu der logischen 1 darstellendes Schreibsignal der Leitung 78 zugeführt zusammen
mit dem zugeordneten Adressencode auf der Leitung 13, wodurch die über die Leitungen 70 bis 75
übertragene Information in den Speicher 14 eingeschrieben wird. Es wird hierbei angenommen, daß
der Speicher 14 ein Adressenregister enthält, welches die mit jedem Benutzungssignal gelieferte
Adresse speichert. Ein Schreibauswahlsignal löscht dann das Adressenregister im Speicher 14, nachdem
das Wort eingespeichert wurde.
Das einzigartige Paar von Elementen, das jeweils einer der Leitungen 50 bis 55 zugeordnet ist,
und das mit jeder dieser Leitungen verbundene Speicher-Bit sind auch jeweils einem der UND-Glieder
40 bis 45 zugeordnet, welches die Ausgangssignale vom Speicher 14 über eine der Leitungen
bis 55 erhält. Das heißt, daß das UND-Glied 40 den Elementen B und A zugeordnet ist, das UND-Glied
41 den Elementen C und A zugeordnet ist, und so weiter. Die UND-Glieder 40 bis 45 bilden
die logische UND-Verknüpfung des logischen Wertes des zugeordneten Bits des Speicherwortes und der
Inversion des logischen Wertes der Benutzungs-Eingangsleitung des Elementes,das jeweils zuerst
in dem zugeordneten Elementenpaar genannt ist. Es ist zweckmäßig, cfiese Funktion so zu beschreiben,
daß X sich auf das zugeordnete Bit im Speicherwort und Y sich auf den invertierten Wert der Benutzungs-Einangsleitung,
die dem betreffenden UND-Glied zugeordnet ist, beziehen. Da alle invertierten Benutzungs-Eingangsleitungssignalwerte durch die
Q-Ausgänge der Flip-Flops 24 bis 27 geliefert werden, bedeutet dies für das UND-Glied 40, daß der Y-Wert
über die Leitung 3Oi vom Q-Ausgangs des Flip-Flops
geliefert wird, welcher der invertierte logische
Wert des Benutsungssignals ist, das für das
Element B auf der Leitung 21 geliefert wird«,
Dag? heißt, wenn kein Impuls !logische Ol auf der
Leitung 21 geliefert i-ruräee was bedeutet, daß das
Element B nicht benutzt wurde, dann ist das
ß-Äusgangssignal eine logische 1„ Gleichermaßen
bildet : für das UND-Glied 41, reichem der logische
Wert des auf der Leitung 51 für die Kombination der Elemente C und ä übertragenen Speicher-Bits
IQ zugeordnet ist, das invertierte Signal deo Q-Ausgrmg.q
des Flip-Flops 26 auf öer Leitung 311 das 7-Elngangssignalo
Für das UND-Glied 45 beispielsweise bilden der logische Wert des Speicherbits, das
über die Leitung 45 geliefert wird und welches
Xi den relativen LRU-2ustanä der Elemente D und C
gingeigt? das X-Eingangssignal und das invertierte
Äusgangssignal des F'lip-Flops 27, welches als
Eingangssignal das Signal auf der Leitung 23,
das die Benutsung des Elements D anzeigt, das
2© ^Eingangssignal auf der Leitung 32i,
Die Auagangssignale der UND-Glieder 40 bis 45
stellen die Eingangssignal jeweils eines der ODER-Glieder
60 bis 65 dar, Die sweiten oder 2-Eingangs»
as signale der ODER-Glieder 60 bis 65 kommen von
verschiedenen der Q-Äusgänge baw. sind die nicht
invertierten Werte öat Benutaungsslgnale für die
Elemente h bis d? clio in den Flip-Flops 24 bis 27
gespeichert sind, 2ur Feststellung öer allgemeinen
3@ R@gal für oli© auswahl der 2-Eingangsquelle jedes
ODSB-Gli@aes 60 bis 65 ist su berücksichtigen, öaB
3@ä©a <3er UWD-Glieösr 40 bis 45 xait jedera der mit
ihm viarbuadenen ODER-Glieder 60 bis 65 ein UND-ODER-
Glied-Paay bildet, Oa^ ^-Eingangssignal für jedes
ü@t ODER-Glieder f3 bis 65 xfird durch den Q-Ausgang
desjenigen der Flip-Flops 24 bis 27 geliefert, dessen Benutzungssignal-Eingangsbestimmung
in den Speicher-Bit-Bestimmungen gepaart ist mit dem Benutaungssignaleingang zum Flip-Flop
24 bis 27, das das X-Eingangssignal zum UND-Glied
40 bis 45 des betroffenen ÜND-ODER-Glied-Paares liefert. Daher besitzt der wahre Ausgang auf den
Leitungen70 bis 75 jedes der ODER-Glieder 60 bis 65 die Form (X UND Y) ODER Z, wobei X der gegenwärtige
logische Wert des Speicher-Bits auf den betroffenen Leitungen 50 bis 55, Y der invertierte
logische Wert des Benutzungssignals auf der dem betroffenen Speicher-Bit zugeordneten Benutzungs-Eingangsleitung
und Z der logische Wert des Benutzungssignals auf einer von der dem betroffenen Speicher-Bit zugeordneten verschiedenen Benutzungs-Eingangsleitung
sind, und wobei jedes Paar der Benutzungs-Eingangsleitungen, die den Y- und Z-Werten
zugeordnet sind, für jede Speicher-Bit-Leitung 50 bis 55 eine einzigartige Kombination
bilden. Die normalen oder wahren logischen Werte am Ausgang der ODER-Glieder 60 bis 65 werden über
die Leitungen 70 bis 75 zu den Eingängen DO bis D5 des Speichers 14 geliefert. Die über die Leitungen
70 bis 75 übertragenen und als Eingangssignale zum Speicher gelieferten logischen Werte umfassen
auch die gewünschte individuelle Benutzungshistorienbeziehung für die Elemente, die dem ursprünglich
zum Speicher gelieferten Adressencode zugeordnet sind, und die durch das letzte Signal auf einer
Benutzungs-Eingangsleitung 20 bis 23 modifiziert ist.
Zur Auflösung der Benutzungshistorie von verschiedenen Gruppen von Elementen ist es erforderlich, die
die gegenwärtige individuelle Benutzungshistoriebeziehung am Ende jeder Bestimmung oder Auflösung
von dieser für eine Gruppe codierenden Bits zu speichern und diese Bits auch wieder zurückzuholen,
ΐΐβηη eine andere Benutzung eines Elementes
der Gruppe erfolgte Die Q-Äusgänge der Flip-Flops
24 bis 27 sind mit Eingängen eines ODER-Gliedes
S 76 verbunden» Wenn die Benutzung eines Elementes stattfindet, wechselt an einem dieser Ausgänge
das Signal von einer logischen 0 zu einer logischen Ip wodurch auch das Signal am Ausgang des ODER-Gliedes
76 sich von einer logischen 0 zu einer
uO logischen 1 ändert« Dieser Wechsel des logischen
Wertes wird über eine Leitung 77 zu dem Leseauswahlsteuereingang des Speiehess 14 gegeben„ Wie bereits
beschrieben wurde, wird hierdurch bewirkt, daß der Speicher 14 seinen durch die Adresse auf der
,5 Leitung 13 bestimmten Inhalt den Leitungen 50 bis
55 zuführt, so daß dieser an den X-Eingängen der UND-Glieder 40 bis 45 auftritt. Jedes Benutzungssignal wird von einem Ädressencode auf der Leitung
13 begleitet, die die Adresse im Speicher 14 be~ stimmt, welche die Benutzungshistorie der Gruppe
von Elementen, zu denen auch das das Benutzungssignal erzeugende Element gehört, enthält« Eine
Verzögerungsschaltung 80 verzögert die vom ODER-Glied 76 erzeugte logische 1 um eine Seitspanne, die aus-
■5 reichend ist, damit die UND-Glieder 40 bis 45 und ODER-Glieder 60 bis 65 die neue Benutzungshistoriebeziehung
auf den Leitungen 70 bis 75 herstellen könnenο Nach dieser Zeitspanne, die gewöhnlich viel
kürz-er als eine ms ist, wird der Wechsel von der
!0 logischen 0 zur logischen 1 über die Leitung 78
zum Schreibauswahlstauereingang des Speichers 14 gegeben, vjodurch bewirkt wird, daß die neue Benutzungshistoriebesiehung,
die durch die Ausgangssignale der ODER-Glieder 60 bis 65 auf den Leitungen
70 bis 75 repräsentiert wird,, im Speichor 14 an der
Stelle, die durch die Daten auf der Gruppenadresseneingangsleitung
13 bestimmt ist, gespeichert wird. Der Speicher 14 muß seine Ausgangssignale auf
den Leitungen 50 bis 55 für eine ausreichende Zeit bereithalten, damit die UND-Glieder 40 bis 45 und
die ODER-Glieder 60 bis 65 die neue'Benutzungshistoriebeziehung
herstellen und diese zu den Eingängen DO bis D5 des Speichers 14 liefern können zu der Zeit, zu der der Wechsel des logischen
Pegels von 0 auf 1 auf der Leitung 78 erfolgt.
Der Wechsel des logischen Pegels auf der Leitung 78 von 0 auf 1 wird auch den R- bzw. Rücksetzeingängen
der Flip-Flops 24 bis 27 zugeführt, wodurch alle ihre Q-Ausgänge auf den logischen Pegel 0 gebracht
werden. Es kann angenommen w.erden, daß die den Flip-Flops 24 bis 27, den UND-Gliedern 40 bis 45
und den ODER-Gliedern 60 bis 65 innewohnenden Verzögerungszeiten ausreichend sind, um einen Wechsel
der Benutzungshistoriebeziehungsdaten auf den Leitungen 70 bis 75 zu verhindern, bevor der
Speicher 14 diese Werte gespeichert hat. Wenn dies nicht der Fall ist, muß eine zweite Verzögerungsschaltung zwischen dem Schreibauswahleingang des
Speichers 14 und den Rücksetzeingängen der Flip-Flops 24 bis 27 angeordnet werden. Diese zweite
Verzögerungsschaltung bewirkt eine weitere Verzögerung des Impulses, damit die Flip-Flops 24 bis
27 gelöscht werden, nachdem die neuen LRU-Daten auf den Leitungen 70 bis 75 im Speicher 14 an der
ursprünglich auf der Leitung 13 bestimmten Adresse gespeichert werden.
Es sollte nochmals erwähnt werden, daß das Ausgangssignal der ODER-Glieder 60 bis 65 fehlerhaft wird,
wenn während der vorstehend beschriebenen Folge
mehr als ein Benutzuagssignsl von den Flip-Flops
24 bis 27 empfangen wird» Es wird daher davon ausgegangen j, daß die den Leitungen 20 bis 23
vorgeschalteten logischen Schaltkreise sicherstellen. daß jeweils nur ein einzelner Benutzungseingangsimpuls
zn einer bestimmten Zeit auf den Leitungen 20 bis 23 auftritt=
Die Äusgangssignale der ODER-Glieder 60 bis 65 auf den Leitungen 70 bis 75 und 7Oi bis 75i werden
zu UND-Gliedern 100 bis 103 zur Auflösung der tatsächlichen LRU-Situation geliefert. Diese
Maßnahme ist bekannt und in der vorerwähnten US-Patentanmeldung Serial No. 06/ 200 876 sowie
in "Computer Storage Systems and Technology ,
So 595,, Richard Matick, 1977, John Wiley and Sons,,
beschrieben»
Die zusätzliche Fähigkeit der Herausnahme einer oder mehrerer der Benutzungseingangsleitungen 20
bis. 23 aus der Betrachtung ist für dieses Netzwerk möglich„ indem einfach die Sperr-Flip-Fiops 40 bis
43 und die ODER-Glieder 60 bis 71 hinzugefügt werden? die in der vorerwähnten US-Patentanmeldung Serial
Koο 06/200 876 gezeigt sind» Weiterhin, um ein
nicht ordnungsgemäßes Auslesen aus dem und Schreiben
in den Speicher zu verhindern j, sollten die Ausgänge
der Flip-Flops 24 bis° 27 zum ODER-Glied 76 torgesteuert sein unter der Steuerung der Setzausgänge
der Flip-Flops 40 bis 43 in der genannten US-Patentanmeldung.
*. ίο - Leerseite
Claims (1)
- O ^. ^ ο ^ ρ- η·PatentansprücheAuflösungsnetswerk für suietst erfolgt® des Typs mit einer GruppenadrsssentsiKg leitung sum Empfang eines Äcirssusacocle einer Vielzahl von BenutgungsHSixigSingsleitungenj i-7ob@i mit jeäsr Beautsurifa-Eiagangsieitung sine Vielzahl von Elomsntsn verknüpft ist uad ein Elsmeat von jeder Vielzahl yOR EleffieatSii in einer elesientasrea Gruppe sit einem Element "von jeder der anderes Vielzahlen ■»yor« Elemsntea verknüpft ist,? wobei jsä© öer ©l@Meatai;®a Gruppen mit einssa einzigen Ääresssncoöeff der aaf der Gruppenadresseneingsngsleit^ng zn jeder ^eIt„ su der ein Element in eier (Sriappe benutst wird, geliefert χ·ι±τά0 verknüpft ist, nnä v?obei eine einzige der Benutsungs-^Eingangsleitungen ein Benutzungssignal susajnmen mit jedem Ädressencode empfängt „ das die Benutzung clcss mit der das Benutsungssignal übertragenen 3enut2ungs=Eingangsleitung verknüpften Elements anzeigt 0 sur Auflösung und Aufzeichnung der individuellen Benutsungsbesiehungen zwischen den Elementen jeder Gruppe „ dadurch g e k e η η ζ e i c Ii < net v daS vorgesehen sind?a) ein Speicher für dies Speicherung von K Wörtern,von deneri jedes sait 1 bis M numerierte Bits aufweist? wobei M die größte Anzahl von Ele~ mentsiij, die mit isrgendeiraer Benutsungs=Singangs leitung verknüpft sise", uaä M di© Kombination der Huiraaer von jeweils s;-jsi gleichseitig genonsnenen Bematsungs^Eingangsieitungen darstellen ρ der ©ine die Gruppsnadresjssneingangs·» leitung bildende Sirigangsleitung? Sehreib- und Lese© si-mhlleitungss. sowie eine Dateneingabe-EE]und -Ausgäbeleitung für jedes Speicherbit aufweist und die auf den Dateneingabeleitungen vorhandenen Daten an der auf der Gruppenadresseneingangsleitung vorgegebenen Adresse in Abhängigkeit von einem Schreibsignal auf der Schreibauswahlleitung speichert und der an die Datenausgabeleitungen für ein vorbestimmtes Zeitinvervall die an der auf der Gruppenadresseneingangsleitung vorgegebenen Adresse gespeicherten Daten in Abhängigkeit von einem Signal auf der Leseauswahlleitung abgibt, und wobei jedes gleichermaßen numerierte Bit mit den ersten und zweiten Benutzungs-Eingangsleitungen, die eine einzigartige Kombination für jeden Satz von verschiedenen numerierten Bits bilden,verknüft ist;b) ein logisches Netzwerk, das als Eingang die von den Benutzungs-Eingangsleitungen übertragenen Signale und die in Abhängigkeit von einem Leseauswahlsignal erhaltenen Speicherinhalte empfängt, zur Lieferung auf den Speicher-Eingabeleitungen für jedes der Bits 1 bis M der Speicherwörter den logischen Wert des Ausdrucks (X UND Y) ODER Z, wobei X den gegenwärtigen logischen Wert des im inAbhängigkeit vom Leseauswahlsignal gelieferten Speicherwort 'enthaltenen betroffenen Speicherbits, Y den invertierten logischen Wert, der in irgendeinem auf der ersten Benutzungs-Eingangsleitung, die mit dem betroffenen Speicherbit verknüpft ist, vorliegenden Benutzungssignal vorhanden ist, und Z den logischen Wert, der in irgendeinem auf der zweiten Benutzungs-Eingangsleitung, die mit dem betroffenen Speicherbit verknüpft ist,J J j J J2» darstellen!, und wobei dis als Siagange gum Speicher geliefertem logischen Wert© die gei-rünschte individuelle BsBUtsuagshistorisnbesiehung für die Element® äsr mit asm sum Speicher gelieferten Adresssneod® verknüpften Gruppe umfassen,, di© durch das letzte Signal auf einer Bemitzimgs-Singsngsleitung verändert i-furds; und
c} eine Steuervorrichtung, die die Bsnutsungssignale auf dsn Bsnutsungs=EingaRgsleitungen empfangt„ mn in Abhängigkeit hiervon sin Lese=- ausi-/ahlsignal und nach einsm vorbestiramtsn Zeitintervall nach diesem sin Sohreifasusi-mhlsignal sum Speicher zu liefern02 ο Netsi-jsr2i nach Anspruch 1„ dadurch gekennseichnet, daß die logischen Mittel '»feiterhin umfassen?a) eine Vielzahl von Flip-Plops mit Q= und Q~Ausgängenj, wobei jede Benutsungs-Eingangsleitung ait dem Setzeingang jeweils eines Flip=Flops verbunden ist?b) eine Vielzahl von UND-Gliedern, von denen jedss einem Speicherbit zugeordnet ist und an einem Eingang den Speicherausgang für dieses Bit und am zweiten Eingang den Q-Äusgang des Flip-Flops 0 das mit der Eenutsungs-Eingangs-leitungj, die den Y-bezogenen invertierten, mit dem betroffenen Spsicherbit verknüpften logischen Wert liefertff empfangt^ und^® c) eine Vielzahl von ODER-Gliedern t vosi dsnen jedes <sia@© Speieherbit siageordast ist und an einem Eiagaag ÜQn Ausgang dss üsm. gleichen Speieherbit sugsoränstsa UHD=Glieö®si sowie an einera anderen Eingasig dea Q=£.usgasig des^^ Flip-Flop;" , das mit dsr Bsrratsuags-Eingangsleitungdie den Z-bezogenen, mit dem betroffenen
Speicherbit verknüpften logischen Wert
liefert, empfängt.1 Netzwerk nach Anspruch 2, dadurch gekennzeichnet,
daß die Steuervorrichtung weiterhin Mittel
zur Lieferung eines Löschsignals zum Rücksetz
eingang eines jeden Flip-Flops bei der Erzeugung
jedes Schreibauswahlsignals enthält.3,
510 15 20 25 30 35
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/424,665 US4511994A (en) | 1982-09-27 | 1982-09-27 | Multi-group LRU resolver |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3333366A1 true DE3333366A1 (de) | 1984-03-29 |
Family
ID=23683427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833333366 Withdrawn DE3333366A1 (de) | 1982-09-27 | 1983-09-15 | Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungen |
Country Status (7)
Country | Link |
---|---|
US (1) | US4511994A (de) |
JP (1) | JPS59132484A (de) |
AU (1) | AU557889B2 (de) |
CA (1) | CA1197626A (de) |
DE (1) | DE3333366A1 (de) |
FR (1) | FR2533737A1 (de) |
GB (1) | GB2127995B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3918453A1 (de) * | 1988-06-14 | 1989-12-21 | Mitsubishi Electric Corp | Lru-schaltung |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5140690A (en) * | 1988-06-14 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Least-recently-used circuit |
GB2276961B (en) * | 1993-03-30 | 1997-03-26 | Int Computers Ltd | Set-associative memory |
US5745102A (en) * | 1995-04-25 | 1998-04-28 | Bloch; Harry S. | Electro-optical display for a digital data storage device |
US5983313A (en) * | 1996-04-10 | 1999-11-09 | Ramtron International Corporation | EDRAM having a dynamically-sized cache memory and associated method |
US6078995A (en) * | 1996-12-26 | 2000-06-20 | Micro Magic, Inc. | Methods and apparatus for true least recently used (LRU) bit encoding for multi-way associative caches |
US6161167A (en) * | 1997-06-27 | 2000-12-12 | Advanced Micro Devices, Inc. | Fully associate cache employing LRU groups for cache replacement and mechanism for selecting an LRU group |
US6023747A (en) * | 1997-12-17 | 2000-02-08 | International Business Machines Corporation | Method and system for handling conflicts between cache operation requests in a data processing system |
US6748492B1 (en) | 2000-08-07 | 2004-06-08 | Broadcom Corporation | Deterministic setting of replacement policy in a cache through way selection |
US6732234B1 (en) | 2000-08-07 | 2004-05-04 | Broadcom Corporation | Direct access mode for a cache |
US6848024B1 (en) | 2000-08-07 | 2005-01-25 | Broadcom Corporation | Programmably disabling one or more cache entries |
US6748495B2 (en) | 2001-05-15 | 2004-06-08 | Broadcom Corporation | Random generator |
US7266587B2 (en) * | 2002-05-15 | 2007-09-04 | Broadcom Corporation | System having interfaces, switch, and memory bridge for CC-NUMA operation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3737881A (en) * | 1972-04-13 | 1973-06-05 | Ibm | Implementation of the least recently used (lru) algorithm using magnetic bubble domains |
US3921153A (en) * | 1973-08-02 | 1975-11-18 | Ibm | System and method for evaluating paging behavior |
US3964028A (en) * | 1973-08-02 | 1976-06-15 | International Business Machines Corporation | System and method for evaluating paging behavior |
GB1504112A (en) * | 1976-03-17 | 1978-03-15 | Ibm | Interactive enquiry systems |
JPS5226124A (en) * | 1975-08-22 | 1977-02-26 | Fujitsu Ltd | Buffer memory control unit |
US4322795A (en) * | 1980-01-24 | 1982-03-30 | Honeywell Information Systems Inc. | Cache memory utilizing selective clearing and least recently used updating |
US4332010A (en) * | 1980-03-17 | 1982-05-25 | International Business Machines Corporation | Cache synonym detection and handling mechanism |
US4422144A (en) * | 1981-06-01 | 1983-12-20 | International Business Machines Corp. | Microinstruction substitution mechanism in a control store |
-
1982
- 1982-09-27 US US06/424,665 patent/US4511994A/en not_active Expired - Fee Related
-
1983
- 1983-08-22 GB GB08322537A patent/GB2127995B/en not_active Expired
- 1983-08-31 AU AU18587/83A patent/AU557889B2/en not_active Ceased
- 1983-09-15 DE DE19833333366 patent/DE3333366A1/de not_active Withdrawn
- 1983-09-23 CA CA000437471A patent/CA1197626A/en not_active Expired
- 1983-09-26 JP JP58177868A patent/JPS59132484A/ja active Pending
- 1983-09-27 FR FR8315357A patent/FR2533737A1/fr active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3918453A1 (de) * | 1988-06-14 | 1989-12-21 | Mitsubishi Electric Corp | Lru-schaltung |
Also Published As
Publication number | Publication date |
---|---|
GB2127995A (en) | 1984-04-18 |
CA1197626A (en) | 1985-12-03 |
FR2533737A1 (fr) | 1984-03-30 |
GB2127995B (en) | 1986-05-21 |
US4511994A (en) | 1985-04-16 |
AU1858783A (en) | 1984-04-05 |
AU557889B2 (en) | 1987-01-15 |
GB8322537D0 (en) | 1983-09-21 |
JPS59132484A (ja) | 1984-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3742487C2 (de) | ||
DE3038639C2 (de) | Anordnung zur Datenübertragung zwischen einer Zentraleinheit und n E/A-Einheiten | |
CH627580A5 (de) | Austauschanordnung zur bereitstellung von austauschadressen fuer den betrieb eines pufferspeichers in einer speicherhierarchie. | |
DE2928488A1 (de) | Speicher-subsystem | |
DE2331589A1 (de) | Datenverarbeitungsanordnung | |
DE2145119A1 (de) | Dateneingabevorrichtung | |
DE3333366A1 (de) | Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungen | |
DE3111555C2 (de) | Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung | |
DE2725396B2 (de) | Pufferspeicher | |
DE2854782A1 (de) | Datenverarbeitungssystem | |
DE2148956B2 (de) | Datenübertragungssystem | |
DE1271191B (de) | Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers | |
DE2213953C3 (de) | Schaltungsanordnung zum Darstellen von Zeichen auf dem Bildschirm eines Sichtgerätes | |
DE4009823C2 (de) | ||
DE3018509C2 (de) | Schieberegister | |
CH657487A5 (de) | Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen. | |
DE3513551A1 (de) | Digitaler wortgenerator zur automatischen erzeugung periodischer dauerzeichen aus n-bit-woertern aller wortgewichte und deren permutationen | |
DE1474351B2 (de) | Datenspeicher | |
DE2610428C3 (de) | Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher | |
DE2110458C3 (de) | Speicheranordnung in einem datenverarbeitenden System | |
DE1250489B (de) | I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher | |
DE2017879C3 (de) | Speicheranordnung mit freiem Zugriff | |
DE2157515A1 (de) | Digitale Datenverarbeitungs-Einrichtung | |
DE2702586C3 (de) | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner | |
DE2316904B2 (de) | Dateneingabevorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
8141 | Disposal/no request for examination |