DE1299705C2

DE1299705C2 - Aus logischen Schaltungen aufgebautes T-Flip-Flop

Info

Publication number: DE1299705C2
Application number: DE1967T0034481
Authority: DE
Inventors: Dipl-Ing Dr Herbert; Stopper
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1966-07-30
Filing date: 1967-08-01
Publication date: 1973-09-20
Also published as: DE1299705B

Description

In der deutschen Auslegeschrift 1246 027 ist eine

iii kl

g, g

aus einer ersten Verknüpfungsschaltung (2 in F i g. 6) mit ODER-Eingängen und NOR-Eingängen besteht, welche aus ihren ODER- und R

Zählimpulse führende Leitung (Z) mit einem 35 logische Schaltung aus zwei emitterseitig gekoppelten NOR-Eingang der ersten Verknüpfungsschaltung Transistoren beschrieben, die trotz geringen Schal-(2) verbunden sind und daß der zweite Ausgang tungsaufwandes einen hohen logischen Verknüpfungsder ersten Verknüpfungsschaltung (QT) mit dem wert hat. Diese Schaltung ist in der F i g. 1 wieder-ODER-Eingang verbunden ist. gegeben. Sie besteht aus zwei Transistoren Tl und

3. Logische Schaltung nach Anspruch 1, da- 40 Tl, die kollektorseitig über gleiche Widerstände an durch gekennzeichnet, daß die UND-Schaltung Masse liegen und deren Emitter parallel geschaltet

sind und über eine Konstantstromquelle 51 ebenfalls mit dem Massepotential verbunden sind. Beide Transistoren werden derartig von logischen Signalen A

NOR-verknüpften Eingangssignalen zusammen 4S und B angesteuert, daß abgesehen von Umschaltvordurch eine weitere ODER/NOR-Verknüpfung das gangen entweder der Transistor 7Ί oder der Transian ihrem einen Ausgang (Q 1) stehende Ausgangs- stör Tl leitet, während der jeweils andere gesperrt ist. signal und das an ihrem anderen Ausgang (QT) Während die Spannung der logischen Variablen A

stehende negierte Ausgangssignal bildet, daß der direkt an der Basis des Transistors Tl liegt, wird die erste Ausgang (Q I) mit einem ODER-Eingang 50 Spannung der logischen Variablen B um einen Betrag der ersten Verknüpfungsschaltung (2) verbunden Ul vermindert an die Basis des Transistors Tl gelst und daß eine zu den Zählimpulsen negierte führt. Ul entspricht dem halben Signalhub zwischen Zahlimpulse führende Leitung vorgesehen ist, die der Spannung logisch 1 und logisch O.
mit einem weiteren der ODER-Eingänge der Die Herabsetzung der Ansteuerspannung für den

ersten Verknüpfungsschaltung (2) verbunden ist, 55 Transistor Tl um den Wert Ul wird durch die daß an wenigstens einem der NOR-Eingänge der Serienschaltung eines Widerstandes Rl und einer ersten Verknüpfungsschaltung eine dem Wert einen Strom UlIRl liefernden Konstantstromquelle logisch 1 entsprechende Spannung anliegt und 52 bewirkt.

daß der zweite Ausgang der ersten Verknüpfungs- Den Eingangspunkten A und B sind Emitterfolger

schaltung mit dem ODER-Eingang verbunden ist. «o vorgeschaltet. Vor dem Eingangspunkt A liegen zwei

4. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der die Zählhnpulse führenden Leitung (Z) und dem NOR-

Transistoren T 41 und 742 mit den Eingangssignalen A 1 und A1, die gemeinsam auf einem Widerstand R 3 arbeiten; vor dem Eingangspunkt B liegen zwei Transistoren Γ51 und 752, denen die Serienschal-

ersten Ausganges (Ql) mit dem ersten Eingang ⁶5 tung des Widerstandes R1 und der Konstantstromdei UND-Schaltung ein Verzögerungselement (3) quelle 52 als Emitterwiderstand gemeinsam ist. Die liegt, das die ihm zugeleiteten Signale um wenigstens eine Zeit, die der halben Impul«anstiegszeit

Eingang oder in der Verbindungsleitung des

q g

Schaltung ist insgesamt so bemessen, daß ihre Ausgangssignale C und C einer Schaltung zur Ansteue-

rung aller Eingänge einer gleichartigen Schaltung geeignet sind.

Die bis jetzt beschriebene Schaltung der deutschen Auslegeschrift 1246027 liefert folgende logische Verknüpfung:

TS¹I,

73-

Mit dem Additionszeichen ist hier wie auch im folgenden die logische Disjunktion und mit dem Multiplikationszeichen die logische Konjunktion bezeichnet.

Die logische Schaltung der F i g. 1 zeichnet sich insbesondere durch kurze Durchschaltzeiten (z. B. 0,5 ns) und kurze Impulsflankenanstiegszeiten (z. B. 1 ns) aus. Die Fig. 2a zeigt das logische Ersatzschaltbild der Schaltung nach F i g. 1.

Die Aufgabe der vorliegenden Erfindung ist es, ein aufwandarmes T-Flip-Flop zu schaffen, das aus den vorerwähnten logischen Schaltungen aufgebaut ist und deren hohe Geschwindigkeit ausnutzt. T-Flip-Flops sind Flip-Flops, die mit jedem Eingangsimpuls ihren Zustand wechseln, also die Summe modulo 2 aller empfangenen Eingangsimpulse bilden. Sie sind z.B. beschrieben in dem Buch von Phister, »Logical Design of Digital Computers«, Verlag J. Wiley & Sons, New York, 1958, S. 126.

Die Erfindung betrifft demnach eine logische Schaltung mit ODER-Eingängen und NOR-Eingängen, die aus den ODER-verknüpften und NOR-verknüpften Eingangssignalen zusammen durch eine weitere ODER-NOR-Verknüpfung das an einem ersten Ausgang stehende Ausgangssignal und das an einem zweiten Ausgang stehende negierte Ausgangssignal bildet.

Diese logische Schaltung ist gemäß der Erfindung durch die folgenden ihrer Ausbildung als T-Flip-Flop dienenden Merkmale gekennzeichnet: Der zweite Ausgang ist mit einem der NOR-Eingänge verbunden; einem der ODER-Eingänge ist eine UND-Schaltung vorgeschaltet; der erste Ausgang ist mit einem ersten Eingang der UND-Schaltung verbunden; eine Zählimpulse führende Leitung ist mit einem zweiten Eingang der UND-Schaltung und mit einem weiteren der NOR-Eingänge verbunden; die Dauer der Zählimpulse ist kleiner als die Umschaltzeit der logischen Schaltung. Das erfindungsgemäße T-Flip-Flop besteht lediglich aus einer der beschriebenen logischen Schaltungen und einer UND-Scnaltung.

Wird das erfindungsgemäße T-Flip-Flop als Zählstufe eines Zählers verwendet, dessen Zählstufen kettenartig hintereinandergeschaltet sind (z. B. Dualzähler), so ergibt sich hier der Vorteil, daß der Ausgang der UND-Schaltung einer Zählstufe das dynamische Eingangssignal für die nachfolgende Zählstufe liefert.

Die Weiterbildungen der Erfindung entsprechend den Unteranspriichen sind dahingehend, daß die UND-Schaltung selbst von logischen Schaltungen nach Fig. 1 gebildet wird. Hierdurch ergibt sich einerseits der Vorteil, daß das erfindungsgemäße T-Flip-Flop aus gleichartigen Aufbauelementen besteht und andererseits, daß auch für die UND-Funk tion die Schnelligkeit der logischen Schaltung nach F i g. 1 zum Tragen kommt.

Weitere Vorteile und Einzelheiten der Erfindung werden im folgenden in Ausführungsbeispielen an Hand der Zeichnung näher erläutert. Von den Zeichnungen zeigt

Fig. 2b ein Kurzschaltzeichen für die logische Schaltung nach F i g. 2 a,

S F i g. 3 a eine logische Schaltung nach F i g. 2 a, die durch äußere Beschaltung ein bistabiles Verhalten

aufweist, und
Fig. 3b die Übergangsfunktion der logischen

Schaltung nach F i g. 3 a,

ίο F i g. 4 ein T-Flip-Flop nach der Erfindung, das von Zählsignalen angesteuert wird,

Fig. 5 ein Impuls-Zeitdiagramm zur Schaltung nach F i g. 4,

F i g. 6 das Γ-Flip-Flop der F i g. 4 in abgewandelte ter Form,

Fig. 7 ein Impuls-Zeitdiagramm zur Schaltung

nach F i g. 6 und

Fig. 8 einen zweistufigen Dualzähler aus Γ-Flip-Flops nach F i g. 6.

•o In den folgenden Ausführungen wird für die Schaltung nach Fig. 1 bzw. 2a das verkürzte Schaltbild der Fig. 2b verwendet. Dessen Λ-Eingänge werden in der nachfolgenden Beschreibung im Hinblick auf F i g. 2 a als ODER-Eingänge und dessen B-Eingänge

als NOR-Eingänge bezeichnet werden.

Die logische Schaltung nach F i g. 2 b wird bistabil, wenn ihr Ausgang Q mit einem ihrer NOR-Eingänge verbunden wird. Dies zeigt F i g. 3 a. Ihre jeweilige Stellung ö_i+1 ^m Abhängigkeit von ihren Eingangs-

Signalen A1 und B1 und ihrer jeweils vorhergehenden Stellung Q₁ gibt die Tabelle F i g. 3 b an. Zu beachten ist hier, daß Q_ttl immer dann 1 ist, wenn A = 1 ist.

Durch Anschalten weiterer Transistoren an die Punkte A und B der logischen Schaltung nach F i g. 1 lassen sich die ODER-Eingänge und die NOR-Eingänge vermehr« η. Bei den folgenden Betrachtungen wird eine logische Schaltung nach Fig. 2b zugrunde gelegt, die sowohl drei ODER-Eingänge als auch drei NOR-Eingänge aufweist.

Die Schaltung der F i g. 4 besteht aus zwei logischen Schaltungen 1 und 2 entsprechend F i g. 2 b mit je drei ODER- und drei NOR-Eingängen und einem Verzögerungselement 3. Die logische Schaltung 1 ist

entsprechend F i g. 3 a geschaltet und hat somit ein bistabiles Verhalten entsprechend Fig. 3b. Ihr Ausgang Q1 ist über das Verzögerungselement 3 an einen ODER-Eingang der logischen Schaltung 2 geführt. ■ Über eine Leitung Z gelangen Zählimpulse Z an je

einen NOR-Eingang der logischen Schaltungen 1 und 2. Zwei weitere Eingangsschaltungen S und R sind vorgesehen: Ein logisch 1 entsprechender Impuls auf der Leitung 5 (Setzen) bringt die logische Schaltung 1 in die Stellung Q1 — 1; ein gleicher Impuls

auf der Leitung R (Rücksetzen) setzt sie in die Stellung Ql=O zurück. Die freien Eingänge beider logischen Schaltungen liegen an einer logisch O entsprechenden Spannung.

Die logische Schaltung 2 arbeitet bezüglich ihres

Ausganges Ql als UND-Schaltung. Sie liefert dort die Konjunktion Ql — QY.-Ζ. Dieses Konjunktionssignal wird einem ODER-Eingang der logischen Schaltung 1 zugeleitet:

Steht beim Auftreten eines Signals Z=I die logische Schaltung 1 auf 01== 1, so ist Ql = Ol =0; die logische Schaltung 1 erhält infolgedessen an ihrem mit Ql verbundenen ODER-Eingang eine 0, an dem mit der Leitung 7. verbundenen NOR-Eingang eine 1,

so daß sie entsprechend ihrer Ubergangsfunktion (F i g. 3 b) in den Zustand Q1 = 0 und 5T = 1 übergeht.

Steht beim Auftreten eines Zählimpuises Z=I die logische Schaltung 1 auf Ql-O, so gibt die logische Schaltung 2 ein Signal 52=11 = 1 ^ab· ^D'^e logische Schaltung 1 geht nun von dem Zustand ßl = 0 auf ßl = 1 über.

Die Schaltung nach F i g. 4 wechselt somit nach jedem zweiten Zählimpuls Z=I ihren Zustand: Es liegt das gewünschte Γ-Flip-Flop-Verhalten vor. Außerdem tritt das Signal 52 = 1 nur während jedes zweiten Zählimpulses Z=I auf. Es eignet sich daher als Eingangssignal für eine gleichartige Schaltung, z. B. in einem Frequenzuntersetzer bzw. einem Dualzähler. Die Länge der Zählimpulse Z ist definiert. Die Länge der Signale 52 = 5^Z ist somit ebenfalls definiert. Damit ist 52 als Eingangssigna! für ein nachfolgendes T-Flip-Flop gleichen Aufbaues zeitlich bereits richtig bemessen.

Die F i g. 5 zeigt die Wirkungsweise der Schaltung nach F i g. 4 an Hand eines Impuls-Zeitdiagramms. Die F i g. 5 a zeigt den Verlauf der Zählsignale Z. In F i g. 5 b stellen der ausgezogene Impulszug den von Z abhängigen Verlauf von ßl und der gestrichelte Impulszug das gegen Ql um eine Zeit Δ verzögerte Ausgangssignal QV des Verzögerungselementes 3 dar. Die F i g. 5 c zeigt den Verlauf der Ausgangssignale Q2 und 52 der logischen Schaltung 2.

Zum Verständnis des dargestellten Funktionsablaufes ist es wesentlich zu beachten, daß die verwendeten logischen Schaltungen, bedingt durch ihren differenzverstärkerartigen Aufbau (Transistoren Tl und 7"2 in Fig. 1), ein Schwellwertverhalten haben: Ein von logisch 0 auf logisch 1 ansteigendes Eingangssignal wird erst dann als logisch 1 wirksam, wenn es den halben Wert seiner Amplitude erreicht bzw. überschritten hat. Gleiches gilt in umgekehrter Richtung. Aus den F i g. 5 a und 5 b ist mit dieser Kenntnis zu entnehmen, daß die verwendeten logischen Schaltungen nach der Hauptpatentanmeldung eine Verzögerung Ausgangssignal gegen Eingangssignal von ,1 aufweisen. Erst wenn der erste Zählimpuls Z seinen halben Endwert überschreitet, beginnt der Übergang von Q1 von 1 nach 0.

Aus den F i g. 5 a bis 5 c geht auch die bisher nicht beschriebene Aufgabe des Verzögerungselementes 3 in F i g. 4 hervor. Um sie zu verdeutlichen, wird angenommen, daß das Verzögerungselement nicht vorhanden sei. Dann würde Q1 unmittelbar an den betreffenden ODER-Eingang der logischen Schaltung 2 gelangen. Zur Zeit t, geht Q1 von 1 auf 0 und entsprechend 5T von 0 auf 1 über. Z ist bis zum Zeitpunkt ig aber noch l,so daß für die Zeit i_s— /,

= 512 = 1

wäre. Am Ausgang von 52 würde sich von J₁ bis t_t ein Impuls bis zur halben Endamplitude aufbauen. Dieser ist in der F i g. 5 c gestrichelt eingezeichnet. An dieser Stelle soll 52 aber auf logisch 0 bleiben, so daß es sich hier um einen Störimpuls handelt, der auf den betreffenden ODER-Eingang der logischen Schaltung 1 wirken würde und unter Umständen ein Durchschalten der logischen Schaltung 1 von 1 nach 0 durch Z = 1 verhindern könnte. Wird ßl um A verzögert, so kann der genannte Störimpuls nicht auftreten, da nunmehr im Zeitintervall t_t - f, die Konjunktion Ql Z nicht erfüllt wird.

Das Verzögerungselement kann auch in die Verbindung der logischen Schaltung 1 mit der Leitung Z geschaltet werden.

Während der erste Zählimpuls Z einen Übergang der logischen Schaltung 1 von Ql= 1 auf 0 bewirkt,

verursacht der zweite Zählimpuls, da nun ~Q\ — 1 ist, ein Signal Q~l = \, das die logische Schaltung 1 auf Ql = zurücksetzt. Der dritte Zählimpuls bewirkt wieder einen Wechsel des Zustandes der logischen

Schaltung 1, jedoch keinen Ausgangsimpuls 52 und der letzte Zählimpuls wieder sowohl einen Wechsel von Ql als auch ein Ausgangssigna]52 = 1.

Der F i g. 5 kann auch die größtzulässige Länge der Zählimpulse Z entnommen werden. Ihre Mittelwertbreite, durch ihre Breite auf halbem Wege zwischen 0 und 1 bestimmt, darf danach nicht größer sein als 2Λ.

Den F i g. 5 a und 5 c ist ferner zu entnehmen, daß die Rückflanke von 52 immer um die Zeit Δ gegen- *° über der Rückflanke von Z verzögert ist. Damit ist der mit 52 in Verbindung stehende ODER-Eingang der logischen Schaltung 1 bei verschwindendem Z immer positiver als ihr mit der Leitung Z verbundener NOR-Eingang. So kann zu diesen Zeitpunkten »5 Q, _t , in F i g. 3 b von der Stellung entsprechend deren Zeile 4 nur über den Zustand Zeile 3 in den Zustand Zeile 1 gelangen, so daß sichergestellt ist, daß Q₁ ₊, stets den richtigen Wert 1 festhält, was wiederum nur durch die Bevorrichtung des Eingangs A 1 gegenüber dem Eingang ßl (s. Tabelle Fig. 3b) ermöglicht wird.

Die Fig. 6 zeigt nochmals die Schaltung nach F i g. 4, die jedoch dahingehend abgeändert ist, daß die logische Schaltung 2 nicht von Zählimpulsen Z angesteuert wird, sondern von den negierten Zählimpulsen, die an einen ihrer ODER-Eingänge geführt werden. Diese Ansteuerung hat den Vorteil, daß auf Grund der inneren Schaltverhältnisse der verwendeten logischen Schaltungen das ansteuernde Signal verstärkt und geformt wird; ein weiterer Vorteil ist der, daß nunmehr der Generator für die Zählimpulse Z nur noch mit einem Eingang belastet wird. Die Fig. 6 zeigt weiterhin eine bevorzugte Ausfuhrungsform fiii das Verzögerungselement 3. Dies ist hier durch eine leer laufende Stichleitung 31 realisiert, welche bewirkt, daß das Ausgangssignal ßl der logischer Schaltung 1 auf seinem Mittelwert bei jedem Übergang von logisch 0 auf 1 und umgekehrt für die Zeit Δ verzögert wird.

Die Eingänge der verwendeten logischen Schaltungen sind verhältnismäßig hochohmig, z. B. bei 10^e H: 500 Ohm kapazitiv, während die Stichleitung 31 ζ. Β einen Wellenwiderstand von 50 bis 100 Ohm hat. Ai das Ende der Stichleitung kann somit ohne Beein trächtigung der beschriebenen Verzögerungsfunktior ein logisches Element nach F i g. 2 eingangsseitig an geschlossen werden, z. B. zwecks Weiterverarbeitunj des jeweiligen Standes Q1 des T-Flip-Flops.

Die Arbeitsweise der Schaltung nach F i g. 6 ist ii dem Impulszeitdiagramm der Fig. 7 beschrieben Die Fig. 7a zeigt den Verlauf der Zählimpulse/ und Z, Fi g. 7b den Verlauf von ßl in Abhängigkei von den Zählimpulsen und Fig. 7c den Verlau von 52.

Im vorhergehenden wurde bereits ausgeführt, dal sich die erfindungsgemäßen Γ-Flip-Flops nach dei F i g. 4 und 7 besonders gut zum Aufbau mehrstufige kettenartiger Folgeschaltungen, wie z. B. Frequenz

teiler (Teilerverhältnis 1: 2 pro Stufe) bzw. Dualzähler, eignen, da sie nach jedem zweiten Zählimpuls (hier Eingangsimpuls) ein Ausgangssignal "QT. = 1 abgeben, daß zur Ansteuerung des in der Kette nachgeschalteten T-Flip-Flops verwendet werden kann.

Einen zweistufigen Dualzähler aus zwei T-FKp-Flops 4 und 5 nach der Erfindung zeigt die F i g. 8. Die beiden blockschaltbildmäßig gezeichneten T-Flip-Flops entsprechen denen der F i g. 6. Jedes von ihnen hat somit zwei Zähleingänge Z und Z, einen Setzeingang 5 und einen Rücksetzeingang R, zwei den jeweiligen Flip-Flop-Inhalt angebende Ausgänge Ql und "Q\ sowie zwei den Fortschaltimpuls und den negierten Fortschaltimpuls für die nächste Stufe abgebende Ausgänge 52 und Q 2.

Die Impuls-Zeitdiagramme F i g. 5 und 7 gelten unter der Voraussetzung, daß die Ausgänge 52 und Qz keiner weiteren kapazitiven Belastung ausgesetzt sind. Eine zusätzliche kapazitive Belastung tritt aber dann ein, wenn, wie in F i g. 8 zu ersehen ist, die Ausgänge 52 und/oder Ql einer Stufe an die nächstfolgende Stufe geführt sind. Hier wird die Flankenanstiegszeit von 52 größer. Andererseits ist die Zeit zum Aufbau dieses Signals durch die Dauer der Zählimpulse Z (bei der ersten Stufe, sonst Eingangsimpulse) festgelegt, so daß der Ausgangsimpuls 52 nicht mehr auf den vorgeschriebenen Endwert ansteigen kann. Da sich dieser Vorgang über alle Sl:ufen des Zählers fortsetzt, reicht das Ausgangssignal 52/ einer i-ten Stufe zur Ansteuerung einer (/+l)-ten

Stufe nicht mehr aus. Der Ausgangsimpuls 5 2< der /-ten Stufe muß somit einer Impulsformung unterworfen werden. Dies ist in einfacher Weise durch Zwischenschaltung einer logischen Schaltung nach F i g. 2 zwischen die betrachteten Stufen zu erreichen, wobei der Ausgang Q~T.₍ auf einen NOR-Eingang und der Ausgang Q I₁ auf einen ODER- Eingang der zwischengeschalteten logischen Schaltung zu fuhren ist. Das Signal 52, und entsprechend Ql₁ werden durch diese Maßnahme um eine halbe Impulsflanken-

¹S anstiegszeit, z. B. um eine Nanosekunde verlängert und erreichen somit wieder die volle zur logischen 1 gehörende Amplitude.

Da das Γ-Flip-Flop nach der F i g. 4 die die Zählimpulse Z liefernde Quelle doppelt so stark belastet

»o wie das Γ-Flip-Flop nach der F i g. 6, andererseits aber keinen invertierten Zählimpuls Z benötigt, ist es unter der Voraussetzung einer niederohmigen Zählimpulsquelle beim Aufbau einer Zählkette naci Fig. 8 zweckmäßig, als erste Stufe der Zählkette ein

^a5 T-Flip-Flop nach F i g. 4 einzusetzen und für alle weiteren Stufen solche nach F i g. 6.

Hierzu 1 Blatt Zeichnungen

909638/4

Claims

Patentansprüche:

1. Logische Schaltung mit ODER-Eingängen und NOR-Eingängen, die aus den ODER-verknüpften und NOR-verknüpften Eingangssignalen zusammen durch eine weitere ODER/NOR-Verknüpfung, das an einem ersten Ausgang stehende Ausgangssignal und daß an einem zweiten Ausgang stehende negierte Ausgangssignal bildet, gekennzeichnet durch folgende ihrer Ausbildung als T-Flip-Flop dienende Merkmale: Der zweite Ausgang (QT) ist mit einem der NOR-Eingänge verbunden; einem der ODER-Eingänge ist eine UND-Schaltung (2) vorgeschaltet; der erste Ausgang (Q 1) ist mit einem ersten Eingang der UND-Schaltung verbunden; eine Zählimpulse führende Leitung (Z) ist mit einem zweiten Eingang der UND-Schaltung und mit einem weiteren der NOR-Eingänge verbunden; die Dauer der *> Zählimpulse ist kleiner als die Umschaltzeit der logischen Schaltung einschließlich derjenigen der UND-Schaltung.

2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die UND-Schaltung »5 aus einer ersten Verknüpfungsschaltung (2 in Fig. 4) mit ODER-Eingängen und NOR-Eingängen besteht, welche aus ihren ODER- und NOR-verknüpften Eingangssignalen durch eine weitere ODER/NOR-Verknüpfung das an ihrem einen Ausgang (Ql) stehende Ausgangssignal und daß an ihrem anderen Ausgang (QT) stehende negierte Ausgangssignal bildet, daß der erste Ausgang (Ql) mit einem ODER-Eingang und die

der Ausgangssignale entspricht, verzögert wieder

abgibt

5. Logische Schaltung nach Anspruch 1 und einem oder mehreren der Ansprüche 2 bis 4, gekennzeichnet durch ihre Verwendung als Zählstufe (4, S).

6. Logische Schaltung nach Anspruch 3, gekennzeichnet durch ihre Verwendung als Zählstufe (4, 5) zum Aufbau eines Zählers, dessen Zählstufen kettenartig hintereinandergeschaltet sind, unter Verbindung des Ausganges der UND-Schaltung einer Zählstufe mit dem zweiten Eingang der UND-Schaltung und dem NOR-Eingang der der betreffenden Zählstufe (4) folgenden Zählstufe (5), derart, daß die erste Verknüpfungsschaltung Signale abgibt, deren Amplitude und/ oder Zeitdauer zur Durchschaltung einer ihr nachgeschalteten Zählstufe nicht ausreichen, daß der ersten Verknüpfungsschaltung (2) zur Impulsregeneration ihrer Ausgangssignale eine zweite gleichartige Verknüpfungsschaltung nachgeschaltet ist, derart, daß der erste Ausgang der ersten Verknüpfungsschaltung (2) an einen ODER-Eingang der zweiten Verknüpfungsschaltung und der zweite Ausgang der ersten Verknüpfungsschaltung an einen NOR-Eingang der zweiten Verknüpfungsschaltung geführt sind.