DE2533427C3 - Schaltungsanordnung zur Verzögerung von Impulsen - Google Patents

Schaltungsanordnung zur Verzögerung von Impulsen

Info

Publication number
DE2533427C3
DE2533427C3 DE19752533427 DE2533427A DE2533427C3 DE 2533427 C3 DE2533427 C3 DE 2533427C3 DE 19752533427 DE19752533427 DE 19752533427 DE 2533427 A DE2533427 A DE 2533427A DE 2533427 C3 DE2533427 C3 DE 2533427C3
Authority
DE
Germany
Prior art keywords
resistor
capacitor
pulses
logic
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752533427
Other languages
English (en)
Other versions
DE2533427B2 (de
DE2533427A1 (de
Inventor
Lothar 8080 Fürstenfeldbruck Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19742419521 priority Critical patent/DE2419521C2/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752533427 priority patent/DE2533427C3/de
Publication of DE2533427A1 publication Critical patent/DE2533427A1/de
Publication of DE2533427B2 publication Critical patent/DE2533427B2/de
Application granted granted Critical
Publication of DE2533427C3 publication Critical patent/DE2533427C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/12Shaping pulses by steepening leading or trailing edges
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

In der Hauptanmeldung ist eine Schaltungsanordnung zur Verzögerung von Impulsen erfaßt die aus Verknüpfungsgliedern, von denen mindestens eines Negationsfunktion hat und aus Widerstands-Kondensator-Gliedern mit Integrationsfunktion aufgebaut ist Zwischen ihrem durch die Impulse gespeisten Eingang und ihrem Ausgang liegt die Kettenschaltung eines Widerstands-Kondensator-Gliedes, eines Verknüpfungsgliedes mit Negationswirkung, eines weiteren Widerstands-Kondensator-Gliedes, das dieselbe Zeitkonstante wie das erstgenannte Widerstands-Kondensator=Glied hat, und eines weiteren Verknüpfungsgliedes, das dieselbe Ansprechschwelle wie das erstgenannte Verknüpfungsglied hai. Die mit den Impulsen nicht belieferten Eingänge der Verknüpfungsglieder sind fest an eine konstante Spannung gelegt. Die beiden Verknüpfungsglieder sind in C-MOS-Technik auf demselben Chip integriert. Dadurch, daß zwischen den beiden Widerstands-Kandensator-GIiedern ein Verknüpfungsglied mit Negationswtrkung eingefügt ist, ergibt es sich daß bei den Impulsflanken eines zugeführten Impulses bei dem einen der beiden Verknüpfungsglieder die Ansprechschwelle in der einen Richtung, z. B. von höherer zu niedrigerer Spannung, und beim anderen Verknüpfungsglied die Ansprechschwelle in der anderen Richtung, also z. B. in Richtung von niedrigerer zu höherer Spannung, durchschritten
ίο wird. Hat sich die an sich vorgesehene Ansprerhschwel-Ie beispielsweise infolge Fertigungstoleranzen etwas verlagert, so werden die Auswirkungen dieser Verlagerung wegen der unterschiedlichen Durchschreitungsrichtung bei den beiden Verknüpfungsgliedern weitge- hend kompensiert Da die Verknüpfungsglieder in C-MOS-Technik auf demselben Chip integriert sind, kann man damit rechnen, daß die Ansprechschwelle bei beiden Verknüpfungsschaltungen in derselben Weise verlagert ist Eine Verlagerung der an sich vorgesehe nen günstigen Ansprechschwelle wirkt sich daher kaum in unerwünschter Weise aus. Zweckmäßigerweise wird die Ansprechschwelle der Verknüpfungsglieder in die Mitte zwischen der oberen und der unteren impuisspannung gelegt Die Verzögerungszeit für jeweils eine Flanke eines zugeführten Impulses besteht dann aus zwei gleich großen Teilzeiten, von denen die eine Teilzeit durch das eine Widerstands-Kondensator-Glied und die andere Teilzeit durch das andere Widerstands-Kondensator-Glied mitbestimmt wird. Es zeigt sich, daß die prozentuale Abweichung der Verzögerung wesentlich geringer als die prozentuale Abweichung der Ansprechschwellc ist
Es besteht nun die Aufgabe, bei einer Schaltungsanordnung zur Verzögerung von Impulsen möglichst auch eine Flankenversteilung der Impulse zu erzielen. Die Flankenversteilung kann bekanntlich durch einen ausgangsseitigen Verstärker bewirkt werden, der mit einer Mitkopplung versehen ist Diese Mitkopplung kann mit unterschiedlichen Schaltelementen zustande gebracht werden, wodurch sich dementsprechende Vorteile oder Nachteile ergeben. Ev ist nun auch bereits eine besonders zweickmäßige Art und Weise vorgeschlagen worden, wie die zur Mitkopplung dienenden Schaltungselemente mit einem Widerstands-Kondensa tor-Glied zu verbinden sind, das bei der Verzögerung der Impulse mitwirkt (siehe DE-Patent 24 23 061). Die Erfindung zeigt nun einen Weg, wie diese vorteilhafte Verbindungsweise bei der in der Hauptanmeldung erfaßten Schaltungsanordnung zur Verzögerung von
so Impulsen angewendet werden kann. Dabei bleiben die Vorteile dieser Schaltungsanordnung erhalten und werden durch die Vorteile der angewendeten Verbindungsweise ergänzt Die Erfindung geht also von einer Schaltungsanord nung zur Verzögerung von Impulsen aus, die aus Verknüpfungsgliedern, von denen mindestens eines Negationsfunktion hat wie z. B. ein NAND-Glied und aus Widerstands-Kondensator-Gliedern mit Integrationsfunktionen aufgebaut ist bei der zwischen ihrem durch die Impulse gespeisten Eingang und ihrem Ausgang die Kettenschaltung eines Widerstands-Kondensator-Gliedes, eines Verknüpfungsgliedes mit Negationswirkung, eines weiteren Widerstands-Kondensator-Gliedes, das dieselbe Zeitkonstante wie das erstgenannte Widerstands-Kondensator-Glied hat und eines weiteren Verknüpfungsgliedes. das dieselbe Ansprechschwelle wie das erstgenannte Verknüpfungsglied hat, liegt, bei der die mit den Impulsen nicht
belieferten Eingänge der Verknüpfungsglieder fest an eine konstante Spannung gelegt sind, und bei der die beiden Verknüpfungsglieder in C-MOS-Technik auf demselben Chip integriert sind, nach Patent 24 19 521. Diese Schaltungsanordnung ist dadurch gekennzeichnet, daß zusätzlich zur Flankenversteilung der gelieferten Impulse der Kondensator des weiteren Widerstands-Kondcnsator-GIiedes in einen Mitkopplungskreis gelegt ist, der Ober ein am Ausgang angeschlossenes zusätzliches Negationsglied und einen Spannungsteiler führt, an dessen Abgriff dieser Kondensator angeschlossen ist.
Vorteilhafterweise wird hier der sowieso vorhandene Kondensator des einen Widerstands-Kondensator-Gliedes für die Mitkopplung mit ausgenutzt Zugleich ergibt sich der Vorteil, daß die zusätzlichen zum Mitkopplungskreis gehörenden Schaltelemente derart bemessen werden können, daß sie in integrierten Schaltungen realisiert werden können. Wird z. B. der Spannungsteiler aus zwei ohmschen Widerständen aufgebaut, so läßt sich ohne weiteres erreichen, daß die Widerstandswerte der Spannungsteiler so klein sind, daß die zugehörigen Widerstände integrierbar sind. Bei einer besonders zweckmäßigen Ausbildung der erfindungsgemäßen Schaltungsanordnung ist das eine Verknüpfungsglied ein Negationsglied, insbesondere mit Verstärkerwirkung, und das zweite Verknüpfungsglied ist mit dem zusätzlichen Negationsglied zu einem Verstärker zusammengefaßt Dabei können die mit Impulsen nicht belieferten Eingänge eingespart werden.
Die Erfindung wird an Hand von 2 Figuren näher erläutert.
In F i g. 1 ist ein Beispiel für eine Schaltungsanordnung zur Verzögerung von Impulsen gezeigt, bei der die Verknüpfungsglieder NAND-Glieder sind;
F i g. 2 zeigt ein Ausführungsbeispiel, bei dem das eine Verknüpfungsglied ein Negationsglied ist und das andere Verknüpfungsglied mit dem zusätzlichen Negationsglied zu einem Verstärker zusammengefaßt ist
An den Eingang a der in F i g. 1 gezeigten Schaltungsanordnung ist das Widerstands-Kondensator-Glied mit ecm Widerstand R1 in dem Kondensator Cl angeschlossen. An den Verbindungspunkt dieser beiden Schaltelemente ist der eine Eingang des NAND-Gliedes Λ/1 angeschlossen. An dessen Ausgang ist das zweite Widerstands-Kondensator-Glied aus dem Widerstand R 2 und dem Kondensator Cl angeschlossen. An den Verbindungspunkt zwischen dem Widerstand R 1 und dem Kondensator Cl ist der eine Eingang des NAND-Gliedes /V2 angeschlossen. Die beiden noch freien Eingänge der NAND-Glieder N1 und N 2 sind an die Betriebsspannung + i/ti gelegt. Auch der Eingang a ist an diese Betriebsspannung + UB gelegt, und zwar über den Widerstand A3, dessen Widerstandswert sehr klein gegen denjenigen des Widerstandes R1 ist, der zum an den Eingang angeschlossenen Widerstands-Kondensator-Glied gehört. Die wirksame Zeitkonstante des Widerstands-Kondensator-Gliedes Ri-Ci wird durch das Vorhandensein des Widerstandes RS praktisch nicht verändert. Beim Eingang a wird ein Impuls durch Betätigung des Arbeitskontaktes 5 zugeführt. Ist dieser Kontakt nicht betätigt, so wirkt sich dort über den Widerstand /?3 die Betriebsspannung +· UB als Ruhespannung aus. Wird dagegen der Arbeitskontakt s betätigt, so wird der Eingang a auf die Impulsspannung Masse gelegt. Erst nach Öffnung dieses Arbeitskontaktes nimmt der Eingang a wieder die Ruhespannung +UB an. Im Verlauf dieser Kontaktbetätigungen wird dem Eingang a ein Impuls zugeführt, der über die Schaltungsanordnung verzögert zum Ausgang edes NAND-Gliedes N2 weitergelebt wird. Von dort gelangt er über das Negationsglied Λ/3 iir negierter Form zum Ausgang e' Außerdem wirkt er sich über den Mitkopplungskreis in negierter Form auf den Eingang des Negationsgliedes Λ/3 aus, der über den Spannungsteiler aus den ohmschen Widerständen RK 2 und RK1, den Kondensator C2 und das NAND-Glied
ίο Λ/2 führt Der Kondensator Cl ist an den Abgriff des erwähnten Spannungsteilers angeschlossen. Der in den Auflade-Entlade-Stromkreis des Widerstands-Kondensator-Gliedes aus dem Widerstand R 2 und dem Kondensator C2 eingefügte Widerstand RKi des Spannungsteilers RK1 — RK 2 kann einen Widerstandswert haben, der klein gegenüber dem Widerstandswert des Widerstandes R 2 ist, und zwar auch dann, wenn eine hinreichend starke Mitkopplung erzielt wird. Es wird daher durch den zum Mitkopplungskreis gehörenden Spannungsteiler die für die Aufladung des Kondensators C2. erforderliche Zeitspanne nicht wesentlich beeinflußt
Dadurch, daß die Mitkopplung nut Hilfe eines Spannungsteilers bewirkt wird, läßt sich der Mitkopp-
Iungsgrad nicht nur durch Vergrößerung des Widerstandswertes des Widerstandes RK 2 verringern, sondern auch dadurch, daß der Widerstandswert des Widerstandes RKi verringert wird. Unter sonst gleichen Verhältnissen kann daher auch durch Verwendung eines Widerstandes RK i mit hinreichend kleinem Widerstandswert verhindert werden, daß durch das NAND-Glied N2 und das Negationsglied /V3 eine eigenstabile Anordnung zustandekommt auch wenn diese Glieder eine gewisse eigene Verstärkung haben.
Eine derartige Eigenstabilität könnte die Übertragung von Impulsen behindern. Dies kann hier aber auch vermieden werden, ohne daß dem Widerstand RK 2 ein derart großer Widerstandswert gegeben werden muß, der sich schlecht in einer integrierten Schaltung
realisieren läßt Ferner hat die Benutzung des Spannungsleiters zur Folge, daß es nicht notwendig ist, dem Widerstand R2 einen besonders kleinen Widerstand^wert und damit dem Kondensator C2 eine große Kapazität zu geben. Da sich die Zeitkonstante eines Widerstands-Kondensator-Gliedes nach dem Produkt aus dem betreffenden Widerstandswert und der Kapazität des zugehörigen Kondensators richtet und umso größer ist, je größer dieses Produkt ist, ergibt es sich, daß unter sonst gleichen Umständen wegen eines höheren Widerstandswertes des Widerstandes R 2 der Kondensator C2 eine kleinere Kapazität hat und damit billiger als sonst ist oder leichter als sonst realisierbar ist. In jedem Falle wirken sich Spannungsschwankungen, die am betreffenden Eingang des NAND-Gliedes Nl auftreten, also an demjenigen Eingang, bei dem der Kondensator Cl angeschlossen ist, nach Weiterleitung über dieses NAND-Glied und über das Negetionsglied N 3 sowie über den Spannungsteiler RK?.-RK i und den Kondensator Cl und damit nach Rückführung bei dem erwähnten Eingang derart aus, daß sie die beabsichtigte Mitkopplung zustandebringen. Der Mitkopplungsgrad kann dabei durch Einstellung des Spannungsteilers RK 2- RK i in Anpassung an den Verstärkungsgrad, der durch das NAND-Glied W2 und das Negationsglied /V3 bestimmt wird, geeignet eingestellt werden. Eine derartige Mitkopplung bringt die erwünschte Verstellung der Vorderflankc und c'cr Hinterflanke von Impulsen zustande, die über Schal-
liingsanordmingcn verzögert übertragen werden (siehe auch DE-Patcnt 24 2J 061). Die NAND-Glieder N I und V2 und das Negationsglied /V.l können in an sich bekannter Weise mit Hilfe von Transistoren aufgebaut werden. Alle zur Schaltungsanordnung gemäß I·" i g. I gehörenden Schaltungselemente können auf demselben Chip integriert werden.
Das in Fig. I gezeigte Ausführungsbeispiel für die erfindungsgemäße Schaltungsanordnung kann auch in verschiedener Weise verändert werden. So könen z. B. die Polaritäten der benutzten Spannungen vertauscht werden. Es kann auch bei sinngemäßer Umgestaltung statt eines Arbeitskontaktes ein Ruhekontakt zur Zuführung eines Impulses benutzt werden. Sinngemäß können statt NAND-Glieder auch NOR-Glieder verwendet werden. In jedem Fall wird eine Verzögerung zugeführter Impulse und eine Versteilerung ihrer Flanken erzielt. Durch die Verzögerungszeitspanne werden Eingangsstörspannungen, die z. B. durch Prellungen des Arbeitskontaktes λ entstanden sind, vorleilliäfici weise abgefangen.
Ein weiteres Ausführungsbeispiel für die erfindungsgemäße Schaltungsanordnung ist in der F i g. 2 gezeigt, liier wird das eine Verknüpfungsglied durch das Negationsglied VI vertreten, insbesondere durch ein Negationsglied, das auch eine Verstärkerwirkung hat. Außerdem ist das weitee Verknüpfungsglied mit dem zusätzlichen Negationsglied zum Verstärker V 2 zusammengefaßt. Die mit Impulsen nicht belieferten Eingänge von Verknüpfungsgliedern sind hier eingespart. Im übrigen entspricht die in Fig. 2 gezeigte Schaltung der
in Fi g. I gezeigten. Das Negationsglied Vl wirkl offensichtlich in derselben Weise bei der Weitergabe von Impulsen mit. wie das in Fig I gezeigte NAND-Glied N 1. Der Verstärker V 2 wirkt sich hier |n derselben Weise aus. wie bei der Anordnung gemäß F i g. 1 das NAND-Glied N2 und das Ncgationsgüed N3. Die Mitkopplung kommt daher genauso wie dort zustande und damit auch die Flankenversteilerung. Das Negalionsglied Vl und der Verstärker V2 haben zweckmäßigerweise jeweils eine Ansprechr.chwclle. die in der Mitte zwischen der oberen und der unteren Impulsspannung liegt. Es ist dann auch hier die prozentuale Abweichung der Verzögerung wesentlich geringer als di· prozentuale Abweichung dieser Ansprechschwelle, da sich solche Abweichungen weitgehend gegeneinander kompensieren. Damit kann vor allem dann gerechnet werden, wenn das Negationsglied Vl und der Verstärker V2 auf demselben Chip integriert sind. Sie können selber in an sich bekannter Weise aus Transistoren aufgebaut sein. Das Ausfüh-
f Ul IK.1LH-I.·»!./!
erwähnten Vorteile auf.
Die Verstärkerwirkung für das Negationsglied Vl kann durch einen unmittelbar mit ihm in Kette geschalteten zusätzlichen Verstärker zustande gebracht werden, der dieselbe Ansprechschwelle wie der sowieso vorhandene Verstärker V2 hat. Dann kann der Chip zwei gleiche Schaltungsteilc haben, nämlich die beiden erwähnten Verstärker. Es kann dann mit Sicherheit
jo damit gerechnet werden, daß der .ingestrebte Kompensationseffekt erzielt wird.
Hierzu 1 Blatt Zeichnungen

Claims (3)

  1. Patentansprüche:
    1, Schaltungsanordnung zur Verzögerung von Impulsen, die aus Verknüpfungsgliedern, von denen mindestens eines Negationsfunktion hat, wie z. B. ein NAND-Glied, und aus mehreren Widerstands-Kondensator-Glicdern mit Integrationsfunktion aufgebaut ist, bei der zwischen ihrem durch die Impulse gespeisten Eingang und ihrem Ausgang die Kettenschaltung eines Widerstands-Kondensator-Gliedes eines Verknüpfungsgliedes mit Negationswirkung, eines weiteren Widerstands-Kondensator-Gliedes, das dieselbe Zeitkonstante wie das erstgenannte Widerstands-Kondensator-Glied hat, und eines weiteren Verknüpfungsgliedes, das dieselbe Ansprechschwelle wie das erstgenannte Verknüpfungsglied hat, liegt, bei der die mit den Impulsen nicht belieferten Signaleingänge der Verknüpfungsglieder fest an eine konstante Spannung gelegt sind, bei der die beiden Verknüpfungsglieder in C-MOS-Technik auf demselben Chip integriert sind, nach Patent 24 19521, dadurch gekennzeichnet, daß zusätzlich zur Flankenversteilerung der gelieferten Impulse der Kondensator (C2) des weiteren Widerstands-Kondensator-Gliedes (R 2, C2) in einen Mitkopplungskreis gelegt ist, der über ein am Ausgang (e) angeschlossenes zusätzliches Negationsglied (Λ/3) und einen Spannungsteiler (RK 2, RK1) führt, an dessen Abgriff dieser Kondensator (CT) angeschlossen ist.
  2. 2.Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß der Spannungsteiler aus zwei ohmschen Widerständen (RK 2, RKl) besteht und daß der in den Auflade-Entlade-Stromkreis des weiteren Widerstands-Künderiator-Gliedes (R 2, C2) eingefügte Teil (RKi) des Spannungsteilers (RK 2, RK X) einen Widerstandswert hat, der klein gegenüber dem Widerstandswert des Widerstands-Kondensator-Gliedes (R 2, C2) ist
  3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verknüpfungsglieder (NAND-Glieder NX.N2) mit je zwei Eingängen sind, von denen jeweils ein Eingang fest an ein; Betriebsspannung ( + UB) gelegt ist, die sich wie die Ruhespannung auswirkt
DE19752533427 1974-04-23 1975-07-25 Schaltungsanordnung zur Verzögerung von Impulsen Expired DE2533427C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19742419521 DE2419521C2 (de) 1974-04-23 1974-04-23 Schaltungsanordnung zur Verzögerung von Impulsen
DE19752533427 DE2533427C3 (de) 1974-04-23 1975-07-25 Schaltungsanordnung zur Verzögerung von Impulsen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19742419521 DE2419521C2 (de) 1974-04-23 1974-04-23 Schaltungsanordnung zur Verzögerung von Impulsen
DE19752533427 DE2533427C3 (de) 1974-04-23 1975-07-25 Schaltungsanordnung zur Verzögerung von Impulsen

Publications (3)

Publication Number Publication Date
DE2533427A1 DE2533427A1 (de) 1977-01-27
DE2533427B2 DE2533427B2 (de) 1977-08-04
DE2533427C3 true DE2533427C3 (de) 1983-02-10

Family

ID=25767024

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19742419521 Expired DE2419521C2 (de) 1974-04-23 1974-04-23 Schaltungsanordnung zur Verzögerung von Impulsen
DE19752533427 Expired DE2533427C3 (de) 1974-04-23 1975-07-25 Schaltungsanordnung zur Verzögerung von Impulsen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19742419521 Expired DE2419521C2 (de) 1974-04-23 1974-04-23 Schaltungsanordnung zur Verzögerung von Impulsen

Country Status (1)

Country Link
DE (2) DE2419521C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2616174B1 (de) * 1976-04-13 1977-03-17 Vierling Oskar Elektronisches telegrafenrelais
US4550405A (en) * 1982-12-23 1985-10-29 Fairchild Camera And Instrument Corporation Deskew circuit for automatic test equipment
US4514647A (en) * 1983-08-01 1985-04-30 At&T Bell Laboratories Chipset synchronization arrangement

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1762794B2 (de) * 1968-08-28 1971-11-25 Siemens AG, 1000 Berlin u. 8000 München Temperaturstabile verzoegerungsschaltung fuer impulse
DE2148436C3 (de) * 1971-09-28 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung, bei der ein am Eingang angelegter Impuls hinsichtlich seiner Einschalt- und Ausschaltflanke unabhängig voneinander zeitlich verzögert zu deren Ausgang übertragbar ist

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Also Published As

Publication number Publication date
DE2419521C2 (de) 1982-09-02
DE2533427B2 (de) 1977-08-04
DE2533427A1 (de) 1977-01-27
DE2419521B1 (de) 1975-09-11

Similar Documents

Publication Publication Date Title
CH644233A5 (de) Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk.
DE2533427C3 (de) Schaltungsanordnung zur Verzögerung von Impulsen
DE2744249C3 (de)
DE2704756C2 (de) Digital-Analog-Umsetzer
DE4420988A1 (de) Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
DE19905053C2 (de) Komparatorschaltung
DE19712078A1 (de) Meßbereichsauswahl-Schaltungsanordnung
DE2202926C3 (de) Schaltungsanordnung zur Beeinflussung des instabilen Zustandes eines monostabilen Multivibrators
DE2924746C2 (de)
DE1299705C2 (de) Aus logischen Schaltungen aufgebautes T-Flip-Flop
DE2741821C2 (de) Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET
DE2423061C2 (de) Schaltungsanordnung zur Verzögerung und zur Flankenversteilerung von Impulsen für Integrierte Schaltungen
DE2153630A1 (de) Schaltungsanordnung zur umschaltung der uebertragungsrichtung bei einem sender und einem empfaenger
DE2654082A1 (de) Schwellwertschaltung aus mos-feldeffekttransistoren
DE1512518C3 (de) Binäre Verknüpfungsschaltung
DE909506C (de) Aus hintereinandergeschalteten Triggerkreisen bestehender Subtraktions-Roehrenzaehler
DE4425624A1 (de) Schaltungsanordnung zur Beschleunigung des Potentialanstiegs auf einer logischen Sammelleitung
EP0555547B1 (de) Schmitt-Trigger
DE2423061B1 (de) Schaltungsanordnung zur Verzögerung und zur Flankenversteilerung von Impulsen für integrierte Schaltungen
DE2660842C2 (de) Als Vergleicher ausgebildete logische Schaltungsanordnung
DE1914983A1 (de) Impulsverstaerker
DE1206956B (de) Impulsformerschaltung
DE2327671A1 (de) Schalt8ngsanordnung zur unterdrueckung von stoerimpulsen
DE2158881A1 (de) Video-verstaerker mit gleichstromfreiem ausgang
DE2633296A1 (de) Schaltungsanordnung zur kompensation der offsetspannung bei einem als analog-vergleicher betriebenen operationsverstaerker unter beruecksichtigung der temperaturbedingten aenderungen dieser offsetspannung

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 2419521

Format of ref document f/p: P

AF Is addition to no.

Ref country code: DE

Ref document number: 2419521

Format of ref document f/p: P

C3 Grant after two publication steps (3rd publication)
8340 Patent of addition ceased/non-payment of fee of main patent