-
In der deutschen Patentanmeldung P 12 46 027.4-31 (deutsche Auslegeschrift
1246 027) ist eine logische Schaltung aus zwei emitterseitig gekoppelten Transistoren
beschrieben, die trotz geringen Schaltungsaufwandes einen hohen logischen Verknüpfungswert
hat. Diese Schaltung ist in der F i g. 1 wiedergegeben. Sie besteht aus zwei Transistoren
T 1 und T2, die kollektorseitig über gleiche Widerstände an Masse liegen
und deren Emitter parallel geschaltet sind und über eine Konstantstromquelle S1
ebenfalls mit dem Massepotential verbunden sind. Beide Transistoren werden derartig
von logischen Signalen A und B angesteuert, daß abgesehen von Umschaltvorgängen
entweder der Transistor T 1 oder der -Transistor T 2
leitet, während
der jeweils andere gesperrt ist.
-
Während die Spannung der logischen Variablen A direkt an der Basis
des Transistors T1 liegt, wird die Spannung der logischen Variablen B um einen Betrag
U1 vermindert an die Basis des Transistors T2 geführt. U1 entspricht dem halben
Signalhub zwischen der Spannung logisch 1 und logisch 0.
-
Die Herabsetzung der Ansteuerspannung für den Transistor
T 2 um den Wert U 1 wird durch die Serienschaltung eines Widerstandes
R 2 und einer einen Strom U 1 IR 2 liefernden Konstantstromquelle
S2 bewirkt.
-
Den Eingangspunkten A und B sind Emitterfolger vorgeschaltet.
Vor dem Eingangspunkt A liegen zwei Transistoren T41 und T42 mit den Eingangssignalen
A 1 und A 2, die gemeinsam auf einem Widerstand R 3 arbeiten; vor dem Eingangspunkt
B liegen zwei Transistoren T51 und T52, denen die Serienschaltung
des Widerstandes R 2 und der Konstantstromquelle S2 als Emitterwiderstand gemeinsam
ist: Die Schaltung ist insgesamt so bemessen, daß ihre Ausgangssignale C und C einer
Schaltung zur Ansteuerung aller Eingänge einer gleichartigen Schaltung geeignet
sind.
-
Die bis jetzt beschriebene Schaltung der deutschen Auslegeschrift
1246 027 liefert folgende logische Verknüpfung: Q = A1+A2+H3 - 112,
JQ=Ä3 - Ä2-(B1+B2).
-
Mit dem Additionszeichen ist hier wie auch im folgenden die logische
Disjunktion und mit dem Multiplikationszeichen die logische Konjunktion bezeichnet.
-
Die logische Schaltung der F i g. 1 zeichnet sich insbesondere durch
kurze Durchschaltzeiten (z. B. 0,5 ns) und kurze Impulsflankenanstiegszeiten (z.
B. 1 ns) aus. Die F i g. 2 a zeigt das logische Ersatzschaltbild der Schaltung nach
F i g. 1.
-
Die Aufgabe der vorliegenden Erfindung ist es, ein aufwandsarmes T-Flip-Flop
zu schaffen, das ausschließlich aus logischen Schaltungen nach der Hauptpatentanmeldung
besteht und das deren hohe Geschwindigkeit ausnutzt. T-Flip-Flops sind Flip-Flops,
die mit jedem Eingangsimpuls ihren Zustand wechseln, also die Summe modulo 2 aller
empfangenen Eingangsimpulse bilden. Sie sind z. B. beschrieben in dem Buch von P
h i s t e r, »Logical Design of Digital Computers«, Verlag J. Wiley & Sons,
New York, 1958, S. 126.
-
Die Erfindung betrifft demnach eine logische Schaltung mit ODER-Eingängen
und NOR-Eingängen, die aus den ODER-verknüpften und NOR-verknüpften Eingangssignalen
zusammen, durch eine weitere ODER NOR-Verknüpfung das an einem ersten Ausgang stehende
Ausgangssignal und das an einem zweiten Ausgang stehende negierte Ausgangssignal
bildet.
-
Diese logische Schaltung ist gemäß der Erfindung durch die folgenden
ihrer Ausbildung als T-Flip-Flop dienenden Merkmale gekennzeichnet: Der zweite Ausgang
ist mit einem der NOR-Eingänge verbunden; einem der ODER-Eingänge ist eine UND-Schaltung.
vorgeschaltet; der erste Ausgang ist mit einem ersten Eingang der UND-Schaltung
verbunden; eine Zählimpulse führende Leitung ist mit einem zweiten Eingang der UND-Schaltung
und mit einem weiteren der NOR-Eingänge verbunden; die Dauer der Zählimpulse ist
kleiner als die Umschaltzeit der logischen Schaltung. Das erfindungsgemäße T-Flip-Flop
besteht lediglich aus einer der beschriebenen logischen Schaltungen und einer UND-Schaltung.
-
Wird das erfindungsgemäße T-Flip-Flop als Zählstufe eines Zählers
verwendet, dessen Zählstufen kettenartig hintereinandergeschaltet sind (z. B. Dualzähler),
so ergibt sich hier der Vorteil, daß der Ausgang der UND-Schaltung einer Zählstufe
das dynamische Eingangssignal für die nachfolgende Zählstufe liefert.
-
Die Weiterbildungen der Erfindung entsprechend den Unteransprüchen
sind dahingehend; daß die UND-Schaltung selbst von logischen Schaltungen nach F
i g. 1 gebildet wird. Hierdurch ergibt sich einerseits der Vorteil, daß das erfindungsgemäße
T-Flip-Flop aus gleichartigen Aufbauelementen besteht und andererseits, daß auch
für die UND-Funktion die Schnelligkeit der logischen Schaltung nach F i g. 1 zum
Tragen kommt.
-
Weitere Vorteile und Einzelheiten der Erfindung werden im folgenden
in Ausführungsbeispielen an Hand der Zeichnung näher erläutert. Von den Zeichnungen
zeigt F i g. 2b ein Kurzschaltzeichen für die logische Schaltung nach F i g. 2 a,
F i g. 3 a eine logische Schaltung nach F i g. 2 a, die durch äußere Beschaltung
ein bistabiles Verhalten aufweist, und F i g. 3 b die übergangsfunktion der logischen
Schaltung nach F i g. 3 a, F i g. 4 ein T-Flip-Flop nach der Erfindung, das von
Zählsignalen angesteuert wird, F i g. 5 ein Impuls-Zeitdiagramm zur Schaltung nach
F i g. 4, F i g. 6 das T-Flip-Flop der F i g. 4 in abgewandelter Form, F i g. 7
ein Impuls-Zeitdiagramm zur Schaltung nach F i g. 6 und F i g. 8 einen zweistufigen
Dualzähler aus T-Flip-Flops nach F i g. 6.
-
In den folgenden Ausführungen wird für die Schaltung nach F i g. 1
bzw. 2 a das verkürzte Schaltbild der F i g. 2 b verwendet. Dessen A-Eingänge werden
in der nachfolgenden Beschreibung im Hinblick auf F i g. 2 a als ODER-Eingänge und
dessen B-Eingänge als NOR Eingänge bezeichnet werden.
-
Die logische Schaltung nach F i g. 2 b wird bistabil, wenn ihr Ausgang
U mit einem ihrer NOR-Eingänge verbunden wird. Dies zeigt F i g. 3 a. Ihre jeweilige
Stellung Qt, 1 in Abhängigkeit von ihren Eingangssignalen A 1 und
B 1 und ihrer jeweils vorhergehenden Stellung Qt gibt die Tabelle F i g.
3 b an. Zu beachten
ist hier, daß Qt+i immer dann 1 ist, wenn A
= 1 ist.
-
Durch Anschalten weiterer Transistoren an die Punkte A und
B der logischen Schaltung nach F i g. 1 lassen sich die ODER-Eingänge und
die NOR-Eingänge vermehren. Bei den folgenden Betrachtungen wird eine logische Schaltung
nach F i g. 2 b zugrunde gelegt, die sowohl drei ODER-Eingänge als auch drei NOR-Eingänge
aufweist.
-
Die Schaltung der F i g. 4 besteht aus zwei logischen Schaltungen
1 und 2 entsprechend F i g. 2 b mit je drei ODER- und drei NOR-Eingängen und einem
Verzögerungselement 3. Die logische Schaltung 1 ist entsprechend F i g. 3 a geschaltet
und hat somit ein bistabiles Verhalten entsprechend F i g. 3 b. Ihr Ausgang Q 1
ist über das Verzögerungselement 3 an einen ODER-Eingang der logischen Schaltung
2 geführt. Über eine Leitung Z gelangen Zählimpulse Z an je einen NOR-Eingang der
logischen Schaltungen 1 und 2. Zwei weitere Eingangsschaltungen S und R sind vorgesehen:
Ein logisch 1 entsprechender Impuls auf der Leitung S (Setzen) bringt die logische
Schaltung 1 in die Stellung Q 1= 1; ein gleicher Impuls auf der Leitung R (Rücksetzen)
setzt sie in die Stellung Q 1 = 0 zurück. Die freien Eingänge beider logischen Schaltungen
liegen an einer logisch 0 entsprechenden Spannung.
-
Die logische Schaltung 2 arbeitet bezüglich ihres Ausganges Q2 als
UND-Schaltung. Sie liefert dort die Konjunktion Q12 = Qi-Z. Dieses Konjunktionssignal
wird einem ODER-Eingang der logischen Schaltung 1 zugeleitet: Steht beim Auftreten
eines Signals Z = 1 die logische Schaltung 1 auf Q 1=1, so ist 22 = 0 - 1= 0; die
logische Schaltung 1 erhält infolgedessen an ihrem mit Q2 verbundenen ODER-Eingang
eine 0, an dem mit der Leitung Z verbundenen NOR-Eingang eine 1, so daß sie entsprechend
ihrer übergangsfunktion (F i g. 3 b) in den Zustand Q 1= 0 und LYT = 1 übergeht.
-
Steht beim Auftreten eines Zählimpulses Z = 1 die logische Schaltung
1 auf Q 1= 0, so gibt die logische Schaltung 2 ein Signal QZ =1 - 1=1 ab. Die logische
Schaltung 1 geht nun von dem Zustand Q 1= 0 auf Q 1= 1 über.
-
Die Schaltung nach F i g. 4 wechselt somit nach jedem zweiten Zählimpuls
Z = 1 ihren Zustand: Es liegt das gewünschte T-Flip-Flop-Verhalten vor. Außerdem
tritt das Signal Q2 = 1 nur während jedes zweiten Zählimpulses Z =1 auf. Es eignet
sich daher als Eingangssignal für eine gleichartige Schaltung, z. B. in einem Frequenzuntersetzer
bzw. einem Dualzähler. Die Länge der Zählimpulse Z ist definiert. Die Länge der
Signale Q32 = QT-Z ist somit ebenfalls definiert. Damit ist Q2 als Eingangssignal
für ein nachfolgendes T-Flip-Flop gleichen Aufbaues zeitlich bereits richtig bemessen.
-
Die F i g. 5 zeigt die Wirkungsweise der Schaltung nach F i g. 4 an
Hand eines Impuls-Zeitdiagramms. Die F i g. 5 a zeigt den Verlauf der Zählsignale
Z. In F i g. 5 b stellen der ausgezogene Impulszug den von Z abhängigen Verlauf
von Q 1 und der gestrichelte Impulszug das gegen Q 1 um eine Zeit A verzögerte Ausgangssignal
Q 1' des Verzögerungselementes 3 dar. Die F i g. 5 c zeigt den Verlauf der Ausgangssignale
Q 2 und Q52 der logischen Schaltung 2.
-
Zum Verständnis des dargestellten Funktionsablaufes ist es wesentlich
zu beachten, daß die verwendeten logischen Schaltungen, bedingt durch ihren differenzverstärkerartigen
Aufbau (Transistoren T1 und T 2 in F i g. 1), ein Schwellwertverhalten haben: Ein
von logisch 0 auf logisch 1 ansteigendes Eingangssignal wird erst dann als logisch
1 wirksam, wenn es den halben Wert seiner Amplitude erreicht bzw. überschritten
hat. Gleiches gilt in umgekehrter Richtung. Aus den F i g..5 a und 5 b ist mit dieser
Kenntnis zu entnehmen, daß die verwendeten logischen Schaltungen nach der Hauptpatentanmeldung
eine Verzögerung Ausgangssignal gegen Eingangssignal von A aufweisen. Erst wenn
der erste Zählimpuls Z seinen halben Endwert überschreitet, beginnt der Übergang
von Q 1 von 1 nach 0.
-
Aus den F i g. 5 a bis 5 c geht auch die bisher nicht beschriebene
Aufgabe des Verzögerungselementes 3 in F i g. 4 hervor. Um sie zu verdeutlichen,
wird angenommen, daß das Verzögerungselement nicht vorhanden sei. Dann würde Q 1
unmittelbar an den betreffenden ODER-Eingang der logischen Schaltung 2 gelangen.
Zur Zeit t1 geht Q 1 von 1 auf 0 und entsprechend QI von 0 auf 1 über. Z ist bis
zum Zeitpunkt t2 aber noch l,so daß für die Zeit t2-t1 u2=Q1-Z= 1 wäre. Am Ausgang
von -Q'2 würde sich von t1 bis t2 ein Impuls bis zur halben Endamplitude aufbauen.
Dieser ist in der F i g. 5 c gestrichelt eingezeichnet. An dieser Stelle soll U-2
aber auf logisch 0 bleiben, so daß es sich hier um einen Störimpuls handelt, der
auf den betreffenden ODER-Eingang der logischen Schaltung 1 wirken würde
und unter Umständen ein Durchschalten der logischen Schaltung 1 von 1 nach 0 durch
Z = 1 verhindern könnte. Wird Q 1 um A verzögert, so kann der genannte Störimpuls
nicht auftreten, da nunmehr im Zeitintervall t2-tl die Konjunktion Q 1 - Z nicht
erfüllt wird.
-
Das Verzögerungselement kann auch in die Verbindung der logischen
Schaltung 1 mit der Leitung Z geschaltet werden.
-
Während der erste Zählimpuls Z einen Übergang der logischen Schaltung
1 von Q 1 = 1 auf 0 bewirkt, verursacht der zweite Zählimpuls, da nun Q3 = 1 ist,
ein Signal QZ = 1, das die logische Schaltung 1 auf Q 1 = zurücksetzt. Der dritte
Zählimpuls bewirkt wieder einen Wechsel des Zustandes der logischen Schaltung 1,
jedoch keinen Ausgangsimpuls U2 und der letzte Zählimpuls wieder sowohl einen Wechsel
von Q 1 als auch ein Ausgangssignal Q2 = 1.
-
Der F i g. 5 kann auch die größtzulässige Länge der Zählimpulse Z
entnommen werden. Ihre Mittelwertbreite, durch ihre Breite auf halbem Wege zwischen
0 und 1 bestimmt, darf danach nicht größer sein als 2A.
-
Den F i g. 5 a und 5 c ist ferner zu entnehmen, daß die Rückflanke
von U2 immer um die Zeit A gegenüber der Rückflanke von Z verzögert ist. Damit ist
der mit Q52 in Verbindung stehende ODER-Eingang der logischen Schaltung 1 bei verschwindendem
Z immer positiver als ihr mit der Leitung Z verbundener NOR-Eingang. So kann zu
diesen Zeitpunkten Qt+ i m F i g. 3 b von der Stellung entsprechend deren Zeile
4 nur über den Zustand Zeile 3 in den Zustand Zeile 1 gelangen, so daß sichergestellt
ist, daß Qt+i stets den richtigen Wert 1 festhält, was wiederum nur durch die Bevorrichtung
des Eingangs A 1 gegenüber dem Eingang B 1 (s. Tabelle F i g. 3 b) ermöglicht wird.
Die
F i g. 6 zeigt nochmals die Schaltung nach F i g. 4, die jedoch dahingehend abgeändert
ist, daß die logische Schaltung 2 nicht von Zählimpulsen Z angesteuert wird, sondern
von den negierten Zählimpulsen, die an einen ihrer ODER-Eingänge geführt werden.
Diese Ansteuerung hat den Vorteil, daß auf Grund der inneren Schaltverhältnisse
der verwendeten logischen Schaltungen das ansteuernde Signal verstärkt und geformt
wird; ein weiterer Vorteil ist der, daß nunmehr der Generator für die Zählimpulse
Z nur noch mit einem Eingang belastet wird. Die Fig. 6 zeigt weiterhin eine bevorzugte
Ausführungsform für das Verzögerungselement 3. Dies ist hier durch eine leer laufende
Stichleitung 31 realisiert, welche bewirkt, daß das Ausgangssignal Q 1 der logischen
Schaltung 1 auf seinem Mittelwert bei jedem Übergang von logisch 0 auf 1 und umgekehrt
für die Zeit d verzögert wird.
-
Die Eingänge der verwendeten logischen Schaltungen sind verhältnismäßig
hochohmig, z. B. bei 109 Hz 500 Ohm kapazitiv, während die Stichleitung 31 z. B.
einen Wellenwiderstand von 50 bis 100 Ohm hat. An das Ende der Stichleitung kann
somit ohne Beeinträchtigung der beschriebenen Verzögerungsfunktion ein logisches
Element nach F i g. 2 eingangsseitig angeschlossen werden, z. B. zwecks Weiterverarbeitung
des jeweiligen Standes Q1 des T-Flip-Flops.
-
Die Arbeitsweise der Schaltung nach F i g. 6 ist in dem Impulszeitdiagramm
der F i g. 7 beschrieben. Die F i g. 7 a zeigt den Verlauf der Zählimpulse Z und
Z, F i g. 7 b den Verlauf von Q 1 in Abhängigkeit von den Zählimpulsen und F i g.
7 c den Verlauf von Q2.
-
Im vorhergehenden wurde bereits ausgeführt, daß sich die erfindungsgemäßen
T-Flip-Flops nach den F i g. 4 und 7 besonders gut zum Aufbau mehrstufiger kettenartiger
Folgeschaltungen, wie z. B. Frequenzteiler (Teilerverhältnis 1: 2 pro Stufe) bzw.
Dualzähler, eignen, da sie nach jedem zweiten Zählimpuls (hier Eingangsimpuls) ein
Ausgangssignal j72 = 1 abgeben, daß zur Ansteuerung des in der Kette nachgeschalteten
T-Flip-Flops verwendet werden kann.
-
Einen zweistufigen Dualzähler aus zwei T-Flip-Flops 4 und 5 nach der
Erfindung zeigt die F i g. B. Die beiden blockschaltbildmäßig gezeichneten T-Flip-Flops
entsprechen denen der F i g. 6. Jedes von ihnen hat somit zwei Zähleingänge Z und
Z, einen Setzeingang S und einen Rücksetzeingang R, zwei den jeweiligen Flip-Flop-Inhalt
angebende Ausgänge Q 1 und Q3 sowie zwei den Fortschaltimpuls und den negierten
Fortschaltimpuls für die nächste Stufe abgebende Ausgänge 22 und Q 2.
-
Die Impuls-Zeitdiagramme F i g. 5 und 7 gelten unter der Voraussetzung,
daß die Ausgänge Q2 und Q2 keiner weiteren kapazitiven Belastung ausgesetzt sind.
Eine zusätzliche kapazitive Belastung tritt aber dann ein, wenn, wie in F i g. 8
zu ersehen ist, die AusgängeQ2 und/oder Q2 einer Stufe an die nächstfolgende Stufe
geführt sind. Hier wird die Flankenanstiegszeit von 02 größer. Andererseits ist
die Zeit zum Aufbau dieses Signals durch die Dauer der Zählimpulse Z (bei der ersten
Stufe, sonst Eingangsimpulse) festgelegt, so daß der Ausgangsimpuls Ö2 nicht mehr
auf den vorgeschriebenen Endwert ansteigen kann. Da sich dieser Vorgang über alle
Stufen des Zählers fortsetzt, reicht das Ausgangssignal einer i-ten Stufe zur Ansteuerung
einer (i+1)-ten Stufe nicht mehr aus. Der Ausgangsimpuls Uli der i-ten Stufe muß
somit einer Impulsformung unterworfen werden. Dies ist in einfacher Weise durch
Zwischenschaltung einer logischen Schaltung nach F i g. 2 zwischen die betrachteten
Stufen zu erreichen, wobei der Ausgang Uli auf einen NOR-Eingang und der Ausgang
Q 2i auf einen ODER- Eingang der zwischengeschalteten logischen Schaltung
zu führen ist. Das Signal 22i und entsprechend Q21 werden durch diese Maßnahme
um eine halbe Impulsflankenanstiegszeit, z. B. um eine Nanosekunde verlängert und
erreichen somit wieder die volle zur logischen 1 gehörende Amplitude.
-
Da das T-Flip-Flop nach der F i g. 4 die die Zählimpulse Z liefernde
Quelle doppelt so stark belastet wie das T-Flip-Flop nach der F i g. 6, andererseits
aber keinen invertierten Zählimpuls Z benötigt, ist es unter der Voraussetzung einer
niederohmigen Zählimpulsquelle beim Aufbau einer Zählkette nach F i g. 8 zweckmäßig,
als erste Stufe der Zählkette ein T-Flip-Flop nach F i g. 4 einzusetzen und für
alle weiteren Stufen solche nach F i g. 6.