DE1129534C2 - Elektronische Schaltanordnung fuer eine Schaltspannung, die hoeher als die maximal zulaessige Sperrspannung eines Schaltelementes ist - Google Patents

Description

35

In der Fernmeldetechnik zeigen sich in neuerer Zeit in zunehmendem Maße Bestrebungen, mechanische Kontakte durch steuerbare Halbleiter, insbesondere durch Schalttransistoren, zu ersetzen. Bei derartigen Halbleitern ist von Natur aus der Spannungsabfall, der im Sperrzustand an dem Halbleiter auftreten darf, ohne eine Überlastung des HailJeitsrs nach sich zu ziehe:., begrenzt. In der Praxis ist jedoch häufig die Aufgabe gegeben, Spannungen zu schalten, die höher als die maximal zulässige Betriebsspannung eines Halbleiters sind. Zur Lösung dieser Aufgabe ist es bereits bekannt, mehrere Halbleiterschalter in Reihe zueinander zu schalten. Dabei wird bei mehreren in Reihe liegenden Halbleitern, insbesondere Schalttransistoren, zur Erzielung einer gleichzeitigen Steuerung und gleichmäßigen Belastung der einzelnen Halbleiter in einer bekannten Schaltung nur der erste Halbleiter der Reihenschaltung willkürlich gesteuert, während die Steuerung der übrigen Halbleiter durch Potentialänderungen bewirkt wird, die an dem ersten Halbleiter bei dessen Steuerung auftreten. Um eine gleichmäßige Spannungsaufteilung an den Schalttransistoren in deren Sperrzustand zu erzielen und damit einen unzulässig hohen Spannungsabfall an einem der Transistoren zu vermeiden, ist den Kollektor-Emitter-Strecken der einzelnen Schalttransistoren jeweils ein ohmscher Widerstand parallel geschaltet. Diese Widerstände bilden insgesamt einen Spannungsteiler aus untereinander gleichen Widerständen, dessen Abgriffspunkte jeweils mit einem Verbindungspunkt zweier Schalttransistoren verbunden sind. Die Widerstände eines solchen Spannungsteilers müssen bekanntlich niederohmig gegenüber den Sperrwiderständen und hochohmig gegenüber den Durchlaßwiderständen der Schalttransistoren sein, um einmal bei gesperrten Transistoren die an ihnen abfallenden Teilspannungen festlegen zu können und dabei ein Leitendwerden eines Transistors durch einen im Spannungsteiler durch den Sperrstrom des anderen Transistors hervorgerufenen zusätzlichen Spannungsabfall zu vermeiden, um aber zum anderen bei leitenden Transistoren diese oder zumindest einen von ihnen nicht zusätzlich stärker zu belasten.

Es hat sich nun gezeigt, daß die Verwendung eines solchen bekannten ohmschen Spannungsteilers zur Festlegung des Spannungsabfalles an den untereinander in Reihe geschalteten Schalttransistoren in deren Sperrzustand unter Umständen nicht geeignet ist, in jedem Fall eine ungleichmäßige Belastung und sogar eine Überbelastung einzelner Schalttransistoren zu verhindern. Diese Möglichkeit einer Überlastung eines der Schalttransistoren in der bekannten Schaltanordnung hat ihre Ursache darin, und auf dieser Erkenntnis beruht die nachstehend beschriebene Erfindung, daß an ein den Spannungsabfall an den einzelnen in Reihe geschalteten Schalttransistoren in deren Sperrzustand festlegendes Netzwerk über die bekannten Dimensionierungsregeln hinaus noch weitere Forderungen zu stellen sind, wie dies im folgenden erläutert wird.

Bei Schalttransistoren treten naturgemäß beim Übergang vom Durchlaßzustand in den Sperrzustand Trägheitserscheinungen auf, d. h., ein solcher Übergang geht nicht in unendlich kurzer Zeit vor sich. Wenn nun zur Beherrschung einer höheren Schaltspannung zwei Schalttransistoren in Reihe geschaltet sind, wobei in bekannter Weise nur der erste Transistor willkürlich, der zweite dagegen zwangläufig in Abhängigkeit vom ersten Transistor gesteuert wird, so führt das Auftreten des Trägheitseffektes bei dem zweiten Transistor dazu, daß dieser Transistor beim Sperren des ersten Transistors während einer Übergangszeitspanne noch im Durchlaßzustand verbleibt. Es fällt daher für die Dauer dieser Übergangszeitspanne im wesentlichen die gesamte Schalispannung an dem ersten Transistor ab, so daß dieser Schalttransistor überlastet wird und die Gefahr seiner Zerstörung besteht.

Durch die Erfindung wird eine derartige Überlastung eines Schalttransistors vermieden. Die Erfindung betrifft eine elektronische Schaltanordnung für eine Schaltspannung, die höher als die maximal zulässige Sperrspannung eines Schaltelements ist, mit zwei gleichsinnig unmittelbar miteinander in Reihe geschalteten, als Schalter für einen zwischen dem einen Transistor und dem einen Pol der Betriebsspannungsquelle liegenden Lastwiderstand wirkenden Transistoren, vorzugsweise pnp-Transistoren, die in Abhängigkeit von der Steuerung der Basis-Emitter-Strecke eines der Transistoren in den Durchlässigkeitszustand oder in den Sperrzustand beide entweder durchlässig oder gesperrt sind. Diese Schaltanordnung ist dadurch gekennzeichnet, daß bei gesperrter Basis-Emitter-Strecke des willkürlich gesteuerten Transistors eine Spannung von der halben Größe der Schaltspannung an den Verbindungspunkt der zwei Schalttransistoren niederohmig

gegenüber dem Durchlaßwiderstand eines Schaittransistors und dem Lastwiderstand über eine bei diesem Zustand des willkürlich gesteuerten Transistors durchlässige Diode angeschaltet ist, welche bei leitender Basis-Emitter-Strecke des willkürlich gesteuerten Transistors gesperrt ist.

Dadurch, daß die Diode bei leitender Basis-Emitter-Strecke des willkürlich gesteuerten Transistors gesperrt, d. h. sehr hochohmig ist, wird erreicht, daß im »Ein-«-Zustand der erfindungsgemäßen Schaltungsanordnung, d. h. wenn sich die beiden Schalttransistoren im Durchlaßzustand befinden, eine von außen vorgenommene Potentialfestlegung an dem Verbindungspunkt der beiden Schalttransistoren vermieden wird. Nachdem die Diode in ihrem Sperrzustand nicht nur gegenüber dem Durchlaßwiderstand der Schalttransistoren, sondern auch gegenüber dem Lastwiderstand hochohmig ist, wird zugleich eine stärkere Belastung des willkürlich gesteuerten Transistors durch einen zusätzlichen, durch die Diode fließenden Strom vermieden.

Auf der anderen Seite wird dadurch, daß die Diode bei gesperrter Basis-Emitter-Strecke des willkürlich gesteuerten Transistors leitend und daher sehr niederohmig ist, nicht nur im »Aus«-Zustand der erfindungsgemäßen Schaltanordnung, d. h., wenn sich beide Schalttransistoren im Sperrzustand befinden, eine gleichmäßige Aufteilung des Spannungsabfalles an den beiden Schalttransistoren erreicht; vielmehr wird auch bereits während der Übergangszeitspanne, während der bei dem zweiten Schalttransistor der Trägheitseffekt auftritt, das Auftreten eines unzulässig hohen Spannungsabfalles an dem ersten Schalttransistor verhindert, da die Diode im leitenden Zustand nicht nur gegenüber dem Sperrwiderstand der Schalttransistoren, sondern auch gegenüber der Summe aus dem Durchlaßwiderstand· eines Schalttransistors und dem Lastwiderstand sehr niederohmig ist.

An Hand der Figur sei die Erfindung näher erläutert. In dieser Figur sind zwei gleichsinnig in Reihe geschaltete pnp-Transistoren Tl und Tl dargestellt, mit deren Hilfe eine Schaltspannung — Ub an einen Lastwiderstand Rl angeschaltet werden kann. Die Schaltspannung — U_B kann bis zu zweimal so hoch wie die maximal zulässige Sperrspannung eines der beiden Schalttransistoren Tl und Tl sein; sie kann beispielsweise -60VoIt betragen. Von den beiden Transistoren wird der Schalttransistor Tl willkürlich von dem Steuereingang S her gesteuert, während der Transistor T 1, dessen Basis über einen Vorwiderstand Rv an eine Vorspannungsquelle — Uv von z. B. —24 Volt angeschlossen ist, durch Potentialänderungen gesteuert wird, die bei der Steuerung des Schalttransistors T1 an dem Verbindungspunkt ν der beiden Schalt transistoren auftreten. An den Verbindungspunkt ν der beiden Schalttransistoren T1 und T 2 ist eine Diode D angeschlossen, welche mit ihrer anderen Klemme an der halben Schalispannung — Unjl von beispielsweise -3OVoIt liegt. Weiterhin ist an den Verbindungspunkt ν die eine Klemme eines Widerstandes R angeschlossen, dessen andere Klemme an der Schaltspanna;jg—t/ß liegt.

Die Schaltungsanordnung arbeitet in folgender Weise: Es sei zunächst angenommen, daß sich die Schaltungsanordnung im »Ein«-Zustand befindet.

d.h., daß sich die beiden Schalttransistoren Tl und Γ 2 im Durchlaßzustand befinden. Dies kann durch Anschalten einer entsprechenden negativen Spannung am Steuereingang S der Schaltungsanordnung und damit an der Basis des Transistors Tl, dessen Emitter an Erdpotential liegt, bewirkt werden. Der Spannungsabfall an den beiden Transistoren Tl und Tl ist im »Ein«-Zustand der Schaltungsanordnung vernachlässigbar klein; am Lastwiderstand Rl fällt daher die volle Schaltspannung — Ub ab. Der Verbindungspunkt ν der beiden Schalttransistoren befindet sich praktisch auf Erdpotential, so daß die Diode D, deren Kathode an diesen Verbindungspunkt angeschaltet ist, während ihre Anode an -30VoIt liegt, gesperrt ist. Die Diode D ist daher sehr hochohmig, so daß sie den Schalttransistor Tl praktisch nicht belastet. Der außerdem an dem Verbindungspunkt ν angeschlossene Widerstand R kann mit einem Widerstandswert von beispielsweise 10 kOhm ebenfalls gegenüber dem Lastwiderstand Rl von beispielsweise 100 Ohm hochohmig sein, so daß auch durch diesen Widerstand R kein merklich höherer Stromfluß durch den Schalttransistor T1 hervorgerufen wird. Der Widerstand R darf nur nicht zu hoch sein, damit bei gesperrten Transistoren außer einem eventuellen Transistorsperrstrom auch noch ein Strom von der Diode D her durch ihn hindurchfließen kann.

Es werde jetzt die Schaltungsanordnung von ihrem »Ein«-Zustand in den »Aus«-Zustand gesteuert, was dadurch geschehen kann, daß an den Steuereingang S eine leicht positive Spannung angeschaltet wird. Damit wird zunächst der Transistor Tl gesperrt; danach kann jedoch der Transistor Tl infolge des Trägheitseffektes noch für eine gewisse Übergangszeitspanne im Durchlaßzustand verbleiben.

Wäre jetzt die Diode D nicht vorhanden, sondern würde statt dessen in bekannter Weise ein ohmscher Spannungsteiler zur Festlegung des Potentials im Verbindungspunkt ν verwendet werden, so würde im wesentlichen die volle Schaltspannung -Ub an dem Schalttransistor Tl abfallen, was eine Zerstörung dieses Transistors nach sich ziehen könnte. Durch die Diode D wird jedoch bereits während der Übertragungszeitspanne, in der beim Schalttransistor Tl der Trägheitseffekt wirksam ist, die halbe Schaltspannung — i/ß/2 an den Verbindungspunkt ν niederohmig angeschaltet, so daß das Auftreten eines unzulässig'hohen Spannungsabfalles am Schalttransistor T1 vermieden wird. Die Diode D wird während dieser Zeitspanne im wesentlichen über den noch durchlässigen Transistor Tl und den Lastwiderstand Rl leitend gehalten.

Nach Beendigung dieser Übergangszeitspanne, d. h. nach Abklingen des Trägheitseffektes, geht auch der Schalttransistor Tl von seinem Durchlaßzustand in seinen Sperrzustand über. Damit verteilt sich die Schaltspannung — Ub nunmehr auf die beiden Schalttransistoren Tl und Tl je zur Hälfte. Die Spannungsabfalle an beiden Transistoren werden dabei dadurch gleich gehalten, daß die halbe Schaltspannung Ub]I weiterhin niederohmig über die Diode D an den Verbindungspunkt ν der beiden

g_s Schalttransistoren angeschaltet ist. Die Diode D wird nunmehr über den Widerstand R im leitenden Zustand gehalten.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Elektronische Schaltanordnung für eine Schaltspannung, die höher als die maximal zulässige Sperrspannung eines Schaltelementes ist, mit zwei gleichsinnig unmittelbar miteinander in Reihe geschalteten, als Schalter für einen zwischen dem einen Transistor und dem einen Pol der Betriebsspannungsquelle liegenden Lastwiderstand wirkenden Transistoren, vorzugsweise pnp-Transistoren, die in Abhängigkeit von der Steuerung der Basis-Emitter-Strecke eines der Transistoren in den Durchlässigkeitszustand oder in den Sperrzustand beide entweder durch- >5 lässig oder gesperrt sind, dadurch gekennzeichnet, daß bei gesperrter Basis-Emitter-Strecke des willkürlich gesteuerten Transistors (Tl) eine Spannung (— t/ß/2) von der halben Größe der Schaltspannung (— Ub) an den Verbindungspunkt (v) der zwei Schalttransistoren (Tl, T2) niederohmig gegenüber dem Durchlaßwiderstand eines Schalttransistors und dem Lastwiderstand (Rl) über eine bei diesem Zustand des willkürlich gesteuerten Transistors (T 1) durchlässige Diode (D) angeschaltet ist, welche bei leitender Basis-Emitter-Strecke des willkürlich gesteuerten Transistors (Tl) gesperrt ist.

2. Schaltanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an den Verbindungspunkt (v) der zwei Schalttransistoren (Tl, Tl) ein mit der Schaltspannung (-Ub) verbundener Widerstand (R) angeschaltet ist.