DE112015007141B4 - Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren - Google Patents

Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE112015007141B4
DE112015007141B4 DE112015007141.5T DE112015007141T DE112015007141B4 DE 112015007141 B4 DE112015007141 B4 DE 112015007141B4 DE 112015007141 T DE112015007141 T DE 112015007141T DE 112015007141 B4 DE112015007141 B4 DE 112015007141B4
Authority
DE
Germany
Prior art keywords
layer
polycrystalline silicon
insulating layer
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112015007141.5T
Other languages
English (en)
Other versions
DE112015007141T5 (de
Inventor
Zuyou YANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of DE112015007141T5 publication Critical patent/DE112015007141T5/de
Application granted granted Critical
Publication of DE112015007141B4 publication Critical patent/DE112015007141B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

Array-Substrat für eine Flüssigkristall-Anzeigetafel, umfassend:ein Substrat (101);einen polykristallinen Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur auf dem Substrat;eine Flachschicht (110), die den polykristallinen Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur bedeckt;eine Durchbohrung (110a) in der Flachschicht, wobei die Durchbohrung (110a) eine Drainelektrode (109b) des polykristallinen Silizium-Dünnfilmtransistors (104) freilegt;gemeinsame Elektroden (111a) und Aufnahmeelektroden (111b), die auf der Flachschicht (110) beabstandet angeordnet sind, wobei die gemeinsamen Elektroden (111a) in der Kontaktsteuerungsphase als Treiberelektroden dienen;eine Passivierungsschicht (112), die die gemeinsamen Elektroden (111a), die Aufnahmeelektroden (111b) und die Flachschicht (110) bedeckt;eine Pixelelektrode (113a) auf der Passivierungsschicht (112), wobei die Pixelelektrode (113a) durch die Durchbohrung (110a) die Drain-Elektrode (109b) kontaktiert;wobei das Array-Substrat weiter umfasst:dritte Durchbohrungen (112a) in der Passivierungsschicht (112), wobei die dritten Durchbohrungen (112a) die gemeinsamen Elektroden (111a) freilegen;Verbindungselektroden (113b) auf der Passivierungsschicht (112a) und ohne Kontakt mit der Pixelelektrode (113a), wobei die Verbindungselektroden (113b) durch die dritten Durchbohrungen (112a) die gemeinsamen Elektroden (111a) kontaktieren, sodass die beabstandet getrennten gemeinsamen Elektroden (111a) miteinander verbunden sind.

Description

  • Technisches Gebiet
  • Die Erfindung gehört zu dem Gebiet der Flüssigkristall-Anzeigetechnik, spezifisch gesagt, betrifft die Erfindung ein Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren. Ein Array-Substrat für eine Flüssigkristall-Anzeigetafel ist bekannt aus der CN 104 716 144 A . Ein weiteres Array-Substrat für eine Flüssigkristall-Anzeigetafel ist außerdem bekannt aus CN 103 870 056 A .
  • Hintergrundstechnik
  • Mit Entwicklung der Technik der Photoelektrizität und des Halbleiters, wird die Entwicklung des Flachbildschirms (Flat Panel Display) gefördert, und in den verschiedenen Flachbildschirmen, ist das Flüssigkristall-Anzeige (Liquid Crystal Display, abgekürzt als LCD) wegen vieler überlegener Eigenschaften, z.B. hoher Raumnutzungsrate, geringen Energieverbrauchs, keiner Strahlung und geringer elektromagnetischer Störungen, zu dem Hauptstrom auf dem Markt geworden.
  • Nun wird amorphe Siliziumfilmtriode (a-Si TFT) als Schaltelement für LCD allgemein verwendet, aber hinsichtlich der Erfüllung der Anforderungen, z.B. dünner Form, geringen Gewichts, hoher Feinheit, hoher Helligkeit, hoher Zuverlässigkeit und geringen Energieverbrauchs ist a-Si TFT LCD noch beschränkt. Im Vergleich zu a-Si TFT LCD, hat TFT LCD von polykristallinem Silizium mit niedrigerer Temperatur (Lower Temperature Polycrystal Silicon, LTPS) hinsichtlich der Erfüllung der oben erwähnten Anforderungen wesentliche Vorteile.
  • Zum anderen ist der kapazitive Touchscreen mit Popularisierung der intelligenten elektronischen Produkte bereits in verschiedenen elektronischen Produkten, z.B. Handy, Tabletcomputer angewendet. Nun betrifft der allgemeine kapazitive Touchscreen drei Techniken, nämlich OGS (One Glass Solution), On-Cell und In-Cell, wobei In-Cell wegen der Vorteile an die Herstellungstechnik im Vergleich zu OGS und On-Cell die Vorteile von leichtem Gewicht, besser Lichtdurchlässigkeit und stabilerer Struktur hat.
  • Nach Forschungen ist gefunden, dass zwei Herstellungsschritte bei Herstellung des LTPS-Touchscreens mit In-Cell durchzuführen sind, um die Herstellung der Treiberelektrode Tx und der Aufnahmeelektrode Rx fertig zu machen. Deshalb liegt beim Stand der Technik das technische Problem vor, dass die Herstellung des Array-Substrats zu kompliziert ist.
  • Offenbarung der Erfindung
  • Um die oben erwähnten Probleme, die im Stand der Technik vorliegen, zu lösen, liegt der Erfindung die Aufgabe zugrunde, ein Array-Substrat für eine Flüssigkristall-Anzeigetafel vorzustellen, umfassend: ein Substrat; einen polykristallinen Silizium-Dünnfilmtransistor mit niedrigerer Temperatur auf dem Substrat; eine Flachschicht, die den polykristallinen Silizium-Dünnfilmtransistor mit niedrigerer Temperatur bedeckt; eine Durchbohrung in der Flachschicht, wobei die Durchbohrung eine Drainelektrode des polykristallinen Silizium-Dünnfilmtransistors freilegt; gemeinsame Elektroden und Aufnahmeelektroden, die auf der Flachschicht beabstandet angeordnet sind, wobei die gemeinsamen Elektroden in der Kontaktsteuerungsphase als Treiberelektroden dienen; eine Passivierungsschicht, die die gemeinsamen Elektroden, die Aufnahmeelektroden und die Flachschicht bedeckt; eine Pixelelektrode auf der Passivierungsschicht, wobei die Pixelelektrode durch die Durchbohrung die Drain-Elektrode kontaktiert, wobei das Array-Substrat weiter umfasst: dritte Durchbohrungen in der Passivierungsschicht, wobei die dritten Durchbohrungen die gemeinsamen Elektroden freilegen; Verbindungselektroden auf der Passivierungsschicht und ohne Kontakt mit der Pixelelektrode, wobei die Verbindungselektroden durch die dritten Durchbohrungen die gemeinsamen Elektroden kontaktieren, sodass die beabstandet getrennten gemeinsamen Elektroden miteinander verbunden sind.
  • Weiterhin sind die gemeinsamen Elektroden und die Aufnahmeelektroden gleichzeitig gebildet.
  • Weiterhin sind die Pixelelektrode und die Verbindungselektroden gleichzeitig gebildet.
  • Weiterhin umfasst das Array-Substrat: eine Lichtabschirmschicht zwischen dem Substrat und dem polykristallinen Silizium-Dünnfilmtransistor mit niedrigerer Temperatur, wobei die Lichtabschirmschicht und der polykristalline Silizium-Dünnfilmtransistor mit niedrigerer Temperatur einander gegenüberliegend vorgesehen sind; eine erste Isolierschicht zwischen der Lichtabschirmschicht und dem polykristallinen Silizium-Dünnfilmtransistor mit niedrigerer Temperatur, wobei die erste Isolierschicht die Lichtabschirmschicht und das Substrat bedeckt.
  • Weiterhin umfasst der polykristalline Silizium-Dünnfilmtransistor mit niedrigerer Temperatur: eine polykristalline Siliziumschicht auf der ersten Isolierschicht; eine zweite Isolierschicht, die auf der ersten Isolierschicht liegt und die polykristalline Siliziumschicht bedeckt; eine Gitterelektrode auf der zweiten Isolierschicht; eine dritte Isolierschicht, die auf der zweiten Isolierschicht liegt und die Gitterelektrode bedeckt; eine erste Durchbohrung und eine zweite Durchbohrung jeweils in der dritten Isolierschicht und in der zweiten Isolierschicht, wobei die erste Durchbohrung und die zweite Durchbohrung die Oberfläche der polykristallinen Siliziumschicht freilegen; eine Quellenelektrode und eine Drainelektrode auf der dritten Isolierschicht, wobei die Quellenelektrode die erste Durchbohrung besetzt und die Oberfläche der polykristallinen Siliziumschicht kontaktiert, die Drainelektrode die zweite Durchbohrung besetzt und die Oberfläche der polykristallinen Siliziumschicht kontaktiert, wobei die Flachschicht auf der dritten Isolierschicht liegt und die Quellenelektrode und die Drainelektrode bedeckt.
  • Der Erfindung liegt eine weitere Aufgabe zugrunde, ein Herstellungsverfahren des Array-Substrats für eine Flüssigkristall-Anzeigetafel vorzustellen, umfassend: Bereitstellen eines Substrats; Bilden eines polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur auf dem Substrat; Bilden einer den polykristallinen Silizium-Dünnfilmtransistor mit niedrigerer Temperatur bedeckenden Flachschicht; Bilden einer Durchbohrung in der Flachschicht, wobei die Durchbohrung eine Drainelektrode des polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur freilegt; gleichzeitiges Bilden von gemeinsamen Elektroden und Aufnahmeelektroden auf der Flachschicht, die beabstandet angeordnet sind, wobei die gemeinsamen Elektroden in der Kontaktsteuerungsphase als Treiberelektrode dienen; Bilden einer Passivierungsschicht, die die gemeinsamen Elektroden, die Aufnahmeelektroden und die Flachschicht bedeckt; Bilden einer Pixelelektrode auf der Passivierungsschicht, wobei die Pixelelektrode durch die Durchbohrung die Drain-Elektrode kontaktiert; wobei das Herstellungsverfahren weiterhin umfasst: Bilden von dritten Durchbohrungen in der Passivierungsschicht nach Bilden der Passivierungsschicht, wobei die dritten Durchbohrungen die gemeinsamen Elektroden freilegen; Bilden von die Pixelelektrode nicht kontaktierenden Verbindungselektroden auf der Passivierungsschicht bei Bilden der Pixelelektrode, wobei die Verbindungselektroden durch die dritten Durchbohrungen die gemeinsamen Elektroden kontaktieren, sodass die beabstandet getrennten gemeinsamen Elektroden miteinander verbunden sind.
  • Weiterhin umfasst das Herstellungsverfahren: Bilden einer Lichtabschirmschicht auf dem Substrat vor Bilden eines polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur, wobei die Lichtabschirmschicht und der polykristalline Silizium-Dünnfilmtransistor mit niedrigerer Temperatur einander gegenüberliegend vorgesehen sind; Bilden einer die Lichtabschirmschicht bedeckenden ersten Isolierschicht auf dem Substrat.
  • Weiterhin umfasst spezifisch das Herstellungsverfahren des polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur: Bilden einer polykristallinen Siliziumschicht auf der ersten Isolierschicht; Bilden einer die polykristalline Siliziumschicht bedeckenden zweiten Isolierschicht auf der ersten Isolierschicht; Bilden einer Gitterelektrode auf der zweiten Isolierschicht; Bilden einer die Gitterelektrode bedeckenden dritten Isolierschicht auf der zweiten Isolierschicht; Bilden einer ersten Durchbohrung und einer zweiten Durchbohrung jeweils in der dritten Isolierschicht und in der zweiten Isolierschicht, wobei die erste Durchbohrung und die zweite Durchbohrung die Oberfläche der polykristallinen Siliziumschicht freilegen; Bilden einer Quellenelektrode und einer Drainelektrode auf der dritten Isolierschicht, wobei die Quellenelektrode die erste Durchbohrung besetzt und die Oberfläche der polykristallinen Siliziumschicht kontaktiert, die Drainelektrode die zweite Durchbohrung besetzt und die Oberfläche der polykristallinen Siliziumschicht kontaktiert, wobei die Flachschicht auf der dritten Isolierschicht liegt und die Quellenelektrode und die Drainelektrode bedeckt.
  • Die vorteilhaften Wirkungen der Erfindung bestehen darin, dass bei der Erfindung in demselben Herstellungsschritt gemeinsame Elektroden und Aufnahmeelektroden, die in der Kontaktsteuerungsphase als Treiberelektrode dienen, gebildet werden, und im Vergleich dazu, dass im Stand der Technik zwei Herstellungsschritte zum Bilden einer Treiberelektrode und einer Aufnahmeelektrode notwendig sind, ein Herstellungsschritt gespart wird, und der Herstellungsprozess des Array-Substrats des polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur vereinfacht wird, und die Herstellungskosten verringert werden.
  • Figurenliste
  • In Kombination mit den Zeichnungen wird wie folgt beschrieben, die oben erwähnten sowie weitere Aspekte, Besonderheiten und Vorteile der Ausführungsbeispiele der Erfindung werden klarer werden. Es zeigt:
    • 1 Schematische Darstellung der lokalen Struktur eines Array-Substrats eines polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur gemäß dem Ausführungsbeispiel der Erfindung;
    • 2 Schematische Darstellung der lokalen Struktur der Flüssigkristall-Anzeigetafel gemäß dem Ausführungsbeispiel der Erfindung.
  • Konkrete Ausführungsformen
  • Im Folgenden werden die Ausführungsbeispiele der Erfindung gemäß den Zeichnungen ausführlich beschrieben. Aber die Erfindung kann in verschiedenen Formen ausgeführt werden. Im Gegensatz, sind diese Ausführungsbeispiele vorgestellt, um die Prinzipien der Erfindung und deren tatsächliche Anwendungen zu erklären, sodass der Fachmann auf dem einschlägigen Gebiet verschiedene Ausführungsbeispiele der Erfindung und verschiedene Korrekturen, die für bestimmte erwartete Anwendungen geeignet sind, verstehen kann.
  • In den Zeichnungen, sind die Dicken der Schicht und des Bereichs übertrieben, um die Mittel klarzustellen. Die gleichen Bezugszeichen können in der Beschreibung und in den Zeichnungen zum Zeigen der gleichen Elemente verwendet werden.
  • Es ist zu verstehen, dass obwohl Fachwörter „erst“, „zweit“, „dritt“ usw. zum Beschreiben von verschiedenen Elementen verwendet werden können, diese Elemente nicht von diesen Fachwörtern begrenzt werden sollen. Diese Fachwörter sind nur dazu verwendet, ein Element von einem anderen Element zu unterscheiden.
  • Auch ist zu verstehen, dass wenn eine Schicht oder ein Element „auf“ einer anderen Schicht oder Substrat liegt, kann sie oder es direkt auf einer anderen Schicht oder Substrat liegen oder ausgebildet werden, oder ein andere Zwischenschicht oder Zwischenelement vorliegen kann.
  • 1 zeigt eine schematische Darstellung der lokalen Struktur eines Array-Substrats eines polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur gemäß dem Ausführungsbeispiel der Erfindung;
  • Gemäß 1, wird zuerst ein Substrat 101 bereitgestellt. In dem vorliegenden Ausführungsbeispiel, kann das Substrat 101 ein transparentes Glassubstrat sein, aber die Erfindung ist nicht darauf beschränkt, zum Beispiel, das Substrat 101 kann auch ein transparentes Harzsubstrat sein.
  • Anschließend wird auf dem Substrat 101 eine Lichtabschirmschicht 102 gebildet werden. Im vorliegenden Ausführungsbeispiel, ist die Lichtabschirmschicht 102 dem zu bildenden polykristallinen Silizium-Dünnfilmtransistor mit niedrigerer Temperatur gegenüberliegend vorzusehen, sodass die Kanäle des polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur durch die Lichtabschirmschicht 102 gegen Licht abgeschirmt werden, sodass es verhindert wird, dass der polykristalline Silizium-Dünnfilmtransistor mit niedrigerer Temperatur wegen der Beleuchtung einen Ableitungsstrom erzeugt.
  • Weiterhin sind die Lichtabschirmschicht 102 und der polykristalline Silizium-Dünnfilmtransistor mit niedrigerer Temperatur einander gegenüberliegend vorgesehen. D.h. in 1 bedeckt die Lichtabschirmschicht 102, von unten nach oben gesehen, den zu bildenden polykristallinen Silizium-Dünnfilmtransistor mit niedrigerer Temperatur vollständig. Im vorliegenden Ausführungsbeispiel, kann die Lichtabschirmschicht 102 aus schwarzem Metall, z.B. Chrom, Molybdän oder Kombination der beiden, gebildet werden, aber die Erfindung ist nicht darauf beschränkt.
  • Anschließend wird auf dem Substrat 101 eine die Lichtabschirmschicht 102 bedeckende erste Isolierschicht 103 gebildet. D.h. die Lichtabschirmschicht 102 ist direkt auf dem Substrat 101 gebildet, die erste Isolierschicht 103 ist direkt auf dem Substrat 101 gebildet und bedeckt die Lichtabschirmschicht 102, während der zu bildende polykristalline Silizium-Dünnfilmtransistor mit niedrigerer Temperatur direkt auf der ersten Isolierschicht 103 gebildet ist. Im vorliegenden Ausführungsbeispiel, ist die erste Isolierschicht 103 aus Siliciumnitrid und/oder Siliciumdioxid gebildet, zum Beispiel, die erste Isolierschicht 103 kann Siliciumnitrid-Schichten und Siliciumdioxid-Schichten umfassen, die sich von unten nach oben stapeln, aber die Erfindung ist nicht darauf beschränkt.
  • Im Folgenden ist weiter gemäß 1 die Struktur des zu bildenden polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur spezifisch zu beschreiben. Es ist zu verstehen, dass die Struktur des hier vorgestellten polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur nur als ein Beispiel dient, und die Struktur des polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur ist nicht darauf beschränkt.
  • Weiter gemäß 1 ist zuerst auf der ersten Isolierschicht 103 eine polykristalline Siliziumschicht 104 gebildet, wobei die polykristalline Siliziumschicht 104 zum Bilden eines Ladungsträger-Bewegungskanals dient. Hierbei kann das Bildungsverfahren der polykristallinen Siliziumschicht 104 auf die Bildungsweise des Niedertemperatur-Polysiliziums im Stand der Technik verweisen, und hier wird nicht beschrieben, um Wiederholung zu vermeiden. Außerdem kann hierbei eine N-Dotierung für die beiden Enden der polykristallinen Siliziumschicht 104 vorgenommen. So kontaktieren die zu bildenden Quellenelektrode und Drainelektrode die N-Dotierungsbereiche an den beiden Enden der polykristallinen Siliziumschicht 104.
  • Anschließend ist auf der ersten Isolierschicht 103 eine die polykristalline Siliziumschicht 104 bedeckende zweite Isolierschicht 105 gebildet. Im vorliegenden Ausführungsbeispiel, ist die zweite Isolierschicht 105 aus Siliciumnitrid und/oder Siliciumdioxid gebildet, zum Beispiel, die zweite Isolierschicht 105 kann Siliciumnitrid-Schichten und Siliciumdioxid-Schichten umfassen, die sich von unten nach oben stapeln, aber die Erfindung ist nicht darauf beschränkt.
  • Anschließend ist auf der zweiten Isolierschicht 105 eine Gitterelektrode 106 gebildet. Hierbei kann die Gitterelektrode 106 aus leitfähigem metallischem Material gebildet werden, z.B. Molybdän, aber die Erfindung ist nicht darauf beschränkt.
  • Anschließend ist auf der zweiten Isolierschicht 105 eine die Gitterelektrode 106 bedeckende dritte Isolierschicht 107 gebildet. Im vorliegenden Ausführungsbeispiel, ist die dritte Isolierschicht 107 aus Siliciumnitrid und/oder Siliciumdioxid gebildet, zum Beispiel, die dritte Isolierschicht 107 kann Siliciumnitrid-Schichten und Siliciumdioxid-Schichten umfassen, die sich von unten nach oben stapeln, aber die Erfindung ist nicht darauf beschränkt.
  • Anschließend ist in der dritten Isolierschicht 107 und der zweiten Isolierschicht 105 jeweils eine erste Durchbohrung 108a und eine zweite Durchbohrung 108b gebildet, wobei die erste Durchbohrung 108a und die zweite Durchbohrung 108b die Oberfläche der polykristallinen Siliziumschicht 104 freilegen. Hierbei werden die N-Dotierungsbereiche an den beiden Enden der polykristallinen Siliziumschicht 104 jeweils durch Bildung der ersten Durchbohrung 108a und der zweiten Durchbohrung 108b freigelegt, falls für die beiden Enden der polykristallinen Siliziumschicht 104 N-Dotierung vorgenommen wird. Außerdem können durch Belichtung, Entwicklung der dritten Isolierschicht 107 und der zweiten Isolierschicht 105 die erste Durchbohrung 108a und die zweite Durchbohrung 108b gebildet werden.
  • Zuletzt wird auf der dritten Isolierschicht 107 eine Quellenelektrode 109a und eine Drainelektrode 109b gebildet, wobei die Quellenelektrode 109a die erste Durchbohrung 108a besetzt und die Oberfläche der polykristallinen Siliziumschicht 104 kontaktiert, die Drainelektrode 109b die zweite Durchbohrung 108b besetzt und die Oberfläche der polykristallinen Siliziumschicht 104 kontaktiert. Hierbei kontaktieren die Quellenelektrode 109a und die Drainelektrode 109b jeweils die N-Dotierungsbereiche an den beiden Enden der polykristallinen Siliziumschicht 104, falls für die beiden Enden der polykristallinen Siliziumschicht 104 N-Dotierung vorgenommen wird. Außerdem können die Quellenelektrode 109a und die Drainelektrode 109b aus Legierungsmaterial von Molybdän/Aluminium/Molybdän hergestellt werden, aber die Erfindung ist nicht darauf beschränkt.
  • Im Folgenden wird gemäß 1 die Herstellung des Array-Substrats des polykristallinen Silizium-Dünnfilmtransistors gemäß dem Ausführungsbeispiel der Erfindung beschrieben.
  • Weiter gemäß 1, ist nach Herstellen des polykristallinen Silizium-Dünnfilmtransistors anschließend eine die Quellenelektrode 109a und die Drainelektrode 109b bedeckende Flachschicht 110 auf der dritten Isolierschicht 107 gebildet. Im vorliegenden Ausführungsbeispiel, kann die Flachschicht 110 aus organischem Material gebildet werden, aber die Erfindung ist nicht darauf beschränkt.
  • Anschließend ist in der Flachschicht 110 eine Durchbohrung 110a gebildet, wobei die Durchbohrung 110a die Drainelektrode 109b des polykristallinen Silizium-Dünnfilmtransistors mit niedriger Temperatur freilegt. Im vorliegenden Ausführungsbeispiel, kann durch Belichtung, Entwicklung in der Flachschicht 110 eine Durchbohrung 110a gebildet werden, aber die Erfindung ist nicht darauf beschränkt.
  • Anschließend sind gemeinsame Elektroden 111a und Aufnahmeelektroden 111b auf der Flachschicht, die beabstandet angeordnet sind, gleichzeitig gebildet. Hier kann bei dem Array-Substrat des polykristallinen Silizium-Dünnfilmtransistors mit niedriger Temperatur in Anwendung Anzeige-Kontaktsteuerung-Timesharing-Abtastung verwendet werden: beim Anzeigen von Bildern (nämlich in Anzeigephase), wird gemeinsame Spannung durch die gemeinsamen Elektroden 111a für jeweilige Pixeleinheiten bereitgestellt, sodass zwischen der gemeinsamen Spannung 111a und der zu bildenden Pixelelektrode ein elektrisches Feld gebildet wird, und die gemeinsamen Elektroden 111a können zu einer oder mehreren Pixeleinheiten korrespondieren; Bei Kontaktsteuerung-Abtastung (nämlich in Kontaktsteuerungsphase), können die gemeinsamen Elektroden 111a als Treiberelektrode verwendet werden, um Treibersignal zu erzeugen.
  • Außerdem können im vorliegenden Ausführungsbeispiel die gemeinsamen Elektroden 111a und die Aufnahmeelektroden 111b aus Indiumzinnoxid-Material (ITO) zusammen hergestellt werden, zum Beispiel, die gemeinsamen Elektroden 111a und die Aufnahmeelektroden 111b können auch aus Materialien mit hoher Durchlässigkeit und niedrigem Scheinwiderstand, z.B. Graphen, Kohlenstoff-Nanoröhrchen und Nano-Silber zusammen hergestellt werden.
  • Anschließend wird eine Passivierungsschicht 112, die die gemeinsamen Elektroden 111a, die Aufnahmeelektroden 111b und die Flachschicht 110 bedeckt, gebildet, wobei die Passivierungsschicht 112 den Abstand zwischen der gemeinsamen Elektrode 111a und der Aufnahmeelektrode 111b besetzt. Hierbei ist die Passivierungsschicht 112 bei Bildung nicht in der Durchbohrung 110a gebildet; oder die Passivierungsschicht 112 ist bei Bildung in der Durchbohrung 110a gebildet und dann wird in der Durchbohrung 110a die Passivierungsschicht 112 entfernt, was durch die Erfindung nicht spezifisch eingeschränkt wird. Zudem ist die Passivierungsschicht 112 aus isolierendem Material gebildet.
  • Anschließend sind in der Passivierungsschicht 112 dritte Durchbohrungen 112a gebildet, wobei durch diese dritte Durchbohrungen 112a die gemeinsamen Elektroden 111a freigelegt werden. Im vorliegenden Ausführungsbeispiel, können durch Belichtung, Entwicklung in der Passivierungsschicht 112 die dritten Durchbohrungen 112a gebildet werden, aber die Erfindung ist nicht darauf beschränkt.
  • Anschließend sind auf der Passivierungsschicht 112 gleichzeitig eine Pixelelektrode 113a und Verbindungselektroden 113b gebildet, die sich nicht kontaktieren, wobei die Pixelelektrode 113a durch die Durchbohrung 110a die Drainelektrode 109b des polykristallinen Silizium-Dünnfilmtransistors mit niedriger Temperatur kontaktiert, die Verbindungselektroden 113b durch die dritten Durchbohrungen 112a die gemeinsamen Elektroden 111a kontaktiert, sodass die beabstandet getrennten gemeinsamen Elektroden 111a miteinander verbunden sind. Im vorliegenden Ausführungsbeispiel, können die Pixelelektrode 113a und die Verbindungelektroden 113b aus Indiumzinnoxid-Material (ITO) zusammen hergestellt werden, aber die Erfindung ist nicht darauf beschränkt, zum Beispiel, die Pixelelektrode 113a und die Verbindungelektroden 113b können auch aus Materialien mit hoher Durchlässigkeit und niedrigem Scheinwiderstand, z.B. Graphen, Kohlenstoff-Nanoröhrchen und Nano-Silber zusammen hergestellt werden.
  • Wie oben beschrieben, werden in demselben Herstellungsschritt gemeinsame Elektroden 111a und Aufnahmeelektroden 111b, die in der Kontaktsteuerungsphase als Treiberelektrode dienen, gebildet, und im Vergleich dazu, dass im Stand der Technik zwei Herstellungsschritte zum Bilden einer Treiberelektrode und einer Aufnahmeelektrode notwendig sind, werden ein Herstellungsschritt gespart, und der Herstellungsprozess des Array-Substrats des polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur vereinfacht, und die Herstellungskosten verringert.
  • 2 zeigt eine schematische Darstellung der lokalen Struktur der Flüssigkristall-Anzeigetafel gemäß dem Ausführungsbeispiel der Erfindung.
  • Gemäß 2, umfasst die Flüssigkristall-Anzeigetafel gemäß dem Ausführungsbeispiel der Erfindung: ein in 1 gezeigtes Array-Substrat 1 des polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur, ein Folienfiltersubstrat 2, das dem Array-Substrat 1 des polykristallinen Silizium-Dünnfilmtransistors mit niedrigerer Temperatur gegenüberliegend vorgesehen ist, und eine Flüssigkristall-Schicht 3, die zwischen den Beiden vorgesehen ist, wobei die Flüssigkristall-Schicht 3 eine Anzahl von Flüssigkristallmolekülen umfasst.
  • Hierbei umfasst das Folienfiltersubstrat 2 üblicherweise: ein Substrat, einen Folienfilter, einen schwarzen Matrix und Elemente sowie Teile von anderen geeigneten Typen auf dem Substrat. Weil diese jeweils zu dem Stand der Technik gehören, kann auf die konkrete Struktur des Folienfiltersubstrats im Stand der Technik verwiesen werden, und hier wird das Folienfiltersubstrat 2 nicht ausführlich beschrieben, um Wiederholung zu vermeiden.
  • Zwar ist die Erfindung gemäß den bestimmten Ausführungsbeispielen beschrieben, aber der Fachmann auf dem einschlägigen Gebiet hat zu verstehen, dass ohne Abweichung von dem durch die Ansprüche und deren Äquivalent eingeschränkten Gedanke und Bereich der Erfindung hier verschiedene Änderungen in Form und Detail vorgenommen werden können.

Claims (8)

  1. Array-Substrat für eine Flüssigkristall-Anzeigetafel, umfassend: ein Substrat (101); einen polykristallinen Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur auf dem Substrat; eine Flachschicht (110), die den polykristallinen Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur bedeckt; eine Durchbohrung (110a) in der Flachschicht, wobei die Durchbohrung (110a) eine Drainelektrode (109b) des polykristallinen Silizium-Dünnfilmtransistors (104) freilegt; gemeinsame Elektroden (111a) und Aufnahmeelektroden (111b), die auf der Flachschicht (110) beabstandet angeordnet sind, wobei die gemeinsamen Elektroden (111a) in der Kontaktsteuerungsphase als Treiberelektroden dienen; eine Passivierungsschicht (112), die die gemeinsamen Elektroden (111a), die Aufnahmeelektroden (111b) und die Flachschicht (110) bedeckt; eine Pixelelektrode (113a) auf der Passivierungsschicht (112), wobei die Pixelelektrode (113a) durch die Durchbohrung (110a) die Drain-Elektrode (109b) kontaktiert; wobei das Array-Substrat weiter umfasst: dritte Durchbohrungen (112a) in der Passivierungsschicht (112), wobei die dritten Durchbohrungen (112a) die gemeinsamen Elektroden (111a) freilegen; Verbindungselektroden (113b) auf der Passivierungsschicht (112a) und ohne Kontakt mit der Pixelelektrode (113a), wobei die Verbindungselektroden (113b) durch die dritten Durchbohrungen (112a) die gemeinsamen Elektroden (111a) kontaktieren, sodass die beabstandet getrennten gemeinsamen Elektroden (111a) miteinander verbunden sind.
  2. Array-Substrat gemäß Anspruch 1, dadurch gekennzeichnet, dass die gemeinsamen Elektroden (111a) und die Aufnahmeelektroden (111b) gleichzeitig gebildet sind.
  3. Array-Substrat gemäß Anspruch 1, dadurch gekennzeichnet, dass die Pixelelektrode (113a) und die Verbindungselektroden (113b) gleichzeitig gebildet sind.
  4. Array-Substrat gemäß Anspruch 1, dadurch gekennzeichnet, dass das Array-Substrat weiter umfasst: eine Lichtabschirmschicht (102) zwischen dem Substrat (101) und dem polykristallinen Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur, wobei die Lichtabschirmschicht (102) und der polykristalline Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur einander gegenüberliegend vorgesehen sind; eine erste Isolierschicht (103) zwischen der Lichtabschirmschicht (102) und dem polykristallinen Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur, wobei die erste Isolierschicht (103) die Lichtabschirmschicht (102) und das Substrat (101) bedeckt.
  5. Array-Substrat gemäß Anspruch 3, dadurch gekennzeichnet, dass der polykristalline Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur umfasst: eine polykristalline Siliziumschicht (104) auf einer ersten Isolierschicht (103); eine zweite Isolierschicht (105), die auf der ersten Isolierschicht (103) liegt und die polykristalline Siliziumschicht (104) bedeckt; eine Gitterelektrode (106) auf der zweiten Isolierschicht (105); eine dritte Isolierschicht (107), die auf der zweiten Isolierschicht (105) liegt und die Gitterelektrode (106) bedeckt; eine erste Durchbohrung (108a) und eine zweite Durchbohrung (108b) jeweils in der dritten Isolierschicht (107) und in der zweiten Isolierschicht (105), wobei die erste Durchbohrung (108a) und die zweite Durchbohrung (108b) die Oberfläche der polykristallinen Siliziumschicht (104) freilegen; eine Quellenelektrode (109a) und die Drainelektrode (109b) auf der dritten Isolierschicht (107), wobei die Quellenelektrode (109a) die erste Durchbohrung (108a) besetzt und die Oberfläche der polykristallinen Siliziumschicht (104) kontaktiert, die Drainelektrode (109b) die zweite Durchbohrung (108b) besetzt und die Oberfläche der polykristallinen Siliziumschicht (104) kontaktiert, wobei die Flachschicht (110) auf der dritten Isolierschicht (107) liegt und die Quellenelektrode (109a) und die Drainelektrode (109b) bedeckt.
  6. Herstellungsverfahren des Array-Substrats für eine Flüssigkristall-Anzeigetafel, umfassend: Bereitstellen eines Substrats (101); Bilden eines polykristallinen Silizium-Dünnfilmtransistors (104) mit niedrigerer Temperatur auf dem Substrat (101); Bilden einer den polykristallinen Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur bedeckenden Flachschicht (110); Bilden einer Durchbohrung (110a) in der Flachschicht (110), wobei die Durchbohrung (110a) eine Drainelektrode (109b) des polykristallinen Silizium-Dünnfilmtransistors (104) mit niedrigerer Temperatur freilegt; gleichzeitiges Bilden von gemeinsamen Elektroden (lila) und Aufnahmeelektroden (111b) auf der Flachschicht (110), die beabstandet angeordnet sind, wobei die gemeinsamen Elektroden (lila) in der Kontaktsteuerungsphase als Treiberelektrode dienen; Bilden einer Passivierungsschicht (112), die die gemeinsamen Elektroden (111a), die Aufnahmeelektroden (111b) und die Flachschicht (110) bedeckt; Bilden einer Pixelelektrode (113a) auf der Passivierungsschicht (112), wobei die Pixelelektrode (113a) durch die Durchbohrung (110a) die Drain-Elektrode (109b) kontaktiert; dadurch gekennzeichnet, dass das Herstellungsverfahren weiter umfasst: Bilden von dritten Durchbohrungen (112a) in der Passivierungsschicht (112) nach Bilden der Passivierungsschicht (112), wobei die dritten Durchbohrungen (112) die gemeinsamen Elektroden (lila) freigelegen; Bilden von die Pixelelektrode (113a) nicht kontaktierenden Verbindungselektroden (113b) auf der Passivierungsschicht (112) bei Bilden der Pixelelektrode (113a), wobei die Verbindungselektroden (113b) durch die dritten Durchbohrungen (112a) die gemeinsamen Elektroden (111a) kontaktieren, sodass die beabstandet getrennten gemeinsamen Elektroden (111a) miteinander verbunden sind.
  7. Herstellungsverfahren gemäß Anspruch 6, dadurch gekennzeichnet, dass das Herstellungsverfahren weiter umfasst: Bilden einer Lichtabschirmschicht (102) auf dem Substrat (101) vor Bilden eines polykristallinen Silizium-Dünnfilmtransistors (104) mit niedrigerer Temperatur, wobei die Lichtabschirmschicht (102) und der polykristalline Silizium-Dünnfilmtransistor (104) mit niedrigerer Temperatur einander gegenüberliegend vorgesehen sind; Bilden einer die Lichtabschirmschicht (102) bedeckenden ersten Isolierschicht (103) auf dem Substrat (101).
  8. Herstellungsverfahren gemäß Anspruch 6, dadurch gekennzeichnet, dass das Herstellungsverfahren des polykristallinen Silizium-Dünnfilmtransistors (104) mit niedrigerer Temperatur weiter umfasst: Bilden einer polykristallinen Siliziumschicht (104) auf der ersten Isolierschicht (103); Bilden einer die polykristalline Siliziumschicht (104) bedeckenden zweiten Isolierschicht (105) auf der ersten Isolierschicht (103); Bilden einer Gitterelektrode (106) auf der zweiten Isolierschicht (105); Bilden einer die Gitterelektrode (106) bedeckenden dritten Isolierschicht (107) auf der zweiten Isolierschicht (105); Bilden einer ersten Durchbohrung (108a) und einer zweiten Durchbohrung (108b) jeweils in der dritten Isolierschicht (107) und in der zweiten Isolierschicht (105), wobei die erste Durchbohrung (108a) und die zweite Durchbohrung (108b) die Oberfläche der polykristallinen Siliziumschicht (104) freilegen; Bilden einer Quellenelektrode (109a) und einer Drainelektrode (109b) auf der dritten Isolierschicht (107), wobei die Quellenelektrode (109a) die erste Durchbohrung (108a) besetzt und die Oberfläche der polykristallinen Siliziumschicht (104) kontaktiert, die Drainelektrode (109b) die zweite Durchbohrung (108b) besetzt und die Oberfläche der polykristallinen Siliziumschicht (104) kontaktiert, wobei die Flachschicht (110) auf der dritten Isolierschicht (107) liegt und die Quellenelektrode (109a) und die Drainelektrode (109b) bedeckt.
DE112015007141.5T 2015-11-24 2015-11-27 Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren Expired - Fee Related DE112015007141B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510827673.9 2015-11-24
CN201510827673.9A CN105448933B (zh) 2015-11-24 2015-11-24 用于液晶面板中的阵列基板及其制作方法
PCT/CN2015/095816 WO2017088179A1 (zh) 2015-11-24 2015-11-27 用于液晶面板中的阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
DE112015007141T5 DE112015007141T5 (de) 2018-08-02
DE112015007141B4 true DE112015007141B4 (de) 2020-11-05

Family

ID=55558947

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015007141.5T Expired - Fee Related DE112015007141B4 (de) 2015-11-24 2015-11-27 Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren

Country Status (7)

Country Link
US (1) US9759941B2 (de)
JP (1) JP6564139B2 (de)
KR (1) KR102068111B1 (de)
CN (1) CN105448933B (de)
DE (1) DE112015007141B4 (de)
GB (1) GB2561117B (de)
WO (1) WO2017088179A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489552B (zh) * 2016-01-28 2018-08-14 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
CN105810692A (zh) * 2016-04-18 2016-07-27 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及阵列基板制作方法
CN106298955A (zh) * 2016-09-07 2017-01-04 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器
KR102599536B1 (ko) * 2017-01-26 2023-11-08 삼성전자 주식회사 생체 센서를 갖는 전자 장치
CN106847743B (zh) * 2017-02-07 2019-12-24 武汉华星光电技术有限公司 Tft基板及其制作方法
CN107146770B (zh) * 2017-05-10 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
KR102500799B1 (ko) 2018-03-09 2023-02-20 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 구비하는 표시 장치
US10330991B1 (en) * 2018-05-31 2019-06-25 a.u. Vista Inc. Liquid crystal display devices with electrode stacks and methods for manufacturing such devices
CN109768054B (zh) 2019-02-25 2020-11-10 云谷（固安）科技有限公司 阵列基板及显示屏
EP4163980A4 (de) * 2020-06-09 2024-06-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Oled-anzeigetafel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140160066A1 (en) * 2012-12-11 2014-06-12 Lg Display Co., Ltd. Touch sensor integrated type display device and method of manufacturing the same
CN104716144A (zh) * 2015-03-06 2015-06-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4481391B2 (ja) * 1999-07-16 2010-06-16 東芝モバイルディスプレイ株式会社 液晶表示装置
JP4544251B2 (ja) * 2007-02-27 2010-09-15 ソニー株式会社 液晶表示素子および表示装置
JP2009265748A (ja) * 2008-04-22 2009-11-12 Hitachi Displays Ltd タッチパネル付き表示装置
US8507811B2 (en) * 2009-02-02 2013-08-13 Apple Inc. Touch sensor panels with reduced static capacitance
JP4816738B2 (ja) * 2009-02-05 2011-11-16 ソニー株式会社 情報入出力装置
KR101753802B1 (ko) * 2010-09-20 2017-07-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
US8970545B2 (en) * 2011-07-13 2015-03-03 Synaptics Incorporated Trace shielding for input devices
US9720295B2 (en) * 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101863153B1 (ko) * 2011-09-27 2018-06-01 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US9262020B2 (en) * 2012-01-27 2016-02-16 Blackberry Limited Electronic device with capacitive touch-sensitive display
KR20130115621A (ko) * 2012-04-12 2013-10-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TW201423544A (zh) * 2012-12-07 2014-06-16 Wintek Corp 電容式觸控面板及其製作方法
KR102045504B1 (ko) * 2013-03-27 2019-11-18 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR102132445B1 (ko) * 2013-12-31 2020-07-09 엘지디스플레이 주식회사 액정 디스플레이 패널 및 이의 제조 방법
CN104330935B (zh) * 2014-10-10 2017-11-14 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN204515743U (zh) * 2014-12-31 2015-07-29 京东方科技集团股份有限公司 一种触摸显示屏的基板、触摸屏及显示装置
CN104951132B (zh) * 2015-06-02 2018-08-28 业成光电（深圳）有限公司 触控显示面板结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140160066A1 (en) * 2012-12-11 2014-06-12 Lg Display Co., Ltd. Touch sensor integrated type display device and method of manufacturing the same
CN103870056A (zh) * 2012-12-11 2014-06-18 乐金显示有限公司 触摸传感器集成式显示装置及其制造方法
CN104716144A (zh) * 2015-03-06 2015-06-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR20180087304A (ko) 2018-08-01
KR102068111B1 (ko) 2020-02-11
GB2561117A (en) 2018-10-03
WO2017088179A1 (zh) 2017-06-01
CN105448933B (zh) 2018-10-30
US9759941B2 (en) 2017-09-12
GB201810335D0 (en) 2018-08-08
JP6564139B2 (ja) 2019-08-21
GB2561117B (en) 2019-04-03
JP2019504338A (ja) 2019-02-14
US20170199407A1 (en) 2017-07-13
DE112015007141T5 (de) 2018-08-02
CN105448933A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
DE112015007141B4 (de) Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren
DE102016205134B4 (de) Arraysubstrat, Berührungsanzeigevorrichtung und Testverfahren derselben
DE102015217739B4 (de) TFT-Matrixsubstrat, Anzeigefeld und Anzeigevorrichtung
DE102013113844B4 (de) Flüssigkristall-Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102011005147B4 (de) Berührungsempfindliche Flüssigkeitkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102016101565B4 (de) Matrixsubstrat, Anzeigetafel und Herstellungsverfahren
DE102011123056B3 (de) Flüssigkristallanzeigevorrichtung
DE102016101623B4 (de) Anordnungssubstrat und Anzeigevorrichtung
DE102008051923B4 (de) Elektrophoresedisplay und Verfahren zum Herstellen desselben
DE102017129439A1 (de) Organisches lichtemittierendes Anzeigefeld und elektronische Vorrichtung
DE102017116497A1 (de) Flexibles anzeigefeld und anzeigevorrichtung
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE102014226616A1 (de) Anzeigeschaltung mit verringertem Metallleitwiderstand
DE102015113639A1 (de) Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE102014112932A1 (de) Anzeigevorrichtung
DE102015114678A1 (de) Array-Substrat und Flüssigkristall-Bildschirmpanel
DE102015221900A1 (de) Matrixsubstrat, Anzeigefeld und Anzeigevorrichtung
DE102016111399B4 (de) Arraysubstrat, berührungsanzeigefeld und berührungsanzeigevorrichtung
DE102006026218B4 (de) Flüssigkristalldisplay-Tafel und Herstellungsverfahren für diese
DE102015121826A1 (de) Arraysubstrat, Flüssigkristallanzeigefeld und Flüsssigkristallanzeigevorrichtung
DE112014000198T5 (de) Touch-display-panel und touch-display-gerät
DE102004021157A1 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE102015215577A1 (de) Flüssigkristallanzeigefeld und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee