CN106847743B - Tft基板及其制作方法 - Google Patents

Tft基板及其制作方法 Download PDF

Info

Publication number
CN106847743B
CN106847743B CN201710067453.XA CN201710067453A CN106847743B CN 106847743 B CN106847743 B CN 106847743B CN 201710067453 A CN201710067453 A CN 201710067453A CN 106847743 B CN106847743 B CN 106847743B
Authority
CN
China
Prior art keywords
layer
electrode
gate insulating
tft substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710067453.XA
Other languages
English (en)
Other versions
CN106847743A (zh
Inventor
刘元甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201710067453.XA priority Critical patent/CN106847743B/zh
Priority to US15/441,245 priority patent/US10424607B2/en
Publication of CN106847743A publication Critical patent/CN106847743A/zh
Priority to US15/995,149 priority patent/US10658403B2/en
Application granted granted Critical
Publication of CN106847743B publication Critical patent/CN106847743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种TFT基板及其制作方法。本发明的TFT基板的制作方法，采用顶栅极结构制作TFT基板，整个制程使用七道光罩完成，与现有技术相比，有效减少光罩的使用数量，简化TFT基板的制作流程，同时有效提升产品良率，提高产能；通过一次离子掺杂工艺同时实现离子重掺杂制程与离子轻掺杂制程，可节约生产成本；通过采用离子重掺杂半导体图案的两端形成源极与漏极，不仅可以减少工艺流程，而且制得的源极与漏极无需经过层间介电层的过孔与有源层两端接触，可有效降低接触电阻，提高产品良率。本发明的TFT基板，采用顶栅极结构，整个TFT基板使用七道光罩即可制作完成，与现有技术相比，光罩的使用数量较少，TFT基板的制作流程简单，且产品良率与产能较高。

Description

TFT基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin FilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
有机发光二极管(Organic Light-Emitting Diode，OLED)显示器，也称为有机电致发光显示器，是一种新兴的平板显示装置，由于其具有制备工艺简单、成本低、功耗低、发光亮度高、工作温度适应范围广、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示、易于实现和集成电路驱动器相匹配、易于实现柔性显示等优点，因而具有广阔的应用前景。
OLED通常包括：基板、设于基板上的阳极、设于阳极上的空穴注入层、设于空穴注入层上的空穴传输层、设于空穴传输层上的发光层、设于发光层上的电子传输层、设于电子传输层上的电子注入层、及设于电子注入层上的阴极。OLED显示器件的发光原理为半导体材料和有机发光材料在电场驱动下，通过载流子注入和复合导致发光。具体的，OLED显示器件通常采用ITO(Indium Tin Oxides，氧化铟锡)像素电极和金属电极分别作为器件的阳极和阴极，在一定电压驱动下，电子和空穴分别从阴极和阳极注入到电子传输层和空穴传输层，电子和空穴分别经过电子传输层和空穴传输层迁移到发光层，并在发光层中相遇，形成激子并使发光分子激发，后者经过辐射弛豫而发出可见光。
OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED，PMOLED)和有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类，即直接寻址和薄膜晶体管矩阵寻址两类。其中，AMOLED具有呈阵列式排布的像素，属于主动显示类型，发光效能高，通常用作高清晰度的大尺寸显示装置。
薄膜晶体管(TFT)是目前液晶显示装置和有源矩阵驱动式有机电致发光显示装置中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。低温多晶硅(Lowtemperature poly-silicon，简称LTPS)由于具有高的电子迁移率，可以有效的减小TFT器件的面积，从而提升像素的开口率，增大面板显示亮度的同时降低整体功耗，使得面板的制造成本大幅度降低。
传统的低温多晶硅TFT采用顶栅极(top gate)结构，通过栅极(gate)遮挡沟道(channel)达到自对准制作轻掺杂漏区(LDD)的目的，以减小栅极(gate)与轻掺杂漏区(LDD)的交叠，图1为现有的低温多晶硅TFT基板的结构示意图，如图1所示，所述低温多晶硅TFT基板包括从下到上依次层叠设置的衬底基板100、遮光层200、缓冲层300、有源层400、栅极绝缘层500、栅极600、层间介电层700、源极810与漏极820、平坦层900、公用电极910、钝化层920、及像素电极930，其中，所述有源层400包括分别位于有源层400两端的两N型重掺杂区430、位于有源层400中间的沟道区410、及分别位于两N型重掺杂区430与沟道区410之间的两N型轻掺杂区420。
上述低温多晶硅TFT基板的制作方法中，遮光层200的图形化制程、有源层400的图形化制程、N型重掺杂区430的掺杂制程、栅极600的图形化制程与N型轻掺杂区420的掺杂制程、层间介电层700的图形化制程、源极810与漏极820的图形化制程、平坦层900的图形化制程、公用电极910的图形化制程、钝化层920的图形化制程、以及像素电极930的图形化制程分别需要使用一道光罩完成，因此整个低温多晶硅TFT基板的制程共需要10张光罩完成，工艺流程复杂，制作成本较高，且产品良率较低。
发明内容
本发明的目的在于提供一种TFT基板的制作方法，能够有效减少光罩的使用数量，简化TFT基板的制作流程，同时有效提升产品良率，提高产能。
本发明的目的还在于提供一种TFT基板，制作过程中光罩的使用数量较少，制作流程简单，且产品良率与产能较高。
为实现上述目的，本发明首先提供一种TFT基板的制作方法，包括如下步骤：
步骤1、提供衬底基板，在所述衬底基板上沉积遮光薄膜，采用第一道光罩对所述遮光薄膜进行图形化处理，得到遮光层；
步骤2、在所述遮光层与衬底基板上沉积缓冲层，在所述缓冲层上形成半导体层，采用第二道光罩对所述半导体层进行图形化处理，得到半导体图案；
步骤3、在所述半导体图案、及缓冲层上依次沉积栅极绝缘层与栅极导电薄膜，采用第三道光罩对所述栅极绝缘层与栅极导电薄膜进行曝光、显影、及蚀刻处理；
所述栅极导电薄膜经过蚀刻处理后形成与半导体图案中间区域相对应的栅极，所述栅极的纵剖面呈梯形；
所述栅极绝缘层经过蚀刻处理后形成第一栅极绝缘层与设于所述第一栅极绝缘层上的第二栅极绝缘层，所述第一栅极绝缘层覆盖所述半导体图案及缓冲层，所述第二栅极绝缘层与所述栅极相对应；
步骤4、对所述栅极进行蚀刻处理，减薄所述栅极的厚度，从而暴露出所述第二栅极绝缘层的两端；
以蚀刻后的栅极与第二栅极绝缘层为掩膜板，对所述半导体图案进行离子掺杂；
所述半导体图案的两端没有被栅极与第二栅极绝缘层遮盖，受到离子重掺杂，形成源极与漏极；
所述半导体图案的中间区域中没有被栅极遮盖但是被第二栅极绝缘层的两端遮盖的部分受到离子轻掺杂，形成离子轻掺杂半导体层，所述半导体图案的中间区域中同时被栅极与第二栅极绝缘层遮盖的部分未受到离子掺杂，形成沟道区半导体层，从而形成包括所述沟道区半导体层及离子轻掺杂半导体层的有源层；
步骤5、在所述栅极、第一栅极绝缘层、及第二栅极绝缘层上沉积第一钝化层，在所述第一钝化层上沉积平坦层，采用第四道光罩对所述第一栅极绝缘层、第一钝化层与平坦层进行图形化处理，在所述第一栅极绝缘层、第一钝化层与平坦层上形成对应于所述漏极上方的第一过孔；
步骤6、在所述平坦层上沉积第一透明导电膜层，采用第五道光罩对所述第一透明导电膜层进行图形化处理，得到公用电极；
步骤7、在所述公用电极与平坦层上沉积第二钝化层，采用第六道光罩对所述第二钝化层进行图形化处理，在所述第二钝化层上形成对应于所述漏极上方且位于第一过孔内的第二过孔；
步骤8、在所述第二钝化层上沉积第二透明导电膜层，采用第七道光罩对所述第二透明导电膜层进行图形化处理，得到像素电极，所述像素电极经由所述第二过孔与所述漏极相连接。
所述步骤2中，在所述缓冲层上形成半导体层的步骤包括：在所述缓冲层上沉积非晶硅层，采用结晶制程将非晶硅层转化为多晶硅层，所述多晶硅层即为半导体层。
所述步骤4中，对所述半导体图案进行N型离子掺杂，所述N型离子为磷离子。
所述源极、及漏极中的掺杂离子浓度为1×1014～8×1015ions/cm3，所述离子轻掺杂半导体层中的掺杂离子浓度为5×1012～9×1013ions/cm3。
所述衬底基板为玻璃基板；所述遮光层与栅极的材料分别包括钼、铝、铜、钛、钨、及以上金属的合金中的至少一种；所述第一钝化层与第二钝化层分别为氮化硅层或者氮化硅层与氧化硅层的叠层复合层；所述平坦层的材料为透明有机绝缘材料；所述公用电极与像素电极的材料均为氧化铟锡。
本发明还提供一种TFT基板，包括从下到上依次层叠设置的衬底基板、遮光层、缓冲层、有源层及源极与漏极、第一栅极绝缘层、第二栅极绝缘层、栅极、第一钝化层、平坦层、公用电极、第二钝化层、以及像素电极；
所述源极与漏极分别位于所述有源层两侧且与其相连接，所述源极与漏极均由对半导体进行离子重掺杂制得，所述有源层包括位于两端且分别与所述源极和漏极相连接的两个离子轻掺杂半导体层、以及位于两个离子轻掺杂半导体层之间的沟道区半导体层；
所述第一栅极绝缘层覆盖所述有源层、源极、漏极、及缓冲层，所述第二栅极绝缘层与所述有源层相对应，所述栅极与所述沟道区半导体层相对应；
所述第一栅极绝缘层、第一钝化层与平坦层上设有对应于所述漏极上方的第一过孔，所述第二钝化层上设有对应于所述漏极上方且位于第一过孔内的第二过孔，所述像素电极经由所述第二过孔与所述漏极相连接。
所述源极、漏极、离子轻掺杂半导体层、及沟道区半导体层均由多晶硅层制得。
所述源极、漏极、与离子轻掺杂半导体层中掺杂的离子均为N型离子，所述N型离子为磷离子。
所述源极、及漏极中的掺杂离子浓度为1×1014～8×1015ions/cm3，所述离子轻掺杂半导体层中的掺杂离子浓度为5×1012～9×1013ions/cm3。
所述衬底基板为玻璃基板；所述遮光层与栅极的材料分别包括钼、铝、铜、钛、钨、及以上金属的合金中的至少一种；所述第一钝化层与第二钝化层分别为氮化硅层或者氮化硅层与氧化硅层的叠层复合层；所述平坦层的材料为透明有机绝缘材料；所述公用电极与像素电极的材料均为氧化铟锡。
本发明的有益效果：本发明提供的一种TFT基板的制作方法，采用顶栅极结构制作TFT基板，整个制程使用七道光罩完成，与现有技术相比，有效减少了光罩的使用数量，简化了TFT基板的制作流程，同时有效提升产品良率，提高产能；通过一次离子掺杂工艺同时实现离子重掺杂制程与离子轻掺杂制程，可节约生产成本；通过采用离子重掺杂半导体图案的两端形成源极与漏极，不仅可以减少工艺流程，而且制得的源极与漏极无需经过层间介电层的过孔与有源层两端接触，可有效降低接触电阻，提高产品良率。本发明提供的一种TFT基板，采用顶栅极结构，整个TFT基板使用七道光罩即可制作完成，与现有技术相比，光罩的使用数量较少，TFT基板的制作流程简单，且产品良率与产能较高；该TFT基板中的源极与漏极均由对半导体进行离子重掺杂制得，不仅可以减少TFT基板的工艺流程，而且源极与漏极无需经过层间介电层的过孔与有源层两端接触，可有效降低接触电阻，提高产品良率。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有的低温多晶硅TFT基板的结构示意图；
图2为本发明的TFT基板的制作方法的流程图；
图3与图4为本发明的TFT基板的制作方法的步骤1的示意图；
图5与图6为本发明的TFT基板的制作方法的步骤2的示意图；
图7与图8为本发明的TFT基板的制作方法的步骤3的示意图；
图9与图10为本发明的TFT基板的制作方法的步骤4的示意图；
图11与图12为本发明的TFT基板的制作方法的步骤5的示意图；
图13与图14为本发明的TFT基板的制作方法的步骤6的示意图；
图15与图16为本发明的TFT基板的制作方法的步骤7的示意图；
图17与图18为本发明的TFT基板的制作方法的步骤8的示意图且图18为本发明的TFT基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤1、如图3与图4所示，提供衬底基板10，在所述衬底基板10上沉积遮光薄膜15，采用第一道光罩11对所述遮光薄膜15进行图形化处理，得到遮光层20。
具体的，所述衬底基板10为玻璃基板。
具体的，所述遮光层20的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)、钨(W)、及以上金属的合金中的至少一种。
步骤2、如图5与图6所示，在所述遮光层20与衬底基板10上沉积缓冲层30，在所述缓冲层30上形成半导体层35，采用第二道光罩12对所述半导体层35进行图形化处理，得到半导体图案35’。
具体的，所述步骤2中，在所述缓冲层30上形成半导体层35的步骤包括：在所述缓冲层30上沉积非晶硅层，采用结晶制程将非晶硅层转化为多晶硅层，所述多晶硅层即为半导体层35。
步骤3、如图7与图8所示，在所述半导体图案35’、及缓冲层30上依次沉积栅极绝缘层60与栅极导电薄膜65，采用第三道光罩13对所述栅极绝缘层60与栅极导电薄膜65进行曝光、显影、及蚀刻处理；
所述栅极导电薄膜65经过蚀刻处理后形成与半导体图案35’中间区域相对应的栅极67，所述栅极67的纵剖面呈梯形；
所述栅极绝缘层60经过蚀刻处理后形成第一栅极绝缘层61与设于所述第一栅极绝缘层61上的第二栅极绝缘层62，所述第一栅极绝缘层61覆盖所述半导体图案35’及缓冲层30，所述第二栅极绝缘层62与所述栅极67相对应。
具体的，所述步骤3中，所述栅极绝缘层60与栅极导电薄膜65的蚀刻制程均为干蚀刻；所述栅极绝缘层60的蚀刻制程与所述栅极导电薄膜65的蚀刻制程可以为同一个蚀刻制程，即蚀刻气体相同，也可以为两个不同的蚀刻制程，即蚀刻气体不同。
具体的，所述步骤3中，可以通过控制对所述栅极绝缘层60的蚀刻程度来控制第二栅极绝缘层62的厚度，从而在后续步骤4的离子掺杂制程中，可以通过控制第二栅极绝缘层62的厚度来控制其对离子的阻挡效果，进而控制离子轻掺杂半导体层42中的掺杂离子浓度。
具体的，所述第二栅极绝缘层62的厚度为
具体的，所述栅极67的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)、钨(W)、及以上金属的合金中的至少一种。
步骤4、如图9所示，对所述栅极67进行蚀刻处理，减薄所述栅极67的厚度，从而暴露出所述第二栅极绝缘层62的两端；
如图10所示，以蚀刻后的栅极67与第二栅极绝缘层62为掩膜板，对所述半导体图案35’进行离子掺杂；
所述半导体图案35’的两端没有被栅极67与第二栅极绝缘层62遮盖，受到离子重掺杂，形成源极51与漏极52；
所述半导体图案35’的中间区域中没有被栅极67遮盖但是被第二栅极绝缘层62的两端遮盖的部分受到离子轻掺杂，形成离子轻掺杂半导体层42，所述半导体图案35’的中间区域中同时被栅极67与第二栅极绝缘层62遮盖的部分未受到离子掺杂，形成沟道区半导体层41，从而形成包括所述沟道区半导体层41及离子轻掺杂半导体层42的有源层40。
所述步骤4通过一次离子掺杂工艺同时实现离子重掺杂制程与离子轻掺杂制程，可有效节约生产成本。
具体的，所述步骤4中，所述栅极67的蚀刻制程为干蚀刻，该干蚀刻制程中的蚀刻气体仅对栅极67具有蚀刻效果，对所述第一栅极绝缘层61与第二栅极绝缘层62不具有蚀刻效果。
具体的，所述步骤4中，在所述栅极67的蚀刻制程中，由于所述栅极67的梯形纵剖面位于两坡角处的厚度逐渐减小，而在蚀刻过程中厚度最小的地方会首先被蚀刻掉，因此在蚀刻制程中，所述栅极67的两坡角的宽度会逐渐减小直至为零，从而使得所述栅极67的宽度逐渐减小。具体的，通过控制干蚀刻制程的蚀刻速度与蚀刻时间，可以控制所述栅极67的宽度减小至一定长度。
具体的，所述步骤4中，对所述半导体图案35’进行N型离子掺杂，所述N型离子为磷离子。
具体的，所述源极51、及漏极52中的掺杂离子浓度为1×1014～8×1015ions/cm3，使源极51、及漏极52导电性能良好。
具体的，所述离子轻掺杂半导体层42中的掺杂离子浓度为5×1012～9×1013ions/cm3。
步骤5、如图11与图12所示，在所述栅极67、第一栅极绝缘层61、及第二栅极绝缘层62上沉积第一钝化层69，在所述第一钝化层69上沉积平坦层70，采用第四道光罩14对所述第一栅极绝缘层61、第一钝化层69与平坦层70进行图形化处理，在所述第一栅极绝缘层61、第一钝化层69与平坦层70上形成对应于所述漏极52上方的第一过孔71。
具体的，所述第一钝化层69为氮化硅(SiNx)层或者氮化硅层与氧化硅(SiOx)层的叠层复合层。
具体的，所述平坦层70的材料为透明有机绝缘材料。
步骤6、如图13与图14所示，在所述平坦层70上沉积第一透明导电膜层75，采用第五道光罩15对所述第一透明导电膜层75进行图形化处理，得到公用电极80。
具体的，所述公用电极80的材料为氧化铟锡。
步骤7、如图15与图16所示，在所述公用电极80与平坦层70上沉积第二钝化层90，采用第六道光罩16对所述第二钝化层90进行图形化处理，在所述第二钝化层90上形成对应于所述漏极52上方且位于第一过孔71内的第二过孔92。
具体的，所述第二钝化层90为氮化硅层或者氮化硅层与氧化硅层的叠层复合层。
步骤8、如图17与图18所示，在所述第二钝化层90上沉积第二透明导电膜层95，采用第七道光罩17对所述第二透明导电膜层95进行图形化处理，得到像素电极91，所述像素电极91经由所述第二过孔92与所述漏极52相连接。
具体的，所述像素电极91的材料为氧化铟锡。
上述TFT基板的制作方法，采用顶栅极结构制作TFT基板，整个制程使用七道光罩完成，与现有技术相比，有效减少了光罩的使用数量，简化了TFT基板的制作流程，同时有效提升产品良率，提高产能；通过一次离子掺杂工艺同时实现离子重掺杂制程与离子轻掺杂制程，可节约生产成本；通过采用离子重掺杂半导体图案35’的两端形成源极51与漏极52，不仅可以减少工艺流程，而且制得的源极51与漏极52无需经过层间介电层的过孔与有源层40两端接触，可有效降低接触电阻，提高产品良率。
请参阅图18，基于上述TFT基板的制作方法，本发明还提供一种TFT基板，包括从下到上依次层叠设置的衬底基板10、遮光层20、缓冲层30、有源层40及源极51与漏极52、第一栅极绝缘层61、第二栅极绝缘层62、栅极67、第一钝化层69、平坦层70、公用电极80、第二钝化层90、以及像素电极91；
所述源极51与漏极52分别位于所述有源层40两侧且与其相连接，所述源极51与漏极52均由对半导体进行离子重掺杂制得，所述有源层40包括位于两端且分别与所述源极51和漏极52相连接的两个离子轻掺杂半导体层42、以及位于两个离子轻掺杂半导体层42之间的沟道区半导体层41；
所述第一栅极绝缘层61覆盖所述有源层40、源极51、漏极52、及缓冲层30，所述第二栅极绝缘层62与所述有源层40相对应，所述栅极67与所述沟道区半导体层41相对应；
所述第一栅极绝缘层61、第一钝化层69与平坦层70上设有对应于所述漏极52上方的第一过孔71，所述第二钝化层90上设有对应于所述漏极52上方且位于第一过孔71内的第二过孔92，所述像素电极91经由所述第二过孔92与所述漏极52相连接。
具体的，所述衬底基板10为玻璃基板。
具体的，所述遮光层20与栅极67的材料分别包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)、钨(W)、及以上金属的合金中的至少一种。
具体的，所述源极51、漏极52、离子轻掺杂半导体层42、及沟道区半导体层41均由多晶硅层制得。
具体的，所述源极51、漏极52、与离子轻掺杂半导体层42中掺杂的离子均为N型离子，所述N型离子为磷离子。
具体的，所述源极51、及漏极52中的掺杂离子浓度为1×1014～8×1015ions/cm3，所述离子轻掺杂半导体层42中的掺杂离子浓度为5×1012～9×1013ions/cm3。
具体的，所述第一钝化层69与第二钝化层90分别为氮化硅(SiNx)层或者氮化硅层与氧化硅(SiOx)层的叠层复合层。
具体的，所述平坦层70的材料为透明有机绝缘材料。
具体的，所述公用电极80与像素电极91的材料均为氧化铟锡。
上述TFT基板，采用顶栅极结构，整个TFT基板使用七道光罩即可制作完成，与现有技术相比，光罩的使用数量较少，TFT基板的制作流程简单，且产品良率与产能较高；该TFT基板中的源极51与漏极52均由对半导体进行离子重掺杂制得，不仅可以减少TFT基板的工艺流程，而且源极51与漏极52无需经过层间介电层的过孔与有源层40两端接触，可有效降低接触电阻，提高产品良率。
综上所述，本发明提供一种TFT基板及其制作方法。本发明的TFT基板的制作方法，采用顶栅极结构制作TFT基板，整个制程使用七道光罩完成，与现有技术相比，有效减少了光罩的使用数量，简化了TFT基板的制作流程，同时有效提升产品良率，提高产能；通过一次离子掺杂工艺同时实现离子重掺杂制程与离子轻掺杂制程，可节约生产成本；通过采用离子重掺杂半导体图案的两端形成源极与漏极，不仅可以减少工艺流程，而且制得的源极与漏极无需经过层间介电层的过孔与有源层两端接触，可有效降低接触电阻，提高产品良率。本发明的TFT基板，采用顶栅极结构，整个TFT基板使用七道光罩即可制作完成，与现有技术相比，光罩的使用数量较少，TFT基板的制作流程简单，且产品良率与产能较高；该TFT基板中的源极与漏极均由对半导体进行离子重掺杂制得，不仅可以减少TFT基板的工艺流程，而且源极与漏极无需经过层间介电层的过孔与有源层两端接触，可有效降低接触电阻，提高产品良率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供衬底基板(10)，在所述衬底基板(10)上沉积遮光薄膜(15)，采用第一道光罩(11)对所述遮光薄膜(15)进行图形化处理，得到遮光层(20)；
步骤2、在所述遮光层(20)与衬底基板(10)上沉积缓冲层(30)，在所述缓冲层(30)上形成半导体层(35)，采用第二道光罩(12)对所述半导体层(35)进行图形化处理，得到半导体图案(35’)；
步骤3、在所述半导体图案(35’)、及缓冲层(30)上依次沉积栅极绝缘层(60)与栅极导电薄膜(65)，采用第三道光罩(13)对所述栅极绝缘层(60)与栅极导电薄膜(65)进行曝光、显影、及蚀刻处理；
所述栅极导电薄膜(65)经过蚀刻处理后形成与半导体图案(35’)中间区域相对应的栅极(67)，所述栅极(67)的纵剖面呈梯形；
所述栅极绝缘层(60)经过蚀刻处理后形成第一栅极绝缘层(61)与设于所述第一栅极绝缘层(61)上的第二栅极绝缘层(62)，所述第一栅极绝缘层(61)覆盖所述半导体图案(35’)及缓冲层(30)，所述第二栅极绝缘层(62)与所述栅极(67)相对应；
步骤4、对所述栅极(67)进行蚀刻处理，减薄所述栅极(67)的厚度，从而暴露出所述第二栅极绝缘层(62)的两端；
以蚀刻后的栅极(67)与第二栅极绝缘层(62)为掩膜板，对所述半导体图案(35’)进行离子掺杂；
所述半导体图案(35’)的两端没有被栅极(67)与第二栅极绝缘层(62)遮盖，受到离子重掺杂，形成源极(51)与漏极(52)；
所述半导体图案(35’)的中间区域中没有被栅极(67)遮盖但是被第二栅极绝缘层(62)的两端遮盖的部分受到离子轻掺杂，形成离子轻掺杂半导体层(42)，所述半导体图案(35’)的中间区域中同时被栅极(67)与第二栅极绝缘层(62)遮盖的部分未受到离子掺杂，形成沟道区半导体层(41)，从而形成包括所述沟道区半导体层(41)及离子轻掺杂半导体层(42)的有源层(40)；
步骤5、在所述栅极(67)、第一栅极绝缘层(61)、及第二栅极绝缘层(62)上沉积第一钝化层(69)，在所述第一钝化层(69)上沉积平坦层(70)，采用第四道光罩(14)对所述第一栅极绝缘层(61)、第一钝化层(69)与平坦层(70)进行图形化处理，在所述第一栅极绝缘层(61)、第一钝化层(69)与平坦层(70)上形成对应于所述漏极(52)上方的第一过孔(71)；
步骤6、在所述平坦层(70)上沉积第一透明导电膜层(75)，采用第五道光罩(15)对所述第一透明导电膜层(75)进行图形化处理，得到公用电极(80)；
步骤7、在所述公用电极(80)与平坦层(70)上沉积第二钝化层(90)，采用第六道光罩(16)对所述第二钝化层(90)进行图形化处理，在所述第二钝化层(90)上形成对应于所述漏极(52)上方且位于第一过孔(71)内的第二过孔(92)；
步骤8、在所述第二钝化层(90)上沉积第二透明导电膜层(95)，采用第七道光罩(17)对所述第二透明导电膜层(95)进行图形化处理，得到像素电极(91)，所述像素电极(91)经由所述第二过孔(92)与所述漏极(52)相连接。
2.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤2中，在所述缓冲层(30)上形成半导体层(35)的步骤包括：在所述缓冲层(30)上沉积非晶硅层，采用结晶制程将非晶硅层转化为多晶硅层，所述多晶硅层即为半导体层(35)。
3.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤4中，对所述半导体图案(35’)进行N型离子掺杂，所述N型离子为磷离子。
4.如权利要求1所述的TFT基板的制作方法，其特征在于，所述源极(51)、及漏极(52)中的重掺杂离子浓度为1×1014～8×1015ions/cm3，所述离子轻掺杂半导体层(42)中的掺杂离子浓度为5×1012～9×1013ions/cm3。
5.如权利要求1所述的TFT基板的制作方法，其特征在于，所述衬底基板(10)为玻璃基板；所述遮光层(20)与栅极(67)的材料分别包括钼、铝、铜、钛、钨、及以上金属的合金中的至少一种；所述第一钝化层(69)与第二钝化层(90)分别为氮化硅层或者氮化硅层与氧化硅层的叠层复合层；所述平坦层(70)的材料为透明有机绝缘材料；所述公用电极(80)与像素电极(91)的材料均为氧化铟锡。
6.一种采用如权利要求1所述的TFT基板的制作方法制作的TFT基板，其特征在于，包括从下到上依次层叠设置的衬底基板(10)、遮光层(20)、缓冲层(30)、有源层(40)及源极(51)与漏极(52)、第一栅极绝缘层(61)、第二栅极绝缘层(62)、栅极(67)、第一钝化层(69)、平坦层(70)、公用电极(80)、第二钝化层(90)、以及像素电极(91)；
所述源极(51)与漏极(52)分别位于所述有源层(40)两侧且与其相连接，所述源极(51)与漏极(52)均由对半导体进行离子重掺杂制得，所述有源层(40)包括位于两端且分别与所述源极(51)和漏极(52)相连接的两个离子轻掺杂半导体层(42)、以及位于两个离子轻掺杂半导体层(42)之间的沟道区半导体层(41)；
所述第一栅极绝缘层(61)覆盖所述有源层(40)、源极(51)、漏极(52)、及缓冲层(30)，所述第二栅极绝缘层(62)与所述有源层(40)相对应，所述栅极(67)与所述沟道区半导体层(41)相对应；
所述第一栅极绝缘层(61)、第一钝化层(69)与平坦层(70)上设有对应于所述漏极(52)上方的第一过孔(71)，所述第二钝化层(90)上设有对应于所述漏极(52)上方且位于第一过孔(71)内的第二过孔(92)，所述像素电极(91)经由所述第二过孔(92)与所述漏极(52)相连接。
7.如权利要求6所述的TFT基板，其特征在于，所述源极(51)、漏极(52)、离子轻掺杂半导体层(42)、及沟道区半导体层(41)均由多晶硅层制得。
8.如权利要求6所述的TFT基板，其特征在于，所述源极(51)、漏极(52)、与离子轻掺杂半导体层(42)中掺杂的离子均为N型离子，所述N型离子为磷离子。
9.如权利要求6所述的TFT基板，其特征在于，所述源极(51)、及漏极(52)中的重掺杂离子浓度为1×1014～8×1015ions/cm3，所述离子轻掺杂半导体层(42)中的掺杂离子浓度为5×1012～9×1013ions/cm3。
10.如权利要求6所述的TFT基板，其特征在于，所述衬底基板(10)为玻璃基板；所述遮光层(20)与栅极(67)的材料分别包括钼、铝、铜、钛、钨、及以上金属的合金中的至少一种；所述第一钝化层(69)与第二钝化层(90)分别为氮化硅层或者氮化硅层与氧化硅层的叠层复合层；所述平坦层(70)的材料为透明有机绝缘材料；所述公用电极(80)与像素电极(91)的材料均为氧化铟锡。
CN201710067453.XA 2017-02-07 2017-02-07 Tft基板及其制作方法 Active CN106847743B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710067453.XA CN106847743B (zh) 2017-02-07 2017-02-07 Tft基板及其制作方法
US15/441,245 US10424607B2 (en) 2017-02-07 2017-02-24 TFT substrate and manufacturing method thereof
US15/995,149 US10658403B2 (en) 2017-02-07 2018-06-01 TFT substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710067453.XA CN106847743B (zh) 2017-02-07 2017-02-07 Tft基板及其制作方法

Publications (2)

Publication Number Publication Date
CN106847743A CN106847743A (zh) 2017-06-13
CN106847743B true CN106847743B (zh) 2019-12-24

Family

ID=59121560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710067453.XA Active CN106847743B (zh) 2017-02-07 2017-02-07 Tft基板及其制作方法

Country Status (2)

Country Link
US (2) US10424607B2 (zh)
CN (1) CN106847743B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240590B (zh) * 2017-07-24 2020-01-17 武汉华星光电技术有限公司 阵列基板及其制作方法
CN107507839B (zh) * 2017-08-25 2020-09-15 惠科股份有限公司 一种阵列基板及其制造方法
CN107761049A (zh) * 2017-10-09 2018-03-06 深圳市华星光电半导体显示技术有限公司 蒸镀用uv前处理设备
US10957713B2 (en) * 2018-04-19 2021-03-23 Wuhan China Star Optoelectronics Technology Co., Ltd. LTPS TFT substrate and manufacturing method thereof
CN108538860B (zh) * 2018-04-27 2021-06-25 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法
CN108649036B (zh) * 2018-04-28 2021-02-02 武汉华星光电技术有限公司 一种阵列基板及其制作方法
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
CN109300947B (zh) * 2018-09-28 2021-09-07 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
CN109671858B (zh) * 2018-12-06 2021-03-23 武汉华星光电半导体显示技术有限公司 一种显示屏的制作方法
CN111312749A (zh) * 2018-12-12 2020-06-19 北京小米移动软件有限公司 Oled显示屏及电子设备
CN110047939B (zh) * 2019-04-01 2022-04-26 Tcl华星光电技术有限公司 Coa基板及coa基板色阻层膜厚测量方法
US11889721B2 (en) * 2019-07-16 2024-01-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device
CN110993613A (zh) * 2019-11-27 2020-04-10 武汉华星光电技术有限公司 阵列基板及其制造方法
TWI715344B (zh) * 2019-12-10 2021-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN111739841B (zh) * 2020-05-08 2023-10-03 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140421A (ja) * 1992-10-22 1994-05-20 Casio Comput Co Ltd 薄膜トランジスタの製造方法
CN104241389A (zh) * 2013-06-21 2014-12-24 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
WO2012102158A1 (ja) * 2011-01-27 2012-08-02 シャープ株式会社 液晶表示パネル用基板及び液晶表示装置
US9720295B2 (en) * 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104362125B (zh) * 2014-09-25 2017-10-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR101679252B1 (ko) * 2014-09-30 2016-12-07 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
CN105448933B (zh) * 2015-11-24 2018-10-30 深圳市华星光电技术有限公司 用于液晶面板中的阵列基板及其制作方法
CN105487315A (zh) * 2016-01-19 2016-04-13 武汉华星光电技术有限公司 Tft阵列基板
CN105487718B (zh) * 2016-01-29 2019-03-15 武汉华星光电技术有限公司 阵列基板及其制作方法
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
US10217848B2 (en) * 2016-04-28 2019-02-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor structure and manufacturing method of the same
CN105867039A (zh) * 2016-06-21 2016-08-17 武汉华星光电技术有限公司 一种液晶面板、其制作方法及显示器
CN106098703B (zh) * 2016-07-01 2020-03-10 武汉华星光电技术有限公司 显示面板及其制造方法、显示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140421A (ja) * 1992-10-22 1994-05-20 Casio Comput Co Ltd 薄膜トランジスタの製造方法
CN104241389A (zh) * 2013-06-21 2014-12-24 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板

Also Published As

Publication number Publication date
US20180226438A1 (en) 2018-08-09
US10658403B2 (en) 2020-05-19
US10424607B2 (en) 2019-09-24
US20180286893A1 (en) 2018-10-04
CN106847743A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106847743B (zh) Tft基板及其制作方法
CN108054192B (zh) 柔性amoled基板及其制作方法
US10331001B2 (en) TFT substrate and manufacturing method thereof
WO2018227750A1 (zh) 柔性tft基板的制作方法
CN106558593B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US10038043B2 (en) Method for manufacturing AMOLED backplane and structure thereof
US20210183977A1 (en) Display panel and method of fabricating same
CN106653768B (zh) Tft背板及其制作方法
US9728403B2 (en) Array substrate and manufacturing method thereof
US9947736B2 (en) Manufacture method of AMOLED back plate and structure thereof
CN107611085B (zh) Oled背板的制作方法
US9553169B2 (en) Method for manufacturing AMOLED backplane
US9673425B1 (en) Method for manufacturing AMOLED backplane and structure thereof
US10504731B2 (en) TFT substrate and manufacturing method thereof
CN110534577B (zh) 一种薄膜晶体管及制备方法
CN107978607B (zh) 背沟道蚀刻型氧化物半导体tft基板的制作方法
WO2015100808A1 (zh) 一种具有氧化物薄膜电晶体的发光装置及其制造方法
CN108538902B (zh) Oled背板的制作方法及oled背板
US6812052B2 (en) Method for fabricating low-temperature polysilicon organic electroluminescent device
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN108598096B (zh) Tft阵列基板及其制作方法
WO2019100492A1 (zh) 背沟道蚀刻型tft基板及其制作方法
CN203480166U (zh) 一种阵列基板和显示装置
CN109638021B (zh) 柔性tft基板的制作方法及柔性oled面板的制作方法
US10749037B2 (en) Low temperature poly-silicon TFT substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant