DE112011105998T5 - Speicheroperationen unter Verwendung von Systemtemperatursensordaten - Google Patents

Speicheroperationen unter Verwendung von Systemtemperatursensordaten Download PDF

Info

Publication number
DE112011105998T5
DE112011105998T5 DE112011105998.1T DE112011105998T DE112011105998T5 DE 112011105998 T5 DE112011105998 T5 DE 112011105998T5 DE 112011105998 T DE112011105998 T DE 112011105998T DE 112011105998 T5 DE112011105998 T5 DE 112011105998T5
Authority
DE
Germany
Prior art keywords
memory
stack
refresh rate
temperature
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112011105998.1T
Other languages
English (en)
Inventor
Kenneth Shoemaker
Paul Fahey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011105998T5 publication Critical patent/DE112011105998T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

Speicheroperationen unter Verwendung von Systemtemperatursensordaten Eine Ausführungsform eines Speichergeräts umfasst einen Speicherstapel, der ein oder mehrere gekoppelte Speicherelemente aufweist, und einen mit dem Speicherstapel gekoppelten Logikchip, wobei der Logikchip einen Speichercontroller und einen oder mehrere Temperatursensoren umfasst, wobei der eine oder die mehreren Temperatursensoren einen ersten in einem ersten Bereich des Logikchips angeordneten Temperatursensor umfassen. Der Speichercontroller bezieht Temperaturwerte von dem einen oder den mehreren Temperatursensoren, wobei das Logikelement Temperaturbedingungen für den Speicherstapel unter Verwendung der Temperaturwerte einschätzt, wobei die Bestimmung der eingeschätzten Temperaturbedingungen für den Speicherstapel mindestens teilweise auf einer Lage des ersten Temperatursensors in dem ersten Bereich des Logikelements basiert. Eine Refresh-Rate für einen oder mehrere Abschnitte des Speicherstapels wird mindestens teilweise auf der Grundalge der eingeschätzten Temperaturbedingungen für den Speicherstapel modifiziert.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung betreffen im Allgemeinen das Gebiet von elektronischen Bauelementen und insbesondere Speicheroperationen unter Verwendung von Systemtemperatursensordaten.
  • HINTERGRUND
  • Um Speicher mit zusätzlicher Dichte für Rechenoperationen bereitzustellen, werden Konzepte, die Speichergeräte mit einer Mehrzahl von eng gekoppelten Speicherelementen (welche als 3D-Stapelspeicher oder Stapelspeicher bezeichnet werden können) umfassen, entwickelt. Ein 3D-Stapelspeicher kann gekoppelte Schichten oder Einheiten von DRAM-(dynamisches RAM)-Speicherelementen umfassen, die als ein Speicherstapel bezeichnet werden können. Stapelspeicher kann verwendet werden, um eine große Menge an Hauptspeicher in einem einzigen Bauelement oder Einheit bereitzustellen, wobei das Bauelement oder die Einheit außerdem bestimmte Systemkomponenten, wie z. B. einen Speichercontroller und eine CPU (Hauptprozessor), umfassen kann.
  • Da 3D-Stapelspeichergeräte an Größe zugenommen haben, herrschen unterschiedliche Temperaturen innerhalb des Speicherstapels. Der innere Teil eines 3D-Speicherstapels ist im Allgemeinen heißer als die Außenabschnitte, da nur die Außenabschnitte einer Kühlung unterliegen, und größerer Stapel führt im Allgemeinen zu größeren Temperaturdifferenzen zwischen den inneren und den äußeren Abschnitten.
  • Die Funktionsweise eines Speichers ändert sich, wenn der Speicher erhitzt wird. Insbesondere erfordert ein Speicher bei höheren Temperaturen im Allgemeinen häufigere Refresh-Zyklen. Jedoch kann ein kostengünstiger Speicher keine Temperatursensoren aufweisen oder kann keine Temperaturdaten bereitstellen. Ohne Temperaturerfassung ist es schwierig zu bestimmen, wie sich Wärme innerhalb eines Speichergeräts verteilt und somit wie Refresh-Vorgänge geeignet zu handhaben sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ausführungsformen der Erfindung werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
  • 1 stellt eine Ausführungsform eines Stapelspeichergeräts dar;
  • 2 stellt eine Ausführungsform eines 3D-Stapelspeichers dar;
  • 3 ist eine Veranschaulichung von Temperatursensoren in einer Ausführungsform eines Speichergeräts;
  • 4 ist ein Ablaufdiagramm zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Festlegen einer Speicherauffrischung (Refresh) unter Verwendung von Systemtemperaturdaten;
  • 5 stellt eine Ausführungsform eines Logikchips dar, der ein Wärmesubsystem zum Einschätzen von Temperaturbedingungen eines Speichers;
  • 6 ist ein Blockdiagramm zum Veranschaulichen einer Ausführungsform einer Vorrichtung oder eines Systems, die/das ein Stapelspeichergerät aufweist;
  • 7 stellt eine Ausführungsform eines Rechensystems dar, das ein Wärmesubsystem zum Einschätzen von Temperaturbedingungen eines Speichers aufweist; und
  • 8A und 8B stellen Ausführungsformen von Speichergeräten dar, die ein Wärmesubsystem zum Einschätzen von Temperaturbedingungen im Stapelspeichergerät aufweisen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ausführungsform der Erfindung betreffen im Allgemeinen dynamische Operationen bei 3D-Stapelspeicher unter Verwendung von Temperaturdaten.
  • Wie hier verwendet:
    bedeutet „3D-Stapelspeicher” (wobei 3D auf dreidimensional hinweist) oder „Stapelspeicher” einen Hauptspeicher, der eine oder mehrere gekoppelte Speicherschichten, Speichereinheiten oder andere Speicherelemente umfasst. Der Speicher kann vertikal gestapelt oder horizontal (wie z. B. nebeneinander) gestapelt sein, oder er kann sonst miteinander gekoppelte Speicherelemente umfassen. Der Speicher kann zum Beispiel die in 8A und 8B dargestellten Implementierungen umfassen. Insbesondere kann ein Stapelspeicher-DRAM-Gerät oder -System ein Speichergerät umfassen, das eine Mehrzahl von DRAM-Schichten aufweist. Ein Stapelspeichergerät kann außerdem Systemelemente in dem Gerät aufweisen, wobei die Systemelemente einen Logikchip aufweisen können. Der Logikchip kann ein System auf einem Chip (System-on-Chip, SoC) umfassen und kann Elemente, wie z. B. eine CPU (Hauptprozessor), einen Speichercontroller und andere verwandte Systemelemente, aufweisen. In einigen Ausführungsformen kann der Logikchip eine Anwendungsprozessor- oder eine Grafikverarbeitungseinheit (graphics processing unit, GPU) sein.
  • Ein DRAM arbeitet bei verschiedenen Temperaturen unterschiedlich. Insbesondere weisen DRAM-Chips aufgrund von Temperatur unterschiedliche Retentionszeiten auf, was sich auf eine erforderliche Refreshfrequenz des DRAMs auswirkt. Low-Power-DRAM-Chips können diese Eigenschaft in einem Merkmal verwenden, das als „temperaturkompensierte Selbstauffrischung” (temperature compensated self refresh) bezeichnet wird. Dieses Merkmal kann verwendet werden, um die Refreshfrequenz auf erforderliche Niveaus zu reduzieren, anstatt den Speicher aufzufrischen, um z. B. ungünstigsten möglichen Fällen bei einem Speicher gerecht zu werden. Das Merkmal kann damit zur Reduzierung des Bereitschaftsstromverbrauchs eines Speichers verwendet werden.
  • Ein Stapelspeichergerät kann Bereiche umfassen, die viel wärmer als andere Bereiche werden. Eine Bestimmung dieser Temperaturgradienten innerhalb des Speicherstapels könnte zum Festlegen der Refresh-Anforderungen des Speichers verwendet werden.
  • Jedoch können bestimmte Speicherelemente, darunter Speicherelemente, die kostensparend hergestellt werden, keine Temperatursensoren innerhalb des Speichers aufweisen, oder, wenn Temperatursensoren vorhanden sind, derartige Sensoren können für einen Speichercontroller oder ein anderes Verarbeitungselement zum Verwenden beim Regeln des Betriebs eines Stapelspeichergeräts nicht zugänglich sein. Zum Beispiel können Temperatursensoren in DRAM-Geräten nach außen des DRAMs nicht exponiert sein, außer zum Anzeigen von sehr hohen Temperaturschwankungen. DRAM-Anbieter möchten normalerweise keine niedrigeren Temperaturangaben zeigen, da die Anbieter die Genauigkeit ihrer Temperatursensoren nicht garantieren wollen. In einigen Ausführungsformen werden in einem Logikchip, einschließlich eines System-on-Chip, bereitgestellte Temperatursensoren verwendet, um Temperaturinformationen an einen DRAM-Controller oder andere Verarbeitungselemente bereitzustellen, wobei die Informationen durch den Speichercontroller oder die Speicherelemente zum Reduzieren der Auto-Refresh-Frequenz auf effizientere Niveaus verwendet werden, wodurch die Leistung verbessert wird und aktiver Stromverbrauch reduziert wird. In einigen Ausführungsformen ist der Logikchip eng an die DRAM-Speicherelemente gebunden, so dass die von den Temperatursensoren bezogenen Temperaturinformationen verwendet werden können, um auf einen Temperaturzustand der Speicherelemente zu schließen.
  • In einigen Ausführungsformen sind Speicherstrom- und -Leistungs-Optimierungsfunktionen in einen Stapelchipgerät bereitgestellt, wobei sich die Speicherrohchipschichten und der Logikchip (wie z. B. ein Prozessor- oder SoC-Logikchip) auf getrennten Chips befinden, aber sehr eng gekoppelt sind. Wenn ein Logikchip und ein Stapelspeicher aus DRAM-Rohchipschichten zum Herstellen eines Stapelspeichergeräts, wie z. B. bei einem Wide-IO-Speicher-Interconnector-PoP, gestapelt werden, besteht nur ein geringer Temperaturgradient zwischen dem Speicherstapel und dem Logikchip. In einigen Ausführungsformen können in einem Logikchip vorhandene Temperatursensoren zum Einschätzen von Temperaturbedingungen in den Speicherrohchipschichten verwendet werden.
  • In einigen Ausführungsformen können die eingeschätzten Temperaturbedingungen zum Festlegen der Leistungseinstellungen für den Speicher, einschließlich der Refresh-Zyklus-Frequenzen für Abschnitte des Speicherstapels, verwendet werden. Ein Logikchip kann mehrere Temperatursensoren umfassen, die zum Überwachen der Temperatur an verschiedenen Teilen des Logikchips verwendet werden. In einigen Ausführungsformen können aufgrund einer thermischen Kopplung zwischen dem Speicherstapel und dem Logikchip die Temperatursensoren des Logikchips auch zum Einschätzen von Temperaturen der DRAM-Chips verwendet werden. In einigen Ausführungsformen stellen Temperatursensoren eines Logikchips Temperaturinformationen an den DRAM-Controller bereit, wobei der Controller diese Informationen verwenden kann, um die Auto-Refresh-Frequenz zu reduzieren und dadurch die Leistung zu verbessern und aktiven Stromverbrauch zu reduzieren. In einigen Ausführungsformen kann eine Vorrichtung oder ein System außerdem die Temperaturinformationen verwenden, um ausreichende Auffrischung (Refresh) bei steigenden Temperaturen zu gewährleisten und somit einen Betrieb eines Stapelspeichergeräts bei höheren Temperaturen zu ermöglichen.
  • In einigen Ausführungsformen umfasst ein Speichergerät einen Speicherstapel, der ein oder mehrere gekoppelte Speicherelemente aufweist, und ein Logikelement, wobei das Logikelement einen oder mehrere Temperatursensoren umfasst, wobei der eine oder die mehreren Temperatursensoren einen ersten Temperatursensor in einem ersten Bereich des Logikelements umfassen. In einigen Ausführungsformen bestimmt das Logikelement Temperaturwerte des einen oder der mehreren Temperatursensoren, wobei das Logikelement Temperaturbedingungen für den Speicherstapel unter Verwendung der Temperatursensorwerte einschätzen soll. In einigen Ausführungsformen basiert die Bestimmung der eingeschätzten Temperaturbedingungen für den Speicherstapel mindestens teilweise auf der Lage jedes von dem einen oder den mehreren Temperatursensoren, einschließlich der Lage des ersten Temperatursensors in dem ersten Bereich des Logikelements, und eine Refresh-Rate für einen oder mehrere Abschnitte des Speicherstapels wird zumindest teilweise auf der Grundlage der eingeschätzten Temperaturbedingungen für den Speicherstapel modifiziert.
  • In einigen Ausführungsformen umfasst ein Verfahren das Sammeln von Temperaturdaten von einem oder mehreren Temperatursensoren in einem Logikchip, wobei der Logikchip mit einem Speicherstapel gekoppelt ist, das Einschätzen von Temperaturbedingungen des Speicherstapels auf der Grundlage der gesammelten Temperaturdaten und einer Lage jedes von dem einen oder den mehreren Temperatursensoren, Bestimmen einer empfohlenen Refresh-Rate für jeden von dem einen oder den mehreren Abschnitten des Speicherstapels, und nach dem Bestimmen, dass eine Refresh-Rate eines Abschnitt des Speicherstapels von einer empfohlenen Refresh-Rate verschieden ist, das Einstellen der Refresh-Rate für den Abschnitt des Speicherstapels.
  • 1 ist eine Darstellung einer Ausführungsform eines Stapelspeichergeräts. In einigen Ausführungsformen umfasst ein Stapelspeichergerät 100 einen Speicherstapel, der einen oder mehrere DRAM-Rohchipschichten 120 umfasst und eng mit einem Logikchip 110 gekoppelt ist, der ein SoC- oder ein anderes System sein kann. In einigen Ausführungsformen kann der Logikchip 110 ein Wärmesubsystem für den Speicherstapel 120 umfassen, wobei das Wärmesubsystem einen oder mehrere Temperatursensoren aufweist, die zum Einschätzen von Temperaturbedingungen im Speicherstapel 120 verwendet werden können.
  • In einigen Ausführungsformen können der Logikchip 110 oder die DRAM-Rohchipschichten die eingeschätzten Temperaturbedingungen des Speicherstapels 120 verwenden, um erforderliche Refresh-Raten für Abschnitte des Speicherstapels 120 zu bestimmen. In einigen Ausführungsformen können der Logikchip oder die DRAM-Rohchipschichten die eingeschätzten Temperaturbedingungen verwenden, um zu vermeiden, dass Refresh-Operationen häufiger als nötig ausgeführt werden, und die Logik kann somit arbeiten, um den Stromverbrauch des Speicherstapels 100 zu reduzieren. In einigen Ausführungsformen kann eine Vorrichtung oder ein System außerdem die eingeschätzten Temperaturbedingungen verwenden, um ausreichende Refresh-Raten bei steigenden Temperaturen zu gewährleisten und somit einen Betrieb des Stapelspeichergeräts 100 bei höheren Temperaturen zu ermöglichen.
  • 2 stellt eine Ausführungsform eines 3D-Stapelspeichers dar. In dieser Darstellung umfasst ein 3D-Stapelspeichergerät 200, wie z. B. ein Wide-IO-Speichergerät, ein Logikchip-Systemelement 210, das mit einer oder mehreren DRAM-Speicherrohchipschichten 220, die hier auch als Speicherstapel bezeichnet werden, gekoppelt ist. In einigen Ausführungsformen kann der Logikchip 210 ein System-on-Chip (SoC) oder ein anderes ähnliches Element sein. Die Elemente dieser Figur und der nachfolgenden Figuren sind zum Zweck der Veranschaulichung dargestellt und sind nicht maßstabsgetreu gezeichnet. Jede Rohchipschicht umfasst eine(n) oder mehrere Scheiben oder Abschnitte und kann einen oder mehrere verschiedene Kanäle aufweisen. Jede Rohchipschicht kann eine temperaturkompensierte Self-Refresh-Schaltung (temperature compensated self-refresh, TCSR) umfassen, um thermische Aspekte anzugehen, wobei der TCSR und ein Mode-Register (MR) ein Teil einer Managementlogik des Geräts sein können und wobei die MC (Management Logic) thermische Versatzbit(s) zum Einstellen der Refresh-Rate durch den TCSR umfassen kann. Die Rohchipschichten und das Systemelement können thermisch miteinander gekoppelt sein.
  • Obwohl 2 eine Implementierung veranschaulicht, bei der der Logikchip 210 unterhalb des Speicherstapels aus einer oder mehreren Speicherrohchipschichten 220 gekoppelt ist, sind Ausführungsformen nicht auf diese Anordnung beschränkt. Beispielsweise kann in einigen Ausführungsformen ein Systemelement 210 an den Speicherstapel 220 angrenzend angeordnet sein und kann deshalb in einer Nebeneinanderanordnung mit dem Speicherstapel 220 gekoppelt sein.
  • In dieser Darstellung umfassen die DRAM-Speicherrohchipschichten vier Speicherrohchipschichten, wobei diese Schichten eine erste Speicherrohchipschicht 230, eine zweite Speicherrohchipschicht 240, eine dritte Speicherrohchipschicht 250 und eine vierte Speicherrohchipschicht 260 sind. Jedoch sind Ausführungsformen auf keine bestimmte Anzahl von Speicherrohchipschichten im Speicherstapel 210 begrenzt und können eine größere oder kleinere Anzahl von Speicherrohchipschichten aufweisen. Neben anderen Elementen kann das Systemelement 210 einen Speichercontroller 212 für den Speicherstapel 220 umfassen. In einigen Ausführungsformen umfasst jede Speicherrohchipschicht (mit der möglichen Ausnahme der oberen oder äußersten Speicherrohchipschicht, wie z. B. der vierten Speicherrohchipschicht 260 in dieser Darstellung) eine Mehrzahl von Silizium-Durchkontaktierungen (Through Silicon Vias, TSVs) 205, um Pfade durch das Siliziumsubstrat der Speicherrohchipschichten bereitzustellen.
  • Der Speicher 200 kann einen oder mehrere Temperaturgradienten aufweisen, wobei Temperaturgradienten vertikale Gradienten 270, wie z. B. kühlere Bereiche näher an Kühllamellen oder anderen Kühlelementen, und horizontale Temperaturgradienten 275, wie Differenzen zwischen einem heißeren Innenkern und kühleren äußeren Abschnitten des Speicherstapels 220, umfassen können.
  • In einigen Ausführungsformen kann der Logikchip 210 einen oder mehrere Temperatursensoren 280 umfassen, die zum Einschätzen von Temperaturbedingungen im Speicherstapel 220 verwendet werden können, wobei der Speichercontroller 212 oder die Speicherrohchipschichten 220 die eingeschätzten Temperaturbedingungen verwenden können, um Refresh-Raten für Abschnitte des Speicherstapels 220 zu bestimmen. In einigen Ausführungsformen kann eine Speicherrohchipschicht 220 den eingeschätzten Temperaturzustand zum Justieren der durch Temperatursensoren der Speicherrohchipschicht generierten Temperaturwerte verwenden.
  • 3 ist eine Darstellung von Temperatursensoren in einer Ausführungsform eines Speichergeräts. In einigen Ausführungsformen kann ein Speichergerät 300 einen oder mehrere eng mit einem Logikchip 310 gekoppelte Speicherchips 330 umfassen. In einigen Ausführungsformen können die Speicherchips keine Temperatursensoren aufweisen oder, wenn Temperatursensoren 335 vorhanden sind, Daten von derartigen Temperatursensoren sind nicht allgemein außerhalb des Speicherchips 330 zugänglich, außer beim Vorliegen von extremen Temperaturen. In einigen Ausführungsformen umfasst der Logikchip einen oder mehrere Temperatursensoren 380 und der Logikchip verwendet derartige Sensoren, um Wärmebedingungen in dem Speicherchip 330 einzuschätzen. In einigen Ausführungsformen ist die Lage jedes der Temperatursensoren 380 dem Logikchip 310 bekannt und derartige Kenntnisse können beim Einschätzen von Temperaturen in verschiedenen Bereichen des Speicherchips verwendet werden.
  • 4 ist ein Ablaufdiagramm zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Festlegen des Speicher-Refresh (der Speicherauffrischung) unter Verwendung von Systemtemperaturdaten. In einigen Ausführungsformen kann eine Vorrichtung oder ein System, die/das einen Stapelspeicher aufweist, in Betrieb 410 sein. In einigen Ausführungsformen kann der Stapelspeicher einen mit einem Speicherstapel aus einer oder mehreren Speicherrohchipschichten gekoppelten Logikchip aufweisen. In einigen Ausführungsformen kann ein Controller des Stapelspeichers Daten von Systemtemperatursensoren in dem Logikchip 415 sammeln.
  • In einigen Ausführungsformen kann der Controller Temperaturbedingungen verschiedener Bereiche des Speicherstapels auf der Grundlage der von den Temperatursensoren gesammelten Temperaturdaten und der Lage der Temperatursensoren 420 einschätzen. In einigen Ausführungsformen kann der Controller eine empfohlene Refresh-Rate für jeden von mehreren Abschnitten des Speicherstapels auf der Grundalge der eingeschätzten Temperaturbedingungen und der Leistungskenndaten 425 des Speicherstapels, wie z. B. Daten, die erforderliche Refresh-Raten für Speicherelemente bei bestimmten Temperaturen betreffen, bestimmen.
  • Wenn die eingeschätzten Temperaturbedingungsdaten für den Speicherstapel anzeigen, dass die Refresh-Rate für einen Abschnitt des Speicherstapels von der empfohlenen Refresh-Rate 430 verschieden ist, kann in einigen Ausführungsformen der Controller die Refresh-Rate für den Abschnitt des Speicherstapels 435 eigenständig ändern. Der Prozess kann anschließend mit dem Sammeln von Temperaturdaten von den Systemtemperatursensoren 410 fortfahren.
  • 5 stellt eine Ausführungsform eines Logikchips dar, der ein Wärmesubsystem zum Einschätzen von Temperaturbedingungen eines Speichers aufweist. In einigen Ausführungsformen kann ein Logikchip 500 eines Speichergeräts (wie z. B. Logikchip 210 des in 2 dargestellten Stapelspeichers 200) einen Speichercontroller 512 zum Steuern des Speichers eines Speicherstapels umfassen, wobei der Logikchip 500 eng mit dem Speicherstapel gekoppelt ist, so dass Temperaturen in dem Logikchip ein Anzeichen für Temperaturen im Speicherstapel sind. In einigen Ausführungsformen umfasst der Logikchip einen oder mehrere Temperatursensoren 580, um Systemtemperaturdaten 582 zu sammeln. In einigen Ausführungsformen kann der Logikchip die Systemtemperaturdaten 582 verwenden, um eingeschätzte Temperaturbedingungen 584 des Speichers zu generieren. In einigen Ausführungsformen können die eingeschätzten Temperaturbedingungen 584 des Speichers und die Leistungskenndaten 590 des Speichergeräts, einschließlich von Daten, die erforderliche Refresh-Raten für bestimmte Temperaturen beschreiben, verwendet werden, um Refresh-Raten für einen oder mehrere Abschnitte des Speicherstapels 592 festzulegen. In einigen Ausführungsformen kann der Speichercontroller 512 die Refresh-Raten für Abschnitte des Speicherstapels einstellen. In einigen Ausführungsformen kann der Speichercontroller Daten, die die eingeschätzten Temperaturbedingungen betreffen, an Speicherelemente des Speicherstapels bereitstellen, um es den Speicherelementen zu ermöglichen, Refresh-Raten für die Speicherelemente einzustellen.
  • 6 ist ein Blockdiagramm zum Veranschaulichen einer Ausführungsform einer Vorrichtung oder eines Systems, die/das ein Stapelspeichergerät umfasst. Rechengerät 600 repräsentiert ein Rechengerät, das ein mobiles Rechengerät, wie z. B. einen Laptop- oder Notebook-Computer, ein Netbook, einen Tablet-Computer (einschließlich eines Geräts, das einen Touchscreen ohne eine separate Tastatur aufweist, eines Geräts, das sowohl einen Touchscreen als auch eine Tastatur aufweist, eines Geräts, das über eine schnelle Initialisierung, die als „Instand On”-Vorgang bezeichnet wird, verfügt, und eines Geräts, das im Allgemeinen im Betrieb mit einem Netzwerk verbunden ist, das als „Always Connected (allzeit verbunden)” bezeichnet wird), ein Mobiltelefon oder Smartphone, einen für Wireless aktivierten E-Reader oder ein anderes Wireless-Mobilgerät, umfasst. Es ist offensichtlich, dass bestimmte Komponenten allgemein dargestellt sind und nicht alle Komponenten eines derartigen Geräts in Gerät 600 dargestellt sind. Die Komponenten können über einen oder mehrere Busse oder andere Verbindungen 605 verbunden sein. Gerät 600 umfasst Prozessor 610, der die Hauptverarbeitungsoperationen des Geräts 600 ausführt. Prozessor 610 kann ein oder mehrere physische Geräte, wie Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikgeräte oder andere Verarbeitungseinrichtungen, umfassen. Die Verarbeitungsoperationen, die von Prozessor 610 ausgeführt werden, umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf denen Anwendungen, Gerätefunktionen oder beides ausgeführt werden. Die Verarbeitungsoperationen umfassen Operationen, die mit I/O (Ein-/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Geräten in Zusammenhang stehen, Operationen, die mit dem Power-Management in Zusammenhang stehen, Operationen oder beides, die mit dem Verbinden von Gerät 600 mit einem anderen Gerät in Zusammenhang stehen. Die Verarbeitungsoperationen können außerdem Operationen umfassen, die auf Audio-I/O, Anzeige-I/O oder beides bezogen sind.
  • In einer Ausführungsform umfasst Gerät 600 ein Audiosubsystem 620, welches Hardware- (wie Audiohardware und Audioschaltkreise), und Softwarekomponenten (wie Treiber und Codecs), die mit dem Bereitstellen von Audiofunktionen an das Rechengerät assoziiert sind, repräsentiert. Audiofunktionen können einen Lautsprecherausgang, einen Kopfhörerausgang oder beide Arten von Audioausgang sowie einen Mikrofoneingang umfassen. Geräte für derartige Funktionen können in das Gerät 600 integriert oder mit Gerät 600 verbunden sein. In einer Ausführungsform interagiert ein Benutzer mit Gerät 600 durch Bereitstellen von Audiobefehlen, die von Prozessor 610 empfangen und verarbeitet werden. Anzeigesubsystem 630 repräsentiert Hardware- (wie Anzeigegeräte) und Softwarekomponenten (wie Treiber), die eine Anzeige, die visuelle Elemente, Tastelemente oder beide Arten von Elementen aufweist, zum Interagieren mit dem Rechengerät für einen Benutzer bereitstellen. Das Anzeigesubsystem 630 weist Anzeigeschnittstelle 632 auf, die den konkreten Bildschirm oder das konkrete Hardwaregerät umfasst, den/das zur Bereitstellung einer Anzeige für einen Benutzer verwendet wird. In einer Ausführungsform umfasst Anzeigeschnittstelle 632 eine von Prozessor 610 separate Logik, um mindestens einige in Zusammenhang mit der Anzeige stehende Verarbeitungsaufgaben auszuführen. In einer Ausführungsform umfasst Anzeigesubsystem 630 ein Touchscreen-Gerät, das sowohl Ausgabe als auch Eingabe für einen Benutzer bereitstellt.
  • I/O-Controller 640 repräsentiert Hardwaregeräte und Softwarekomponenten, die mit der Interaktion mit einem Benutzer in Zusammenhang stehen. I/O-Controller 640 kann arbeiten, um Hardware zu verwalten, die Teil des Audiosubsystems 620, eines Anzeigesubsystems 630 oder beider derartigen Subsysteme ist. Außerdem stellt I/O-Controller 640 einen Verbindungspunkt für zusätzliche Geräte dar, die mit Gerät 600 verbunden sind und über die ein Benutzer mit dem Gerät interagieren kann. Geräte, die an das Gerät 600 angeschlossen sein können, können zum Beispiel Mikrofon, Lautsprecher- oder Stereosysteme, Videosysteme oder andere Anzeigegeräte, Tastatur oder Keypad-Geräte oder andere I/O-Geräte zur Nutzung mit konkreten Anwendungen, wie Kartenleser oder anderen Geräten, umfassen. Wie vorstehend erwähnt, kann I/O-Controller 640 mit Audiosubsystem 620, Anzeigesubsystem 630 oder mit beiden derartigen Subsystemen interagieren. Zum Beispiel kann ein Eingang über ein Mikrofon oder ein anderes Audiogerät Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen des Geräts 600 bereitstellen. Außerdem kann eine Audioausgabe anstatt oder zusätzlich zur Anzeigeausgabe bereitgestellt sein. Wenn das Anzeigesubsystem einen Touchscreen umfasst, agiert in einem anderen Beispiel das Anzeigegerät auch als ein Eingabegerät, das zumindest teilweise durch I/O-Controller 640 gesteuert werden kann. Am Gerät 600 können außerdem zusätzliche Schaltflächen oder Schalter vorhanden sein, um von I/O-Controller 640 verwaltete I/O-Funktionen bereitzustellen.
  • In einer Ausführungsform verwaltet I/O-Controller 640 Geräte, wie z. B. Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die in Gerät 600 enthalten sein können. Die Eingabe kann Teil einer direkten Benutzerinteraktion sowie das Bereitstellen einer umgebungsbedingten Eingabe an das Gerät sein, um dessen Operationen (wie z. B. das Filtern von Rauschen, das Anpassen der Anzeigen bezüglich der Helligkeitserkennung, Anwenden eines Blitzes einer Kamera oder andere Funktionen) zu beeinflussen. In einer Ausführungsform umfasst Gerät 600 Power-Management 650, das die Batteriestromverwendung, das Laden der Batterie und Funktionen verwaltet, die mit dem Energiesparbetrieb in Zusammenhang stehen. In einigen Ausführungsformen umfasst das Speichersubsystem 660 Speichergeräte zum Speichern von Informationen in Gerät 600. Der Prozessor 610 kann Daten von Elementen des Speichersubsystems 660 lesen und in diese schreiben. Speicher kann nichtflüchtige Speichergeräte (die einen Zustand aufweisen, der sich nicht ändert, wenn die Stromversorgung zum Speichergerät unterbrochen wird), flüchtige Speichergeräte (die einen Zustand aufweisen, der unbestimmt ist, wenn die Stromversorgung zum Speichergerät unterbrochen wird) oder beide derartige Speicher umfassen. Speicher 660 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Gerätedaten (ob langfristig oder temporär), die mit der Ausführung der Anwendungen und Funktionen des Geräts 600 in Zusammenhang stehen, speichern.
  • In einigen Ausführungsformen kann Speichersubsystem 660 einen Stapelspeichergerät 662 aufweisen, der einen Speicherstapel aus einer oder mehreren Speicherrohchipschichten aufweist, wobei das Stapelspeichergerät ein Wärmesubsystem 664 zum Einschätzen von Temperaturbedingungen in dem Stapelspeichergerät unter Verwendung eines oder mehrerer in einem eng mit dem Speicherstapel gekoppelten Logikchip angeordneten Systemtemperatursensoren aufweist. In einigen Ausführungsformen können die durch das Wärmesubsystem generierten Informationen verwendet werden, um effiziente Refresh-Raten für den Speicherstapel festzulegen und dadurch den Stromverbrauch des Geräts zu reduzieren.
  • Konnektivität 670 umfasst Hardwaregeräte (z. B. Steckverbinder und Kommunikationshardware für drahtlose Kommunikation, verdrahtete Kommunikation oder beides) und Softwarekomponenten (z. B. Treiber, Protokollstapel), um es Gerät 600 zu ermöglichen, mit externen Geräten zu kommunizieren. Das Gerät könnte separate Geräte, wie z. B. andere Rechengeräte, drahtlose Zugangspunkte (access points) oder Basisstationen sowie Peripheriegeräte, wie z. B. Headsets, Drucker oder andere Geräte sein. Konnektivität 670 kann mehrere verschiedene Arten von Konnektivität umfassen. Zur Verallgemeinerung ist Gerät 600 mit Mobilfunkkonnektivität 672 und einer drahtlosen Konnektivität 674 dargestellt. Mobilfunkkonnektivität 672 bezieht sich generell auf Mobilfunknetz-Konnektivität, die durch Mobilfunkanbieter, wie beispielsweise über 4G/LTE (Long Term Evolution), GSM (Global System for Mobile Communications) oder Varianten oder Ableitungen, CDMA (Codemultiplexverfahren) oder Varianten oder Ableitungen, TDM (Zeitmultiplexverfahren) oder Varianten oder Ableitungen oder andere Mobilfunkdienstleistungsstandards, bereitgestellt wird. Drahtlose Konnektivität 674 bezieht sich auf drahtlose Konnektivität, die kein Mobilfunk ist und persönliche Netzwerke (wie Bluetooth), lokale Netzwerke (wie WiFi), Weitverkehrsnetzwerke (wie WiMax) und andere drahtlose Kommunikation umfassen kann. Die Konnektivität kann eine oder mehrere Rundstrahlantennen oder Richtantennen 676 umfassen.
  • Peripherieverbindungen 680 umfassen Hardwareschnittstelen und Stecker sowie Softwarekomponenten (z. B. Treiber, Protokollstapel), um periphere Verbindungen herzustellen. Es ist offensichtlich, dass Gerät 600 sowohl ein peripheres Gerät („an” 682) für andere Computergeräte sein könnte als auch Peripheriegeräte, die mit ihn verbunden sind („von” 684), aufweisen könnte. Gerät 600 kann allgemein einen „Dock”-Anschluss für die Verbindung mit anderen Rechengeräten zu Zwecken, wie z. B. das Verwalten (wie das Herunterladen, Hochladen, Ändern oder Synchronisieren) von Inhalten auf Gerät 600, aufweisen. Außerdem kann ein Dockanschluss die Verbindung des Geräts 600 mit bestimmten Peripheriegeräten ermöglichen, die es Gerät 600 ermöglichen, die Ausgabe der Inhalte an zum Beispiel audiovisuelle oder andere Systeme zu steuern.
  • Zusätzlich zu einem proprietären Dockanschluss oder einer anderen proprietären Verbindungshardware kann Gerät 600 Verbindungen mit Peripheriegeräten 680 über herkömmliche oder auf Standards basierenden Verbindern herstellen. Herkömmliche Arten können einen USB-Anschluss (der irgendeine von einer Anzahl von unterschiedlichen Hardwareschnittstellen umfassen kann), DisplayPort, einschließlich von MiniDisplayPort (MDP), HDMI-Schnittstelle (High Definition Multimedia Interface, HDMI), FireWire oder eine andere Art umfassen.
  • 7 stellt eine Ausführungsform eines Rechensystems dar, das ein Wärmesubsystem zum Einschätzen von Temperaturbedingungen eines Speichers umfasst. Das Rechensystem kann einen Computer, einen Server, eine Spielkonsole oder eine andere Rechenvorrichtung umfassen. In dieser Darstellung sind bestimmte herkömmliche und allgemein bekannte Komponenten, die für die vorliegende Erfindung nicht relevant sind, nicht gezeigt. In einigen Ausführungsformen umfasst das Rechensystem 700 Interconnect oder Crossbareinheit 705 oder eine andere Kommunikationseinrichtung zur Datenübertragung. Das Rechensystem 700 kann eine mit dem Interconnect 705 gekoppelte Verarbeitungseinrichtung, wie z. B. einen oder mehrere Prozessoren 710, zur Verarbeitung von Informationen aufweisen. Die Prozessoren 710 können einen oder mehrere physische Prozessoren und einen oder mehrere logische Prozessoren umfassen. Der Interconnect 705 ist der Einfachheit halber als Einzelinterconnect dargestellt, er kann jedoch mehrere verschiedene Interconnects oder Busse repräsentieren und die Komponentenverbindungen mit derartigen Interconnects können variieren. Der in 7 dargestellte Interconnect 705 ist eine Generalisierung, die einen oder mehrere separate physische Busse, Punkt-zu-Punkt-Verbindungen oder beides repräsentiert, die über geeignete Brücken, Adapter oder Controller verbunden sind.
  • In einigen Ausführungsformen umfasst ferner das Rechensystem 700 ein RAM (Random Access Memory) oder ein anderes dynamisches Speichergerät oder -element als Hauptspeicher 712 zum Speichern von Informationen und Befehlen, die von den Prozessoren 710 ausgeführt werden. Der RAM-Speicher umfasst ein DRAM (Dynamic Random Access Memory), das eine Auffrischung der Speicherinhalte erfordert, und ein SRAM (Static Random Access Memory), das keine Auffrischung der Inhalte erfordert, was jedoch die Kosten erhöht. In einigen Ausführungsformen kann der Hauptspeicher aktive Speicherung von Anwendungen aufweisen, einschließlich einer Suchmaschinenanwendung zum Verwenden bei Netzwerk-Browsing-Aktivitäten durch einen Benutzer des Rechensystems. Der DRAM-Speicher kann ein SDRAM (Synchronous Dynamic Random Access Memory), das ein Taktsignal zum Steuern von Signalen aufweist, und ein EDO-DRAM (Extended Data-Out Dynamic Random Access Memory) umfassen. In einigen Ausführungsformen kann der Speicher des Systems bestimmte Register- oder andere Spezialspeicher umfassen.
  • In einigen Ausführungsformen umfasst der Hauptspeicher 712 einen Stapelspeicher 714, wobei das Stapelspeichergerät ein Wärmesubsystem 715 zum Einschätzen von Temperaturbedingungen in dem Stapelspeichergerät unter Verwendung eines oder mehrerer Systemtemperatursensoren, die in einem eng mit dem Speicherstapel gekoppelten Logikchip angeordnet sind, aufweist. In einigen Ausführungsformen können die durch das Wärmesubsystem generierten Informationen verwendet werden, um effiziente Refresh-Raten für den Speicherstapel festzulegen und dadurch den Stromverbrauch des Geräts zu reduzieren.
  • Das Rechensystem 700 kann außerdem ein ROM (Read Only Memory) 716 oder ein anderes statisches Speichergerät zum Speichern von statischen Informationen und Befehlen für die Prozessoren 710 umfassen. Das Rechensystem 700 kann ein oder mehrere nichtflüchtige Speicherelemente 718 zum Speicher von bestimmten Elementen aufweisen.
  • In einigen Ausführungsformen umfasst das Rechensystem 700 ein oder mehrere Eingabegeräte 730, wobei die Eingabegeräte eines oder mehrere von einer Tastatur, einer Maus, einem Touchpad, einer Sprachbefehlserkennung, einer Gestenerkennung oder einem anderen Gerät zum Bereitstellen von Eingabe an ein Rechensystem umfassen.
  • Das Rechensystem 700 kann außerdem über den Interconnect 705 mit einer Ausgabeanzeige 740 gekoppelt sein. In einigen Ausführungsformen kann die Anzeige 740 eine Flüssigkristallanzeige (liquid crystal display, LCD) oder eine beliebige andere Anzeige-Technologie zum Anzeigen von Informationen oder Inhalten an einen Benutzer umfassen. In manchen Umgebungen kann die Anzeige 740 einen Touchscreen umfassen, der ebenfalls als mindestens ein Teil eines Eingabegeräts verwendet wird. In manchen Umgebungen kann die Anzeige 740 ein Audiogerät, wie z. B. ein Lautsprecher, zum Bereitstellen von Audioinformationen sein oder ein solches umfassen.
  • Ein oder mehrere Sender oder Empfänger 745 können ebenfalls mit dem Interconnect 705 gekoppelt sein. In einigen Ausführungsformen kann das Rechensystem 700 einen oder mehrere Ports 750 zum Empfangen oder Senden von Daten umfassen. Das Rechensystem 700 kann ferner eine oder mehrere Rundstrahlantennen oder Richtantennen 755 zum Empfangen von Daten über Funksignale umfassen.
  • Das Rechensystem 700 kann außerdem ein Stromversorgungsgerät oder -system 760 aufweisen, das ein Netzteil, eine Batterie, eine Solarzelle, eine Brennstoffzelle oder ein anderes System oder Gerät zum Bereitstellen oder Generieren von Energie umfasst. Der durch das Stromversorgungsgerät oder -system 760 gelieferte Strom kann je nach Bedarf an die Elemente des Rechensystems 700 verteilt werden.
  • 8A und 8B stellen Ausführungsformen von Speichergeräten dar, die ein Wärmesubsystem zum Einschätzen von Temperaturbedingungen im Stapelspeichergerät aufweisen. In der in 8A bereitgestellten Darstellung umfasst ein Stapelspeichergerät 800 einen Speicherstapel 815, wobei der Speicherstapel in dieser Darstellung vier Speicherrohchipschichten, eine erste Speicherrohchipschicht 820, eine zweite Speicherrohchipschicht 830, eine dritte Speicherrohchipschicht 840 und eine vierte Speicherrohchipschicht 850, umfasst. In dieser Darstellung ist der Speicherstapel 815 mit einem Logikchip oder einem anderen Systemelement 810 über eine Anzahl von Interconnects 870 gekoppelt, wobei der Logikchip mit dem Speicherstapel thermisch gekoppelt ist. In einigen Ausführungsformen umfasst der Logikchip 810 einen Speichercontroller 814 und einen oder mehrere Temperatursensoren 880. In einigen Ausführungsformen schätzt der Speichercontroller 814 Temperaturbedingungen in dem Speicherstapel 815 unter Verwendung des einen oder der mehreren Systemtemperatursensoren 880 ein. In einigen Ausführungsformen können die eingeschätzten Temperaturbedingungen verwendet werden, um effiziente Refresh-Raten für den Speicherstapel 815 festzulegen und dadurch den Stromverbrauch des Geräts zu reduzieren.
  • In der in 8B bereitgestellten Darstellung umfasst ein Stapelspeichergerät 802 einen Speicherstapel 817 und einen Logikchip 812 oder ein anderes über Gehäusesubstrat 875 verbundenes Systemelement, wobei das Gehäusesubstrat zum Beispiel eine mit einen Nicht-Silizium-Substrat 894 gekoppelte Siliziumzwischenschicht 892 sein kann oder ein Siliziumsubstrat sein kann (hier nicht dargestellt). In dieser Darstellung umfasst der Speicherstapel 817 zwei Speicherrohchipschichten, eine erste Speicherrohchipschicht 822 und eine zweite Speicherrohchipschicht 832, aber Ausführungsformen sind nicht auf eine bestimmte Anzahl von Speicherrohchipschichten beschränkt. In dieser Darstellung sind der Speicherstapel 817 und der Logikchip 812 mit dem Substrat 875 über Interconnects 872 und 874 verbunden, wobei der Logikchip 812 mit dem Speicherstapel thermisch gekoppelt ist. In einigen Ausführungsformen umfasst der Logikchip 812 einen Speichercontroller 816 und einen oder mehrere Temperatursensoren 882. In einigen Ausführungsformen schätzt der Speichercontroller 816 Temperaturbedingungen in dem Speicherstapel 817 unter Verwendung des einen oder der mehreren Systemtemperatursensoren 882 ein. In einigen Ausführungsformen können die eingeschätzten Temperaturbedingungen verwendet werden, um effiziente Refresh-Raten für den Speicherstapel 817 festzulegen.
  • Bei der vorstehenden Beschreibung sind zum Zweck der Erklärung zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Für einen Fachmann ist es jedoch offensichtlich, dass die vorliegende Erfindung ohne einige dieser spezifischen Details realisiert werden kann. In anderen Fällen sind allgemein bekannte Anordnungen und Geräte in Form von Blockdiagrammen gezeigt. Es können Zwischenstrukturen zwischen veranschaulichten Komponenten vorhanden sein. Die hier beschriebenen oder veranschaulichten Komponenten können zusätzliche Eingänge oder Ausgänge aufweisen, die nicht veranschaulicht oder beschrieben sind.
  • Verschiedene Ausführungsformen können verschiedene Prozesse umfassen. Diese Prozesse können von Hardwarekomponenten ausgeführt werden oder sie können in einem Computerprogramm oder maschinenausführbaren Befehlen eingebettet sein, die verwendet werden können, um einen Allzweck- oder Spezialprozessor oder Logikschaltungen, die mit den Befehlen programmiert sind, zu veranlassen, die Prozesse auszuführen. Alternativ können die Prozesse von einer Kombination aus Hardware und Software ausgeführt werden.
  • Teile verschiedener Ausführungsformen können als ein Computerprogramm-Produkt bereitgestellt sein, das ein nichtflüchtiges computerlesbares Speichermedium umfassen kann, auf dem Computerprogramm-Befehle gespeichert sind, die verwendet werden können, um einen Computer (oder andere elektronische Geräte) zu programmieren, einen Prozess gemäß bestimmter Ausführungsformen von einem oder mehreren Prozessoren auszuführen. Das computerlesbare Medium kann umfassen, ist aber nicht beschränkt auf, Disketten, optische Platten, CD-ROM (compact disk read-only memory) und magnetooptische Platten, Festwertspeicher (read-only memory, ROM), Direktzugriffsspeicher (random access memory, RAM), löschbaren programmierbaren Festwertspeicher (erasable programmable read-only memory, EPROM), elektrisch löschbaren programmierbaren Festspeicher (electrically-erasable programmable read-only memory, EEPROM), magnetische oder optische Karten, Flash-Speicher oder andere Arten eines computerlesbaren Mediums, die zum Speichern elektronischer Befehle geeignet sind. Des Weiteren können Ausführungsformen außerdem als ein Computerprogramm-Produkt heruntergeladen werden, wobei das Programm von einem entfernten (remote) Computer zu einem anfragenden Computer übertragen werden kann.
  • Viele der Verfahren sind in ihrer grundlegendsten Form beschrieben, jedem der Verfahren können jedoch Prozesse hinzugefügt oder davon entfernt werden und Informationen können bei jeglicher der beschriebenen Bootschaften hinzugefügt oder entfernt werden, ohne vom grundlegenden Umfang der vorliegenden Erfindung abzuweichen. Für Fachleute ist es offensichtlich, dass viele weitere Modifizierungen und Anpassungen realisiert werden können. Die bestimmten Ausführungsformen sollen die Erfindung nicht einschränken, sondern sie veranschaulichen. Der Umfang der Ausführungsformen der vorliegenden Erfindung ist nicht durch die vorstehend aufgeführten spezifischen Beispiele bestimmt, sondern nur durch die nachfolgenden Ansprüche.
  • Wenn gesagt wird, dass ein Element „A” mit oder an Element „B” gekoppelt ist, kann Element A direkt mit Element B gekoppelt sein oder indirekt über beispielsweise Element C gekoppelt sein. Wenn die Beschreibung oder Ansprüche besagen, dass eine Komponente, ein Merkmal, eine Anordnung, ein Prozess oder eine Eigenschaft A eine Komponente, ein Merkmal, eine Anordnung, einen Prozess oder eine Eigenschaft B „veranlasst”, bedeutet dies, dass „A” zumindest eine teilweise Ursache von „B” ist, dass aber ebenfalls mindestens eine weitere Komponente, ein weiteres Merkmal, eine weitere Anordnung, ein weiterer Prozess oder eine weitere Eigenschaft vorliegen kann, das/die bei beim Veranlassen von „B” hilft. Wenn die Beschreibung angibt, dass eine Komponente, ein Merkmal, eine Anordnung, ein Prozess oder eine Eigenschaft beinhaltet sein „kann” oder „könnte”, muss diese bestimmte Komponente, dieses bestimmte Merkmal, diese bestimmte Anordnung, dieser bestimmte Prozess oder diese bestimmte Eigenschaft nicht notwendigerweise beinhaltet sein. Wenn sich die Beschreibung oder ein Anspruch auf „ein” Element bezieht, bedeutet dies nicht, dass nur eines der beschriebenen Elemente vorhanden ist.
  • Eine Ausführungsform ist eine Implementierung oder ein Beispiel der vorliegenden Erfindung. Bezugnahme in der Beschreibung auf „eine Ausführungsform”, „einige Ausführungsformen” oder „andere Ausführungsformen” bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Anordnung oder eine bestimmte Eigenschaft, das/die im Zusammenhang mit den Ausführungsformen beschrieben ist, in mindestens einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen, enthalten ist. Das verschiedenartige Auftreten von „eine Ausführungsform” oder „einige Ausführungsformen” bezieht sich nicht notwendigerweise auf dieselben Ausführungsformen. Es sollte selbstverständlich sein, dass in der vorstehenden Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung verschiedene Merkmale manchmal bei einer einzelnen Ausführungsform, Figur oder Beschreibung davon zum Zweck der Vereinfachung der Offenbarung und zum Erreichen eines besseren Verständnisses einer oder mehrerer verschiedener erfinderischer Aspekte in Gruppen zusammengefasst sind. Diese Methode der Offenbarung soll jedoch nicht als eine Absicht ausgelegt werden, dass die beanspruchte Erfindung mehr Merkmale erfordert als in jedem Anspruch ausdrücklich zitiert sind. Vielmehr liegen die erfindungsgemäßen Aspekte, wie in den folgenden Ansprüchen niedergelegt, in weniger als allen Merkmalen einer einzelnen vorstehenden offenbarten Ausführungsform. Somit sind die Ansprüche ausdrücklich ein fester Bestandteil dieser Beschreibung, wobei jeder Anspruch selbstständig als separate Ausführungsform dieser Erfindung steht.

Claims (27)

  1. Speichergerät, umfassend: einen Speicherstapel, der ein oder mehrere gekoppelte Speicherelemente aufweist, und einen mit dem Speicherstapel gekoppelten Logikchip, wobei der Logikchip einen Speichercontroller und einen oder mehrere Temperatursensoren aufweist, wobei der eine oder die mehreren Temperatursensoren einen ersten in einem ersten Bereich des Logikchips angeordneten Temperatursensor aufweisen, wobei der Speichercontroller Temperaturwerte von dem einen oder den mehreren Temperatursensoren bezieht, das Logikelement Temperaturbedingungen für den Speicherstapel unter Verwendung der Temperaturwerte einschätzt, wobei die Bestimmung der eingeschätzten Temperaturbedingungen für den Speicherstapel zumindest teilweise auf einer Lage des ersten Temperatursensors in dem ersten Bereich des Logikelements basiert, und wobei eine Refresh-Rate für einen oder mehrere Abschnitte des Speicherstapels zumindest teilweise auf der Grundalge der eingeschätzten Temperaturbedingungen für den Speicherstapel modifiziert wird.
  2. Speichergerät nach Anspruch 1, wobei der Speichercontroller die Refresh-Rate für den einen oder die mehreren Abschnitte des Speicherstapels zumindest teilweise auf der Grundlage der eingeschätzten Temperaturbedingungen für den Speicherstapel modifiziert.
  3. Speichergerät nach Anspruch 2, wobei der Speichercontroller die Refresh-Rate durch Anweisen eines Speicherelements hinsichtlich einer Refresh-Rate für das Speicherelement modifiziert.
  4. Speichergerät nach Anspruch 2, wobei der Speichercontroller die Refresh-Rate durch Ausführen eines oder mehrerer Refresh-Zyklen für das Speicherelement zu einer Zeit, zu der das Speicherelement selbst keine Refresh-Zyklen ausführt, modifiziert
  5. Speichergerät nach Anspruch 1, wobei das Speichergerät Daten bezüglich der eingeschätzten Temperaturbedingungen für den Speicherstapel an ein Speicherelement des Speicherstapels bereitstellt, wobei das Speicherelement die Refresh-Rate für das Speicherelement unter Verwendung der eingeschätzten Temperaturbedingungen modifiziert.
  6. Speichergerät nach Anspruch 1, wobei das Einstellen der Refresh-Rate ferner auf Speicherleistungsdaten für den Speicherstapel basiert.
  7. Speichergerät nach Anspruch 1, wobei der Logikchip ein System-on-Chip (SoC) ist.
  8. Speichergerät nach Anspruch 1, wobei das eine oder die mehreren Speicherelemente DRAM-Elemente (dynamic random-access memory) sind.
  9. Speichergerät nach Anspruch 1, wobei das eine oder die mehreren Speicherelemente keine Temperatursensoren aufweisen.
  10. Speichergerät nach Anspruch 1, wobei das eine oder die mehreren Speicherelemente Temperatursensoren aufweisen, die für den Speichercontroller nicht zugänglich sind.
  11. Speichergerät nach Anspruch 1, wobei das eine oder die mehreren Speicherelemente Temperatursensoren aufweisen und wobei die Speicherelemente die eingeschätzten Temperaturbedingungen verwenden, um durch die Temperatursensoren der Speicherelemente generierte Temperaturwerte zu justieren.
  12. Speichergerät nach Anspruch 1, wobei die Speicherelemente eine oder eine Mehrzahl von Speicherrohchipschichten oder eine Mehrzahl von Speichergehäusen (memory packages) aufweist.
  13. Verfahren, umfassend: Sammeln von Temperaturdaten von einem oder mehreren Temperatursensoren in einem Logikchip, wobei der Logikchip mit einem Speicherstapel gekoppelt ist, Einschätzen von Temperaturbedingungen des Speicherstapels auf der Grundlage der gesammelten Temperaturdaten und einer Lage jedes von dem einem oder den mehreren Temperatursensoren, Bestimmen einer empfohlenen Refresh-Rate für jeden von einem oder mehreren Abschnitten des Speicherstapels, und Einstellen – nach dem Bestimmen, dass eine Refresh-Rate eines Abschnitts des Speicherstapels von einer empfohlenen Refresh-Rate verschieden ist – der Refresh-Rate für den Abschnitt des Speicherstapels.
  14. Verfahren nach Anspruch 13, wobei das Einstellen der Refresh-Rate das Einstellen der Refresh-Rate durch den Speichercontroller für den einen oder die mehreren Abschnitte des Speicherstapels zumindest teilweise auf der Grundlage der eingeschätzten Temperaturbedingungen für den Speicherstapel umfasst.
  15. Verfahren nach Anspruch 14, wobei der Speichercontroller die Refresh-Rate durch Anweisen eines Speicherelements hinsichtlich einer Refresh-Rate für das Speicherelement einstellt.
  16. Verfahren nach Anspruch 14, wobei der Speichercontroller die Refresh-Rate durch Ausführen eines oder mehrerer Refresh-Zyklen für das Speicherelement zu einer Zeit, zu der das Speicherelement selbst keine Refresh-Zyklen ausführt, modifiziert.
  17. Verfahren nach Anspruch 13, das ferner das Bereitstellen, durch das Speichergerät, von Daten bezüglich der eingeschätzten Temperaturbedingungen an ein Speicherelement des Speicherstapels umfasst, wobei das Einstellen der Refresh-Rate das Einstellen durch das Speicherelement der Refresh-Rate für das Speicherelement unter Verwendung der eingeschätzten Temperaturbedingungen umfasst.
  18. Verfahren nach Anspruch 13, wobei das Einstellen der Refresh-Rate ferner auf den Speicherleistungsdaten für den Speicherstapel basiert.
  19. Verfahren nach Anspruch 13, wobei die Speicherelemente keine Temperatursensoren aufweisen.
  20. Verfahren nach Anspruch 13, wobei die Speicherelemente Temperatursensoren aufweisen, die für den Speichercontroller nicht zugänglich sind.
  21. Verfahren nach Anspruch 13, wobei das eine oder die mehreren Speicherelemente Temperatursensoren aufweisen und wobei das Verfahren ferner das Verwenden der eingeschätzten Temperaturbedingungen durch die Speicherelemente aufweist, um durch die Temperatursensoren der Speicherelemente generierte Temperaturwerte zu justieren.
  22. System, umfassend: einen Prozessor zum Verarbeiten von Daten des Systems, einen Sender, einen Empfänger oder beides, der/die mit einer Rundstrahlantenne gekoppelt ist/sind, um Daten zu senden, Daten zu empfangen oder beides, und einen Speicher zum Speichern von Daten, wobei der Speicher einen Stapelspeichergerät aufweist, wobei das Stapelspeichergerät aufweist: einen Speicherstapel, der ein oder mehrere gekoppelte Speicherelemente aufweist, und einen mit dem Speicherstapel gekoppelten Logikchip, wobei der Logikchip einen Speichercontroller und einen oder mehrere Temperatursensoren aufweist, wobei der eine oder die mehreren Temperatursensoren einen ersten in einem ersten Bereich des Logikchips angeordneten Temperatursensor aufweisen, wobei der Speichercontroller Temperaturwerte von dem einen oder den mehreren Temperatursensoren bezieht, das Logikelement Temperaturbedingungen für den Speicherstapel unter Verwendung der Temperaturwerte einschätzt, wobei die Bestimmung der eingeschätzten Temperaturbedingungen für den Speicherstapel mindestens teilweise auf einer Lage des ersten Temperatursensors in dem ersten Bereich des Logikelements basiert, und wobei eine Refresh-Rate für einen oder mehrere Abschnitte des Speicherstapels zumindest teilweise auf der Grundalge der eingeschätzten Temperaturbedingungen für den Speicherstapel modifiziert wird.
  23. System nach Anspruch 22, wobei der Speichercontroller die Refresh-Rate für den einen oder die mehreren Abschnitte des Speicherstapels zumindest teilweise auf der Grundlage der eingeschätzten Temperaturbedingungen für den Speicherstapel modifiziert.
  24. System nach Anspruch 23, wobei der Speichercontroller die Refresh-Rate durch Anweisen eines Speicherelements hinsichtlich einer Refresh-Rate für das Speicherelement modifiziert.
  25. System nach Anspruch 23, wobei der Speichercontroller die Refresh-Rate durch Ausführen eines oder mehrerer Refresh-Zyklen für das Speicherelement zu einer Zeit, zu der das Speicherelement selbst keine Refresh-Zyklen ausführt, modifiziert.
  26. System nach Anspruch 22, wobei das Speichergerät Daten bezüglich der eingeschätzten Temperaturbedingungen für den Speicherstapel an ein Speicherelement des Speicherstapels bereitstellt, wobei das Speicherelement die Refresh-Rate für das Speicherelement unter Verwendung der eingeschätzten Temperaturbedingungen modifiziert.
  27. Nichtflüchtiges, computerlesbares Speichermedium, das darauf gespeicherte Daten aufweist, die Befehlsfolgen repräsentieren, die, wenn sie durch einen Prozessor ausgeführt werden, den Prozessor zum Ausführen von Operation veranlassen, wobei die Operationen aufweisen: Sammeln von Temperaturdaten von einem oder mehreren Temperatursensoren in einem Logikchip, wobei der Logikchip mit einem Speicherstapel gekoppelt ist, Einschätzen von Temperaturbedingungen des Speicherstapels auf der Grundlage der gesammelten Temperaturdaten und einer Lage jedes von dem einem oder den mehreren Temperatursensoren, Bestimmen einer empfohlenen Refresh-Rate für jeden von einem oder mehreren Abschnitten des Speicherstapels, und Einstellen – nach dem Bestimmen, dass eine Refresh-Rate eines Abschnitts des Speicherstapels von einer empfohlenen Refresh-Rate verschieden ist – der Refresh-Rate für den Abschnitt des Speicherstapels.
DE112011105998.1T 2011-12-23 2011-12-23 Speicheroperationen unter Verwendung von Systemtemperatursensordaten Pending DE112011105998T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067284 WO2013095674A1 (en) 2011-12-23 2011-12-23 Memory operations using system thermal sensor data

Publications (1)

Publication Number Publication Date
DE112011105998T5 true DE112011105998T5 (de) 2014-09-18

Family

ID=48669313

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011105998.1T Pending DE112011105998T5 (de) 2011-12-23 2011-12-23 Speicheroperationen unter Verwendung von Systemtemperatursensordaten

Country Status (5)

Country Link
US (1) US9396787B2 (de)
CN (1) CN104115227B (de)
DE (1) DE112011105998T5 (de)
TW (2) TWI506624B (de)
WO (1) WO2013095674A1 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) * 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
EP2761620B1 (de) * 2011-09-30 2020-04-29 Intel Corporation Dynamische operationen für gestapelte 3d speicher unter verwendung von wärmedaten
DE112011105998T5 (de) 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
JP2015041395A (ja) * 2013-08-20 2015-03-02 キヤノン株式会社 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
US20150089961A1 (en) * 2013-09-30 2015-04-02 Yacov Duzly Temperature-Controlled Storage Module
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
KR102276374B1 (ko) 2015-01-09 2021-07-14 삼성전자주식회사 PoP 구조의 반도체 패키지 및 그에 따른 리프레쉬 제어방법
KR102445662B1 (ko) 2015-07-01 2022-09-22 삼성전자주식회사 스토리지 장치
US9639128B2 (en) * 2015-08-04 2017-05-02 Qualcomm Incorporated System and method for thermoelectric memory temperature control
KR102386476B1 (ko) * 2015-10-28 2022-04-15 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US9640242B1 (en) * 2015-12-02 2017-05-02 Qualcomm Incorporated System and method for temperature compensated refresh of dynamic random access memory
US9734887B1 (en) * 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
US10467134B2 (en) 2016-08-25 2019-11-05 Sandisk Technologies Llc Dynamic anneal characteristics for annealing non-volatile memory
US9761290B1 (en) * 2016-08-25 2017-09-12 Sandisk Technologies Llc Overheat prevention for annealing non-volatile memory
US20180108642A1 (en) * 2016-10-13 2018-04-19 Globalfoundries Inc. Interposer heater for high bandwidth memory applications
US10115437B1 (en) 2017-06-26 2018-10-30 Western Digital Technologies, Inc. Storage system and method for die-based data retention recycling
TWI652571B (zh) 2017-08-09 2019-03-01 旺宏電子股份有限公司 記憶體裝置之管理系統及管理方法
US10671296B2 (en) 2017-08-09 2020-06-02 Macronix International Co., Ltd. Management system for managing memory device and management method for managing the same
KR20190036893A (ko) 2017-09-28 2019-04-05 삼성전자주식회사 메모리 장치 및 그것의 제어 방법
US10534545B2 (en) 2017-12-20 2020-01-14 International Business Machines Corporation Three-dimensional stacked memory optimizations for latency and power
US10276228B1 (en) * 2017-12-22 2019-04-30 Nanya Technology Corporation DRAM and method of operating the same
CN110609805B (zh) * 2018-06-14 2024-04-12 格科微电子（上海）有限公司 ***级芯片的实现方法
US10978136B2 (en) 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof
US11164847B2 (en) 2019-12-03 2021-11-02 Intel Corporation Methods and apparatus for managing thermal behavior in multichip packages
CN111145807B (zh) * 2019-12-10 2021-12-31 深圳市国微电子有限公司 一种3d堆叠存储器的温控自刷新方法及温控自刷新电路
WO2021168626A1 (zh) * 2020-02-24 2021-09-02 华为技术有限公司 一种存储装置、带宽调整方法及电子设备
JP7500263B2 (ja) * 2020-04-27 2024-06-17 キオクシア株式会社 メモリデバイス、および温度センサのキャリブレーション方法
CN113945293B (zh) * 2020-06-30 2023-04-18 长鑫存储技术有限公司 半导体装置
CN113870916B (zh) * 2020-06-30 2024-03-26 长鑫存储技术有限公司 半导体装置
EP3961633A4 (de) * 2020-06-30 2022-08-17 Changxin Memory Technologies, Inc. Halbleiterbauelement
US20220019375A1 (en) * 2020-07-14 2022-01-20 Micron Technology, Inc. Abnormal condition detection based on temperature monitoring of memory dies of a memory sub-system
US20220188208A1 (en) * 2020-12-10 2022-06-16 Advanced Micro Devices, Inc. Methods for configuring span of control under varying temperature
US20220300049A1 (en) * 2021-03-16 2022-09-22 Intel Corporation Thermal management in horizontally or vertically stacked dies
US11721685B2 (en) * 2021-05-26 2023-08-08 Avago Technologies International Sales Pte. Limited Copper-bonded memory stacks with copper-bonded interconnection memory systems

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502838A (en) 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
US5902044A (en) 1997-06-27 1999-05-11 International Business Machines Corporation Integrated hot spot detector for design, analysis, and control
US6789037B2 (en) 1999-03-30 2004-09-07 Intel Corporation Methods and apparatus for thermal management of an integrated circuit die
US6488405B1 (en) 2000-03-08 2002-12-03 Advanced Micro Devices, Inc. Flip chip defect analysis using liquid crystal
US6662136B2 (en) 2001-04-10 2003-12-09 International Business Machines Corporation Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem
US6557072B2 (en) 2001-05-10 2003-04-29 Palm, Inc. Predictive temperature compensation for memory devices systems and method
US20030158683A1 (en) 2002-02-19 2003-08-21 Claude Gauthier Temperature calibration using on-chip electrical fuses
US6908227B2 (en) 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US6781908B1 (en) * 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
KR100577560B1 (ko) 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7099735B2 (en) 2004-06-30 2006-08-29 Intel Corporation Method and apparatus to control the temperature of a memory device
NO20042771D0 (no) * 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
US8122187B2 (en) 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7347621B2 (en) 2004-07-16 2008-03-25 International Business Machines Corporation Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit
JP4479453B2 (ja) 2004-10-01 2010-06-09 三菱電機株式会社 電力半導体装置
KR100611505B1 (ko) 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
US7413342B2 (en) 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
US7400945B2 (en) 2005-03-23 2008-07-15 Intel Corporation On-die temperature monitoring in semiconductor devices to limit activity overload
US7260007B2 (en) 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US20060236027A1 (en) * 2005-03-30 2006-10-19 Sandeep Jain Variable memory array self-refresh rates in suspend and standby modes
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7535020B2 (en) 2005-06-28 2009-05-19 Kabushiki Kaisha Toshiba Systems and methods for thermal sensing
US8330476B2 (en) 2005-08-31 2012-12-11 Ati Technologies Ulc Dynamic voltage and power management by temperature monitoring
US7441949B2 (en) 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
US7765825B2 (en) 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
KR100725458B1 (ko) 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
US7590473B2 (en) 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
US7510323B2 (en) 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
CN100390750C (zh) * 2006-04-04 2008-05-28 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
JP5065618B2 (ja) 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
US7532021B2 (en) 2006-06-06 2009-05-12 Advanced Inquiry Systems, Inc. Apparatus for translated wafer stand-in tester
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
US20080005591A1 (en) 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7549795B2 (en) 2006-06-30 2009-06-23 Intel Corporation Analog thermal sensor array
US8272781B2 (en) 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US8762097B2 (en) 2006-08-04 2014-06-24 Apple Inc. Method and apparatus for a thermal control system based on virtual temperature sensor
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR101257912B1 (ko) 2007-02-14 2013-04-24 삼성전자주식회사 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
US20080239852A1 (en) * 2007-03-28 2008-10-02 Reza Jazayeri Test feature to improve DRAM charge retention yield
KR100949877B1 (ko) 2007-04-10 2010-03-25 주식회사 하이닉스반도체 반도체 패키지
JP5669338B2 (ja) 2007-04-26 2015-02-12 株式会社日立製作所 半導体装置
US7621671B2 (en) 2007-05-16 2009-11-24 Infineon Technologies Ag Method and apparatus for thermal protection in an integrated circuit
US7771115B2 (en) 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
US7768857B2 (en) 2007-12-03 2010-08-03 Qimonda Ag Method of refreshing data in a storage location based on heat dissipation level and system thereof
WO2009081225A1 (en) 2007-12-24 2009-07-02 Nokia Corporation Thermal sensors for stacked dies
KR101007988B1 (ko) 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
KR101559549B1 (ko) 2008-12-08 2015-10-13 삼성전자주식회사 모바일 ＳｏＣ 및 모바일 단말기
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US7984250B2 (en) 2008-12-31 2011-07-19 Intel Corporation Dynamic updating of thresholds in accordance with operating conditons
US8032804B2 (en) 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system
US8624527B1 (en) 2009-03-27 2014-01-07 Oree, Inc. Independently controllable illumination device
US8527113B2 (en) 2009-08-07 2013-09-03 Irobot Corporation Remote vehicle
US20110093132A1 (en) 2009-10-19 2011-04-21 Apple Inc. Platform-independent thermal management of components in electronic devices
US8796863B2 (en) 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
KR101817156B1 (ko) 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
WO2013095676A1 (en) 2011-12-23 2013-06-27 Intel Corporation Separate microchannel voltage domains in stacked memory architecture
US9136021B2 (en) 2011-12-23 2015-09-15 Intel Corporation Self-repair logic for stacked memory architecture
WO2013095675A1 (en) 2011-12-23 2013-06-27 Intel Corporation Dynamic memory performance throttling
DE112011105998T5 (de) 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
WO2013101006A1 (en) 2011-12-28 2013-07-04 Intel Corporation Generic address scrambler for memory circuit test engine
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US8892269B2 (en) 2012-03-30 2014-11-18 Intel Corporation Power down and quick start of thermal sensor
US9016939B2 (en) 2012-10-01 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal sensor with second-order temperature curvature correction
JP6101047B2 (ja) 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム

Also Published As

Publication number Publication date
TWI506624B (zh) 2015-11-01
US20140140156A1 (en) 2014-05-22
TW201543481A (zh) 2015-11-16
WO2013095674A1 (en) 2013-06-27
TW201346902A (zh) 2013-11-16
CN104115227A (zh) 2014-10-22
CN104115227B (zh) 2017-02-15
TWI567738B (zh) 2017-01-21
US9396787B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
DE112011105998T5 (de) Speicheroperationen unter Verwendung von Systemtemperatursensordaten
DE112012006161B4 (de) Integrierter Selbsttest für Stapelspeicherarchitektur
DE112011106009T5 (de) Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur
DE112011106076B4 (de) Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
DE102012024886B4 (de) Boundary Scan-Kette für gestapelten Speicher
DE112011106018B4 (de) Leistungsdrosselung des dynamischen Speichers
DE112013003250B4 (de) Kontaktloser Stresstest von Speicher-E/A-Schnittstellen
DE112012006171B4 (de) On-Chip-Redundanzreparatur für Speichergeräte
DE112016004243T5 (de) Hybrides Auffrischen mit verborgenen Auffrischungen und externen Auffrischungen
DE112011105905B4 (de) Speichergerät mit gestapeltem Speicher, der Veränderlichkeit bei Zusammenschaltungen von Geräten erlaubt
DE112012006172T5 (de) Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
DE112013003219T5 (de) Flexible Befehlsadressierung für Speicher
DE102013104216A1 (de) Verfahren und Vorrichtung zum Steuern von Leistungsaufnahme
DE102013109014A1 (de) Dynamisches Spannungs- und Frequenzskalierungsverfahren und -vorrichtung
DE112017001471T5 (de) Mehrebenen-speichermanagement
DE112017004966T5 (de) Erweiterte anwendung eines fehlerprüfungs- und korrekturcodes in einem speicher
DE102015223187A1 (de) Ein-Chip-Systeme zum Steuern von Leistung mittels Auslastungen, Verfahren zum Betreiben dieser, und Computervorrichtungen, die diese umfassen
DE112012006070T5 (de) Speichergerät, das auf Gerätebefehle zur Betriebssteuerung reagiert
DE102022105932A1 (de) Komprimierter verbindungsstiftmit geschlossenem regelkreis
DE102022129936A1 (de) Techniken zur Erweiterung des Systemspeichers durch Nutzung des verfügbaren Gerätespeichers
DE112022000954T5 (de) Doppelabruf für Speicherdatenübertragung mit langer Burst-Länge
DE112013000409T5 (de) System und Verfahren zum Erreichen eines reduzierten Energieverbrauchs, der mit thermischer Aufbereitung verbunden ist
DE102017116682A1 (de) Systeme und verfahren zum erhöhen der laderate von batterien basierend auf der impedanz
DE102013113184A1 (de) Ein-Chip-System mit speziellem Funktionsregister und Betriebsverfahren davon
DE102022106084A1 (de) Wärmemanagement in horizontal oder vertikal gestapelten dies

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: MAUCHER BOERJES JENKINS, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R016 Response to examination communication