-
TECHNISCHES GEBIET
-
Ausführungsformen der Erfindung betreffen allgemein das Gebiet der Elektronikgeräte und insbesondere einen gestapelten Speicher, der Veränderlichkeit bei Zusammenschaltungen von Geräten erlaubt.
-
STAND DER TECHNIK
-
Um einen Speicher mit größerer Bandbreite für unterschiedliche Arten von Rechenoperationen bereitzustellen, werden Speichergeräte, die eine Mehrzahl eng gestapelter Speicherelemente (die gestapelte 3D-Speicher oder gestapelte Speicher genannt werden können) entwickelt.
-
Ein gestapelter 3D-Speicher kann verbundene Schichten oder Pakete von DRAM-Speicherelementen (dynamische Schreib-Lesespeicher mit wahlfreiem Zugriff) enthalten, die ein Speicherstapel genannt werden können. Ein gestapelter Speicher kann verwendet werden, um eine große Menge von Computerspeicher in einem einzigen Gerät oder Paket bereitzustellen, wobei die Vorrichtung oder das Paket ferner Systembauteile enthalten kann, wie zum Beispiel einen Speichercontroller und eine CPU (Zentraleinheit) oder andere Systemelemente.
-
Gestapelter Speicher kann jedoch eine große Anzahl von Verbindungen auf einem kleinen physischen Raum erfordern. Daher kann gefordert werden, dass die Verbindungen sehr kleine Größe haben, wodurch die Kosten erhöht und die Anpassungsfähigkeit bei der Herstellung beschränkt wird.
-
Aus
US 2010 / 0 078 790 A1 ist eine Vorrichtung bekannt, bei der eine Vielzahl von Prozessor-LSIs und eine Vielzahl von Speicher-LSIs in vertikaler Richtung benachbart gestapelt sind. Aus
US 2010 / 0 008 058 A1 ist eine Vorrichtung bekannt, bei der gestapelte LSIs mittels Durchkontaktierungen miteinander verbunden sind.
US 7 123 497 B2 zeigt eine Vorrichtung, bestehend aus einem Chipstapel und einem I/O-Chip, bei der jede Stapellage mit dem I/O-Chip direkt mittels einer durchgehenden Elektrode verbunden ist.
JP 2003-163 326 A zeigt eine Halbleiterchipvorrichtung bestehend aus gestapelten Halbleiterchips.
WO 2011 / 107 612 A1 zeigt ein Verfahren zum Herstellen elektrischer Verbindungen zwischen einer Vielzahl von Chips die auf einem Halbleiterchip gestapelt sind.
US 2011 / 0 050 320 A1 zeigt einen Chipstapel, bei dem die Lagen mit durchgehenden und unterbrochenen Siliziumdurchkontaktierungen verbunden sind.
US 2011 / 0 249 483 A1 zeigt eine Speichervorrichtung umfassend einen ersten Speicherchip, eine erste Verbindungsleitung, eine zweite Verbindungsleitung und einen logischen Schaltkreis, die dazu eingerichtet ist, eine logische Operation zugehörig zu einem ersten Signal über die erste Verbindungsleitung und eine logische Operation zugehörig zu einem zweiten Signal über die zweite Verbindungsleitung auszuführen.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Ausführungsformen der Erfindung werden beispielhaft und nicht einschränkend in den Figuren der anliegenden Zeichnungen veranschaulicht, in welchen gleiche Bezugszeichen auf ähnliche Elemente verweisen.
-
1 veranschaulicht eine Ausführungsform eines gestapelten 3D-Speichers,
-
2 veranschaulicht Elemente einer Ausführungsform eines gestapelten Speichergeräts,
-
Die 3A, 3B und 4 veranschaulichen Verbindungen für Ausführungsformen eines gestapelten Speichergeräts, die unterschiedliche Anzahlen von Speicherchipschichten aufweisen,
-
5 veranschaulicht eine Ausführungsform eines Pad-Layouts für gestapelte Speichergeräte, die variierende Raster von Schnittstellenverbindungen unterstützen, und
-
6 ist ein Blockschaltbild zum Veranschaulichen der Ausführungsform eines Geräts oder Systems, das ein gestapeltes Speichergerät enthält.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Die Ausführungsformen der Erfindung betreffen allgemein einen gestapelten Speicher mit einer Schnittstelle, die versetzte Zusammenschaltungen bereitstellt.
-
Hier bedeutet:
-
„Gestapelter 3D-Speicher“ (wobei 3D dreidimensional bedeutet) oder „gestapelter Speicher“ einen Computerspeicher, der eine oder mehrere verbundene Speicherchipschichten, Speicherpakete oder andere Speicherelemente enthält. Der Speicher kann vertikal oder horizontal gestapelt sein (wie zum Beispiel Seite an Seite) oder auf andere Weise Speicherelemente enthalten, die miteinander verbunden sind. Insbesondere kann ein gestapeltes DRAM-Speichergerät oder ein gestapeltes DRAM-Speichersystem ein Speichergerät enthalten, das eine Mehrzahl von DRAM-Chipschichten aufweist. Ein gestapeltes Speichergerät kann auch Systemelemente in dem Gerät enthalten, die hier eine Systemschicht oder ein Systemelement genannt werden können, wobei die Systemschicht Elemente enthalten kann, wie zum Beispiel eine CPU (Zentraleinheit), einen Speichercontroller und andere verwandte Systemelemente. Die Systemschicht kann einen Logik-Chip oder ein System auf einem Chip (System on Chip – SoC) enthalten.
-
Bei bestimmten Ausführungsformen stellt eine Architektur für ein gestapeltes Speichergerät eine Chip-zu-Chip-Speicherschnittstelle bereit, die mehrere unterschiedliche Pad-Raster in Abhängigkeit von der Anzahl von Speicherschichten in dem gestapelten Speicher unterstützt. Bei bestimmten Ausführungsformen nutzt eine Architektur eine Struktur eines gestapelten Speichergeräts, bei der weniger als alle möglichen Verbindungs-Pads verwendet werden, wenn das gestapelte Speichergerät weniger als eine maximale Anzahl von Speicherschichten in dem Speicherstapel hat.
-
Der Bedarf sowohl an gesteigerter Speicherbandbreite als auch gesteigerter Speichereffizienz hat die Entwicklung von Paketspeichern gefördert, die sehr breite Schnittstellen verwenden. Ein Beispiel dafür ist der Speicherstandard JEDEC WidelO, der 1200 Zusammenschaltungen zwischen dem Logik-Chip und dem Speicher verwendet (die allgemein Logik-Speicher-Zusammenschaltung oder LMI genannt werden können). Diese Speicherlösungen können größere Speicherbandbreiteneffizienz im Vergleich mit DRAM-Technologien mit niedrigerer Leistung, wie zum Beispiel LPDDR2 oder LPDDR3 (Low Power Double Data Rate 2 and 3) bereitstellen.
-
Zur Umsetzung der breiten Schnittstelle mit einer geringfügigen Auswirkung auf die Speicherchipgröße, können Schnittstellen mit feinem Raster (wie zum Beispiel 40 µm) erforderlich sein. Der Gebrauch derartig feiner Raster erfordert den Einsatz von Silizium-zu-Silizium-Verbindungen, wobei der Speicher entweder direkt auf dem Systemelement gestapelt wird, so dass der Gebrauch von Silizium-Durchkontaktierungen (TSVs) für den Logik-Chip erforderlich ist, oder sowohl der Speicher als auch das System sind auf einem Silizium-Interposer installiert. Diese Anordnungen haben jedoch den Nachteil gesteigerter Kostenerfordernisse in Zusammenhang mit der TSV-Verarbeitung des Systemelements oder mit dem Einschluss des Silizium-Interposers in der Struktur. Diese Schnittstellen mit sehr feinem Raster sind nicht mit gemischten Substratwerkstoffen kompatibel, wie zum Beispiel das Verbinden einer Siliziumchipschicht mit einem organischen Substrat eine Systemelements.
-
Bei höherwertigen Produkten können zum Erzielen der erforderlichen Speicherkapazität mit Speichern im Paket, Speicher, die mit TSVs gestapelt sind, in den Speicherchips verwendet werden. Diese Struktur steigert jedoch die Kosten pro Bit der Speicher. Bei dem Beispiel der WidelO-Schnittstelle, sind die Datenleitungen Busse, wobei jede der 512 Datenleitungen von einem Speicherchip mit einer entsprechenden Datenleitung der 512 Datenleitungen aller anderen Speicherchips verbunden ist, die dann mit den 512 Datenleitungen auf dem Speichercontroller verbunden werden. Dieses gemeinsame Nutzen der Datenleitungen bedeutet jedoch, dass die Bandbreite des Speichersystems ungeachtet der Anzahl der gestapelten Speicherchips dieselbe bleibt.
-
Bei bestimmten Ausführungsformen verwendet ein unterschiedlicher Ansatz zum Stapeln von Speichern Datenleitungen, die nicht gemeinsam verwendet werden. Anders als bei der Verbindung aller Datenleitungen, wenn die Datenleitungen durch jede der Speicherchipschichten in dem Speicherstapel durchgeführt werden, treibt jede Speicherchipschicht nur eine Teilmenge (wie zum Beispiel ein Viertel) der Datenleitungen des Speichergeräts. Bei diesem Ansatz nimmt die Bandbreite des Speicherstapels zu, wenn Speicherchipschichten zu dem Speicherstapel hinzugefügt werden. Bei einer derartigen Gerätumsetzung, hat die gesamte Schnittstelle immer noch eine große Anzahl von Datenleitungen, die den Gebrauch einer Zusammenschaltung mit feinen Raster für einen maximalen Stapel an Speicherchipschichten erfordert, aber jeder Speicherchip treibt nur eine Teilmenge der Datenleitungen.
-
Die Kosten für die Entwicklung eines Speicherchips sind beträchtlich, und die Kosten für das Stapeln von Speicherchips sind ebenfalls signifikant. Bei bestimmten Ausführungsformen erlaubt ein Einzelspeicherdesign das Bedienen preisgünstigerer Einzelspeicherchip-Speichersysteme sowie hochwertiger Mehr-Chip-Speichersysteme. Die Kosten pro Bit sind bei einer Einzelspeicherchipschicht aufgrund der zusätzlichen Verarbeitung und des Ertragsausfalls der Speicherchip-TSV-Verarbeitung und -stapelung niedriger als die eines mehrfachen TSV-gestapelten „Speicherwürfels“. Bei herkömmlichen Vorrichtungen könnte jedoch immer noch erforderlich sein, dass ein Einzelspeicherchip Zusammenschaltungen mit feinem Raster verwendet, was kostspielige TSV-Verarbeitung in der Logikvorrichtung oder teure Silizium-Interposer erfordert.
-
Bei bestimmten Ausführungsformen verwendet ein Speichergerät eine Architektur, die es jedem Speicherchip erlaubt, eine Teilmenge (wie zum Beispiel ein Viertel) der Datenleitungen zu treiben, was es erlaubt, nur eine Teilmenge der mechanischen Verbindungen auf dem Chip unter Einsatz einer Änderung der obersten Metallmaske und einer Änderung an der DRAM-Wafer-Nachbearbeitung zu bestücken. Da nur eine Teilmenge der Pads erforderlich ist, ergibt bei bestimmten Ausführungsformen das Organisieren der Pads des Speicherchips ein Padraster, das zum Beispiel unter Einsatz herkömmlicher C4-Packaging-Techniken (C4 – Controlled Collapse Chip Connection oder Flip Chip) zusammengebaut werden kann.
-
Bei bestimmten Ausführungsformen können eine Einzelspeicherspezifikation und ein Einzelspeicherchipdesign verwendet werden, um eine Reihe von Anwendungen zu unterstützen. Bei hochwertigen Umsetzungen können Speicherwafer mit einer gesamten Schnittstelle mit feinem Raster bestückt und mit TSVs entwickelt verarbeitet werden. Diese Chips können dann vereinzelt und in Speicherstapel, die die gesamte Speicherschnittstelle mit feinem Raster exponieren, zusammengefügt werden. Diese Speicherstapel werden dann auf einem Systemelement (Logik-Chip), das unter Einsatz von TSVs aufgebaut ist, gestapelt. Bei Designs mit wenig verfügbarem Platz, die nur die Kapazität eines einzelnen DRAM-Chips benötigen, können Speicher-Wafer bearbeitet und das gesamte Schnittstellen-Array mit feinem Raster bestückt werden, aber die TSVs werden nicht entwickelt. Diese Chips können dann vereinzelt und auf einem Logik-Chip, der mit TSVs gebaut ist, gestapelt werden. Bei kostensensitiven Anwendungen können Speicher-Wafer verarbeitet werden, wobei aber eine erste Teilmenge des Schnittstellen-Array bestückt ist und die TSVs nicht entwickelt sind. Diese Chips können dann vereinzelt und in einem Paket zusammengefügt werden, neben einem Logik-Chip, der zum Beispiel herkömmliche Zusammenfügetechniken des Typs C4 verwendet.
-
Bei bestimmten Ausführungsformen enthält ein Speichergerät ein Systemelement für das Speichergerät, wobei das Speicherelement mehrere Pads enthält, und einen Speicherstapel, der mit dem Systemelement verbunden ist, wobei der Speicherstapel ein oder mehrere Speicherchipschichten aufweist, wobei eine Verbindung des Systemelements und des Speicherstapels Zusammenschaltungen zum Verbinden einer ersten Speicherchipschicht und der Mehrzahl von Pads in dem Systemelement aufweist. Für eine einzelne Speicherchipschicht in dem Speicherstapel wird eine erste Teilmenge der Mehrzahl von Pads für eine erste Gruppe von Zusammenschaltungen für die Verbindung des Systemelements und des Speicherstapels verwendet, und für zwei oder mehr Speicherchipschichten werden der ersten Teilmenge und eine zusätzliche zweiter Teilmenge der Mehrzahl von Pads für die erste Gruppe von Zusammenschaltungen verwendet, und eine zweite Gruppe von Zusammenschaltungen für die Verbindung des Systemelements und des Speicherstapels. Bei einigen Ausführungsformen ist die erste Teilmenge der Mehrzahl von Pads derart beabstandet, dass mindestens ein Pad zwischen jedem Pad der ersten Teilmenge von Pads liegt. Bei einigen Ausführungsformen werden alle Pads der Mehrzahl von Pads für Zusammenschaltungen verwendet, wenn die Anzahl von Speicherchipschichten eine maximale Anzahl von Speicherchipschichten für den Speicher ist.
-
Bei einigen Ausführungsformen wird ein erstes Zusammenschaltungsraster für die Zusammenschaltungen der ersten Speicherchipschicht und des Systemelements verwendet, wenn die Einzelspeicherchipschicht die einzige Speicherchipschicht in dem Speicherstapel ist, und ein zweites Zusammenschaltungsraster wird für die Zusammenschaltungen der ersten Speicherchipschicht und des Systemelements verwendet, wenn eine bestimmte Anzahl von Speicherchipschichten in dem Speicherstapel vorhanden ist, wobei die bestimmte Anzahl zwei oder größer ist, wobei das erste Zusammenschaltungsraster größer ist als das zweite Zusammenschaltungsraster.
-
1 veranschaulicht eine Ausführungsform eines gestapelten 3D-Speichers. Bei dieser Veranschaulichung weist ein gestapeltes 3D-Speichergerät 100 ein Systemelement 110 auf, das mit einer oder mehreren DRAM-Speicherchipschichten 120 verbunden ist, hier auch Speicherstapel genannt. Bei bestimmten Ausführungsformen kann das Systemelement ein System auf Chip (SoC) oder ein anderes ähnliches Element sein. Die Elemente dieser Figur und der folgenden Figuren sind zur Veranschaulichung präsentiert und nicht maßstabgerecht gezeichnet. Obwohl 1 eine Umsetzung veranschaulicht, bei der das Systemelement 110 unterhalb des Speicherstapels einer oder mehrerer Speicherchipschichten 120 verbunden ist, sind die Ausführungsformen nicht auf diese Anordnung beschränkt. Bei einigen Ausführungsformen kann ein Systemelement 110 zum Beispiel neben dem Speicherstapel 120 liegen und kann daher in einer Seite-an-Seite-Anordnung mit dem Speicherstapel 120 verbunden sein.
-
Bei dieser Veranschaulichung enthalten die DRAM-Speicherchipschichten vier Speicherchipschichten, wobei diese Schichten eine erste Speicherchipschicht 130, eine zweite Speicherchipschicht 140 und eine dritte Speicherchipschicht 150 sowie eine vierte Speicherchipschicht 160 sind. Die Ausführungsformen sind jedoch nicht auf irgendeine besondere Anzahl von Speicherchipschichten in dem Speicherstapel 110 beschränkt und können eine größere oder kleinere Anzahl von Speicherchipschichten enthalten. Unter anderen Elementen kann das Systemelement 110 einen Speichercontroller 112 für den Speicherstapel 120 enthalten. Bei einigen Ausführungsformen enthält jede Speicherchipschicht (mit der eventuellen Ausnahme der oberen oder am weitesten außen liegenden Speicherchipschicht, wie zum Beispiel bei dieser Veranschaulichung die vierte Speicherchipschicht 160) eine Mehrzahl von Silizium-Durchkontaktierungen (TSVs), um Pfade durch das Siliziumsubstrat der Speicherchipschichten bereitzustellen.
-
Bei einigen Ausführungsformen enthält jede Speicherchipschicht eine Schnittstelle für eine Verbindung mit einer anderen Chipschicht oder dem Systemelement 110. Bei dieser Veranschaulichung enthält die erste Speicherchipschicht 130 eine erste Schnittstelle 125 zum Verbinden zwischen der ersten Speicherchipschicht 130 und dem Systemelement 110, die zweite Speicherchipschicht 140 enthält eine zweite Schnittstelle 135 zum Verbinden zwischen der zweiten Speicherchipschicht 140 und der ersten Speicherchipschicht 130, die dritte Speicherchipschicht 150 enthält eine dritte Schnittstelle 145 zum Verbinden zwischen der dritten Speicherchipschicht 150 und der zweiten Speicherchipschicht 140, und die vierte Speicherchipschicht 160 enthält eine vierte Schnittstelle 155 zum Verbinden zwischen der vierten Speicherchipschicht 160 und der dritten Speicherchipschicht 150.
-
Bei bestimmten Ausführungsformen ist das gestapelte Speichergerät 100 derart strukturiert, dass jeder Speicherchip eine Teilmenge der Logik-Speicherzusammenschaltung treibt, und die Struktur wird verwendet, um die Variation des Rasters für Zusammenschaltungen zwischen dem Speicherstapel und dem Systemelement 110 zu erlauben. Bei einigen Ausführungsformen stellt das gestapelte Speichergerät 100 eine Zusammenschaltungs-Padplatzierung bereit, die beabstandet ist, um die Variation des Rasters der Zusammenschaltungen mit Variation einer Anzahl von Speicherchipschichten in dem Speicherstapel zu erlauben.
-
2 veranschaulicht Elemente einer Ausführungsform eines gestapelten Speichergeräts, Bei einigen Ausführungsformen enthält ein gestapeltes Speichergerät 200 einen Speicherstapel 215, wobei der Speicherstapel bei dieser Veranschaulichung vier Speicherchipschichten aufweist, eine erste Speicherchipschicht 220, eine zweite Speicherchipschicht 230, eine dritte Speicherchipschicht 240 sowie eine vierte Speicherchipschicht 250. Bei dieser Veranschaulichung ist der Speicherstapel mit einem Systemelement 210 (das auch ein Logik-Chip genannt werden kann) verbunden, das ein System auf Chip oder ein ähnliches Element sein kann. Obwohl der Speicherstapel direkt mit dem Systemelement 210 verbunden gezeigt ist, können die Elemente bei anderen Umsetzungen auf eine unterschiedliche Art verbunden sein, wobei zum Beispiel sowohl der Speicherstapel 215 als auch der Systemelement 210 mit einem Silizium-Interposer zwischen dem Speicherstapel und dem Systemelement 210 verbunden sein können.
-
Wie in 2 gezeigt, können die Speicherchipschichten 215 Silizium-Durchkontaktierungen enthalten, um Signalpfade durch die Speicherchipschichten und Schnittstellen zwischen den Speicherchipschichten 215 oder zwischen einer Speicherchipschicht 220 und dem Systemelement 210 bereitzustellen.
-
Bei bestimmten Ausführungsformen ist das gestapelte Speichergerät 200 derart strukturiert, dass jeder Speicherchip eine Teilmenge der Logik-Speicherzusammenschaltung treibt, und die Struktur wird verwendet, um die Variation des Rasters für Zusammenschaltungen zwischen dem Speicherstapel und dem Systemelement 210 zu erlauben. Bei dieser Veranschaulichung, die vier Speicherchipschichten bereitstellt, kann die Vorrichtung 200 derart aufgebaut sein, dass jede Speicherchipschicht ein Viertel der Speicherzusammenschaltung treibt. Bei einigen Ausführungsformen stellt das gestapelte Speichergerät 200 eine Zusammenschaltungs-Padplatzierung bereit, die beabstandet ist, um die Variation des Rasters der Zusammenschaltungen mit Variation einer Anzahl von Speicherchipschichten in dem Speicherstapel zu erlauben.
-
Die 3A, 3B und 4 veranschaulichen Verbindungen für eine Ausführungsform eines gestapelten Speichergeräts, die unterschiedliche Anzahlen von Speicherchipschichten aufweist. Bei der Ausführungsform, die in 3A bereitgestellt ist, enthält ein gestapeltes Speichergerät 300 einen Speicherstapel 315, wobei der Speicherstapel bei dieser Veranschaulichung vier Speicherchipschichten aufweist, eine erste Speicherchipschicht 320, eine zweite Speicherchipschicht 330, eine dritte Speicherchipschicht 340 sowie eine vierte Speicherchipschicht 350. Bei dieser Veranschaulichung ist der Speicherstapel mit einem Systemelement 310 durch eine vollständige Anzahl feiner Zusammenschaltungen 370 verbunden, weil ausreichend Speicherchipschichten in dem Speicherstapel 315 enthalten sind, um die maximale Anzahl von Zusammenschaltungen für die Vorrichtung 300 zu erfordern. Bei einigen Ausführungsformen erlaubt die Architektur der Vorrichtung vollständige Speicher für Operationen mit hoher Leistung in der in 3A gezeigten Konfiguration. Bei einigen Ausführungsformen verwenden die Zusammenschaltungen 370 eine Pad-Layout-Architektur (wie zum Beispiel das Pad-Layout, das in 5 veranschaulicht ist, die Beabstandung zwischen Pads bereitstellt, die für einen kleineren Speicherchip erforderlich sind, um Variation des Zusammenschaltungsrasters beim Variieren der Anzahl von Speicherchipschichten in einem Speicherstapel zu erlauben.
-
Bei der in 3B bereitgestellten Veranschaulichung, enthält ein gestapeltes Speichergerät 302 einen Speicherstapel 317 und ein Systemelement 312, das über ein Paketsubstrat 380 verbunden ist, wobei das Paketsubstrat zum Beispiel ein Silizium-Interposer 382 sein kann, der mit einem Substrat 384, das nicht Silizium ist, oder einem Siliziumsubstrat (hier nicht veranschaulicht) verbunden ist. Bei dieser Veranschaulichung enthält der Speicherstapel 317 wieder vier Speicherchipschichten, eine erste Speicherchipschicht 322, eine zweite Speicherchipschicht 332, eine dritte Speicherchipschicht 342 sowie eine vierte Speicherchipschicht 352. Bei dieser Veranschaulichung sind der Speicherstapel 317 und das Systemelement 312 mit dem Substrat 380 durch eine vollständige Anzahl feiner Zusammenschaltungen 372 verbunden, weil ausreichend Speicherchipschichten in dem Speicherstapel 317 enthalten sind, um die maximale Anzahl von Zusammenschaltungen für die Vorrichtung 302 zu erfordern. Bei einigen Ausführungsformen kann diese alternative Gerätarchitektur auch voll Speicher für Operationen mit höherer Leistung bereitstellen, und Zusammenschaltungen 372 und 374 zum Verbinden des Speicherstapels 317 und des Systemelements 312 mit dem Silizium-Interposer 382 oder Siliziumsubstrate kann eine Pad-Layout-Architektur verwenden, die Beabstandung zwischen Pads erlaubt, die für einen kleineren Speicherchip erforderlich sind, um Variation des Zusammenschaltungsrasters zu erlauben, wenn die Anzahl der Speicherchipschichten in einem Speicherstapel variiert wird.
-
Im Gegensatz dazu veranschaulicht 4 Verbindungen für eine Ausführungsform eines gestapelten Speichergeräts, die eine Einzelspeicherchipschicht aufweist. Bei dieser Ausführungsform weist ein gestapeltes Speichergerät 400 eine Speicherchipschicht 422 auf, die mit einem Systemelement 412 durch ein Paketsubstrat 184, das nicht Silizium ist, wie zum Beispiel ein organisches Substrat, verbunden ist. Die Ausführungsformen sind nicht auf diese Anordnung beschränkt, und eine Seite der Einzelspeicherchipschicht 422 kann auch mit einer Seite des Systemelements 410 auf ähnliche Art wie in 3A verbunden sein, oder kann unter Einsatz eines Silizium-Interposers, wie in 3B veranschaulicht, verbunden sein. Die in 4 veranschaulichte Umsetzung kann jedoch bei der Herstellung zusätzliche Kosteneinsparungen ergeben. Bei einigen Ausführungsformen enthält das gestapelte Speichergerät 400 die Speicherchipschicht 422 und das Systemelement 412, das mit dem Substrat 484, das kein Silizium ist, durch eine verringerte Anzahl von Zusammenschaltungen mit herkömmlichem Raster verbunden ist, jeweils die Zusammenschaltungen 472 und 474 (wobei solche Zusammenschaltungen dicker sind als die Zusammenschaltungen mit feinem Raster, die in den 3A und 3B veranschaulicht sind), weil eine einzelne Speicherchipschicht nur eine Teilmenge der maximalen Anzahl von Zusammenschaltungen für die Vorrichtung 400 erfordert. Bei einigen Ausführungsformen verwenden die Zusammenschaltungen 472 und 474 wieder eine Pad-Layout-Architektur (wie zum Beispiel das Pad-Layout, das in 5 veranschaulicht ist), die Beabstandung zwischen Pads bereitstellt, die für eine kleinere Anzahl von Speicherchips erforderlich ist, um Variation des Zusammenschaltungsrasters beim Variieren der Anzahl von Speicherchipschichten in einem Speicherstapel zu erlauben.
-
Bei einigen Ausführungsformen erlaubt die Gerätarchitektur, die in den 3A, 3B und 4 veranschaulicht ist, sowohl Speicher zu geringeren Kosten (mit billigeren Paketkosten), als auch Speicher, der bei Operationen mit höherer Leistung verwendet wird.
-
5 veranschaulicht eine Ausführungsform eines Pad-Layouts für gestapelte Speichergeräte, die variierende Raster von Schnittstellenverbindungen unterstützen. Bei einigen Ausführungsformen enthält ein Speichergerät ein Pad-Layout 500 für ein gestapeltes Speichergerät, das Beabstandung zwischen Verbindungen bereitstellt, um das Variieren von Rasterzusammenschaltungen in Abhängigkeit von der Anzahl von Speicherchipschichten in dem Gerät zu erlauben. Die variierende Anzahl von Speicherchipschichten kann zum Beispiel wie in den 3A, 3B und 4 veranschaulicht beschaffen sein.
-
Bei einigen Ausführungsformen kann das Pad-Layout 500 die Verbindungen enthalten, die für den Speicherbetrieb erforderlich sind, darunter Datenverbindung (DQO durch DQ 4) und Leistungsverbindungen (bei dieser Veranschaulichung VSS, VSS Q, VDD Q und VDD 2). Bei einigen Ausführungsformen treibt jede Speicherchipschicht eine Teilmenge der Speicherzusammenschaltung des Geräts und erlaubt daher eine Verringerung der Anzahl von Zusammenschaltungen, wenn eine Verringerung der Anzahl von Speicherchipschichten besteht. Bei einigen Ausführungsformen ist das Pad-Layout derart aufgebaut, dass die aktiven Pads, die für die Zusammenschaltung eines Einzelspeicherchipgeräts (die zum Beispiel in 5 die schattierten Pads 510 sind), um ein Minimum einer Pad-Breite in jede Richtung beabstandet sind. Bei einigen Ausführungsformen erlaubt die Pad-Layout-Architektur 500 ein erstes Zusammenschaltungsraster für die Verbindung einer größeren Anzahl von Speicherchipschichten (wie zum Beispiel eine maximale Anzahl von Speicherchipschichten, die sämtliche Pads der Pad-Layout-Architektur 500 erfordert) und ein zweites Zusammenschaltungsraster für ein teilweises Pad-Layout der Pads 510, die für wenige Speicherchipschichten erforderlich sind, wie zum Beispiel eine Einzelspeicherchipschicht.
-
Ein gestapelter Speicher kann in Abhängigkeit von der Anzahl von Speicherchipschichten in einem Speichergerät in vielen unterschiedlichen Rechenumgebungen verwendet werden. 6 ist ein Blockschaltbild zum Veranschaulichen einer Ausführungsform eines Geräts oder Systems, das ein gestapeltes Speichergerät enthält. Das Rechengerät 600 stellt ein Rechengerät dar, das ein mobiles Rechengerät enthält, wie zum Beispiel einen Laptopcomputer, einen Tablet-Computer, ein Mobiltelefon oder ein Smartphone, ein drahtloses Lesegerät oder andere drahtlose mobile Geräte. Es ist klar, dass bestimmte Bauteile allgemein gezeigt sind, und dass nicht alle Bauteile Bauteile eines solchen Geräts in dem Gerät 600 gezeigt sind. Die Bauteile können durch einen oder mehrere Busse oder andere Verbindungen 605 verbunden sein.
-
Das Gerät 600 enthält den Prozessor 610, der die Hauptverarbeitungsvorgänge des Geräts 600 ausführt. Der Prozessor 610 kann ein oder mehrere physische Geräte enthalten, wie zum Beispiel Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare logische Geräte oder andere Verarbeitungsmittel. Die Verarbeitungsvorgänge, die von dem Prozessor 610 ausgeführt werden, enthalten das Ausführen einer Betriebsplattform oder eines Betriebssystems, auf der/dem Anwendungen, Gerätefunktionen oder beide ausgeführt werden. Die Verarbeitungsvorgänge umfassen Operationen in Zusammenhang mit E/A (Eingang/Ausgang) mit einem menschlichen Benutzer oder mit anderen Geräten, Operationen, die mit der Leistungsverwaltung zusammenhängen, Operationen oder beide in Zusammenhang mit dem Verbinden des Geräts 600 mit einem anderen Gerät. Die Verarbeitungsvorgänge können auch Operationen umfassen, die mit Audio-E/A, Anzeige-E/A oder beiden zusammenhängen.
-
Bei einer Ausführungsform enthält das Gerät 600 das Audiosubsystem 620, das Hardware (wie zum Beispiel Audiohardware und Audioschaltungen) darstellt, und Softwarebauteile (wie zum Beispiel Treiber und Codecs), die mit der Bereitstellung von Audiofunktionen für das Rechengerät zusammenhängen. Die Audiofunktionen können Lautsprecher, Kopfhörer oder beide solche Audioausgänge sowie Mikrofoneingang aufweisen. Geräte für solche Funktionen können in das Gerät 600 eingebaut oder mit dem Gerät 600 verbunden sein. Bei einer Ausführungsform interagiert ein Benutzer mit dem Gerät 600, indem er Audiobefehle bereitstellt, die von dem Prozessor 610 empfangen und verarbeitet werden.
-
Das Displaysubsystem 630 stellt Hardware (wie zum Beispiel Anzeigegeräte) und Softwarebauteile (wie zum Beispiel Treiber) dar, die ein Display bereitstellen, das visuelle, taktile oder beide Elemente aufweist, damit ein Benutzer mit dem Rechengerät interagiert. Das Displaysubsystem 630 weist die Displayschnittstelle 632 auf, die den besonderen Bildschirm oder die Hardwarevorrichtung enthält, die verwendet wird, um dem Benutzer ein Display bereitzustellen. Bei einer Ausführungsform weist die Displayschnittstelle 632 Logik auf, die von dem Prozessor 610 getrennt ist, um mindestens etwas Verarbeitung in Zusammenhang mit dem Display auszuführen. Bei einer Ausführungsform weist das Displaysubsystem 630 einen Touchscreen auf, der einem Benutzer sowohl Ausgabe als auch Eingabe bereitstellt.
-
Der E/A-Controller 640 stellt Hardwaregeräte und Softwarebauteile dar, die mit der Interaktion mit einem Benutzer zusammenhängen. Der E/A-Controller 640 kann arbeiten, um Hardware zu verwalten, die Teil eines Audiosubsystems 620, eines Displaysubsystems 630 oder beider solcher Subsysteme ist. Zusätzlich veranschaulicht der E/A-Controller 640 eine Verbindungsstelle für zusätzliche Geräte, die an das Gerät 600 angeschlossen werden, über die ein Benutzer mit dem System interagieren kann. Geräte, die an das Gerät 600 angeschlossen werden können, können zum Beispiel Mikrofongeräte, Lautsprecher oder Stereosysteme, Videosysteme oder ein anderes Anzeigegerät, eine Tastatur oder Tastenfeldgeräte oder andere E/A-Geräte für den Gebrauch mit spezifischen Anwendungen, wie zum Beispiel Kartenlesegeräte oder andere Geräte umfassen.
-
Wie oben erwähnt, kann der E/A-Controller 640 mit dem Audiosubsystem 620, dem Displaysubsystem 630 oder mit beiden solchen Subsystemen interagieren. Die Eingabe durch ein Mikrofon oder ein anderes Audiogerät kann zum Beispiel Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen des Geräts 600 bereitstellen. Zusätzlich kann Audioausgabe an Stelle von oder zusätzlich zu Displayausgabe bereitgestellt werden. Bei einem anderen Beispiel, wenn das Displaysubsystem einen Touchscreen enthält, wirkt das Displaygerät auch als ein Eingabegerät, das wenigstens teilweise von dem E/A-Controller 640 verwaltet werden kann. Es können auch zusätzliche Knöpfe oder Schalter auf dem Gerät 600 vorhanden sein, um E/A-Funktionen, die von dem E/A-Controller 640 verwaltet werden, bereitzustellen.
-
Bei einer Ausführungsform verwaltet der E/A-Controller 640 Geräte wie zum Beispiel Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die in dem Gerät 600 enthalten sein kann. Die Eingabe kann Teil einer direkten Benutzerinteraktion sein sowie auch Umgebungseingabe zu dem System bereitstellen, um seinen Betrieb zu beeinflussen (zum Beispiel Rauschfiltern, Einstellen von Displays zur Helligkeitserfassung, Anwenden eines Blitzlichts für eine Kamera oder andere Merkmale).
-
Bei einer Ausführungsform umfasst das Gerät 600 Leistungsverwaltung 650, die den Batterieleistungsgebrauch, das Aufladen der Batterie und Merkmale verwaltet, die mit Energiesparbetrieb zusammenhängen.
-
Bei einigen Ausführungsformen weist das Speichersubsystem 660 Speichergeräte zum Speichern von Daten in dem Gerät 600 auf. Der Prozessor 610 kann Daten aus Elementen des Speichersubsystems 660 lesen oder in sie schreiben. Der Speicher kann nicht flüchtige Speichergeräte (die einen Zustand haben, der sich nicht ändert, wenn die Leistung zu dem Speichergerät unterbrochen wird), flüchtige Speichergeräte (die einen Zustand haben, der unbestimmt ist, wenn die Leistung zu dem Speichergerät unterbrochen wird) oder beide solche Speicher haben. Der Speicher 660 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (langfristig oder vorübergehend) in Zusammenhang mit der Ausführung der Anwendungen und Funktionen des Systems 600 speichern.
-
Bei einigen Ausführungsformen kann das Speichersubsystem 660 ein gestapeltes Speichergerät 662, wie zum Beispiel in den 1 bis 5 veranschaulicht, aufweisen, wobei das gestapelte Speichergerät eine oder mehrere Speicherchipschichten und ein Systemelement enthält. Bei einigen Ausführungsformen stellt das gestapelte Speichergerät 662 Variieren der Zusammenschaltungen basierend auf einer Anzahl von Speicherchipschichten bereit, die den Gebrauch breiterer Zusammenschaltungsraster in Geräten erlauben, die eine kleinere Anzahl von Speicherchips verwenden.
-
Die Verbindungsfähigkeit 670 umfasst Hardwaregeräte (zum Beispiel Steckverbinder und Kommunikationshardware für drahtlose Kommunikation, verdrahtete Kommunikation oder beide) sowie Softwarebauteile (zum Beispiel Treiber, Protokollstapel), um es dem Gerät 600 zu ermöglichen, mit externen Geräten zu kommunizieren. Das Gerät könnte aus getrennten Geräten bestehen, wie zum Beispiel andere Rechengeräte, drahtlose Zugangspunkte oder Basisstationen sowie Peripheriegeräte, wie zum Beispiel Kopfhörer, Drucker oder andere Geräte.
-
Die Verbindungsfähigkeit 670 kann mehrere unterschiedliche Verbindungsfähigkeitstypen aufweisen. Zur Verallgemeinerung ist das Gerät 600 mit Mobilfunkverbindungsfähigkeit 672 und drahtloser Verbindungsfähigkeit veranschaulicht. Die Mobilfunkfähigkeit 672 betrifft allgemein Mobilfunk-Netzwerkfähigkeit, die durch drahtlose Träger, wie sie über GSM (global system for mobile communications) bereitgestellt werden oder Variationen oder Ableitungen, CDMA (code division multiple access) oder Variationen oder Ableitungen, TDM (time division multiplexing) oder Variationen oder Ableitungen oder andere Mobilfunkdienststandards. Drahtlose Verbindungsfähigkeit 674 betrifft drahtlose Verbindungsfähigkeit, die nicht zellular ist, und Funkanwendungen im Nahbereich (wie zum Beispiel Bluetooth), lokale Netzwerke (wie zum Beispiel WiFi), Weitverkehrsnetzwerke (wie zum Beispiel WiMax) und andere drahtlose Kommunikationen.
-
Peripherieanschlüsse 680 umfassen Hardwareschnittstellen und Steckverbinder sowie Softwarebauteile (zum Beispiel Treiber, Protokollstapel) um periphere Anschlüsse herzustellen. Es ist klar, dass das Gerät 600 sowohl ein Peripheriegerät („zu“ 682) zu anderen Rechengeräten sein kann, als auch Peripheriegeräte haben kann („von“ 684), die daran angeschlossen sind. Das Gerät 600 hat gewöhnlich einen Steckverbinder zum „Andocken“, um es mit anderen Rechengeräten für Zwecke zu verbinden, wie zum Beispiel die Verwaltung (wie zum Beispiel Downloaden, Uploaden, Ändern oder Synchronisieren) von Inhalt auf dem Gerät 600. Zusätzlich kann es ein Steckverbinder zum Andocken dem Gerät 600 erlauben, an bestimmte Peripheriegeräte angeschlossen zu werden, die es dem Gerät 600 erlauben, die Ausgabe von Inhalt zu steuern, zum Beispiel zu audiovisuellen oder anderen Systemen.
-
Zusätzlich zu einem herstellerspezifischen Andock-Steckverbinder oder anderem herstellerspezifischen Anschlussmaterial, kann das Gerät 600 Peripherieanschlüsse 680 über herkömmliche oder auf Normen basierende Steckverbinder herstellen. Die herkömmlichen Typen können einen Universal Serial Bus(USB)-Steckverbinder (der eine beliebige Anzahl unterschiedlicher Hardwareschnittstellen aufweisen kann), einen DisplayPort, der einen MiniDisplayPort (MDP) umfasst, High Definition Multimedia Interface (HDMI), Firewire oder andere Typen umfassen.
-
In der oben stehenden Beschreibung wurden zum Zweck der Erklärung zahlreiche spezifische Details dargelegt, um ein gründliches Verstehen der vorliegenden Erfindung zu bieten. Es ist jedoch für den Fachmann klar, dass die vorliegende Erfindung ohne diese speziellen Details umgesetzt werden kann. In anderen Fällen sind gut bekannte Strukturen und Geräte in Blockschaltbildform gezeigt. Zwischen den veranschaulichten Bauteilen kann Zwischenstruktur bestehen. Die hier beschriebenen oder veranschaulichten Bauteile können zusätzliche Eingänge oder Ausgänge haben, die nicht veranschaulicht oder beschrieben sind.
-
Verschiedene Ausführungsformen können verschiedene Prozesse umfassen. Diese Prozesse können von Hardwarebauteilen ausgeführt werden, oder können in einem Computerprogramm oder in maschinenausführbaren Anweisungen verkörpert sein, die verwendet werden können, um einen Allzweck- oder Sonderzweckprozessor oder Logikschaltungen, die mit den Anweisungen programmiert sind, zum Ausführen der Prozesse zu veranlassen. Alternativ, können die Prozesse durch einer Kombination aus Hardware und Software ausgeführt werden.
-
Teile verschiedener Ausführungsformen können als ein Computerprogrammprodukt bereitgestellt werden, das einen nicht flüchtigen computerlesbaren Speicherträger enthält, auf dem Computerprogrammanweisungen gespeichert sind, die verwendet werden können, um einen Computer (oder andere elektronische Geräte) zum Ausführen durch einen oder mehrere Prozessoren zum Durchführen eines Prozesses gemäß bestimmten Ausführungsformen zu programmieren. Der computerlesbare Träger kann, ohne auf sie beschränkt zu, Disketten, optische Speicherplatten, Compact Disk Nurlesespeicher (CD-ROM) und magnetoptische Speicherplatten, Nurlesespeicher (ROM), Direktzugriffsspeicher (RAM), löschbare Nurlesespeicher (EPROM), elektrisch löschbare programmierbare Nurlesespeicher (EEPROM), Magnet- oder optische Karten, Flashspeicher oder andere Typen computerlesbarer Träger umfassen, die zum Speichern elektronischer Anweisungen geeignet sind. Ferner können Ausführungsformen auch als ein Computerprogrammprodukt herunter geladen werden, wobei das Programm von einem entfernten Computer zu einem anfragenden Computer übertragen werden kann.
-
Viele der Verfahren sind in ihrer grundlegendsten Form beschrieben, Prozesse können aber zu den Verfahren hinzugefügt oder von ihnen gelöscht werden, und Informationen können zu irgendeiner der beschriebenen Meldungen hinzugefügt oder von ihnen abgezogen werden, ohne den grundlegenden Geltungsbereich der vorliegenden Erfindung zu verlassen. Es ist für den Fachmann klar, dass weitere Änderungen und Anpassungen ausgeführt werden können. Die besonderen Ausführungsformen sind nicht bereitgestellt, um die Erfindung einzuschränken, sondern um sie zu veranschaulichen. Der Geltungsbereich der Ausführungsformen der vorliegenden Erfindung soll nicht durch die oben bereitgestellten spezifischen Beispiele bestimmt sein, sondern nur durch die unten stehenden Ansprüche.
-
Wenn ausgesagt wird, das ein Element „A“ an ein Element „B“ angeschlossen oder mit ihm verbunden ist, kann das Element A direkt mit dem Element B verbunden sein oder indirekt zum Beispiel durch ein Element C verbunden sein. Wenn die Spezifikation oder Ansprüche erklären, dass ein Bauteil, Merkmal, eine Struktur, ein Prozess oder eine Charakteristik A ein Bauteil, ein Merkmal, einen Prozess oder eine Charakteristik „veranlasst“, bedeutet das, dass „A“ mindestens eine teilweise Ursache von „B“ ist, dass es aber auch mindestens ein anderes Bauteil, Merkmal, eine andere Struktur, einen anderen Prozess oder eine andere Charakteristik geben kann, die das Veranlassen von „B“ unterstützt. Wenn die Spezifikation angibt, dass ein Bauteil, Merkmal, eine Struktur, ein Prozess oder eine Charakteristik enthalten sein „kann“ oder „könnte“, braucht das besondere Bauteil, Merkmal, die Struktur, der Prozess oder die Charakteristik nicht unbedingt enthalten zu sein. Wenn die Spezifikation oder der Anspruch auf „ein“ Element verweist, bedeutet das nicht, dass nur eines der beschriebenen Elemente vorhanden ist.
-
Eine Ausführungsform ist eine Umsetzung oder ein Beispiel der vorliegenden Erfindung. Der Verweis in der Spezifikation auf „eine Ausführungsform“, „1 Ausführungsform“, „einiger Ausführungsformen“ oder „andere Ausführungsformen“ bedeutet, dass ein besonderes Merkmal, eine Struktur oder eine Charakteristik, die in Zusammenhang mit den Ausführungsformen beschrieben ist, in mindestens einigen Ausführungsformen aber nicht notwendigerweise in allen Ausführungsformen enthalten ist. Die verschiedenen Erwähnungen „einer Ausführungsform“, „1 Ausführungsform“ oder „einige Ausführungsformen“ verweisen nicht notwendigerweise auf dieselben Ausführungsformen. Es ist klar, dass in der oben stehenden Beschreibung beispielhafte Ausführungsformen der vorliegenden Erfindung verschiedene Merkmale gelegentlich in einer einzigen Ausführungsform, Figur oder Beschreibung zum Zweck der Rationalisierung der Offenbarung und Unterstützung beim Verstehen eines oder mehrerer der verschiedenen erfinderischem Aspekte zusammengefasst sind. Dieses Offenbarungsverfahren darf nicht dahingehend ausgelegt werden, dass es die Absicht wiedergibt, dass die beanspruchte Erfindung mehr Merkmale erfordert als ausdrücklich in jedem Anspruch angegeben ist. Wie es die folgenden Ansprüche wiedergeben, beruhen die erfinderischen Aspekte in weniger als allen Merkmalen einer einzigen offenbarten Ausführungsform. Die Ansprüche werden hiermit ausdrücklich in diese Beschreibung aufgenommen, wobei jeder Anspruch eigenständig als eine separate Ausführungsform dieser Erfindung gilt.