DE112005003376T5 - Niederdruck-Entfernung von Photoresist und Ätzresten - Google Patents

Niederdruck-Entfernung von Photoresist und Ätzresten Download PDF

Info

Publication number
DE112005003376T5
DE112005003376T5 DE112005003376T DE112005003376T DE112005003376T5 DE 112005003376 T5 DE112005003376 T5 DE 112005003376T5 DE 112005003376 T DE112005003376 T DE 112005003376T DE 112005003376 T DE112005003376 T DE 112005003376T DE 112005003376 T5 DE112005003376 T5 DE 112005003376T5
Authority
DE
Germany
Prior art keywords
ashing step
ashing
bias
plasma
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112005003376T
Other languages
English (en)
Other versions
DE112005003376B4 (de
Inventor
Vaidyanathan Woburn Balasubramaniam
Yasunori Kai City Hatamura
Masaaki Peabody Hagihara
Eiichi Malden Nishimura
Inazawara, (verstorben), Koichiro, Peabody
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of DE112005003376T5 publication Critical patent/DE112005003376T5/de
Application granted granted Critical
Publication of DE112005003376B4 publication Critical patent/DE112005003376B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Verfahren für die In-Situ-Veraschung, umfassend:
Einführen eines Prozeßgases, enthaltend ein wasserstoffhaltiges Gas, in eine PlasmaProzeßkammer;
Bilden eines Plasmas in der PlasmaProzeßkammer;
Aussetzen eines Substrats dem Plasma gegenüber, wobei das Substrat sich oben auf einer Substrathalterung befindet;
Durchführen eines ersten Veraschungsschritts durch Anlegen eines ersten Bias an die Substrathalterung; und
Durchführen eines zweiten Veraschungsschritts durch Anlegen eines zweiten Bias an die Substrathalterung, wobei der zweite Bias höher ist als der erste Bias, wobei der Kammerdruck in der Prozeßkammer während des zweiten Veraschungsschritts weniger als 20 mTorr beträgt.

Description

  • Bezugnahme auf verwandte Anmeldungen
  • Die Erfindung ist verwandt mit der ebenfalls anhängigen US-Patentanmeldung Nr. 10/259,381 vom 30. September 2002, auf deren Gesamtheit hier Bezug genommen wird. Die Erfindung bezieht sich auf die ebenfalls anhängige US-Patentanmeldung mit dem Titel: "LOW-PRESSURE REMOVAL OF PHOTORESIST AND EICH RESIDUE", Anwaltsaktenzeichen Nr. 262408US-6YA, vom 30. Dezember 2004, auf deren Gesamtheit Bezug genommen wird.
  • Gebiet der Erfindung
  • Die Erfindung bezieht sich auf die Plasmaverarbeitung, insbesondere die Reinigung und Entfernung von Photoresist- und Ätzresten nach einem Ätzprozeß bei der Halbleiter-Mikroherstellung.
  • Hintergrund der Erfindung
  • Plasmaverarbeitungssysteme werden bei der Herstellung und Verarbeitung von Halbleitern, integrierten Schaltkreisen, Anzeigen und anderen Einrichtungen oder Materialien verwendet, um sowohl Material von einem Substrat, wie einem Halbleitersubstrat, zu entfernen, als auch, um Material darauf aufzubringen. Die Plasmaverarbeitung von Halbleitersubstraten zum Übertragen einer Struktur eines integrierten Schaltkreises von der photolithographischen Maske auf das Substrat oder zum Aufbringen dielektrischer oder leitender Filme auf das Substrat ist in der Industrie zu einem Standardverfahren geworden.
  • Bei der Halbleiterverarbeitung, bei der verschiedene Arten von Filmen geätzt werden, bestehen nach wie vor Herausforderungen und Kompromisse hinsichtlich der Integration. Üblicherweise wird eine dielektrische Schicht mit Öffnungen strukturiert, um leitende Materialien aufzubringen, um vertikale Kontakte zu bilden. Während des Strukturierungsprozesses wird eine ätzbe ständige Photoresistschicht und/oder eine Hartmaskenschicht über der dielektrischen Schicht abgeschieden, einer ausgewählten Struktur (Pattern) ausgesetzt und entwickelt. Die Schichtstruktur wird dann in einer Plasmaumgebung geätzt, wobei die strukturierte Photoresistschicht Öffnungen in der dielektrischen Schicht definiert.
  • Nach dem Ätzen werden häufig Photoresistrückstände und Ätzreste (z.B. Polymerverunreinigungen) auf den geätzten Strukturen und Kammeroberflächen beobachtet. Eine der Herausforderungen der Integration bei der Plasmareinigung (die auch als in-situ-Veraschung (ashing) bekannt ist) besteht darin, Photoresistrückstände und Ätzreste mit Erfolg zu entfernen und gleichzeitig die Erosion umgebender Schichten zu verhindern. Bekannte Systeme verwendeten einen einstufigen Veraschungsprozeß, bei dem der an das Substrat angelegte Bias während des Veraschungsprozesses konstant gehalten wird.
  • Halogenkohlenwasserstoff-Gase werden häufig beim Ätzen dielektrischer Schichten verwendet, z.B. Oxide und neuere SiOC-enthaltende dielektrische Materialien mit niedriger Dielektrizitätszahl (low-k-Dielektrika). Es ist bekannt, daß diese Gase Fluorkohlenwasserstoff-Polymer-Ätzprodukte erzeugen, die sich während des dielektrischen Ätzprozesses an den Innenflächen der Prozeßkammer sowie an der Substratoberfläche ablagern können.
  • 1 zeigt eine schematische Schnittdarstellung eines einstufigen Veraschungsprozesses. Während eines herkömmlichen einstufigen Veraschungsprozesses zum Entfernen von Photoresist 106 von einer Struktur 100 werden Fluorkohlenwasserstoff-Polymere von den Wänden der Kammer freigesetzt/geätzt (üblicherweise als Memoryeffekt bezeichnet) und können eine darunterliegende dielektrische Schicht 104 und eine Deckschicht 102 (z.B. SiN, SiC) angreifen, was zu einer Facettierung 108 der dielektrischen Schicht und einem Verlust 110 an Deckschicht führt, wobei manchmal die Deckschicht 102 sogar durchstoßen und die darunterliegende leitende Schicht (z.B. Kupfer, nicht gezeigt) angegriffen werden kann. Dieser Effekt kann an den Rändern eines Wafers aufgrund einer sehr hohen Fluorkohlenstoff-Polymer-Konzentration in der Nähe der Kammerwände sehr stark sein. Alternativ kann die Struktur 100 auch Fluorkohlenstoff-Polymer-Ablagerungen aufweisen.
  • Während eines herkömmlichen einstufigen Veraschungsprozesses kann Photoresist in einem wasserstoffhaltigen Plasma entfernt werden. Um zu verhindern, daß sich nach der Veraschung Reste bilden, wird an den Substrathalter ein gewisser Bias angelegt. Während dieses Prozesses werden auch die Fluorkohlenstoff-Ablagerungen auf den Kammerwänden aus der vorhergehenden dielektrischen Ätzung geätzt, wodurch Fluorradikale freigesetzt werden. Da an den Substrathalter ein Bias angelegt wird, können diese Fluorradikale den darunterliegenden dielektrischen Film erodieren und die Deckschicht verbrauchen. Durch Verringern des Bias oder Anlegen eines Bias von Null kann die Erosion der dielektrischen Schicht und die Abtragung der Deckschicht verringert werden, es können jedoch nach wie vor Nach-Veraschungs-Reste beobachtet werden.
  • Ein herkömmlicher einstufiger Veraschungsprozeß, der zu den obigen Problemen in der Kammer führen kann, kann unter den folgenden Plasmaverarbeitungsbedingungen ablaufen: Kammerdruck = 50 mTorr (1 Torr = 133,322 Pa), HF-Bias = 150 W, O2-Strömungsrate = 200 sccm (Standardkubikzentimeter).
  • Bei der Halbleiterherstellung wird der herkömmliche einstufige Veraschungsprozeß häufig in einer Prozeßkammer ausgeführt, in der die inneren Kammeroberflächen (und das zu veraschende Substrat) Ablagerungen auf Fluorkohlenstoff-Basis aus einem vorangehenden dielektrischen Ätzprozeß aufweisen können. Alternativ kann der einstufige Veraschungsprozeß in einer Prozeßkammer ausgeführt werden, die von Polymerablagerungen aus einem vorhergehenden Ätzprozeß gereinigt wurde.
  • Abriß der Erfindung
  • Es ist eine Aufgabe der Erfindung, ein Plasmaverarbeitungsverfahren zum Entfernen von Photoresistrückständen und Ätzresten von einem Substrat anzugeben, bei dem die Erosion der umgebenden Substratschichten im Vergleich zu einer einstufigen Veraschung reduziert ist.
  • Die obigen und weiteren Ziele werden mit einem zweistufigen in-situ-Plasmaveraschungsprozeß erreicht, der ein Prozeßgas verwendet, welches ein wasserstoffhaltiges Gas umfaßt. Während des ersten Veraschungsschrittes wird ein erster Biaspegel geringer Größe oder gleich Null an den Substrathalter, auf dem ein Substrat liegt, angelegt, und während des zweiten Veraschungsschrittes wird ein zweiter Biaspegel angelegt. Der Druck in der PlasmaProzeßkammer während des zweiten Veraschungsschrittes ist geringer als 20 mTorr.
  • Während des ersten Veraschungsschrittes, währenddessen der niedrige oder kein (Null) Bias an das Substrat angelegt wird, werden eine erhebliche Menge der Photoresistrückstände und Ätzreste von dem Substrat und den Innenflächen/Wänden der Prozeßkammer geätzt und aus der Kammer entfernt, während die Erosion der verbleibenden Substratschichten minimiert wird. Während des zweiten Veraschungsschrittes wird ein erhöhter Bias angelegt und der Veraschungsprozeß fortgesetzt, bis die Photoresistrückstände und Ätzreste entfernt sind.
  • Kurze Beschreibung der Zeichnungen
  • Ein vollständigeres Verständnis der Erfindung und vieler ihrer Vorteile ergibt sich ohne weiteres mit Bezug auf die folgende detaillierte Beschreibung, insbesondere unter Berücksichtigung der Zeichnungen, in denen:
  • 1 eine schematische Schnittdarstellung eines einstufigen Veraschungsprozesses zeigt;
  • 2 eine schematische Schnittdarstellung eines zweistufigen Veraschungsprozesses zeigt;
  • 3 schematisch den Verlust an Deckschicht während eines Veraschungsprozesses zeigt;
  • 4 schematisch den Verlust elektrischer Seitenwände zeigt;
  • 5 ein Plasmaverarbeitungssystem gemäß einer Ausführung der Erfindung zeigt;
  • 6 ein Plasmaverarbeitungssystem gemäß einer anderen Ausführung der Erfindung zeigt; und
  • 7 ein Plasmaverarbeitungssystem gemäß noch einer weiteren Ausführung der Erfindung zeigt.
  • GENAUE BESCHREIBUNG EINER AUSFÜHRUNGSFORM
  • Die Erfinder der verwandten US-Patentamneldung Nr. 10/259,381 mit dem Titel METHOD FOR REMOVING PHOTORESIST AND ETCH RESIDUE (Verfahren zum Entfernen von Fotoresist und Ätzrückstand), bei denen es sich um die Erfinder der vorliegenden Anmeldung handelt, stellten fest, daß der Zweischrittplasmaveraschungsvorgang zum Entfernen von Fotoresistrückständen und Ätzrückständen von einem Substrat angewendet werden kann. Während des ersten Veraschungsschritts, bei dem ein niedriger Bias oder ein Bias von Null auf eine Substrathalterung aufgebracht wird, auf der sich ein Substrat befindet, wird eine beträchtliche Menge an Fotoresistrückständen und Ätzrückständen aus vorhergehenden Ätzvorgängen, bei denen beispielsweise CxFy-Ätzgase verwendet werden können, geätzt und von der Prozeßkammer mit äußerst geringem Abtrag der verbleibenden Substratschichten entfernt. Während des zweiten Veraschungsschritts wird ein erhöhter Bias auf die Substrathalterung aufgebracht und der Veraschungsvorgang fortgesetzt, bis die Fotoresist- und/oder Hartmaskenrückstände und die Nachveraschungsrückstände entfernt sind.
  • Die hier involvierten Erfinder haben festgestellt, daß der oben erwähnte Zweischrittplasmaveraschungsvorgang dadurch verbessert werden kann, daß der zweite Veraschungsschritt bei niederem Druck in der PlasmaProzeßkammer durchgeführt wird. Der niedere Druck kann die Beschädigung darunterliegender dielektrischer Substratschichten, beispielsweise von Materialien einer niederen Dielektrizitätskonstante (von niederem K-Wert; low-k), wie SiOC-Materialien (K~2,7) reduzieren. Die Beschädigung der Materialien von niedrigem K-Wert kann die Erhöhung der Dielektrizitätskonstante der Materialien umfassen, wodurch der Vorteil der Anwendung dieser Materialien im Vergleich mit herkömmlichen Materialien höherer Dielektrizitätskonstante reduziert wird. Einer Ausführungsform der Erfindung kann eine geringe Konzentration an Wasserstoffradikalen in der Plasmaumgebung bei niederem Prozeßkammerdruck die Beschädigung des dielektrischen Materials während des Veraschungsvorgangs reduzieren oder eliminieren. Außerdem ist im Gegensatz zur Konzentration von Wasserstoffradikalen der Ionenfluß aus dem Plasma zum Substrat über den gesamten Druckbereich der vorliegenden Erfindung relativ konstant. Ein hoher Ionenfluß kann eine hohe Veraschungsrate und eine kurze Veraschungszeit ermöglichen, wodurch der Substratdurchsatz erhöht wird. Außerdem führt das Reduzieren des Kammerdrucks zu richtungsabhängigerer (anisotroper) Ionenbombardierung der Substratschichten, wodurch die Beschädigung von Seitenwänden strukturierter dielektrischer Schichten während eines Veraschungsvorgangs reduziert wird.
  • So wird einer Ausführung der Erfindung ein Prozeßdruck von weniger als 20 mTorr in der Prozeßkammer während des zweiten Veraschungsschritts des Zweischrittveraschungsvorgangs angewendet. Eine andere Ausführung der Erfindung kann einen Prozeßdruck von weniger als etwa 10 mTorr in der Prozeßkammer während des zweiten Veraschungsschritts angewendet werden.
  • Ein in situ ausgeführter Zweischrittveraschungsvorgang der vorliegenden Erfindung gemäß kann viele der obigen Nachteile milder durch Erfüllen von mindestens einem der folgenden: 1) Minimieren des Verzehrs der Deckschicht (Cap-Schicht); 2) Minimieren der/des dielektrischen Facettenbildung/Abtrags auf der Oberseite von Strukturen und Reduzieren des Nachätz-/kritischen Dimensions-(CD-)Bias; 3) Minimieren der Rückstände nach dem Veraschen; 4) Minimieren der Beschädigung (Reduktion des „K"-Werts) bei dielektrischen Filmen von niedrigem K-Wert während des in situ-Veraschens; und 5) Bereitstellen einer automatischen Kammertrockenreinigung, wobei die durchschnittliche Zeit zwischen Kammerreinigungsvorgängen verlängert wird.
  • 2 zeigt eine schematische Querschnittsdarstellung eines Zweischrittveraschungsprozesses. Während des ersten Veraschungsschritts 120 eines wasserstoffhaltigen Zweischrittveraschungsprozesses werden der Fotoresist 106 auf dem Wafer und die Fluorkohlenstoffpolymere 112, die an den Kammerwänden und auf dem Wafer abgesetzt worden sind, geätzt. Wird ein Bias von Null oder mit niedrigem Wert aufgebracht, so wird der Abtrag der dielektrischen Schicht 104 und die Zehrung der Deckschicht 102 minimiert. Während des ersten Veraschungsschritts 120 wird die Kammer von jeglichen Polymerrückständen trocken gereinigt. Die Länge des Veraschungsschritts 120 kann auf der Zeit basieren, wobei eine geringe Menge an Nachveraschungsrückstand 110 oder NVR, und möglicherweise eine geringe Menge an Fotoresist 106 auf dem Substrat zurückbleiben.
  • Während des zweiten Veraschungsschritts 103 wird ein Bias aufgebracht und die Veraschung für eine Zeitspanne durchgeführt, die ausreicht, um jeglichen Nachveraschungsrückstand 110 und jeglichen verbleibenden Fotoresist 106 zu entfernen.
  • Die vorliegende Erfindung kann beispielsweise unter Anwendung eines Plasmaverarbeitungssystems durchgeführt werden, das eine kapazitiv gekoppelte Plasmaquelle enthält, die eine obere Elektrode und eine untere Elektrode aufweist. Die obere Elektrode kann beispielsweise des Weiteren als Duschkopf für das Einführen eines Prozeßgases in die Prozeßkammer funktionieren, und die untere Elektrode kann eine Substrathalterung sein, die so konfiguriert ist, daß sie ein zu verarbeitendes Substrat trägt und ein Bias auf das Substrat aufbringt. Kapazitiv gekoppelte Plasmaquellen sind den mit dem Stand der Technik vertrauten Fachleuten allgemein bekannt. Die vorliegende Erfindung kann auch unter Anwendung anderer Typen von Plasmaquellen, einschließlich, als nicht einschränkendes Beispiel, einer induktiven Kopplungsplasmaquelle (ICP), durchgeführt werden.
  • Beispielhafte Prozeßparameter für den ersten Veraschungsschritt des Zweischrittveraschungsprozeß gemäß Ausführungsformen der vorliegenden Erfindung werden nun beschrieben. In einer erfindungsgemäßen Ausführungsform kann der Kammerdruck zwischen etwa 1 mTorr und etwa 1000 mTorr liegen. Einer anderen Ausführungsform der Erfindung gemäß kann der Kammerdruck zwischen etwa 5 mTorr und etwa 50 mTorr liegen. Eine Prozeßgasströmungsrate von etwa 5 scm3 bis etwa 1500 scm3 kann in der Prozeßkammer angewendet werden. Ein Prozeßgas, das ein wasserstoffhaltiges Gas enthält (z.B. H2, NH3 oder eine Kombination derselben), kann als solches verwendet werden, es kann jedoch auch in Verbindung mit einem inerten Gas (z.B. einem Edelgas (z.B. He, Ar usw.) oder N2) verwendet werden. Die Strömungsgeschwindigkeit des wasserstoffhaltigen Gases kann beispielsweise zwischen 5 scm3 und etwa 500 scm3 liegen und die Inertgasströmungsrate kann beispielsweise zwischen etwa 0 scm3 und etwa 1000 scm3 liegen. Die Biasenergie (Energie der unteren Elektrode) kann beispielsweise zwischen etwa 0 W und etwa 100 W liegen. Eine Energie der oberen Elektrode kann beispielsweise zwischen etwa 500 W und etwa 2200 W liegen und die Substrattemperatur kann zwischen etwa –10°C und etwa 250°C liegen.
  • Bei einem Beispiel umfassen die Prozeßparameter für den ersten Veraschungsschritt einen Kammerdruck von 20 mTorr, eine Ar-Gasströmungsrate von 550 scm3 und eine H2-Gasströmungsrate von 200 scm3, eine Energie der oberen Elektrode von 300 W und eine Energie der unteren Elektrode von 0 W. Die Zeitdauer des ersten Veraschungsschritts kann beispielsweise etwa 35 sec sein.
  • Im zweiten Veraschungsschritt des Zweischrittveraschungsprozeß können die Prozeßparameter die gleichen Bedingungen, die oben für den ersten Veraschungsschritt beschrieben worden sind, umfassen, mit der Ausnahme, daß der Kammerdruck im zweiten Veraschungsschritt weniger als 20 mTorr beträgt. In einer Ausführungsform der Erfindung kann der Kammerdruck im zweiten Veraschungsschritt weniger als etwa 10 mTorr betragen. In einer anderen Ausführungsform der Erfindung kann der Kammerdruck im zweiten Veraschungsschritt weniger als etwa 5 mTorr betragen. Ein Bias zwischen etwa 50 W und etwa 1000 W kann angewendet werden, wobei der auf die Substrathalterung im zweiten Veraschungsschritt aufgebrachter Bias (zweiter Bias) stärker ist als der Bias, der auf die Substrathalterung im ersten Veraschungsschritt aufgebracht wird (erster Bias).
  • Obwohl ein Hochfrequenz (Radiofrequenz)- oder HF(RF)-Bias als verwendet offenbart wird, kann auch ein Gleichstrom-Bias angewendet oder anstatt einer HF-Bias angewendet werden. Außerdem kann der Kammerdruck während des Veraschungsvorgangs variiert werden. Beispielsweise kann der Kammerdruck vom ersten Schritt auf den zweiten Schritt verändert werden. Des Weiteren kann die Zusammensetzung des Prozeßgases während des Veraschungsschritts verändert werden. Beispielsweise kann das Prozeßgas (und die Strömungsverhältnisse verschiedener Gase im Prozeßgas) vom ersten Schritt auf den zweiten Schritt verändert werden.
  • Alternativ kann während des Zweischrittprozeß ein Bias aufgebracht werden, wenn im Wesentlichen alles (jedoch nicht alles) Polymer von der Kammer entfernt worden ist, um den Durchsatz zu erhöhen, jedoch auf Kosten eines Wiedereinführens einiger der Effekte des herkömmlichen Einschrittvorgangs.
  • Des Weiteren kann, obwohl oben die Verwendung nur eines einzigen Bias beschrieben worden ist, ein variierender Bias angewendet werden. Beispielsweise kann der Bias (entweder kontinuierlich oder schrittweise (z.B. in Steigerungen von 10 W)) von 0 W auf etwa 100 W vor, während oder nach dem zweiten Schritt erhöht werden.
  • Wie oben beschrieben sollte die Zeitdauer für den ersten Schritt ausreichend lang sein, um die Entfernung von Fluorkohlenstoffmaterial von den Kammerwänden und der Waferoberfläche abzuschließen. Beispielsweise kann die Zeitdauer für den ersten Schritt im Bereich von 20 sec bis 50 sec liegen. Desgleichen sollte die Zeitdauer für den zweiten Schritt ausreichend lang sein, um jeglichen Nachveraschungsrückstand und jeglichen verbleibenden Fotoresist zu entfernen. Beispielsweise kann die Zeitdauer für den zweiten Schritt im Bereich von 20 sec bis 50 sec liegen.
  • Alternativ kann im Zweischrittveraschungsprozeß in 2 das Ende des ersten Schritts 120 und des zweiten Schritts 130 unter Anwendung der Endpunkterfassung bestimmt werden. Ein mögliches Verfahren zur Endpunkterfassung besteht darin, einen Teil des aus dem Plasmabereich abgegebenen Lichtspektrums zu überwachen. Beispielsweise weisen Teile des Spektrums, die eine derartige Entfernung anzeigen, Wellenlängen von 482,5 nm (CO), 775,5 nm (F) und 440 nm (SiF4) auf und können mit Hilfe der optischen Emissionspektroskopie (OES) gemessen werden. Nachdem Emissionsniveaus, die diesen Frequenzen entsprechen, einen spezifischen Schwellenwert überqueren (d.h. im Wesentlichen unter Null abfallen oder über ein spezifisches Niveau hinaussteigen), gilt der erste Schritt als abgeschlossen. Andere Wellenlängen, die Endpunktinformationen bereitstellen, können ebenfalls angewendet werden.
  • Nach Beendigung des ersten Schritts wird im zweiten Schritt bevorzugt eine 50–200%-ige Überaschung angewendet, um irgendwelchen verbleibenden Nachveraschungsrest (NVR) zu entfernen. Das bedeutet, daß, wenn der erste Schritt innerhalb von 50 sec. abgeschlossen ist, der zweite Schritt für eine 50%-ige Überaschung 25 sec. und für eine 100%-ige Überaschung 50 sec. dauern würde. Die tatsächliche Überaschungsmenge kann empirisch durch Untersuchen einer Reihe von Substraten, die bis zu verschiedenen Graden überascht sind, bestimmt werden.
  • Substrate können auf einen Veraschungsprozeß hin beispielsweise durch Messen des Verlusts an Deckschicht, des dielektrischen Seitenwandverlusts und der/des dielektrischen Facettenbildung/Abtrags auf der Oberseite der Strukturen beurteilt werden. Prozeßbedingungen, die die erwünschte Veraschung ermöglichen, während die obigen Verluste und der obige Abtrag minimiert werden, können durch direkte Versuchsdurchführung und/oder Versuchsplanung bestimmt werden.
  • In einem ersten Beispiel zeigt 3 schematisch einen Verlust an Deckschicht während eines Veraschungsvorgangs. Der Verlust an Deckschicht 120 wird durch Dünnerwerden einer Deckschicht 102 in einem Rasterelektronenmikrografie-(REM-)Bild nach einem Veraschungsprozeß der dielektrischen Schicht 104 hin gemessen. Die Prozeßbedingungen, die das erwünschte Veraschen ermöglichen, während der Verlust an Deckschicht 120 minimiert wird, können durch direkte Versuche und/oder Versuchsplanung (VP) bestimmt werden.
  • In einem zweiten Beispiel zeigt 4 schematisch einen dielektrischen Seitenwandverlust. Beispielsweise kann der dielektrische Seitenwandverlust in 4 als dielektrische Entfernung oben 132 und in der Mitte 150 der dielektrischen Schicht 104 nach Aussetzen einer HF-Lösung gegenüber gemessen werden. Die Bauteile in 3 und 4 können des Weiteren eine SiN-Schicht 106 und eine SiC-Schicht 102 umfassen. Um den Seitenwandverlust zu messen, können die veraschten Plasmasubstrate einer 0,5%-igen HF-Lösung für eine Zeitspanne von etwa 5 sec bis 30 sec gegenüber ausgesetzt werden. Die darauffolgende REM-Analyse der Substrate kann zum Beurteilen des Seitenwandverlusts benutzt werden.
  • Beispiele der Anwendung der Endpunkterfassung zum Bestimmen, ob alles (oder im Wesentlichen alles) Polymer (und möglicherweise der Fotoresist) von der Kammer entfernt worden ist, zusammen mit Beispielen zum Beurteilen der veraschten Substrate durch Messen des Deckschicht-Verlusts und des Seitenwandverlusts sind in der gleichzeitig anhängigen US-Patentanmeldung Nr. 10/259,381 beschrieben.
  • 5 zeigt ein Plasmaverarbeitungssystem gemäß einer Ausführung der Erfindung. Das Plasmaverarbeitungssystem 1 ist dazu konfiguriert, die Erzeugung von Plasma in einem Verarbeitungsbereich 45 der Prozeßkammer 10 zu erleichtern. Das Plasmaverarbeitungssystem 1 umfaßt ferner einen Substrathalter 20, auf dem ein zu verarbeitendes Substrat 25 befestigt und in elektrischen Kontakt gebracht wird, und ein Gaseinspritzsystem 40 zum Einführen von Prozeßgas 42 in die Plasmaverarbeitungskammer 10 sowie ein Vakuumpumpensystem 50. Das Gaseinspritzsystem 40 erlaubt eine unabhängige Steuerung der Abgabe des Prozeßgases 42 in die Prozeßkammer 10 aus externen Gasquellen.
  • Ein ionisierbares Prozeßgas 42 wird über das Gaseinspritzsystem 40 eingeführt, und der Prozeßdruck wird eingestellt. Die Strömungsrate des Prozeßgases kann zwischen ungefähr 10 sccm und ungefähr 5000 sccm, alternativ zwischen ungefähr 20 sccm und ungefähr 1000 sccm, und nochmals alternativ zwischen ungefähr 50 sccm und ungefähr 500 sccm liegen. Der Kammerdruck kann zum Beispiel zwischen ungefähr 1 mTorr und ungefähr 200 mTorr, alternativ zwischen ungefähr 5 mTorr und ungefähr 100 mTorr, nochmals alternativ zwischen ungefähr 10 mTorr und ungefähr 50 mTorr liegen. Die Steuereinrichtung (Controller) 55 kann dazu verwendet werden, das Vakuumpumpensystem 50 und das Gaseinspritzsystem 40 zu steuern. Das Substrat 25 wird über ein Schlitzventil (nicht gezeigt) und eine Kammerdurchführung (nicht gezeigt) über ein (robotisches) Substrattransportsystem in die Prozeßkammer 10 gebracht, wo es von Substrathubstiften (nicht gezeigt), die in dem Substrathalter 20 untergebracht sind, aufgenommen und von darin enthaltenen Einrichtungen mechanisch (translatorisch) bewegt wird. Wenn das Substrat 25 von dem Substrattransportsystem aufgenommen worden ist, wird es auf eine Oberfläche des Substrathalters 20 abgesenkt.
  • In einer alternativen Ausführung wird das Substrat 25 an dem Substrathalter 20 über eine elektrostatische Klemmvorrichtung (nicht gezeigt) befestigt. Der Substrathalter 20 umfaßt ferner ein Kühlsystem mit einer rezirkulierenden Kühlmittelströmung, die Wärme von dem Substrathalter 20 aufnimmt und die Wärme an ein Wärmetauschersystem (nicht gezeigt) überträgt oder, wenn geheizt werden soll, Wärme von dem Wärmetauschersystem überträgt. Ferner kann auf die Rückseite des Substrats Gas abgegeben werden, um die thermische Gas-Spalt-Leitfähigkeit zwischen dem Substrat 25 und dem Substrathalter 20 zu verbessern. Ein solches System wird verwendet, wenn eine Temperatursteuerung des Substrats bei erhöhten oder verringerten Temperaturen notwendig ist. Eine Temperatursteuerung des Substrats kann zum Beispiel für Temperaturen nützlich sein, die höher als die statische Temperatur sind, welche sich aufgrund eines Gleichgewichts der Wärmeströmung, die von dem Plasma an das Substrat 25 angegeben wird, und der Wärmeströmung, die durch die Leitung des Substrathalters 20 von dem Substrat 25 abgeführt wird, ergibt. In anderen Ausführungen sind Heizelemente, zum Beispiel Ohm'sche Heizelemente, oder thermo-elektrische Heiz/Kühlvorrichtungen in dem Substrathalter 20 vorgesehen.
  • Das Plasmaverarbeitungssystem 1 der 5 umfaßt eine HF-Plasmaquelle, die eine obere Plattenelektrode 70 aufweist, an die über ein Impedanzanpassungsnetzwerk 74 von einem HF-Generator 72 eine HF-Leistung angelegt wird. Eine übliche Frequenz für das Anlegen der HF-Leistung an die obere Plattenelektrode 70 kann im Bereich von 10 MHz bis 200 MHz und beispielsweise bei 60 MHz liegen. Die HF-Leistung, die an die obere Plattenelektrode 70 angelegt wird, kann zwischen ungefähr 500 Watt (W) und ungefähr 2200 W betragen. Wie oben bemerkt, umfaßt das Plasmaverarbeitungssystem 1 der 5 ferner eine HF-Quelle zum Anlegen einer HF-Leistung an den Substrathalter 20 zum Vorspannen des Substrats 25. Die HF-Quelle umfaßt einen HF-Generator 30 und ein Impedanzanpassungsnetzwerk 32, das zum Maximinieren der Übertragung der HF-Leistung von dem Plasma auf den Verarbeitungsbereich 45 durch Minimieren der reflektierten Leistung dient. Anpassungsnetzwerktopologien (z.B. L-Typ, π-Typ und T-Typ) und automatische Steuerverfahren sind im Stand der Technik bekannt. Eine übliche Frequenz für das Anlegen von Leistung an den Substrathalter 20 liegt im Bereich von 0,1 MHz bis 20 MHz und kann zum Beispiel 2 MHz betragen. Die an den Substrathalter 20 angelegte HF-Leistung kann zwischen ungefähr 0 W und 1000 W betragen. Die Steuereinrichtung 55 ist ferner mit dem HF-Generator 72 und dem Impedanzanpassungsnetzwerk 74 gekoppelt, um das Anlegen der HF-Leistung an die obere Plattenelektrode 70 zu steuern. In einer alternativen Ausführung kann die HF-Leistung an den Substrathalter 20 bei mehreren Frequenzen angelegt werden.
  • Weiter mit Bezug auf 5 wird ein Prozeßgas 42 in den Verarbeitungsbereich 45 durch das Gaseinspritzsystem 40 eingeführt. Das Gaseinspritzsystem 40 kann einen Duschkopf umfassen, wobei das Prozeßgas 42 von einem Gasabgabesystem (nicht gezeigt) in den Verarbeitungsbereich 45 durch ein Gaseinspritzplenum (nicht gezeigt) zugeführt wird, sowie eine Reihe von Ablenkplatten (nicht gezeigt) und eine mit mehreren Düsen versehene Duschkopf- Gaseinspritzplatte. In einer Ausführung kann die mit mehreren Düsen versehene Duschkopf-Gaseinspritzplatte die obere Plattenelektrode 70 sein.
  • Das Vakuumpumpensystem 50 kann eine Turbo-Molekular-Vakuumpumpe (TMP) aufweisen, die mit einer Pumpgeschwindigkeit von bis zu 5000 Liter pro Sekunde (und darüber hinaus) arbeiten kann, sowie ein Steuerventil zum Drosseln des Kammerdrucks. In herkömmlichen Plasmaverarbeitungseinrichtungen, die für das Trockenplasmaätzen verwendet werden, wird eine TMP verwendet, die mit 1000 Liter pro Sekunde arbeitet. TMPs sind für die Niederdruckverarbeitung nützlich, üblicherweise für einen Bereich von weniger als 50 mTorr. Für die Hochdruckverarbeitung (d.h. größer als 100 mTorr) werden eine mechanische Druckverstärkerpumpe und eine Trocken-Grobpumpe verwendet.
  • Die Steuereinrichtung 55 umfaßt einen Mikroprozessor, einen Speicher, einen digitalen Eingangs/Ausgangs-Port, der Steuerspannungen erzeugen kann, die ausreichend sind, um Eingaben für das Plasmaverarbeitungssystem 1 zu aktivieren und Ausgänge von dem Plasmaverarbeitungssystem 1 zu überwachen. Die Steuereinrichtung 55 ist ferner mit dem HF-Generator 30, dem Impedanzanpassungsnetzwerk 32, dem HF-Generator 72, dem Impedanzanpassungsnetzwerk 74, dem Gaseinspritzsystem 40, dem Plasmaüberwachungssystem 57 und dem Vakuumpumpensystem 50 gekoppelt und tauscht mit diesen Information aus. Ein in dem Speicher gespeichertes Programm wird dazu verwendet, die oben genannten Komponenten des Plasmaverarbeitungssystems 1 gemäß einem gespeicherten Prozeßablauf zu steuern. Ein Beispiel der Steuereinrichtung 55 ist ein digitaler Signalprozessor (DSP), Modell Nr. TMS320 der Texas Instruments, Dallas, Texas.
  • Das Plasmaüberwachungssystem 42 kann zum Beispiel ein optisches Emissionsspektrometrie (OES)-System aufweisen, um erregte Partikel in der Plasmaumgebung zu messen, und/oder ein Plasmadiagnosesystem, wie eine Langmuir-Sonde, zum Messen der Plasmadichte. Das Plasmaüberwachungssystem 57 kann in Verbindung mit der Steuereinrichtung 55 dazu verwendet werden, den Status des Ätzprozesses zu ermitteln und eine Rückkopplung vorzusehen, um die Einhaltung des Prozesses sicherzustellen. Alternativ kann das Plasmaüberwachungssystem 57 ein Mikrowellen- und/oder ein HF-Diagnosesystem umfassen.
  • 6 zeigt ein Plasmaverarbeitungssystem gemäß einer anderen Ausführung der Erfindung. Das Plasmaverarbeitungssystem 2 umfaßt eine HF-Plasmaquelle mit entweder einem mechanisch oder elektrisch rotierenden Gleichspannungs-Magnetfeldsystem 60, um potentiell die Plasmadichte zu erhöhen und/oder die Gleichmäßigkeit der Plasmaverarbeitung zu verbessern. Die Steuereinrichtung 55 ist ferner mit dem rotierenden Magnetfeldsystem 60 gekoppelt, um die Geschwindigkeit der Rotation und Feldstärke einzustellen.
  • 7 zeigt ein Plasmaverarbeitungssystem gemäß noch einer weiteren Ausführung der Erfindung. Das Plasmaverarbeitungssystem 3 umfaßt eine HF-Plasmaquelle mit einer induktiven Spule 80, die durch ein Impedanzanpassungsnetzwerk 34 über einen HF-Generator 82 mit einer HF-Leistung gekoppelt ist. Die HF-Leistung wird von der induktiven Spule 80 über ein dielektrisches Fenster (nicht gezeigt) zu dem Plasmaverarbeitungsbereich 45 induktiv gekoppelt. Eine übliche Frequenz für das Anlegen der HF-Leistung an die induktive Spule 80 liegt im Bereich von 0,1 MHz bis 100 MHz und kann beispielsweise 13,56 MHz betragen. Die an die induktive Spule angelegte HF-Leistung kann zwischen ungefähr 50 W und ungefähr 10000 W betragen. Ähnlich liegt eine übliche Frequenz für das Anlegen von Leistung an die Futter-Elektrode im Bereich von 0,1 MHz bis 30 MHz und kann beispielsweise 13,56 MHz betragen. Die an den Substrathalter angelegte HF-Leistung kann zwischen ungefähr 0 W und ungefähr 1000 W betragen. Zusätzlich kann ein geschlitzter Faraday-Schirm (nicht gezeigt) verwendet werden, um die kapazititve Kopplung zwischen der induktiven Spule 80 und dem Plasma zu reduzieren. Ferner ist die Steuereinrichtung 55 mit dem HF-Generator 82 und dem Impedanzanpassungsnetzwerk 84 gekoppelt, um das Anlegen der Leistung an die induktive Spule 80 zu steuern.
  • Es sollte ferner verstanden werden, daß die in den 5 bis 6 gezeigten Plasmaverarbeitungssysteme lediglich Beispiele darstellen, da viele Abweichungen der speziellen Hardware eingesetzt werden können, um Verarbeitungssysteme zu realisieren, in denen die Erfindung umgesetzt werden kann. All diese Abweichungen ergeben sich für den Fachmann auf naheliegende Weise.
  • Zahlreiche Modifikationen und Abwandlungen der Erfindung sind im Lichte der obigen Lehre möglich. Man muß daher verstehen, daß innerhalb des Bereichs der folgenden Ansprüche die Erfindung auch anders als hier speziell beschrieben, umgesetzt werden kann.
  • ZUSAMMENFASSUNG
  • Es wird ein Verfahren für das Plasmaveraschen zum Entfernen von Fotoresistrückständen und Ätzrückständen, die während eines vorhergehenden Plasmaätzens dielektrischer Schichten gebildet worden sind, bereitgestellt. Bei dem Veraschungsvorgang wird ein Zweischrittplasmaverfahren angewendet, das ein wasserstoffhaltiges Gas involviert, wobei ein Nieder- oder Nullbiss auf das Substrat im ersten Reinigungsschritt aufgebracht wird, um eine signifikante Menge an Fotoresistrückständen und Ätzrückständen von dem Substrat zusätzlich zum Ätzen und Entfernen schädlicher Fluorkohlenstoffrückstände von den Kammeroberflächen zu entfernen. Es wird im zweiten Reinigungsschritt ein erhöhter Bias zum Entfernen von Rückständen des Photolacks und von Ätzrückständen vom Substrat auf das Substrat aufgebracht. Ein Kammerdruck von weniger als 20 mTorr wird im zweiten Reinigungsschritt angewendet. Durch den Zweischrittvorgang wird die Speicherwirkung, die gewöhnlich bei herkömmlichen Einschrittveraschungsverfahren zu beobachten ist, reduziert. Ein Verfahren zur Endpunkterfassung kann zum Überwachen des Veraschungsvorgangs angewendet werden.

Claims (43)

  1. Verfahren für die In-Situ-Veraschung, umfassend: Einführen eines Prozeßgases, enthaltend ein wasserstoffhaltiges Gas, in eine PlasmaProzeßkammer; Bilden eines Plasmas in der PlasmaProzeßkammer; Aussetzen eines Substrats dem Plasma gegenüber, wobei das Substrat sich oben auf einer Substrathalterung befindet; Durchführen eines ersten Veraschungsschritts durch Anlegen eines ersten Bias an die Substrathalterung; und Durchführen eines zweiten Veraschungsschritts durch Anlegen eines zweiten Bias an die Substrathalterung, wobei der zweite Bias höher ist als der erste Bias, wobei der Kammerdruck in der Prozeßkammer während des zweiten Veraschungsschritts weniger als 20 mTorr beträgt.
  2. Verfahren nach Anspruch 1, wobei das wasserstoffhaltige Gas H2, NH3 oder eine Kombination derselben umfasst.
  3. Verfahren nach Anspruch 1, wobei das Prozeßgas des Weiteren ein inertes Gas umfasst.
  4. Verfahren nach Anspruch 1, wobei das inerte Gas ein Edelgas, N2, oder eine Kombination derselben umfasst.
  5. Verfahren nach Anspruch 1, wobei der erste Bias zwischen etwa 0 W und etwa 100 W liegt.
  6. Verfahren nach Anspruch 1, wobei der erste Bias im Wesentlichen gleich Null ist.
  7. Verfahren nach Anspruch 1, wobei der zweite Bias zwischen etwa 50 W und etwa 1000 W liegt.
  8. Verfahren nach Anspruch 1, wobei der zweite Veraschungsschritt des Weiteren die Anwendung mindestens eines von Kammerdruck, einer Prozeßgasströmung oder einer Kombination des Drucks und der Prozeßgasströmung umfasst, das/die von derjenigen/denjenigen verschieden ist/sind, das/die während des ersten Veraschungsschritts angewendet wird/werden.
  9. Verfahren nach Anspruch 1, wobei der erste Veraschungsschritt des Weiteren folgendes umfasst: Erfassen von aus dem Plasma abgegebenem Licht; und Bestimmen des Fortschritts des ersten Veraschungsschritts aus dem abgegebenen Licht.
  10. Verfahren nach Anspruch 9, wobei das Erfassen des abgegebenen Lichts eine Möglichkeit zum Feststellen eines Endpunkts bietet.
  11. Verfahren nach Anspruch 9, wobei das abgegebene Licht aus einer angeregten Spezies herrührt und Informationen bezüglich des Fortschritts des ersten Veraschungsschritts darstellt.
  12. Verfahren nach Anspruch 9, wobei das abgegebene Licht aus mindestens einem von CO, einer fluorhaltigen Spezies oder einer Kombination derselben herrührt.
  13. Verfahren nach Anspruch 12, wobei die fluorhaltige Spezies Fluor ist.
  14. Verfahren nach Anspruch 1, wobei der zweite Veraschungsschritt des Weiteren folgendes umfasst: Erfassen von aus dem Plasma abgegebenem Licht; und Bestimmen des Fortschritts des zweiten Veraschungsschritts aus dem abgegebenen Licht.
  15. Verfahren nach Anspruch 14, wobei das abgegebene Licht aus einer angeregten Spezies herrührt und Informationen bezüglich des Fortschritts des zweiten Veraschungsschritts darstellt.
  16. Verfahren nach Anspruch 15, wobei das abgegebene Licht aus mindestens einem von CO, einer fluorhaltigen Spezies oder einer Kombination derselben herrührt.
  17. Verfahren nach Anspruch 16, wobei die fluorhaltige Spezies Fluor ist.
  18. Verfahren nach Anspruch 1, des Weiteren folgendes umfassend: Erfassen von aus dem Plasma abgegebenem Licht; und Bestimmen eines Fortschritts des ersten und des zweiten Veraschungsschritts aus dem abgegebenen Licht.
  19. Verfahren nach Anspruch 18, wobei das abgegebene Licht aus einer angeregten Spezies herrührt und Informationen bezüglich des Fortschritts des ersten und zweiten Veraschungsschritts darstellt.
  20. Verfahren nach Anspruch 18, wobei das abgegebene Licht aus mindestens einem von CO, einer fluorhaltigen Spezies oder einer Kombination derselben herrührt.
  21. Verfahren nach Anspruch 21, wobei die fluorhaltige Spezies Fluor ist.
  22. Verfahren nach Anspruch 1, wobei eine Länge des zweiten Veraschungsschritts zwischen 50% und 300% der Länge des ersten Veraschungsschritts beträgt.
  23. Verfahren nach Anspruch 1, wobei eine Strömungsgeschwindigkeit des Prozeßgases zwischen 5 scm3 und 1500 scm3 liegt.
  24. Verfahren nach Anspruch 1, wobei eine Strömungsgeschwindigkeit des wasserstoffhaltigen Gases zwischen 5 scm3 und 500 scm3 liegt.
  25. Verfahren nach Anspruch 2, wobei eine Strömungsgeschwindigkeit des wasserstoffhaltigen Gases zwischen 5 scm3 und 500 scm3 liegt.
  26. Verfahren nach Anspruch 1, wobei eine Strömungsgeschwindigkeit des Prozeßgases im ersten Veraschungsschritt zwischen 5 scm3 und 1500 scm3 liegt.
  27. Verfahren nach Anspruch 1, wobei eine Strömungsgeschwindigkeit des Prozeßgases im zweiten Veraschungsschritt zwischen 5 scm3 und 1500 scm3 liegt.
  28. Verfahren nach Anspruch 1, wobei eine Strömungsgeschwindigkeit des Prozeßgases zwischen den ersten und zweiten Veraschungsschritten variiert.
  29. Verfahren nach Anspruch 1, wobei der Druck in der Prozeßkammer während des ersten Veraschungsschritts zwischen etwa 1 mTorr und etwa 1000 mTorr liegt.
  30. Verfahren nach Anspruch 1, wobei der Druck in der Prozeßkammer während des ersten Veraschungsschritts zwischen etwa 5 mTorr und etwa 50 mTorr liegt.
  31. Verfahren nach Anspruch 1, wobei der Druck in der Prozeßkammer während des zweiten Veraschungsschritts weniger als etwa 10 mTorr beträgt.
  32. Verfahren nach Anspruch 1, wobei der Druck in der Prozeßkammer während des Veraschungsschritts weniger als etwa 5 mTorr beträgt.
  33. Verfahren nach Anspruch 1, wobei der Druck in der Prozeßkammer zwischen dem ersten und dem zweiten Veraschungsschritt variiert.
  34. Verfahren nach Anspruch 1, wobei das Substrat ein Material von niedrigem K-Wert, einen Fotoresist oder Ätzrückstände oder eine Kombination derselben umfasst.
  35. Verfahren nach Anspruch 34, wobei das Material von niedrigem K-Wert ein SiOC-Material umfasst.
  36. Verfahren nach Anspruch 1, wobei das Erzeugen das Aufbringen einer HF-Energie über ein Impedanzausgleichsnetzwerk auf eine obere Plattenelektrode einer Plasmaquelle umfasst.
  37. Verfahren nach Anspruch 36, wobei die auf die obere Plattenelektrode aufgebrachte HF-Energie zwischen etwa 500 W und etwa 2200 W liegt.
  38. Verfahren nach Anspruch 1, wobei das Erzeugen das Aufbringen einer HF-Energie über ein Impedanzausgleichsnetzwerk auf eine Induktivspule einer Plasmaquelle umfasst.
  39. Verfahren nach Anspruch 38, wobei die auf die Induktivspule aufgebrachte HF-Energie zwischen etwa 50 W und etwa 10000 W liegt.
  40. Verfahren nach Anspruch 1, wobei das Erzeugen das Aufbringen einer HF-Energie auf eine magnetische Rotationsgleichstromfeldenergiequelle umfasst.
  41. Verfahren für das In-situ-Veraschen umfassend: Einführen eines H2-Gas enthaltenden Prozeßgases; Erzeugen eines Plasmas in einer Plasmaverarbeitungskammer durch Aufbringen einer HF-Energie durch ein Impedanzausgleichsnetzwerk auf eine obere Platte einer Plasmaquelle; Aussetzen eines Substrats dem Plasma gegenüber, wobei das Substrat ein Material von niedrigem K-Wert, Fotoresist oder Ätzrückstände oder eine Kombination derselben enthält und sich oben auf einer Substrathalterung befindet; Durchführen eines ersten Veraschungsschritts durch Aufbringen eines ersten Bias zwischen etwa 0 W und etwa 100 W auf die Substrathalterung; und Durchführen eines zweiten Veraschungsschritts durch Aufbringen eines zweiten Bias zwischen etwa 50 W und etwa 1000 W auf die Substrathalterung, wobei der zweite Bias höher ist als der erste Bias und ein Kammerdruck im zweiten Veraschungsschritt weniger als 20 mTorr beträgt.
  42. Verfahren nach Anspruch 41, wobei das Prozeßgas des Weiteren ein Edelgas umfasst.
  43. Verfahren nach Anspruch 41, wobei die auf die obere Plattenelektrode aufgebrachte HF-Energie zwischen etwa 500 W und etwa 2200 W liegt.
DE112005003376T 2005-01-11 2005-12-02 Niederdruck-Entfernung von Photoresist und Ätzresten Expired - Fee Related DE112005003376B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/032,021 2005-01-11
US11/032,021 US7344993B2 (en) 2005-01-11 2005-01-11 Low-pressure removal of photoresist and etch residue
PCT/US2005/043468 WO2006076085A2 (en) 2005-01-11 2005-12-02 Low-pressure removal of photoresist and etch residue

Publications (2)

Publication Number Publication Date
DE112005003376T5 true DE112005003376T5 (de) 2008-05-15
DE112005003376B4 DE112005003376B4 (de) 2011-10-13

Family

ID=36653838

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005003376T Expired - Fee Related DE112005003376B4 (de) 2005-01-11 2005-12-02 Niederdruck-Entfernung von Photoresist und Ätzresten

Country Status (7)

Country Link
US (1) US7344993B2 (de)
JP (1) JP5193604B2 (de)
KR (1) KR20070104589A (de)
CN (1) CN100576475C (de)
DE (1) DE112005003376B4 (de)
TW (1) TWI310223B (de)
WO (1) WO2006076085A2 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193096B2 (en) * 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US20070163995A1 (en) * 2006-01-17 2007-07-19 Tokyo Electron Limited Plasma processing method, apparatus and storage medium
US7740768B1 (en) * 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US7977244B2 (en) * 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process
US8435895B2 (en) * 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion
CN101651099B (zh) * 2008-08-14 2011-10-05 中芯国际集成电路制造(北京)有限公司 去除光刻胶层的方法
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
SG176601A1 (en) 2009-05-29 2012-01-30 Univ Arizona Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
TWI447656B (zh) 2009-11-23 2014-08-01 Inotera Memories Inc 辨識晶圓序號之方法
JP5770740B2 (ja) * 2009-12-11 2015-08-26 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置
US20110143548A1 (en) * 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
US20120213941A1 (en) * 2011-02-22 2012-08-23 Varian Semiconductor Equipment Associates, Inc. Ion-assisted plasma treatment of a three-dimensional structure
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9786471B2 (en) 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
JP2013235912A (ja) * 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015175353A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
JP2019192892A (ja) * 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
CN109742019B (zh) * 2019-01-21 2019-10-01 广东工业大学 一种利用紫外激光加工干法刻蚀中硬掩膜板的方法
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
US20220102138A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect Structure for Semiconductor Devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US655447A (en) * 1899-05-13 1900-08-07 James Lyons Tray for storing eggs.
JPH05175168A (ja) * 1991-06-28 1993-07-13 Sony Corp ドライエッチング方法
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
JP3844413B2 (ja) * 1999-08-23 2006-11-15 東京エレクトロン株式会社 エッチング方法
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
JP2003092287A (ja) * 2001-09-19 2003-03-28 Nec Corp アッシング方法
US6849559B2 (en) * 2002-04-16 2005-02-01 Tokyo Electron Limited Method for removing photoresist and etch residues
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
TWI259546B (en) * 2002-06-28 2006-08-01 Tokyo Electron Ltd Method and system for predicting process performance using material processing tool and sensor data
US7109122B2 (en) * 2002-11-29 2006-09-19 Tokyo Electron Limited Method and apparatus for reducing substrate charging damage
US20040171273A1 (en) * 2003-02-28 2004-09-02 Masatoshi Oyama Specimen surface processing apparatus and surface processing method
US7176141B2 (en) * 2004-09-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics

Also Published As

Publication number Publication date
WO2006076085A3 (en) 2007-04-12
JP2008527711A (ja) 2008-07-24
WO2006076085A2 (en) 2006-07-20
US20060154486A1 (en) 2006-07-13
CN101099234A (zh) 2008-01-02
JP5193604B2 (ja) 2013-05-08
US7344993B2 (en) 2008-03-18
DE112005003376B4 (de) 2011-10-13
TWI310223B (en) 2009-05-21
CN100576475C (zh) 2009-12-30
KR20070104589A (ko) 2007-10-26
TW200636857A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
DE112005003376B4 (de) Niederdruck-Entfernung von Photoresist und Ätzresten
DE112005003338B4 (de) Niederdruck-Entfernung von Photoresist und Ätzresten
DE102004043855B4 (de) Verfahren zur Herstellung einer Magnet-Tunnel-Junction-Vorrichtung
DE69835032T2 (de) Verbesserte methode eine oxidschicht zu ätzen
DE19844882B4 (de) Vorrichtung zur Plasma-Prozessierung mit In-Situ-Überwachung und In-Situ-Überwachungsverfahren für eine solche Vorrichtung
KR100702290B1 (ko) 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법
US6660127B2 (en) Apparatus for plasma etching at a constant etch rate
DE102007036348A1 (de) Verfahren zum Korrigieren einer kritischen Abmessung in einem Srukturelement mit hohem Seitenverhältnis
EP1880414B1 (de) Verfahren zum ablösen von fotolack in gegenwart von normalen und/oder porösen dielektrischen materialien mit niedrigem k-wert
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
EP2313913B1 (de) Verfahren zum elektronenstrahlinduzierten ätzen von mit gallium implantierten schichten
JP2011066441A (ja) フォトレジストおよびエッチング残渣の除去方法
US7842619B2 (en) Plasma processing method
US6955177B1 (en) Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
JP2005537668A (ja) 高誘電率誘電体材料の除去を改良する方法及びシステム
DE102007009913B4 (de) Plasmaätzprozess mit hoher Ausbeute für Zwischenschichtdielektrika
US20100320170A1 (en) Method and apparatus for etching a structure in a plasma chamber
DE10037957C1 (de) Verfahren zum anisotropen Trockenätzen organischer Antireflexionsschichten
DE112016003809T5 (de) Hybrides korrektiv-bearbeitungssystem und verfahren
DE10245314A1 (de) Verfahren zum Entfernen von PECVD-Rückständen Fluorierten Plasmas unter Verwendung von in-situ-H¶2¶-Plasma
DE19841964B4 (de) Verfahren zur Einstellung der Ätzgeschwindigkeit beim anisotropen Plasmaätzen von lateralen Strukturen
US5250165A (en) Controlled isotropy reactive ion etcher for multi-stepped sloped contact etch process
DE19901002B4 (de) Verfahren zum Strukturieren einer Schicht
Morel et al. Tungsten metal gate etching in Cl2∕ O2 inductively coupled high density plasmas
Azarnouche et al. Plasma treatment to improve linewidth roughness during gate patterning

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/3065 AFI20051202BHDE

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120114

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee