KR20070104589A - 포토레지스트 및 에칭 찌거기의 저압 제거 - Google Patents

포토레지스트 및 에칭 찌거기의 저압 제거 Download PDF

Info

Publication number
KR20070104589A
KR20070104589A KR1020077018253A KR20077018253A KR20070104589A KR 20070104589 A KR20070104589 A KR 20070104589A KR 1020077018253 A KR1020077018253 A KR 1020077018253A KR 20077018253 A KR20077018253 A KR 20077018253A KR 20070104589 A KR20070104589 A KR 20070104589A
Authority
KR
South Korea
Prior art keywords
ashing
plasma
ashing step
substrate
gas
Prior art date
Application number
KR1020077018253A
Other languages
English (en)
Inventor
바이디아나탄 발라슈브라마니암
야스노리 하타무라
마사아키 하기하라
에이이치 니시무라
고이치로 이나자와
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070104589A publication Critical patent/KR20070104589A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

앞선 유전체층의 플라즈마 에칭 중에 형성된 포토레지스트 찌꺼기 및 에칭 찌꺼기를 제거하기 위한 플라즈마 애싱 방법이 제공된다. 애싱 방법은 수소 함유 가스를 포함하는 투스텝 플라즈마 공정을 이용하며, 챔버 표면으로부터 유해한 플루오르 카본 찌꺼기를 에칭하고 제거하는 것뿐만 아니라, 기판으로부터 상당량의 포토레지스트 찌꺼기 및 에칭 찌꺼기를 제거하기 위해 제1 세정 단계에서 기판에 낮은 바이어스 전력을 인가하거나 바이어스 전력을 인가하지 않는다. 기판으로부터 나머지 포토레지스트 찌꺼기 및 에칭 찌꺼기를 제거하기 위해 제2 세정 단계에서는 더 큰 바이어스 전력이 기판에 인가된다. 20 mTorr 미만의 챔버 압력이 제2 세정 단계에서 사용된다. 투스텝 공정은 통상적인 원스텝 애싱 공정에서 일반적으로 관찰되는 기억 효과를 줄인다. 종료 시점 탐지 방법은 애싱 공정을 모니터하기 위해 사용될 수 있다.

Description

포토레지스트 및 에칭 찌거기의 저압 제거{LOW-PRESSURE REMOVAL OF PHOTORESIST AND ETCH RESIDUE}
본 출원은 2002년 9월 30일에 출원된, 동시 계류 중인 미국 특허 출원 번호 제10/259,381호에 관한 것이며, 이 미국 특허 출원의 전체 내용은 참조로써 본 명세서에 포함된다. 본 출원은 2004년 12월 30일에 출원된, 대리인 사건 번호가 제262408US6 YA호이며 "LOW-PRESSURE REMOVAL OF PHOTORESIST AND ETCH RESIDUE"라는 명칭으로 동시 계류 중인 미국 특허 출원에 관한 것이고, 이 특허 출원의 전체 내용은 참조로써 본 명세서에 포함된다.
본 발명은 플라즈마 처리에 관한 것이며, 구체적으로는 반도체 미세가공 중 에칭 공정에 수반되는 포토레지스트 및 에칭 찌꺼기의 세정 및 제거에 관한 것이다.
플라즈마 처리 시스템은 반도체, 집적 회로, 표시 장치 및 다른 장치 또는 재료의 제조와 처리에 있어서 반도체 기판과 같은 기판에서 재료를 제거하거나 이 기판 상에 재료를 증착하는 데 사용된다. 포토리소그래피 마스크로부터 기판으로 집적 회로의 패턴을 전사하거나 또는 상기 기판 상에 유전성 박막 또는 전도성 박막을 증착하기 위한 반도체 기판의 플라즈마 처리는 업계에서 표준적인 방법이 되 었다.
다양한 타입의 박막을 에칭하는 반도체 처리에 있어서, 집적화의 문제 및 상충관계(trade-off)는 여전히 존재한다. 통상적으로, 유전체층은 수직 접점을 형성하도록 전도성 재료를 증착하기 위한 개구를 갖도록 패턴화된다. 패턴화 공정 중에, 내에칭성 포토레지스트 층 및/또는 하드 마스크 층은 유전체층 위에 증착되고, 선택된 패턴에 노출되며, 현상된다. 층상 구조는 이후, 패턴화된 포토레지스트 층이 유전체층에서 개구를 한정하는 플라즈마 환경에서 에칭된다.
에칭 단계 이후에, 포토레지스트 찌꺼기 및 에칭 찌꺼기(예컨대, 폴리머 파편)는 에칭된 피처(features) 및 챔버 표면에서 종종 관찰된다. 플라즈마 세정(인시튜 애싱으로도 알려짐)에 있어서의 집적화의 문제 중 하나는 성공적으로 포토레지스트 찌꺼기 및 에칭 찌꺼기를 제거하면서도 주변층의 침식을 방지하는 것이다. 공지된 시스템은, 기판에 적용된 바이어스가 애싱 공정 내내 일정하게 지속되는 원스텝(one-step) 애싱 공정을 사용하였다.
할로카본 가스는, 산화물 및 저유전상수의 새로운 SiOC-함유 유전 재료와 같은 유전체층의 에칭에서 일반적으로 사용된다. 이 가스는, 유전체 에칭 공정 중에 기판 표면뿐만 아니라 공정 챔버의 내측 표면에 증착될 수 있는 플루오르 카본 폴리머 에칭 생성물을 발생시키는 것으로 알려져 있다.
도 1은 원스텝 애싱 공정에서의 개략적인 단면을 도시하고 있다. 구조(100)로부터 포토레지스트(106)를 제거하기 위한 통상적인 원스텝 애싱 공정 중에, 플루오르 카본 폴리머는 챔버 벽으로부터 제거/에칭되며(일반적으로 기억 효과라고 부 름) 하부의 유전체층(104) 및 캡 층(102)(예컨대, SiN, SiC)을 침식시켜, 이 유전체층의 면노출(faceting)(108) 및 캡 층의 손실(110)이 생기도록 하고, 심지어는 때때로 캡 층(102)에 구멍을 뚫어서 하부의 도전체 층(예컨대 구리, 도시 생략)을 침식한다. 챔버 벽 근처에서 플루오르 카본 폴리머의 농도가 높기 때문에, 이러한 효과는 웨이퍼의 가장자리에서 커질 수 있다. 그렇지 않으면, 전술한 구조(100)는 플루오르 카본 폴리머 증착물을 또한 포함할 수 있다.
통상적인 원스텝 애싱 공정 중에, 포토레지스트는 수소 함유 플라즈마에서 제거될 수 있다. 애싱 후 찌꺼기의 형성을 방지하기 위해, 약간의 바이어스 전력이 기판 홀더에 인가된다. 이 공정 중에, 이전의 유전체 에칭 단계부터 챔버 벽 위에 있는 플루오르 카본 증착물이 또한 에칭되고, 플라즈마에서 플루오르 라디칼을 제거한다. 기판 홀더에 바이어스 전력이 인가될 때, 이들 플루오르 라디칼은 하부의 유전체 박막을 침식할 수 있고, 캡 층을 없앨 수 있다. 바이어스 전력을 줄이거나 또는 바이어스 전력을 인가하지 않음으로써, 유전체 박막의 침식 및 캡 층의 손실은 줄어들 수 있지만, 애싱 후 찌꺼기는 여전히 관찰될 수 있다.
이상의 챔버 문제를 야기할 수 있는 통상적인 원스텝 애싱 공정은 다음의 플라즈마 처리 조건을 포함할 수 있다. 챔버 압력은 50 mTorr이고, RF 바이어스 전력은 150 W이며, O2 유량은 200 sccm이다.
반도체 제작에 있어서, 통상적인 원스텝 애싱 공정은, 챔버 내면(그리고 애싱될 기판)이 이전의 유전체 에칭 공정에서부터의 플루오르 카본계열 폴리머 증착 물을 포함할 수 있는 공정 챔버에서 종종 행해진다. 대안으로, 원스텝 애싱 공정은, 이전의 에칭 공정으로부터의 폴리머 증착물이 세정된 공정 챔버에서 행해질 수 있다.
본 발명의 목적은, 원스텝 애싱과 비교하여 주변의 기판층의 침식은 줄이면서 기판으로부터 포토레지스트 찌꺼기 및 에칭 찌꺼기를 제거하기 위한 플라즈마 처리 방법을 제공하는 것이다.
상기 목적 및 다른 목적은, 수소 함유 가스를 포함하는 공정 가스를 이용한 투스텝 인시튜 플라즈마 애싱 공정을 사용하여 달성된다. 제1 애싱 단계에서는, 기판이 위에 존재하는 기판 홀더에 낮은 레벨의 제1 바이어스 전력이 인가되거나 또는 바이어스 전력이 인가되지 않고, 제2 바이어스 레벨은 제2 애싱 단계에서 인가된다. 제2 애싱 단계에서 플라즈마 공정 챔버 내의 압력은 20 mTorr 미만이다.
기판에 낮은 바이어스 전력이 인가되거나 바이어스 전력이 인가되지 않는 제1 애싱 단계에서는, 기판 및 공정 챔버의 내면/벽 위에 있는 상당한 양의 포토레지스트 찌꺼기 및 에칭 찌꺼기가 챔버로부터 에칭되고 제거되며, 남아있는 기판 층의 침식은 최소화된다. 제2 애싱 단계에서는, 더 큰 바이어스 전력이 인가되며, 포토레지스트 찌꺼기 및 에칭 찌꺼기가 제거될 때까지 애싱 공정이 지속된다.
도 1은 원스텝 애싱 공정의 개략적인 단면을 도시하고 있다.
도 2는 투스텝 애싱 공정의 개략적인 단면을 도시하고 있다.
도 3은 애싱 공정 중의 캡 층의 손실을 개략적으로 도시하고 있다.
도 4는 유전체 측벽 침식을 개략적으로 도시하고 있다.
도 5는 본 발명의 실시예에 따른 플라즈마 처리 시스템을 도시하고 있다.
도 6은 본 발명의 다른 실시예에 따른 플라즈마 처리 시스템을 도시하고 있다.
도 7은 본 발명의 또 다른 실시예에 따른 플라즈마 처리 시스템을 도시하고 있다.
본 발명의 보다 완전한 이해 및 본 발명에 수반되는 다수의 장점들은 이후의 상세한 설명을 참조함으로써, 특히 첨부한 도면을 참고할 때 명확해질 것이다.
본 발명의 발명자인, "METHOD FOR REMOVING PHOTORESIST AND ETCH RESIDUE"라는 명칭의 관련된 미국 특허 출원 번호 제10/259,381호의 발명자는, 투스텝 플라즈마 애싱 공정이 기판으로부터 포토레지스트 찌꺼기 및 에칭 찌꺼기를 제거하는 데 사용될 수 있음을 확인하였다. 기판이 위에 존재하는 기판 홀더에 낮은 바이어스 전력이 인가되거나 또는 바이어스 전력이 인가되지 않는 제1 애싱 단계에서는, 예컨대 CxFy 에칭 가스를 이용할 수 있는 이전의 에칭 공정으로부터의 상당량의 포토레지스트 찌꺼기 및 에칭 찌꺼기가, 남아있는 기판 층의 침식을 최소화하면서 공정 챔버로부터 에칭되고 제거된다. 제2 애싱 단계에서는, 더 큰 바이어스 전력이 기판 홀더에 인가되고, 포토레지스트 및/또는 하드 마스크 찌꺼기 그리고 애싱 후 찌꺼기가 제거될 때까지 애싱 공정이 지속된다.
본 발명의 발명자는, 낮은 압력으로 플라즈마 공정 챔버에서 제2 애싱 단계를 행함으로써 전술한 투스텝 플라즈마 애싱 공정을 개선할 수 있음을 확인하였다. 낮은 압력은 하부의 유전체 기판 층, 예컨대 SiOC 재료(유전상수는 대략 2.7)와 같은 유전 상수가 작은 (저유전상수의) 재료에 대한 손상을 줄일 수 있다. 저유전상수의 재료에 대한 손상은 재료의 유전상수의 증가를 포함할 수 있으며, 이에 따라 유전상수가 더 큰 통상적인 재료에 대해 이들 재료를 사용하는 잇점이 줄어든다. 본 발명의 실시예에 따르면, 공정 챔버 압력이 낮은 플라즈마 환경에서 수소 라디칼의 농도가 낮아서 애싱 공정 중의 유전체 재료의 손상을 줄일 수 있거나 없앨 수 있다. 또한, 수소 라디칼의 농도와는 달리, 플라즈마로부터 기판으로의 이온 플럭스는 본 발명의 압력 범위에 있어서 비교적 일정하다. 이온 플럭스가 크면 애싱 속도를 크게 할 수 있고 애싱 시간을 짧게 할 수 있으며 이에 따라 기판 생산량을 증가시킨다. 또한, 챔버 압력을 낮추면 기판 층에 대한 이온 충격이 보다 방향성을 갖게 되고(이방성), 이에 따라 애싱 공정 중에 패턴화된 유전체층의 측벽에 대한 손상이 줄어든다.
따라서, 본 발명의 실시예에 따르면, 투스텝 애싱 공정 중 제2 애싱 단계에서는 공정 챔버에서 20 mTorr 미만의 공정 압력이 사용된다. 본 발명의 다른 실시예에 따르면, 제2 애싱 단계에서는 공정 챔버에서 약 10 mTorr 미만의 공정 압력이 사용된다.
본 발명에서의 투스텝 인시튜 애싱 공정은, 1) 캡 층 손실의 최소화, 2) 피 처(features)의 상부에서의 유전체 면노출/침식의 최소화 및 에칭 후/임계 차원(CD) 바이어스의 감소, 3) 애싱 후 찌꺼기의 최소화, 4) 인시튜 애싱에서의 저유전상수의 유전체 박막에 대한 손상의 최소화("유전상수값"이 낮아짐) 및 5) 챔버의 자동적인 건식 세정의 제공 중 하나 이상을 만족함으로써 전술한 다수의 단점들을 다소 해결할 수 있으며, 이에 따라 챔버 세정 사이의 평균 시간이 늘어나게 된다.
도 2는 투스텝 애싱 공정의 개략적인 단면을 도시하고 있다. 투스텝 수소 함유 애싱 공정 중 제1 애싱 단계(120)에서는, 웨이퍼 상의 포토레지스트(106) 및 챔버 벽과 웨이퍼 상에 증착된 플루오르 카본 폴리머(112)가 에칭된다. 낮은 바이어스 전력이 인가되거나 또는 바이어스 전력이 인가되지 않기 때문에, 유전체 층(104)의 침식 및 캡 층(102)의 손실이 최소화된다. 제1 애싱 단계(120)에서는, 챔버에서 어떠한 폴리머 찌꺼기도 건식 세정된다. 제1 애싱 단계(120)의 길이는 될 수 있는 한 소량의 애싱 후 찌꺼기(110), 즉 PAR이 남게 되는 시점 및 가능한 소량의 포토레지스트(106)가 기판 상에 남게 되는 시점에 따라 결정될 수 있다.
제2 애싱 단계(130)에서는, 바이어스 전력이 인가되고, 어떠한 애싱 후 찌꺼기(110) 및 어떠한 잔류 포토레지스트(106)도 모두 제거되기에 충분한 시간 동안 애싱이 행해진다.
본 발명은, 예컨대 상부 전극 및 하부 전극을 구비하면서 용량성 결합 플라즈마 소스(capacitively coupled plasma source)를 포함하는 플라즈마 처리 시스템을 사용하여 행해질 수 있다. 상부 전극은, 추가적으로 예컨대 공정 가스를 공정 챔버 내부로 도입하기 위한 샤워헤드로서 기능할 수 있으며, 하부 전극은 처리될 기판을 지지하면서 이 기판에 바이어스 전력을 인가하도록 구성된 기판 홀더일 수 있다. 용량성 결합 플라즈마 소스는 당업자에게 잘 알려져 있다. 본 발명은 또한 비한정적인 예로서 유도성 결합 플라즈마 소스(ICP)를 비롯한 다른 타입의 플라즈마 소스를 사용하여 행해질 수 있다.
본 발명의 실시예에 따른 투스텝 애싱 공정 중 제1 애싱 단계에 있어서의 예시적인 공정 파라메타를 이제 설명할 것이다. 본 발명의 일실시예에서는, 챔버 압력이 약 1 mTorr 내지 약 1000 mTorr일 수 있다. 본 발명의 다른 실시예에 따르면, 챔버 압력은 약 5 mTorr 내지 약 50 mTorr일 수 있다. 약 5 sccm 내지 약 1500 sccm 유량의 공정 가스가 공정 챔버에서 사용될 수 있다. 수소 함유 가스(예컨대, H2, NH3, 또는 이들의 조합)를 포함하는 공정 가스가 단독으로 사용될 수도 있지만, 공정 가스는 불활성 가스[예컨대, 희가스(예를 들어, He, Ar 등) 또는 N2]와 함께 사용될 수 있다. 수소 함유 가스의 유량은, 예컨대 약 5 sccm 내지 약 500 sccm일 수 있으며, 불활성 가스 유량은, 예컨대 약 0 sccm 내지 약 1000 sccm일 수 있다. 바이어스 전력(하부 전극 전력)은, 예컨대 약 0 W 내지 약 100 W일 수 있다. 상부 전극 전력은, 예컨대 약 500 W 내지 약 2200 W일 수 있으며, 기판 온도는 약 -10 ℃ 내지 약 250 ℃일 수 있다.
일례로, 제1 애싱 단계에 대한 공정 파라메타로서, 챔버 압력은 20 mTorr이고, Ar 가스 유량은 550 sccm이며, H2 가스 유량은 200 sccm이고, 상부 전극 전력은 300 W이며, 하부 전극 전력은 0 W이다. 제1 애싱 단계의 지속 시간은, 예컨대 약 35 sec일 수 있다.
투스텝 애싱 공정 중 제2 애싱 단계에서는, 제2 애싱 단계에서의 챔버 압력이 20 mTorr 미만이라는 점을 제외하고는 제1 애싱 단계에 대해 전술한 바와 동일한 조건이 공정 파라메타에 포함될 수 있다. 본 발명의 실시예에서는, 제2 애싱 단계의 챔버 압력이 약 10 mTorr 미만일 수 있다. 본 발명의 다른 실시예에서는, 제2 애싱 단계에서의 챔버 압력이 약 5 mTorr 미만일 수 있다. 제2 애싱 단계에서 기판 홀더에 인가되는 바이어스 전력(제2 바이어스 전력)이 제1 애싱 단계에서 기판 홀더에 인가되는 바이어스 전력(제1 바이어스 전력)보다 더 큰 경우, 약 50 W 내지 약 1000 W의 바이어스 전력이 사용될 수 있다.
무선 주파수, 즉 RF 바이어스가 사용된 것으로 개시되어 있지만, DC 바이어스도 역시 사용되거나, RF 바이어스 대신에 DC 바이어스가 사용될 수 있다. 또한, 챔버 압력은 애싱 공정 중에 변할 수 있다. 예를 들어, 챔버 압력은 제1 단계로부터 제2 단계까지 변할 수 있다. 또한, 애싱 공정 중에 공정 가스의 조성이 변할 수 있다. 예를 들어, 공정 가스(그리고 공정 가스에서의 상이한 가스의 유량비)는 제1 단계로부터 제2 단계까지 변할 수 있다.
대안으로, 투스텝 공정 중에, 생산량을 늘리기 위해 (전부는 아니지만) 폴리머 거의 전부가 챔버로부터 제거되었을 때 바이어스 전력이 인가될 수 있으나, 통상적인 원스텝 공정에서의 효과 중 일부가 다시 나타나는 대가를 치뤄야 한다.
또한, 단지 한 가지 바이어스 전력만을 사용하는 것처럼 전술하였지만, 가변성 바이어스 전력이 대신 사용될 수 있다. 예를 들어, 제2 단계 전에, 제2 단계 중에, 또는 제2 단계 후에 바이어스 전력이 0 W부터 약 100 W까지 [연속적으로 또는 단계적으로(예컨대, 10 W씩 증가시킴)] 증가할 수 있다.
전술한 바와 같이, 제1 단계에 대한 지속 시간은 충분히 길어서 챔버 벽 및 웨이퍼 표면으로부터 플루오르 카본 재료의 제거를 완료할 수 있어야만 한다. 예를 들어, 제1 단계에 대한 지속 시간은 20 sec 내지 50 sec의 범위일 수 있다. 유사하게, 제2 단계에 대한 지속 시간은 충분히 길어서 어떠한 애싱 후 찌꺼기 및 어떠한 잔류 포토레지스트도 제거할 수 있어야만 한다. 예를 들어, 제2 단계에 대한 지속 시간은 20 sec 내지 50 sec의 범위일 수 있다.
대안으로, 도 2에서의 투스텝 애싱 공정에서, 제1 단계(120) 및 제2 단계(130)의 종료는 종료 시점 탐지를 사용하여 결정될 수 있다. 종료 시점 탐지의 한 가지 가능한 방법은 플라즈마 영역으로부터 방출되는 광 스펙트럼의 일부를 모니터하는 것이다. 예를 들면, 스펙트럼 중 전술한 제거를 알려주는 부분은 482.5 nm(CO), 775.5 nm(F) 및 440 nm(SiF4)의 파장을 가질 수 있으며, 광학 발광 분광법[Optical Emission Spectroscopy(OES)]을 사용하여 측정될 수 있다. 전술한 주파수에 해당하는 발광 레벨이 소정의 문턱값을 지난 후에 (예컨대, 거의 0까지 떨어지거나 또는 특정 레벨을 넘게 증가하거나 한 후에), 제1 단계를 종료할 것을 고려한다. 종료 시점 정보를 나타내는 다른 파장들 또한 사용될 수 있다.
제1 단계의 종료 이후에, 제2 단계에서는 어떠한 잔류하는 애싱 후 찌꺼기(PAR)도 제거할 수 있도록 바람직하게는 50 내지 200 %의 오버애싱(overash)을 사용한다. 즉, 제1 단계가 50 sec 내에 종료되는 경우, 제2 단계는 50 % 오버애싱의 경우 25 sec가 되며 100 % 오버애싱의 경우 50 sec가 된다. 오버애싱의 실제량은, 상이한 정도로 오버애싱된 일련의 기판을 검사함으로써 경험적으로 결정될 수 있다.
기판은, 애싱 공정 이후에, 예컨대 캡 층의 손실, 유전체 측벽 손실 및 상부 피처에서의 유전체 면노출/침식을 측정함으로써 평가될 수 있다. 전술한 손실과 침식을 최소화하면서 요구되는 애싱을 가능하게 하는 공정 조건은, 직접 실험 및/또는 실험 설계에 의해 결정될 수 있다.
제1 예에 있어서, 도 3은 애싱 공정 중의 캡 층의 손실을 개략적으로 도시하고 있다. 캡 층 손실(120)은 유전체층(104)의 애싱 공정 이후에 주사전자현미경(SEM) 이미지에서 캡 층(102)이 얇아지는 정도로서 측정된다. 캡 층 손실(120)을 최소로 하면서 요구되는 애싱을 가능하게 하는 공정 조건은 직접 실험 및/또는 실험 설계(DOE)에 의해 결정될 수 있다.
제2 예에 있어서, 도 4는 유전체 측벽 손실을 개략적으로 도시하고 있다. 예를 들어, 도 4에서의 유전체 측벽 손실은 HF 용액에 노출시킨 후에 유전체층(104) 중 상부(132) 및 중간부분(150)에서의 유전체 제거로서 측정될 수 있다. 도 3 및 도 4에서의 구조는 또한 SiN 층(106) 및 SiC 층(102)을 포함할 수 있다. 측벽 손실을 측정하기 위해, 플라즈마 애싱된 기판은 0.5 %의 HF 용액에 약 5 sec 내지 30 sec의 시간 동안 노출될 수 있다. 후속하는 기판의 SEM 분석이 측벽 손실의 평가에 사용될 수 있다.
캡 층 손실 및 측벽 손실을 측정함으로써 애싱된 기판을 평가하는 단계에 대한 예와 함께, 모든 (또는 거의 모든) 폴리머(및 가능하다면 포토레지스트)가 챔버로부터 제거될 때를 결정하기 위해 종료 시점 탐지를 이용하는 예는 동시 계류중인 미국 특허 출원 번호 제10/259,381호에 충분히 개시되어 있다.
도 5는 본 발명의 실시예에 따른 플라즈마 처리 시스템을 도시하고 있다. 플라즈마 처리 시스템(1)은 공정 챔버(10)의 처리 영역(45)에서 플라즈마의 생성을 촉진하도록 구성된다. 플라즈마 처리 시스템(1)은, 처리될 기판(25)이 위에 부착되고 기판에 대해 전기적으로 접촉하는 기판 홀더(20), 플라즈마 공정 챔버(10)에 공정 가스(42)를 도입하기 위한 가스 분사 시스템(40) 및 진공 펌핑 시스템(50)을 더 포함한다. 가스 분사 시스템(40)은 외부 가스 소스로부터 공정 챔버(10)까지의 공정 가스(42)의 이송에 대한 독립적인 제어가 가능하도록 한다.
이온화가 가능한 공정 가스(42)는 가스 분사 시스템(40)을 통해 도입되고 공정 압력은 조절된다. 공정 가스의 유량은 약 10 sccm 내지 5000 sccm일 수 있고, 대안으로 약 20 sccm 내지 약 1000 sccm일 수 있으며, 역시 대안으로 약 50 sccm 내지 약 500 sccm일 수 있다. 챔버 압력은, 예를 들어 약 1 mTorr 내지 약 200 mTorr일 수 있으며, 대안으로 약 5 mTorr 내지 약 100 mTorr일 수 있고, 역시 대안으로 약 10 mTorr 내지 약 50 mTorr일 수 있다. 진공 펌핑 시스템(50) 및 가스 분사 시스템(40)을 제어하는 데 제어기(55)가 사용될 수 있다. 기판(25)은 슬롯 밸브(도시 생략) 및 챔버 피드 스루(도시 생략)를 통해 (로봇) 기판 운반 시스템을 매개로 하여 공정 챔버(10) 내부로 전달되며, 기판이 기판 홀더(20) 내에 수용된 기판 상승용 핀(도시 생략)에 의해 수취되면서 그 내부에 수용된 장치에 의해 기계적으로 병진된다. 일단 기판(25)이 기판 운반 시스템으로부터 수취되면, 기판은 기판 홀더(20)의 상면까지 하강한다.
대안적인 실시예에서, 기판(25)은 정전기적 클램프(도시 생략)를 매개로 기판 홀더(20)에 부착된다. 또한, 기판 홀더(20)는, 기판 홀더(20)로부터의 열을 받아들이고 열 교환 시스템(도시 생략)으로 열을 전달하거나 또는 가열되는 경우 열교환 시스템으로부터 열을 전달하는 재순환 냉각제 유동을 갖는 냉각 시스템을 더 포함한다. 또한, 가스가 기판의 후면으로 전달되어 기판(25)과 기판 홀더(20) 사이의 가스 간격 열 전도(gas-gap thermal conduction)를 향상시킨다. 이러한 시스템은, 높은 온도 또는 낮은 온도에서의 기판의 온도 제어가 요구되는 경우에 사용된다. 예를 들면, 플라즈마로부터 기판(25)까지 전달되는 열 유속과 전도에 의해 기판(25)으로부터 기판 홀더(20)로 제거되는 열 유속의 균형에 의해 달성되는 정상 상태 온도를 넘는 온도인 경우, 기판의 온도 제어는 유용할 수 있다. 다른 실시예에서는, 저항성 가열 요소와 같은 가열 요소 또는 열전 히터/쿨러가 기판 홀더(20)에 포함된다.
도 5의 플라즈마 처리 시스템(1)은, RF 발생기(72)로부터 임피던스 매치 네트워크(74)를 통해 RF 전력이 결합되는 상부 플레이트 전극(70)을 포함하는 RF 플라즈마 소스를 포함한다. 상부 플레이트 전극(70)에 대한 RF 전력의 인가를 위한 일반적인 주파수는 10 MHz 내지 200 MHz의 범위일 수 있고, 60 MHz일 수 있다. 상부 플레이트 전극(70)에 인가되는 RF 전력은 약 500 W 내지 약 2200 W일 수 있다. 전술한 바와 같이, 도 5의 플라즈마 처리 시스템(1)은 기판(25)에 바이어스를 걸기 위해 기판 홀더(20)에 RF 전력을 인가하기 위한 RF 소스를 더 포함한다. RF 소스는, RF 발생기(30) 및 반사되는 전력을 최소화함으로써 플라즈마로부터 처리 영역(45)까지 RF 전력의 전달을 최대화하는 역할을 하는 임피던스 매치 네트워크(32)를 포함한다. 매치 네트워크 위상(예컨대, L-타입, π-타입, T-타입) 및 자동 제어 방법은 당업계에 알려져 있다. 기판 홀더(20)에 대한 전력 인가의 경우에 일반적인 주파수는 0.1 MHz 내지 30 MHz 범위이고, 2 MHz일 수 있다. 기판 홀더(20)에 인가되는 RF 전력은 약 0 W 내지 약 1000 W일 수 있다. 또한, 제어기(55)는 RF 발생기(72) 및 임피던스 매치 네트워크(74)에 연결되어 상부 플레이트 전극(70)에 대한 RF 전력의 인가를 제어한다. 변형예에서는, RF 전력이 다수의 주파수로 기판 홀더(20)에 인가될 수 있다.
계속해서 도 5를 참조하면, 공정 가스(42)는 처리 영역(45)에 가스 분사 시스템(40)을 통해 주입된다. 가스 분사 시스템(40)은 샤워헤드를 포함할 수 있으며, 가스 분사 시스템 내에서 공정 가스(42)는 가스 이송 시스템(도시 생략)으로부터 처리 영역(45)까지 가스 분사 플리넘(plenum)(도시 생략), 일련의 배플 판(도시 생략) 및 다중 오리피스 샤워헤드 가스 분사판을 통해 공급된다. 일실시예에서, 다중 오리피스 샤워헤드 가스 분사판은 상부 플레이트 전극(70)일 수 있다.
진공 펌핑 시스템(50)은 초당 5000 리터(그리고 그 이상)까지의 펌핑 속도가 가능한 터보 분자 진공 펌프(TMP) 및 챔버 압력 조절용 게이트 밸브를 포함할 수 있다. 건식 플라즈마 에칭에 사용되는 통상적인 플라즈마 처리 장치에서는, 초당 1000 내지 3000 리터의 TMP가 채용된다. TMP는 일반적으로 50 mTorr 미만의 저압 처리에 유용하다. (100 mTorr를 넘는) 고압 처리에 있어서는, 기계적인 부스터 펌프 및 건식 러핑 펌프(roughing pump)가 사용된다.
제어기(55)는, 마이크로프로세서와, 메모리와, 플라즈마 처리 시스템(1)으로부터의 출력을 모니터할 뿐만 아니라 플라즈마 처리 시스템(1)으로의 입력을 활성화하면서 통신하기에 충분한 제어 전압을 발생시킬 수 있는 디지털 I/O 포트를 포함한다. 또한, 제어기(55)는, RF 발생기(30), 임피던스 매치 네트워크(32), RF 발생기(72), 임피던스 매치 네트워크(74), 가스 분사 시스템(40), 플라즈마 모니터 시스템(57) 및 진공 펌핑 시스템(50)과 연결되어 정보를 교환한다. 메모리에 저장된 프로그램은 저장된 공정 방법에 따라 플라즈마 처리 시스템(1)의 전술한 구성요소를 제어하는 데 사용된다. 제어기(55)의 일례로는 미국 텍사스주 달라스 소재의 Texas Instruments에서 시판하는 모델 번호 TMS320인 디지털 신호 처리기(DSP)가 있다.
플라즈마 모니터 시스템(57)은 예컨대, 플라즈마 환경에서 여기된 입자를 측정하는 광학 발광 현미경(OES) 시스템 및/또는 플라즈마 밀도를 측정하는 랑미어 탐침(Langmuir probe)과 같은 플라즈마 진단 시스템을 포함할 수 있다. 플라즈마 모니터 시스템(57)은 제어기(55)와 함께 사용되어 에칭 공정의 상태를 판정할 수 있고 공정 수행을 보장하기 위한 피드백을 제공할 수 있다. 대안으로, 플라즈마 모니터 시스템(57)은 마이크로파 및/또는 RF 진단 시스템을 포함할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 플라즈마 처리 시스템을 도시하고 있 다. 플라즈마 처리 시스템(2)은, 기계적으로 또는 전기적으로 회전하는 DC 자기장 시스템(60)을 포함하여 잠재적으로 플라즈마 밀도를 증가시키거나 및/또는 플라즈마 처리의 균일성을 향상시키는 RF 플라즈마 소스를 포함한다. 또한, 제어기(55)는 회전하는 자기장 시스템(60)에 연결되어 회전 속도 및 자기장 세기를 조절한다.
도 7은 본 발명의 또 다른 실시예에 따른 플라즈마 처리 시스템을 도시하고 있다. 플라즈마 처리 시스템(3)은, 임피던스 매치 네트워크(84)를 통해 RF 발생기(82)를 매개로 하여 RF 전력이 연결되는 유도 코일(80)을 포함하는 RF 플라즈마 소스를 포함한다. RF 전력은 유도 코일(80)로부터 유전체 윈도우(도시 생략)를 통해 플라즈마 처리 영역(45)까지 유도성으로 연결된다. 유도 코일(80)에 대한 RF 전력 인가의 경우에 일반적인 주파수는 0.1 MHz 내지 100 MHz의 범위이고 13.56 MHz일 수 있다. 유도 코일에 인가되는 RF 전력은 약 50 W 내지 약 10000 W일 수 있다. 유사하게, 척 전극에 대한 전력 인가의 경우에 일반적인 주파수는 0.1 MHz 내지 30 MHz이고 13.56 MHz일 수 있다. 기판 홀더에 인가되는 RF 전력은 약 0 W 내지 약 1000 W일 수 있다. 또한, 슬롯식 패러데이 쉴드(slotted Faraday shield)(도시 생략)가 채용될 수 있어서 유도 코일(80)과 플라즈마 사이의 용량성 결합을 감소시킨다. 또한, 제어기(55)는 RF 발생기(82) 및 임피던스 매치 네트워크(84)와 연결되어 유도 코일(80)에 대한 전력의 인가를 제어한다.
또한, 본 발명이 실시될 수 있는 처리 시스템을 구현하는 데 구체적인 하드웨어의 다양한 변형이 사용될 수 있으므로, 도 5 내지 도 7에 도시된 플라즈마 처리 시스템은 단지 예시적인 목적으로만 나타낸 것이라는 점을 물론 이해해야만 하 며, 이들 변형은 당업자에게는 명확한 것이다.
본 발명의 다수의 수정 및 변형은 전술한 교시의 관점에서 가능하다. 따라서, 첨부된 청구범위의 범주 내에서 본 발명은 본 명세서에 구체적으로 기술된 바와는 다르게 실시될 수도 있음은 물론이다.

Claims (43)

  1. 수소 함유 가스를 포함하는 공정 가스를 플라즈마 공정 챔버 내로 도입하는 도입 단계,
    플라즈마 공정 챔버에서 플라즈마를 발생시키는 플라즈마 발생 단계,
    기판 홀더의 상부에 위치하는 기판을 플라즈마에 노출시키는 플라즈마 노출 단계,
    제1 바이어스 전력을 기판 홀더에 인가함으로써 제1 애싱 단계를 행하는 단계 및
    제1 바이어스 전력보다 더 큰 제2 바이어스 전력을 기판 홀더에 인가함으로써 제2 애싱 단계를 행하는 단계로서, 제2 애싱 단계 중에 공정 챔버 내부의 챔버 압력이 20 mTorr 미만인 것인 단계
    를 포함하는 것인 인시튜 애싱 방법.
  2. 제1항에 있어서, 상기 수소 함유 가스는 H2, NH3, 또는 이들의 조합을 포함하는 것인 인시튜 애싱 방법.
  3. 제1항에 있어서, 상기 공정 가스는 불활성 가스를 더 포함하는 것인 인시튜 애싱 방법.
  4. 제1항에 있어서, 불활성 가스는 희가스, N2, 또는 이들의 조합을 포함하는 것인 인시튜 애싱 방법.
  5. 제1항에 있어서, 상기 제1 바이어스 전력은 약 0 W 내지 약 100 W인 것인 인시튜 애싱 방법.
  6. 제1항에 있어서, 상기 제1 바이어스 전력은 실질적으로 0 W와 동일한 것인 인시튜 애싱 방법.
  7. 제1항에 있어서, 상기 제2 바이어스 전력은 약 50 W 내지 약 1000 W인 것인 인시튜 애싱 방법.
  8. 제1항에 있어서, 상기 제2 애싱 단계는 제1 애싱 단계 중에 사용된 것과 상이한 챔버 압력, 공정 가스 유량, 또는 그들의 조합 중 하나 이상을 이용하는 단계를 더 포함하는 것인 인시튜 애싱 방법.
  9. 제1항에 있어서, 상기 제1 애싱 단계는
    플라즈마로부터 발광된 빛을 탐지하는 단계 및
    발광된 빛으로부터 제1 애싱 단계의 상태를 판정하는 단계
    를 더 포함하는 것인 인시튜 애싱 방법.
  10. 제9항에 있어서, 상기 발광된 빛의 탐지는 종료 시점을 설정하기 위한 수단을 제공하는 것인 인시튜 애싱 방법.
  11. 제9항에 있어서, 상기 발광된 빛은 여기된 화학종에서 발생되며 제1 애싱 단계의 상태에 관한 정보를 나타내는 것인 인시튜 애싱 방법.
  12. 제9항에 있어서, 상기 발광된 빛은 CO, 플루오르 함유 화학종, 또는 이들의 조합 중 하나 이상으로부터 발생되는 것인 인시튜 애싱 방법.
  13. 제12항에 있어서, 상기 플루오르 함유 화학종은 플루오르인 것인 인시튜 애싱 방법.
  14. 제1항에 있어서, 상기 제2 애싱 단계는
    플라즈마로부터 발광된 빛을 탐지하는 단계 및
    발광된 빛으로부터 제2 애싱 단계의 상태를 판정하는 단계
    를 더 포함하는 것인 인시튜 애싱 방법.
  15. 제14항에 있어서, 상기 발광된 빛은 여기된 화학종으로부터 발생되며 제2 애싱 단계의 상태에 관한 정보를 나타내는 것인 인시튜 애싱 방법.
  16. 제15항에 있어서, 상기 발광된 빛은 CO, 플루오르 함유 화학종, 또는 이들의 조합 중 하나 이상으로부터 발생되는 것인 인시튜 애싱 방법.
  17. 제16항에 있어서, 플루오르 함유 화학종은 플루오르인 것인 인시튜 애싱 방법.
  18. 제1항에 있어서,
    플라즈마로부터 발광된 빛을 탐지하는 단계 및
    발광된 빛으로부터 제1 애싱 단계 및 제2 애싱 단계의 상태를 판정하는 단계
    를 더 포함하는 것인 인시튜 애싱 방법.
  19. 제18항에 있어서, 상기 발광된 빛은 여기된 화학종으로부터 발생되며 제1 애싱 단계 및 제2 애싱 단계의 상태에 관한 정보를 나타내는 것인 인시튜 애싱 방법.
  20. 제18항에 있어서, 상기 발광된 빛은 CO, 플루오르 함유 화학종, 또는 이들의 조합 중 하나 이상으로부터 발생되는 것인 인시튜 애싱 방법.
  21. 제20항에 있어서, 상기 플루오르 함유 화학종은 플루오르인 것인 인시튜 애싱 방법.
  22. 제1항에 있어서, 상기 제2 애싱 단계의 길이는 제1 애싱 단계의 길이의 50 % 내지 300 %인 것인 인시튜 애싱 방법.
  23. 제1항에 있어서, 상기 공정 가스의 유량은 5 sccm 내지 1500 sccm인 것인 인시튜 애싱 방법.
  24. 제1항에 있어서, 상기 수소 함유 가스의 유량은 5 sccm 내지 500 sccm인 것인 인시튜 애싱 방법.
  25. 제2항에 있어서, 상기 수소 함유 가스의 유량은 5 sccm 내지 500 sccm인 것인 인시튜 애싱 방법.
  26. 제1항에 있어서, 상기 제1 애싱 단계에서의 공정 가스의 유량은 5 sccm 내지 1500 sccm인 것인 인시튜 애싱 방법.
  27. 제1항에 있어서, 상기 제2 애싱 단계에서의 공정 가스의 유량은 5 sccm 내지 1500 sccm인 것인 인시튜 애싱 방법.
  28. 제1항에 있어서, 상기 공정 가스의 유량은 제1 애싱 단계와 제2 애싱 단계 사이에서 변하는 것인 인시튜 애싱 방법.
  29. 제1항에 있어서, 상기 제1 애싱 단계 중의 공정 챔버 내의 압력은 약 1 mTorr 내지 약 1000 mTorr인 것인 인시튜 애싱 방법.
  30. 제1항에 있어서, 상기 제1 애싱 단계 중의 공정 챔버 내의 압력은 약 5 mTorr 내지 약 50 mTorr인 것인 인시튜 애싱 방법.
  31. 제1항에 있어서, 상기 제2 애싱 단계 중의 공정 챔버 내의 압력은 약 10 mTorr 미만인 것인 인시튜 애싱 방법.
  32. 제1항에 있어서, 상기 제2 애싱 단계 중의 공정 챔버 내의 압력은 약 5 mTorr 미만인 것인 인시튜 애싱 방법.
  33. 제1항에 있어서, 상기 공정 챔버 내의 압력은 제1 애싱 단계와 제2 애싱 단계 사이에서 변하는 것인 인시튜 애싱 방법.
  34. 제1항에 있어서, 상기 기판은 저유전상수의 재료, 포토레지스트, 에칭 찌꺼 기, 또는 이들의 조합을 포함하는 것인 인시튜 애싱 방법.
  35. 제34항에 있어서, 상기 저유전상수의 재료는 SiOC 재료를 포함하는 것인 인시튜 애싱 방법.
  36. 제1항에 있어서, 상기 플라즈마 발생 단계는 임피던스 매치 네트워크를 통해 플라즈마 소스의 상부 플레이트 전극에 RF 전력을 인가하는 것을 포함하는 것인 인시튜 애싱 방법.
  37. 제36항에 있어서, 상기 상부 플레이트 전극에 인가된 RF 전력은 약 500 W 내지 약 2200 W인 것인 인시튜 애싱 방법.
  38. 제1항에 있어서, 상기 플라즈마 발생 단계는 임피던스 매치 네트워크를 통해 플라즈마 소스의 유도 코일에 RF 전력을 인가하는 것을 포함하는 것인 인시튜 애싱 방법.
  39. 제38항에 있어서, 상기 유도 코일에 인가된 RF 전력은 약 50 W 내지 약 10000 W인 것인 인시튜 애싱 방법.
  40. 제1항에 있어서, 상기 플라즈마 발생 단계는 회전하는 DC 자기장 전력 소스 에 RF 전력을 인가하는 것을 포함하는 것인 인시튜 애싱 방법.
  41. H2 가스를 포함하는 공정 가스를 도입하는 도입 단계,
    임피던스 매치 네트워크를 통해 플라즈마 소스의 상부 플레이트 전극에 RF 전력을 인가함으로써 플라즈마 공정 챔버 내에서 플라즈마를 발생시키는 플라즈마 발생 단계,
    저유전상수의 재료, 포토 레지스트 찌꺼기, 에칭 찌꺼기, 또는 이들의 조합을 포함하며 기판 홀더의 상부에 배치되는 기판을 플라즈마에 노출시키는 플라즈마 노출 단계,
    약 0 W 내지 약 100 W인 제1 바이어스 전력을 기판 홀더에 인가함으로써 제1 애싱 단계를 행하는 단계 및
    약 50 W 내지 약 1000 W의 제2 바이어스 전력을 기판 홀더에 인가함으로써 제2 애싱 단계를 행하는 단계로서, 제2 바이어스 전력이 제1 바이어스 전력보다 크고 제2 애싱 단계 중의 챔버 압력이 20 mTorr 미만인 것인 단계
    를 포함하는 것인 인시튜 애싱 방법.
  42. 제41항에 있어서, 상기 공정 가스는 희가스를 더 포함하는 것인 인시튜 애싱 방법.
  43. 제41항에 있어서, 상기 상부 플레이트 전극에 인가된 RF 전력은 약 500 W 내지 약 2200 W인 것인 인시튜 애싱 방법.
KR1020077018253A 2005-01-11 2005-12-02 포토레지스트 및 에칭 찌거기의 저압 제거 KR20070104589A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/032,021 2005-01-11
US11/032,021 US7344993B2 (en) 2005-01-11 2005-01-11 Low-pressure removal of photoresist and etch residue

Publications (1)

Publication Number Publication Date
KR20070104589A true KR20070104589A (ko) 2007-10-26

Family

ID=36653838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018253A KR20070104589A (ko) 2005-01-11 2005-12-02 포토레지스트 및 에칭 찌거기의 저압 제거

Country Status (7)

Country Link
US (1) US7344993B2 (ko)
JP (1) JP5193604B2 (ko)
KR (1) KR20070104589A (ko)
CN (1) CN100576475C (ko)
DE (1) DE112005003376B4 (ko)
TW (1) TWI310223B (ko)
WO (1) WO2006076085A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193096B2 (en) * 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US20070163995A1 (en) * 2006-01-17 2007-07-19 Tokyo Electron Limited Plasma processing method, apparatus and storage medium
US7740768B1 (en) * 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US7977244B2 (en) * 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion
CN101651099B (zh) * 2008-08-14 2011-10-05 中芯国际集成电路制造(北京)有限公司 去除光刻胶层的方法
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
KR101362025B1 (ko) 2009-05-29 2014-02-13 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 고온에서 가요성 반도체 장치를 제공하는 방법 및 그 가요성 반도체 장치
TWI447656B (zh) 2009-11-23 2014-08-01 Inotera Memories Inc 辨識晶圓序號之方法
KR101770008B1 (ko) * 2009-12-11 2017-08-21 노벨러스 시스템즈, 인코포레이티드 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
US20110143548A1 (en) * 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
US20120213941A1 (en) * 2011-02-22 2012-08-23 Varian Semiconductor Equipment Associates, Inc. Ion-assisted plasma treatment of a three-dimensional structure
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
JP2013235912A (ja) * 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
WO2015175353A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
JP2019192892A (ja) * 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
CN109742019B (zh) * 2019-01-21 2019-10-01 广东工业大学 一种利用紫外激光加工干法刻蚀中硬掩膜板的方法
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
US20220102138A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect Structure for Semiconductor Devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US655447A (en) * 1899-05-13 1900-08-07 James Lyons Tray for storing eggs.
JPH05175168A (ja) * 1991-06-28 1993-07-13 Sony Corp ドライエッチング方法
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
JP3844413B2 (ja) * 1999-08-23 2006-11-15 東京エレクトロン株式会社 エッチング方法
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
JP2003092287A (ja) * 2001-09-19 2003-03-28 Nec Corp アッシング方法
US6849559B2 (en) * 2002-04-16 2005-02-01 Tokyo Electron Limited Method for removing photoresist and etch residues
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
TWI259546B (en) * 2002-06-28 2006-08-01 Tokyo Electron Ltd Method and system for predicting process performance using material processing tool and sensor data
US7109122B2 (en) * 2002-11-29 2006-09-19 Tokyo Electron Limited Method and apparatus for reducing substrate charging damage
US20040171273A1 (en) * 2003-02-28 2004-09-02 Masatoshi Oyama Specimen surface processing apparatus and surface processing method
US7176141B2 (en) * 2004-09-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics

Also Published As

Publication number Publication date
JP2008527711A (ja) 2008-07-24
TW200636857A (en) 2006-10-16
US20060154486A1 (en) 2006-07-13
US7344993B2 (en) 2008-03-18
CN101099234A (zh) 2008-01-02
DE112005003376B4 (de) 2011-10-13
JP5193604B2 (ja) 2013-05-08
WO2006076085A3 (en) 2007-04-12
WO2006076085A2 (en) 2006-07-20
CN100576475C (zh) 2009-12-30
DE112005003376T5 (de) 2008-05-15
TWI310223B (en) 2009-05-21

Similar Documents

Publication Publication Date Title
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
JP5414179B2 (ja) フォトレジスト及びエッチング残余物の低圧除去
JP4801045B2 (ja) ドライクリーニングプロセスのプラズマ処理システムからチャンバ残渣を除去する方法
US6527968B1 (en) Two-stage self-cleaning silicon etch process
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
KR100891754B1 (ko) 기판 처리실의 세정 방법, 기억 매체 및 기판 처리실
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
US7842619B2 (en) Plasma processing method
JP4558296B2 (ja) プラズマアッシング方法
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
US6787475B2 (en) Flash step preparatory to dielectric etch
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
US20090032192A1 (en) Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same
JP3696442B2 (ja) ドライエッチング方法および装置
Jeon et al. Cleaning of wafer edge, bevel and back-side with a torus-shaped capacitively coupled plasma
KR20230008099A (ko) 레지스트 기저층 도포를 위한 탄화규소 필름의 건식 에칭 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120328

Effective date: 20130423