TWI310223B - Low-pressure removal of photoresist and etch residue - Google Patents

Low-pressure removal of photoresist and etch residue Download PDF

Info

Publication number
TWI310223B
TWI310223B TW095101020A TW95101020A TWI310223B TW I310223 B TWI310223 B TW I310223B TW 095101020 A TW095101020 A TW 095101020A TW 95101020 A TW95101020 A TW 95101020A TW I310223 B TWI310223 B TW I310223B
Authority
TW
Taiwan
Prior art keywords
ashing
situ
item
gas
plasma
Prior art date
Application number
TW095101020A
Other languages
English (en)
Other versions
TW200636857A (en
Inventor
Vaidyanathan Balasubramaniam
Yasunori Hatamura
Masaaki Hagihara
Eiichi Nishimura
Koichiro Inazawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200636857A publication Critical patent/TW200636857A/zh
Application granted granted Critical
Publication of TWI310223B publication Critical patent/TWI310223B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3342Resist stripping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

1310223 九、發明說明: 【相關申請案之交叉參照】 本說明2::案第 關於此申請案之全部内容將併於 =月名稱為「光阻及_殘留物之低壓移除方 ⑻案年 之王口卩内各將併於本說明書中參照。 °月案 【發明所屬之技術領域】 製程===:的半導體微製造一 【先前技術】 梦署統係使用於半導體、積體電路、顯示器以及並他 與處理中’以在如半導體基板之基板上去料才 ϊΐΞΓ ϊϊίΐ板上。將積體電路之圖案自光微影遮軍= 板之電漿製程已成為產業界巾之鮮方法。 干等縣 1月fif ίίΐ裡,凡在侧各種不同型態的薄膜處,整合挑 Hi仍&存在。習知上係使介電層經圖案化而具有開口,以 >儿積v電材料而形成縱向接點。在圖案化 穴或硬式遮罩層係沉積於介電層上,曝露至 =士= 顯影。接著使該層狀構造在其中„化光_ 之開口處之電漿環境中進行蝕刻。 、中 於侧步驟後,在已_特徵部及腔絲面 ,留以及侧殘留物(例如聚合物碎片)。電漿清理的巧 曰挑婦稱為原處灰化㈣tu ashingM成功地去除光阻殘留= 1310223 及侧殘留物卻又能避免顯顯的錢。已知祕 灰化製程’其中施加於基板的偏壓在整個灰化製程中係維 ======物,其侧於處理室的内 圖1顯示單-步驟灰化製程之示範性橫剖關。以 構100移除光阻⑽㈣知單一步驟灰化製 ^ : __為織魏職寧=), 裘下為之^電層104及罩蓋層102(如SiN ,Sic),導致介電声切 =08和罩蓋層損耗110,有時甚至洞穿罩蓋層1〇2並侵宝下‘導 電層(如銅層,未顯示)。由於氣碳聚合物在#近腔室壁的^度¥ 晶圓邊緣處極為顯著。或者,結構100也可包含氟碳聚 在習知單-步驟灰化製程期間,光阻可在含氮電裝中 避ΐΐΐ匕後殘餘物的形成’故將某一偏壓功率施加於基板支 座上。在此f程躺,來自先前介電侧之處理錢上 合^沈積亦經過侧’且在電漿帽放域自由基。當偏壓施加
座ΐ+ΐ些氟自由基會侵錄於下層的介電薄膜並且損 耗罩盍層。#由降低偏壓或者施加零偏壓,能賊少介電薄 蝕以及罩蓋層損耗,但仍然觀察得到灰化後殘餘物。 、X 一種會造成如上述處理室問題的習知單一步驟灰化 包含以下的電漿製程條件:處理室壓力=50mT〇rr =150W,氧氣流速=2〇〇sccm。 ㈣偏壓 _在半導體製造中,習知單-步驟灰化製程經常在處理 行’而處理室的内腔室表面(以及待灰化的基板何包含來自 電質侧製㈣絲合物沈積。或者,該單—步驟灰 可在已清理來自先前蝕刻製程之聚合物沉積的處理室中實行。壬 1310223 【發明内容】 本發明之—目的為提供一種電漿處理方法,用 法侵r聚處理方法相較於“‘ 原處以含氣處理氣體的兩步驟 者零偏壓施加於上附=板第或 St第二偏壓。在第二灰化步驟中的電漿處理入 μ si將低或零偏壓施加於基板處之第—灰化步驟期間,將其;te 驟期間’施以增強偏壓並持續灰化製程 = 餘刻殘留购被絲為止。 丨植殘邊以及 【實施方式】 發明名稱為「光阻及侧殘㈣之健移除 利申請案第10/259381號的發明人,亦即本案之 」^ = 程可以用於去除基板上之光阻殘 於1上^之凡是在施加低偏壓或者零偏壓於基板貼附 ί板第二灰化步_ s 以及=====化製程’直到光阻一 雷將ί案發明人瞭解:上述提及的兩步驟式電漿灰化製程可夢由在 對下方介絲減_傷, 1310223 材料(k〜2.7)。對l〇w-k材料的損傷可包含 = 較於f知較 ”,、占根據本發明之一貫施例,在低處理室壓力 十^ =度氫自由基可減少_除在灰化製 ^=之 =至基板的離子通量相當地固定。高離 二自 表柱期間對圖案化介電層的側壁所造成之損傷。 似化 二灰之室-中=一 綠少化,4)在原處灰化_1 室乾物自動腔 氡灰二f 贼化製程之7^範性橫剖面®。在兩步驟含 _圓上之光阻觸、二 壓時,將使料層。當施予零或者低偏 殘餘。第-灰化^處理室經過乾式清理而去除任何聚合物 於笛>· ^mR及可忐存在基板上之少量光阻。 段足2,施加偏壓,且灰化係實施持續-舉例說明,纽後!"餘物110及任何殘留光阻1%之時間 兔明能夠利用含有電容麵合電浆源之電衆處理 1310223 ,統來施行,其中該電容搞合電聚源包含—上 ΐ ,上㈣極更可作為喷頭以將處理以::理ί 施加偏壓則座,用以支撐待處理基板且用以 =可利用其他種__施:==電 驟;=實==^^^ =5_至約1500sccm的處理氣體之m:二κ W肩孔骽(He,Ar,44)或Nj來使用。舉例來 ST 5:^約5〇〇咖之間,而惰性氣體的^速 於約Osccm與約i000sccm之間。例如, )丨 ^例如介於約0W與約騰之間,= c«w., 2200w^ , ㈣ί 一ίΐ子中,第—灰化步驟之製程參數包含2GmT⑽的處理 雷朽t玄CCm的Ar流速、200SCCm的H2流速、300W的上部 f兩步驟灰化製程的第二灰化步驟中,除了在第二灰化 理室壓力小於20mTorr以外,製程參數可包含如上述用於 第一灰化步驟的相同條件。在本發明之一實施例中, :驟:的J理室壓力可小於約10mTorr。在本發明之另一;施例 )GW間之偏壓,其中在第二灰化步驟中施加於基板 1座之 偏壓(第二偏壓)大於在第一灰化步驟中施加於基板支座之偏壓(第 1310223 一偏壓)。 雖然此處係揭露使用射頻(或RF)偏壓,但亦可使用直流偏 壓或以其取储頻偏壓。另外’可在灰化餘細改變處理室壓 力。例如,自第一灰化步驟至第二灰化步驟之處理室壓力可加以 變化。再者’在灰化製程期,可變化處理氣體的組成,例 理氣體(及在處理氣體中之不同氣體之流速比率)可自 驟至第二灰化步驟而加以變化。 乂 或者,於此兩步驟製程期間,可在實質上全部(但非全 物已經從腔室去除後施以偏壓,以增進產能,但卻得 ^ 參 些習知單一步驟製程的效應為代價。 ★呆 再者,賴上述只提及使用單—偏壓,但可由變化性偏壓取 ^例如’偏壓^在第二步驟前、期間、或第二步驟後自二增 強至約100W(連續地或者逐步地,如以每拎量)。 曰 第-步驟的持續時間必須長到足日 2圓表面去除氟碳物質。例如,第—步驟的持續時間範 除任何灰化後殘餘物及任何殘留光阻 頁長 間範圍可自20秒至5〇秒。 州弟-步驟的持續時 或者,在圖2所示之兩步驟製程中,第 判定。-種可能的端點二ϊ ;全=質上全部)聚合物(且可能是光以 除。例如指示此-去除之光譜部分 ,匕自腔至去 775.5nm ^(F)^ 440nm ^(8ίΡ^,ΐ1Ϊί1^·5ηΠ1 ^(C〇) ' 驟。亦可其他提供端點f訊的’可視為完成第一步 化_編_的過度灰 < _餘灰化後殘餘物(PAR)。也就是說,如 10 1310223 在州完成,則第二步驟將以25秒進行5〇%過度 查1GG%過歧化。過度灰化的實際4可藉由檢 里匕又又化至不同程度之基板而憑經驗值加以決定。 、:火化製私後’基板可藉由測量罩蓋層損失、介電側壁損 以及位於特徵部頂端之介電層切面/侵蝕而加以評估。、為了使 實驗=====程條件可藉由直接實驗— 4D;t在第例子中,圖3係概略地顯示在灰化製程期間之罩苗声 丄罩蓋層損耗120係以於介電層⑽之灰化製程 微卿)影像中之罩蓋層1〇2之薄化情二^ 化時,促成所期望之灰化之製程條件可藉由直 接貝驗以及/或貫驗設計法(DOE)加以決定。
在第一例子中,圖4係概略地顯示介電層侧壁損耗。例如, 圖4中之介電層側壁損耗可以介電層暴露於HF溶液後、位於介 層刚之頂端132以及中段15〇的介電層移除量來量測。在 ^圖4中的測試結構可更包含一 SiN層1〇6和Sic層1〇2。為了測 ^側壁損耗,可將電漿灰化過之基板暴露於〇 5%HF溶液持續一 ^約5秒至30秒之時期。隨後基板的SEM分析可用於評估側壁 損耗。 利用終點偵測法來判定何時所有(或實質上所有)的聚合物(以 及可能是光阻)已經從腔室移除的例子,及連同藉由測量罩3蓋層 ,與側壁損耗崎估經灰化基板關子,均完整地綱於共^申 請中之美國專利申請案第10/259381號。 、 ^圖5係顯示根據本發明一實施例的電漿處理系統。電漿處理 系統1裝設以促使在處理室1〇之處理區域45中產生電漿。電漿 處理系統1更包含··一基板支座2〇,待處理基板25係貼附於其= 並與其形成電接觸;一氣體注射系統4〇,用以將處理氣體42通入 電漿處理室10 ;以及一真空幫浦系統5〇。氣體注射系統4〇允許 自異處氣體源運送處理氣體42至處理室10之獨立控制。 11 1310223 々fit氣rf 統4G猶人—可離子化處理氣體42並調整 ,土入力。處理耽體的流速可介於約1Qseem_ 5_麵之間, i 於約2G_與約麵_之間,又或者介於約5GS_與 3 50JS_,。舉例來說,處理室壓力可介於約㈣⑽與約 200mTorr之間,或介於約5mT〇rr與約1〇〇mT〇rr之間, ^ ㈣。控制器%可用來控制真空幫浦 糸、士、50及乱體注射糸統4〇。透過(機赋)基板傳送系統,$ ,,送經過狹槽閥(未顯示〕及處理室饋通部而進入處理室^。,其 統係由位於基板支座2〇内的基板升降銷(未顯示、) 所接收並由座洛於其中之裝置機械式地轉一曰 傳送系統触後,其將下降細歧㈣的J;^板25自基板 A杯?=實f例中,^^係透過靜電夾辦未顯句而貼附於 =的“ V而且’基板支座2°更包含一含有再循環冷卻劑 再循環冷卻劑流係自基板支座2〇接收熱並將^ ΐ之二^換未顯示),或者在加熱時傳送來自熱交換系 义,。另外’風體可經傳送到基板背侧,以改善基板Μ錢 板支座20間之氣體間隙熱傳導。這樣的 ^ =溫度控制於較高或較低溫度下時,働 度時,基板之溫控便有助益,該穩態溫度 =自電漿運送至基板25之熱通量與藉由傳導至基板支座2 ^板f除之熱通量間之平衡所致。在其他實施例巾,加献元件, ^電阻式加熱元件或熱電式加熱⑸冷卻ϋ可包含於基板支座2〇 雷將漿製程處理系統1包含—含有—上板電極7G之射頻 =源/、中该射頻電漿源係透過阻抗匹配網路74而自射乃 =至上板電極7〇。施加麵功率於上板 率筋 至2〇0馳且可為觀ζ。施加於上板電極 約霸與約22卿之間。如上所述,圖5的電以 糸、,先1更包含一射頻源,用以將射頻功率施加於基板支座如以 12 1310223 鈿加偏壓於基板25。該射頻源包含一 網路32,該阻抗匹配網路32之作用在於藉抗匹配 將自電漿傳送至處理區域45之射頻 、抓功率取小化而 知。一種施加射頻功率至基板支座2 、技π中係為已 至30驗且可為2ΜΗζ 典型員率乾圍可自α_ζ 約〇w與約looow之間。另外,的射頻功率可介於 ]及阻抗匹配網路74,以控制施“率射頻產生器 购參考® 5,處理氣體42係 = 理區域45。氣體注射系統4〇可包含而通入處 軋體庄射板而自氣體傳送李 、只丁’及多孔噴頭 ;區域-。在其中喷應到製程處 電極70。 夕札賀頭軋體注·射板可為上板 高速輪^统真⑶^抽,達每,_公升(且更 閘閥。在用於乾式電浆<4刻 處理室壓力的 _公升到3000公升的祕八^吉電二處f裝置中,係採用每秒 壓處理,—般係二^輪刀子真工幫浦(狗。请有助於低 觸阶㈣,則使用機械Π^及^^壓直^而言(亦即大於 pump)〇 曰聖展浦及乾式低真空幫浦(dryroughing 該數處1器:-記憶體、以及-數位I/O埠, 時監測來自電漿處理啟動至電料理祕1之輸入同 係輕合於射頻產生哭'、、、、之輸出的控制電壓。此外,控制器55 匹配網路74、、氣體^阻抗匹配麟32、射難生器72、阻抗 系統5〇,輕、電漿監測系統57、以及真空幫浦 而根據所儲存的^ 13 1310223 ίϊρ5,5二達拉斯之德州儀器所販售之數位訊號處理器 測量電渡穷或電,斷系統中之錢發粒子,如用以 統57可^制哭(Langmuir Probe)。電漿監測系 以麵製程的順錄。㈣狀謎提供回饋, 或-射頻診斷系統。絲水▲測祕57也可包含—微波及/ 4,,®: Γ^ΠίΙ«^ ° 統60的射頻電侧 式即為電子式的旋轉直流磁場系 理均勻性之可自:性】3 了增加電漿密度以及/或改善處 6〇以調整轉速控制器55絲合於旋轉直流磁場系統 漿處據^發批又實關之電漿處理系統。電 率頻咖’其中射頻功 圃《η 職84、精由射頻產生器82而搞合至該感鹿線 _合======圈⑽感應式 ==_Ζ 至 f = =1 介於約5,與約1〇〇_之間。同樣地,2 電極的典型解範圍可自αΐΜΗζ至3qmHz,且可為
之間座的射頻功率可介於約陳與約1〇〇〇W 80斑電漿之間的電六陡法拉第遮屏(未顯示)來降低感應線圈 ㈣及55耦合至射頻產生 ,,u . 便彳工制至感應線圈80之功率施加。 兴例目的因、為矸:丨’於圖5至7所晝的電漿處理系統只是做為 i之處理μ為Ιϊΐΐ殊硬體之許多變化來裝設本發明可能施 將極為明顯、]I讀對於在此技術領域中具有通常知識者 14 1310223 鑑於以上教示,本發明的許多修改與變化是可能的。因此必 須暸解:於所附申請專利範圍之範疇内,本發明可以此處所特別 說明之方式以外者實行。 【圖式簡單說明】 圖1係顯示單一步驟灰化製程之概略橫剖面圖。 圖2係顯示兩步驟灰化製程之概略橫剖面圖。 圖3係概略地顯示在灰化製程期間之罩蓋層損耗。 圖4係概略地顯示介電層側壁損耗。 圖5係顯示根據本發明一實施例的電漿處理系統。 圖6係顯示根據本發明另一實施例之電漿處理系統。 圖7係顯示根據本發明又另一實施例之電漿處理系統。 【主要元件符號說明】 10〜處理室 20〜基板支座 25〜基板 30〜射頻源 32〜阻抗匹配網路 40〜氣體注射系統 42〜處理氣體 45〜處理區域 50〜真空幫浦系統 5 5〜控制器 57〜電漿監測系統 60〜旋轉直流磁場系統 70〜上板電極 72〜射頻源 74〜阻抗匹配網路 15 1310223 80〜感應線圈 82〜射頻源 84〜阻抗匹配網路 100〜結構 102〜罩蓋層 104〜介電層 106〜光阻 106〜SiN層 108〜介電層切面 110〜罩蓋層損耗 110〜灰化後殘留物 112〜氟碳聚合物 120〜灰化第一步驟 120〜罩蓋層損耗 130〜灰化第二步驟 130〜中段介電層損失 132〜頂端介電層損失

Claims (1)

1310223 十、申請專利範圍: i一種原處灰化之方法,包含: 通入包含含氫氣體之處理氣體至電漿處理室内; 在該電漿處理室内產生電漿; ’ 將位於基板支座之頂面上的一基板暴露於該電漿. ,由施加第-偏壓於該基板支座而實行第—灰化步 二偏第二偏壓於該基板支座而實行第二灰化步驟,‘ —扁壓係大於该第一偏壓,其中於該第二灰^ 理室中之處理錢力小於2GmTGrr。 篇1,在该處 2—=申請專利範圍第丨項之原處灰化之 包含H2,NH3,或其組合。 -甲心虱乳體係 3. M 1項之原處灰化之方法,其中該處理氣 包含一惰性氣體 體更 體包 原處灰化之方法’其中該惰性氣 5. = ㈣第一偏壓係 實 質上乾圍第1項之原處灰化之方法,其中該第一偏壓 處灰狀方法,其㈣第二偏壓介 8.如申請專利範圍第1項之原處灰化之方法,其中該第二灰化步 17 1310223 ,更,含用與該第一灰化步驟期間所使用者不同之處理室壓 、处理氣體流速、或該壓力與該處理氣體流速之組合至少其中 之一 〇 ^口申請專利範圍第1項之原處灰化之方法,其中該第-灰化步 驟更包含: 偵測來自該電漿之放射光;以及 從5亥放射光判定該第一灰化步驟的狀態。 10. 如申請專利範圍第9項之原處灰化之方法,其中該放射光的該 偵測提供用以建立終點之方法。 11. 士:申请專利範圍第9項之原處灰化之方法,其中該放射光係源 自一文激物種,且表示在該第—灰化步驟之該狀態上之資訊。 12. 如申^利範圍第9項之原處灰化之方法,其中該放射光係源 自CO、έ氟物種或其組合至少其中之一。 13. 如申請專利範圍帛U項之原處灰化之方法,其中該含氣物種 I4.如^青專利範圍第1項之原處灰化之方法,其中 驟更包含: 偵測來自該電漿之放射光;以及 從該放射S判定該第二灰化步驟的狀態。 難第14項之原處灰化之方法,其中該放射光係 源自-又H且代表在該第二灰化步驟之該狀態上之資訊。 18 1310223 ' 16.如申請專利範圍第15項之原處灰化之方法,其中該放射光係 源自CO、含氟物種或其組合至少其中之一。 17·如申請專利範圍第16項之原處灰化之方法,其中該含氟物種 為氟。 18.如申請專利範圍第1項之原處灰化之方法,更包含: 偵測來自該電漿之放射光;以及 從該放射光判定該第一及第二灰化步驟的狀態。 | 19.如申請專利範圍第18項之原處灰化之方法,其中該放射光係 源自一受激物種’並代表在該第一及第二灰化步驟的該狀態上之 資訊。 20·如申請專利範圍第18項之原處灰化之方法’其中放射光係源 自CO、含氟物種、或其組合至少其中之一。 21·如申請專利範圍第2〇項之原處灰化之方法,其中該含氟物種 係氟。
22·如申請專利範圍第1項之原處灰化之方法,其中該第二灰化步 驟的長度係介於該第一灰化步驟長度的50〇/〇與300%之間。 、、*·、*^申凊專利範圍第1項之原處灰化之方法,其中該處理氣體的 机迷係介於5sccm與1500sccm之間。 24,如由 淹連#/眚專利範圍第1項之原處灰化之方法,其中該含氫氣體的 、〜丨於5sccm與500sccm之間。 19 流迷俾1^利範圍第2項之原處灰化之方法,其中該含氳氣體的 又1糸介於5sccm與500sccm之間。 利,第1項之原處灰化之方法,其中在該第一灰化 之4處理氣體之麵係介於5s_與·s_之間。 利1Ϊ圍第1項之原處灰化之方法,其中在該第二灰化 〜处理氣體之流速係介於5sccm與15〇〇sccm之間。 流速專利严圍第1項之原處灰化之方法,其中該處理氣體之 、在1亥弟一與第二灰化步驟之間變化。 :驟1項之原處灰化之方法,其中在該第-灰化 間。’曰’以處理室中之壓力係介於約lmTorr與約l〇〇〇mTorr之 請專利範圍第1項之原處灰化之方法,其巾在該第一灰化 v驟期間,該處理室中之壓力係介於約5mT與約5〇mT〇rr之間。 ^請專利範圍第1項之原處灰化之方法,其中在該第二灰化 步驟期間,該處理室中之壓力係小於約1〇mT〇rf。 32. 如申請專利範圍第1項之原處灰化之方法,其中在該第二灰化 步驟期間,該處理室中之壓力係小於約5mT〇rr/在^火化 33. 如申請專利範圍第1項之原處灰化之方法,其中該處理室中之 壓力在該第一與第二灰化步驟之間變化。 20 1 4·如申請專利範圍第i項之原處灰化之方法,其中該基板包含低 1310223 介電常數材料、光阻、或蝴殘留物、或其組合。 35·如申請專利範圍第34 數材料包含SiOC材料。、’、处Λ化之方法’其中該低介電常 包含藉 施於該上板 灰㈣法,其懈生包含藉 μ射頻功率施加於一電漿源之感應線圈。 應線圈的糊 ======於該感 懷纖之 41· 一種原處灰化之方法,包含: ,入包含H2氣體之處理氣體; 電極藉抗匹配網路施加於一電漿源之上板 支座精以;:之間的第-偏壓施加於該基板 藉由將介於約卿與約1_W之間的第二偏壓施加於該基 21 1310223 • 板支座,以實行第二灰化步驟,其中該第二偏壓大於該第一偏壓, 且在該第二灰化步驟中的處理室壓力小於20mTorr。 42. 如申請專利範圍第41項之原處灰化之方法,其中該處理氣體 更包含一稀有氣體。 43. 如申請專利範圍第41項之原處灰化之方法,其中施加於該上 板電極的該射頻功率係介於約5 00W與約2200W之間。 十一、圖式: 22
TW095101020A 2005-01-11 2006-01-11 Low-pressure removal of photoresist and etch residue TWI310223B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/032,021 US7344993B2 (en) 2005-01-11 2005-01-11 Low-pressure removal of photoresist and etch residue

Publications (2)

Publication Number Publication Date
TW200636857A TW200636857A (en) 2006-10-16
TWI310223B true TWI310223B (en) 2009-05-21

Family

ID=36653838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095101020A TWI310223B (en) 2005-01-11 2006-01-11 Low-pressure removal of photoresist and etch residue

Country Status (7)

Country Link
US (1) US7344993B2 (zh)
JP (1) JP5193604B2 (zh)
KR (1) KR20070104589A (zh)
CN (1) CN100576475C (zh)
DE (1) DE112005003376B4 (zh)
TW (1) TWI310223B (zh)
WO (1) WO2006076085A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8498471B2 (en) 2009-11-23 2013-07-30 Inotera Memories, Inc. Method for identifying a wafer serial number

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193096B2 (en) * 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US20070163995A1 (en) * 2006-01-17 2007-07-19 Tokyo Electron Limited Plasma processing method, apparatus and storage medium
US7740768B1 (en) * 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US7977244B2 (en) * 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion
CN101651099B (zh) * 2008-08-14 2011-10-05 中芯国际集成电路制造(北京)有限公司 去除光刻胶层的方法
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
KR101362025B1 (ko) 2009-05-29 2014-02-13 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 고온에서 가요성 반도체 장치를 제공하는 방법 및 그 가요성 반도체 장치
KR101770008B1 (ko) * 2009-12-11 2017-08-21 노벨러스 시스템즈, 인코포레이티드 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
US20110143548A1 (en) * 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
US20120213941A1 (en) * 2011-02-22 2012-08-23 Varian Semiconductor Equipment Associates, Inc. Ion-assisted plasma treatment of a three-dimensional structure
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
JP2013235912A (ja) * 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
WO2015175353A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
JP2019192892A (ja) * 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
CN109742019B (zh) * 2019-01-21 2019-10-01 广东工业大学 一种利用紫外激光加工干法刻蚀中硬掩膜板的方法
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
US20220102138A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect Structure for Semiconductor Devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US655447A (en) * 1899-05-13 1900-08-07 James Lyons Tray for storing eggs.
JPH05175168A (ja) * 1991-06-28 1993-07-13 Sony Corp ドライエッチング方法
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
JP3844413B2 (ja) * 1999-08-23 2006-11-15 東京エレクトロン株式会社 エッチング方法
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
JP2003092287A (ja) * 2001-09-19 2003-03-28 Nec Corp アッシング方法
US6849559B2 (en) * 2002-04-16 2005-02-01 Tokyo Electron Limited Method for removing photoresist and etch residues
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
TWI259546B (en) * 2002-06-28 2006-08-01 Tokyo Electron Ltd Method and system for predicting process performance using material processing tool and sensor data
US7109122B2 (en) * 2002-11-29 2006-09-19 Tokyo Electron Limited Method and apparatus for reducing substrate charging damage
US20040171273A1 (en) * 2003-02-28 2004-09-02 Masatoshi Oyama Specimen surface processing apparatus and surface processing method
US7176141B2 (en) * 2004-09-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8498471B2 (en) 2009-11-23 2013-07-30 Inotera Memories, Inc. Method for identifying a wafer serial number

Also Published As

Publication number Publication date
JP2008527711A (ja) 2008-07-24
TW200636857A (en) 2006-10-16
US20060154486A1 (en) 2006-07-13
US7344993B2 (en) 2008-03-18
CN101099234A (zh) 2008-01-02
DE112005003376B4 (de) 2011-10-13
JP5193604B2 (ja) 2013-05-08
KR20070104589A (ko) 2007-10-26
WO2006076085A3 (en) 2007-04-12
WO2006076085A2 (en) 2006-07-20
CN100576475C (zh) 2009-12-30
DE112005003376T5 (de) 2008-05-15

Similar Documents

Publication Publication Date Title
TWI310223B (en) Low-pressure removal of photoresist and etch residue
TWI285403B (en) Low-pressure removal of photoresist and etch residue
TWI390592B (zh) 利用二氧化碳以進行基板灰化之方法及裝置
TWI336107B (en) Damage-free ashing process and system for post low-k etch
KR101083211B1 (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
KR101276694B1 (ko) 수소-함유 라디칼을 이용한 자연 산화물 세정
JP4932075B2 (ja) 低κ誘電体に対する損傷を最小にする金属プラグの事前清浄化方法
KR101164828B1 (ko) 자기 바이어스 전압을 측정하여 플라즈마 프로세싱 시스템에서의 프로세스를 모니터링하는 방법 및 장치
TW476131B (en) Methods of pre-cleaning dielectric layers of substrates
TW394989B (en) Semiconductor device manufacturing and reaction room environment control method for dry etching device
TWI417960B (zh) 利用co/co基處理以灰化基板之低損害方法
TW473869B (en) Plasma preclean with argon, helium, and hydrogen gases
US20060102197A1 (en) Post-etch treatment to remove residues
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
TW201030798A (en) Front end of line plasma mediated ashing processes and apparatus
JP4312630B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI364631B (en) Methods of removing photoresist from substrates
TW200947550A (en) Line width roughness improvement with noble gas plasma
TW200805493A (en) Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium
JP4123428B2 (ja) エッチング方法
TW399268B (en) Methods and compositions for post-etch layer stack treatment in semiconductor fabrication
JP2007521665A (ja) 基材からフォトレジストを除去する方法及び装置
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JP2005051185A (ja) 熱処理方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees