DE112004000628T5 - Gleichspannungswandler - Google Patents

Gleichspannungswandler Download PDF

Info

Publication number
DE112004000628T5
DE112004000628T5 DE112004000628T DE112004000628T DE112004000628T5 DE 112004000628 T5 DE112004000628 T5 DE 112004000628T5 DE 112004000628 T DE112004000628 T DE 112004000628T DE 112004000628 T DE112004000628 T DE 112004000628T DE 112004000628 T5 DE112004000628 T5 DE 112004000628T5
Authority
DE
Germany
Prior art keywords
main switch
time
voltage
delay
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112004000628T
Other languages
English (en)
Inventor
Shinji Niiza Aso
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of DE112004000628T5 publication Critical patent/DE112004000628T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/342—Active non-dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

Gleichspannungswandler, der wechselnd einen Hauptschalter, der in Serie mit einer primären Wicklung eines Transformators verbunden ist, und einem Unterschalter, der in Serie mit einer Kapazität verbunden ist, an und aus schaltet, wobei die Serienschaltung des Unterschalters und der Kapazität mit jedem Ende der primären Wicklung des Transformators oder mit jedem Ende des Hauptschalters verbunden ist, und der Gleichspannungswandler eine Spannung einer sekundären Wicklung des Transformators mit einer Gleichrichtungs-/Glättungsschaltung gleichrichtet und glättet und ein Gleichspannungsausgangssignal liefert, wobei der Gleichspannungswandler umfasst:
einen Zeitdifferenzdetektor, um ein Intervall zwischen einem Zeitpunkt, zu dem der Hauptschalter eine minimale Spannung erreicht, nachdem der Unterschalter ausgeschaltet ist, und dem Zeitpunkt, zu dem der Hauptschalter angeschaltet wird, zu detektieren; und
eine Verzögerungssteuerung, um den AN-Zeitpunkt des Hauptschalters gemäß einem Ausgangssignal vom Zeitdifferenzdetektor zu verzögern, so dass der Hauptschalter ungefähr bei der minimalen Spannung angeschaltet wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf einen hoch effizienten, rauscharmen Gleichspannungswandler.
  • STAND DER TECHNIK
  • 1 zeigt ein Beispiel eines Gleichspannungswandlers gemäß dem Stand der Technik. Der in 1 gezeigte Gleichspannungswandler ist einer vom Typ mit aktiver Klemme (active clamp), wie er in der japanischen, nicht geprüften Patentanmeldung mit der Veröffentlichungsnummer 2000-92829 beschrieben ist. Eine Gleichspannungsleistungsquelle Vin ist durch eine primäre Wicklung P1 (die Anzahl der Windungen beträgt n1) eines Transformators T mit einem Hauptschalter Q1, der aus einem MOSFET (hier nachfolgend als FET bezeichnet) besteht, verbunden. Jedes Ende der primären Wicklung P1 ist mit einer Serienschaltung, die aus einem Unterschalter Q2, wie einem FET, und einem Löschkondensator C2 besteht, verbunden. Der Hauptschalter Q1 und der Unterschalter Q2 werden unter einer PWM-Steuerung durch eine Steuerschaltung 111 wechselnd an und aus geschaltet.
  • Die Primärwicklung P1 des Transformators T und seine Sekundärwicklung S1 sind so gewickelt, dass sie gleichphasige Spannungen erzeugen. Die Sekundärwicklung S1 (die Anzahl der Windungen beträgt n2) des Transformators T ist mit einer Gleichrichtungs-/Glättungsschaltung, die aus den Dioden D10 und D11, einer Drossel L10 und einem Kondensator C10 besteht, verbunden. Die Gleichrichtungs-/Glättungsschaltung richtet eine Spannung, die auf der Sekundärwicklung S1 des Transfor mators T induziert wird, das heißt eine AN/AUS-gesteuerte Pulsspannung, gleich und glättet sie und liefert ein Gleichspannungsausgangssignal an eine Last 30.
  • Die Steuerschaltung 111 erzeugt gemäß der Ausgangsspannung für die Last 30 ein Steuersignal, das aus Pulsen besteht, um die AN/AUS-Steuerung des Hauptschalters Q1 auszuführen und sie steuert ein Tastverhältnis des Steuersignals, um die Ausgangsspannung auf einen vorbestimmten Spannungswert zu bringen.
  • Der Gleichspannungswandler umfasst ferner einen Inverter 112, eine Tiefpunktdetektionsschaltung (bottom detection circuit) 113, eine erste Verzögerungsschaltung 114, eine zweite Verzögerungsschaltung 115, einen Treiber 116 der Niederspannungsseite (low-side) und einen Treiber 117 der Hochspannungsseite (high-side).
  • Der Inverter 112 invertiert ein Q1-Steuersignal Q1c für den Hauptschalter Q1, das von der Steuerschaltung 111 geliefert wird, und gibt das invertierte Signal an die zweite Verzögerungsschaltung 115 aus. Die Tiefpunktdetektionsschaltung 113 detektiert eine minimale Spannung (untere Spannung) des Hauptschalters Q1, nachdem der Unterschalter Q2 ausgeschaltet ist, und gibt ein Tiefpunktdetektionssignal Btm aus.
  • Die erste Verzögerungsschaltung 114 verzögert die Anstiegszeit des Q1-Steuersignals Q1c von der Steuerschaltung 111 bis zum Abfallzeitpunkt des Tiefpunktdetektionssignals Btm von der Tiefpunktdetektionsschaltung 113 und liefert ein Q1-Gatesignal Q1g an den Treiber 116 der Niederspannungsseite. Der Treiber 116 der Niederspannungsseite legt das Q1-Gatesignal Q1g von der ersten Verzögerungsschaltung 114 an ein Gate des Hauptschalters Q1, um somit den Hauptschalter Q1 anzusteuern. Die zweite Verzögerungsschaltung 115 verzögert die Anstiegs zeit des Q2-Steuersignals Q2c für den Unterschalter Q2, das vom Inverter 112 geliefert wird, um eine vorbestimmte Zeit und liefert ein Q2-Gatesignal Q2g an den Treiber 117 der Hochspannungsseite. Der Treiber 117 der Hochspannungsseite legt das Q2-Gatesignal Q2g von der zweiten Verzögerungsschaltung 115 an ein Gate des Unterschalters Q2, um somit den Unterschalter Q2 anzusteuern.
  • Der Betrieb des Gleichspannungswandlers mit der oben erwähnten Struktur wird unter Bezug auf das Zeitdiagramm der 2 erläutert. In 2 ist eine Anschlussspannung des Hauptschalters Q1 durch Q1v dargestellt.
  • Zur Zeit t31 ändert sich das Q1-Steuersignal Q1c von der Steuerschaltung 111 auf einen hohen Pegel, und das Q2-Steuersignal Q2c ändert sich auf einen niedrigen Pegel. Dadurch ändert sich das Q2-Gatesignal Q2g auf einen niedrigen Pegel, um den Unterschalter Q2 auszuschalten. Das Tiefpunktdetektionssignal Btm ändert sich zur Zeit t31 auf einen hohen Pegel.
  • Wenn der Unterschalter Q2 ausschaltet, so nimmt die Spannung Q1v des Hauptschalters Q1 ab. Zur Zeit t32 detektiert die Tiefpunktdetektionsschaltung 113 einen minimalen Wert (unteren Wert) der Spannung Q1v. Zu dieser Zeit ändert sich das Tiefpunktdetektionssignal Btm von der Tiefpunktdetektionsschaltung 113 auf einen niedrigen Pegel.
  • Während des Abfallzeitpunkts (Zeit t32) des Tiefpunktdetektionssignals Btm von der Tiefpunktdetektionsschaltung 113 ändert sich das Q1-Gatesignal Q1g, das von der ersten Verzögerungsschaltung 114 erzeugt wird, auf einen hohen Pegel. Das Q1-Gatesignal Q1g wird durch den Treiber 116 der Niederspannungsseite an das Gate des Hauptschalters Q1 angelegt, um den Hauptschalter Q1 anzuschalten. Dies verwirklicht die Tief punktspannungsschaltung oder spannungslose Schaltung des Hauptschalters Q1.
  • Wenn der Hauptschalter Q1 angeschaltet wird, so wird ein Strom von der Gleichspannungsleistungsquelle Vin durch die Primärwicklung P1 des Transformators zum Hauptschalter Q1 geleitet. Zu dieser Zeit wird ein Strom in der Gleichrichtungs-/Glättungsschaltung durch den Weg S1, D10, L10, C10 und S1 geleitet.
  • Zur Zeit t33 schaltet das Q1-Steuersignal Q1c den Hauptschalter Q1 aus. Dann lädt die Energie, die in der Primärwicklung P1 des Transformators T und in einer Streuinduktivität zwischen den primären und sekundären Wicklungen des Transformators T angesammelt ist, einen (nicht gezeigten) parasitären Kondensator des Hauptschalters Q1, um eine Spannungsresonanz auszubilden: Dadurch nimmt die Spannung Q1v des Hauptschalters Q1 von der Zeit t33 bis zur Zeit t34 zu. In der Gleichrichtungs-/Glättungsschaltung wird ein Strom durch den Weg L10, C10, D11 und L10 geleitet und an die Last 30 geliefert.
  • Zur Zeit t34 schaltet das Q2-Gatesignal Q2g den Unterschalter Q2 an. Dann wird die Energie, die in der Primärwicklung P1 des Transformators angesammelt ist, an den Kondensator C2 geliefert, um den Kondensator C2 zu laden. Danach fließt die Energie, die im Kondensator C2 angesammelt ist, durch einen Weg C2, Q2, P1 und C2. Der Stand der Technik ist beispielsweise in der nicht geprüften japanischen Patentanmeldung mit der Veröffentlichungsnummer H7-203688 beschrieben.
  • BESCHREIBUNG DER ERFINDUNG
  • Beim oben erwähnten Gleichspannungswandler des Stands der Technik detektiert die Tiefpunktdetektionsschaltung 113 eine minimale Spannung des Hauptschalters Q1, nachdem der Unterschalter Q2 ausgeschaltet wird, und eine AN-Verzögerung des Hauptschalters Q1 wird so gesteuert, dass sich das Q1-Gatesignal Q1g zum Abfallzeitpunkt des Tiefpunktdetektionssignals Btm auf einen hohen Pegel ändert. Wenn die Tiefpunktdetektionsschaltung 113 einen Detektionsfehler aufweist oder wenn es eine Störung gibt, so wird der Detektionspunkt gestört. Dies wird die Verzögerungszeit des Hauptschalters Q1 variieren, um somit eine Fluktuation des Q1-Gatesignals Q1g des Hauptschalters Q1 zu bewirken und den Betrieb des Gleichspannungswandlers stark zu destabilisieren.
  • Wenn es eine Verzögerung gibt zwischen der Tiefpunktdetektion und der Aktivierung des Hauptschalters Q1, wird sich der Anschaltzeitpunkt des Hauptschalters Q1 bis nach dem Tiefpunkt verzögern. Um dies zu vermeiden, müssen die Komponenten konfiguriert werden, um die Verzögerung zwischen der Tiefpunktdetektion und der Aktivierung des Hauptschalters Q1 zu minimieren. Dafür muss der Hauptschalter Q1 mit hoher Geschwindigkeit angeschaltet werden. Dies erhöht jedoch das Schaltgeräusch.
  • Die vorliegende Erfindung liefert einen Gleichspannungswandler, der den Betrieb gegenüber einen Detektionspunktfehler, der durch einen Fehler einer Tiefpunktdetektionsschaltung oder durch eine Störung verursacht wird, stabilisieren kann, der den Einfluss einer Verzögerung zwischen der Tiefpunktdetektion und der Aktivierung eines Hauptschalters eliminieren kann, und der das Schaltgeräusch minimieren kann.
  • Ein erster technischer Aspekt der vorliegenden Erfindung liefert einen Gleichspannungswandler, der wechselnd einen Hauptschalter, der in Serie mit einer primären Wicklung eines Transformators verbunden ist, und einen Unterschalter, der in einer Serienschaltung enthalten ist, die mit jedem Ende der primären Wicklung des Transformators oder mit jedem Ende des Hauptschalters verbunden ist, an und aus schaltet, der eine Spannung einer sekundären Wicklung des Transformators mit einer Gleichrichtungs-/Glättungsschaltung gleichrichtet und glättet und ein Gleichspannungsausgangssignal liefert. Der Gleichspannungswandler ist dadurch gekennzeichnet, dass er einen Zeitdifferenzdetektor, um ein Intervall zwischen einem Zeitpunkt, zu dem der Hauptschalter eine minimale Spannung erreicht, nachdem der Unterschalter ausgeschaltet ist, und einem Zeitpunkt, zu dem der Hauptschalter angeschaltet wird, zu detektieren, und eine Verzögerungssteuerung, um den AN-Zeitpunkt des Hauptschalters gemäß einem Ausgangssignal vom Zeitdifferenzdetektor zu verzögern, so dass der Hauptschalter ungefähr bei der minimalen Spannung angeschaltet wird, verwendet.
  • Ein zweiter technischer Aspekt der vorliegenden Erfindung liefert einen Gleichspannungswandler, der wechselnd einen Hauptschalter, der in Serie mit einer primären Wicklung eines Transformators verbunden ist, und einen Unterschalter, der in einer Serienschaltung enthalten ist, die mit jedem Ende der primären Wicklung des Transformators oder mit jedem Ende des Hauptschalters verbunden ist, an und aus schaltet, der eine Spannung einer sekundären Wicklung des Transformators mit einer Gleichrichtungs-/Glättungsschaltung gleichrichtet und glättet und ein Gleichspannungsausgangssignal liefert. Der Gleichspannungswandler ist dadurch gekennzeichnet, dass er einen Tiefpunktdetektor, um eine minimale Spannung des Hauptschalters zu detektieren, wenn der Hauptschalter die Spannung erniedrigt, nachdem der Unterschalter ausgeschaltet ist, einen AN-Detektor, um einen Moment zu detektieren, wenn der Hauptschalter angeschaltet wird, einen Zeitdifferenzdetektor, um ein Intervall zwischen einem Zeitpunkt, zu dem der Tiefpunktdetektor die minimale Spannung detektiert, und einem Zeitpunkt, wenn der AN-Detektor einen AN-Zustand des Haupt schalters detektiert, zu detektieren, und eine Verzögerungssteuerung, um den AN-Zeitpunkt des Hauptschalters gemäß einem Ausgangssignal vom Zeitdifferenzdetektor zu verzögern, so dass der Hauptschalter ungefähr bei der minimalen Spannung angeschaltet wird, umfasst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Schaltungsdiagramm, das ein Beispiel eines Gleichspannungswandlers des Stands der Technik zeigt;
  • 2 ist ein Zeitdiagramm, das Signale an verschiedenen Teilen des Gleichspannungswandlers des Stands der Technik zeigt;
  • 3 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 4 ist ein Zeitdiagramm, das Signale an verschiedenen Teilen des Gleichspannungswandlers der ersten Ausführungsform zeigt, wobei ein Zeitdifferenzdetektionssignal null ist.
  • 5 ist ein Zeitdiagramm, das Signale an den verschiedenen Teilen des Gleichspannungswandlers der ersten Ausführungsform zeigt, wobei das Zeitdifferenzdetektionssignal sich in einer Übergangszeitdauer, um sich null zu nähern, befindet;
  • 6 ist ein Schaltungsdiagramm, das die Details einer Zeitdifferenzdetektionsschaltung, einer Integrationsschaltung, einer ersten Verzögerungsschaltung und einer zweiten Verzögerungsschaltung im Gleichspannungswandler der 3 zeigt;
  • 7 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß einer Modifikation der ersten Ausführungsform zeigt;
  • 8 ist ein Zeitdiagramm, das den Betrieb des Gleichspannungswandlers gemäß der Modifikation der ersten Ausführungsform zeigt;
  • 9 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 10 ist ein Zeitdiagramm, das den Betrieb des Gleichspannungswandlers der zweiten Ausführungsform zeigt;
  • 11 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 12 ist ein Schaltungsdiagramm, das die Details einer Zeitdifferenzdetektionsschaltung, einer Integrationsschaltung, einer ersten Verzögerungsschaltung und einer zweiten Verzögerungsschaltung im Gleichspannungswandler der dritten Ausführungsform zeigt;
  • 13 ist ein Zeitdiagramm, das den Betrieb des Gleichspannungswandlers der dritten Ausführungsform zeigt;
  • 14 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt; und
  • 15 ist eine schematische Ansicht, die einen Transformator im Gleichspannungswandler der vierten Ausführungsform zeigt.
  • BESTE ART FÜR DIE AUSFÜHRUNG DER ERFINDUNG
  • Gleichspannungswandler gemäß den Ausführungsformen der vorliegenden Erfindung werden im Detail unter Bezug auf die Zeichnungen erläutert.
  • ERSTE AUSFÜHRUNGSFORM
  • 3 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß der ersten Ausführungsform zeigt. In 3 sind dieselben Teile wie die der 1 mit den gleichen Bezugszeichen dargestellt, um auf ihre Erläuterung zu verzichten oder sie zu vereinfachen.
  • Im Gleichspannungswandler der 3 weisen ein Hauptschalter Q1 und ein Unterschalter Q2 eine gemeinsame AUS-Zeitdauer (Totzeit) auf, und sie werden unter einer PWM-Steuerung, die durch eine Steuerschaltung 11 ausgeführt wird, wechselnd an und aus geschaltet. Die Steuerschaltung 11 erzeugt gemäß einer Ausgangsspannung einer Last 30 ein Steuerpulssignal, um die AN/AUS-Steuerung des Hauptschalters Q1 zu steuern, und um ein Tastverhältnis des Steuersignals so zu steuern, dass die Gleichrichtungs-/Glättungsschaltung eine vorbestimmte Ausgangsspannung erzeugen kann.
  • Der Gleichspannungswandler umfasst ferner einen Inverter 12, eine Zeitdifferenzdetektionsschaltung 13, eine erste Verzögerungsschaltung 14, eine zweite Verzögerungsschaltung 15, ei nen Treiber 16 der Niederspannungsseite, einen Treiber 17 der Hochspannungsseite und eine Integrationsschaltung 20.
  • Der Inverter 12 invertiert ein Q1-Steuersignal Q1c für den Hauptschalter Q1, das von der Steuerschaltung 11 geliefert wird, und gibt das invertierte Signal an die zweite Verzögerungsschaltung 15 aus. Die Zeitdifferenzdetektionsschaltung 13 detektiert, wie das in 4 gezeigt ist, ein Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung (untere Spannung) erreicht, nachdem der Hauptschalter Q2 ausgeschaltet ist, und dem Zeitpunkt, zu dem der Hauptschalter Q1 angeschaltet wird, und gibt ein Zeitdifferenzdetektionssignal Tdf aus. Die Integrationsschaltung 20 integriert das Zeitdifferenzdetektionssignal Tdf von der Zeitdifferenzdetektionsschaltung 13 und gibt ein Integrationsausgangssignal Int aus.
  • Die erste Verzögerungsschaltung 14 ist eine Verzögerungssteuerung der vorliegenden Erfindung. Die erste Verzögerungsschaltung 14 empfängt das Integrationsausgangssignal Int von der Integrationsschaltung 20 und das Q1-Steuersignal Q1c von der Steuerschaltung 11 und gibt ein Q1-Gatesignal Q1g an den Treiber 16 der Niederspannungsseite aus. Präziser gesagt, erzeugt die erste Verzögerungsschaltung 14 das Q1-Gatesignal Q1g so, dass eine Verzögerungszeit zwischen einem Anstieg des Q1-Steuersignals Q1c und einem Anstieg des Q1-Gatesignals Q1g kürzer wird, wenn der Wert des Integrationsausgangssignals Int von der Integrationsschaltung 20 größer wird.
  • Der Treiber 16 der Niederspannungsseite legt das Q1-Gatesignal Q1g von der ersten Verzögerungsschaltung 14 an ein Gate des Hauptschalters Q1 an, um somit den Hauptschalter Q1 anzusteuern. Die zweite Verzögerungsschaltung 15 erzeugt ein Q2-Gatesignal Q2g durch das Verzögern eines Anstiegs des Q2-Steuersignals Q2c für den Unterschalter Q2, das vom Inverter 12 geliefert wird, um eine vorbestimmte Zeit und liefert das Q2-Gatesignal Q2g an den Treiber 17 der Hochspannungsseite. Der Treiber 17 der Hochspannungsseite legt das Q2-Gatesignal Q2g von der zweiten Verzögerungsschaltung 15 an ein Gate des Unterschalters Q2, um somit den Unterschalter Q2 anzusteuern.
  • Der Betrieb des Gleichspannungswandlers mit der oben erwähnten Struktur wird unter Bezug auf die Zeitdiagramme der 4 und 5 erläutert. Das Zeitdiagramm der 4 zeigt Signale an verschiedenen Teilen des Gleichspannungswandlers gemäß der ersten Ausführungsform in einem stabilen Zustand, bei dem die Zeitdifferenzdetektionsschaltung 13 kein Ausgangssignal liefert. Das Zeitdiagramm der 5 zeigt Signale an den verschiedenen Teilen des Gleichspannungswandlers gemäß der ersten Ausführungsform in einem Übergangszustand, bei dem die Zeitdifferenzdetektionsschaltung 13 ein großes Ausgangssignal liefert, das allmählich abnimmt.
  • Zur Zeit t1 ändert sich das Q1-Steuersignal Q1c von der Steuerschaltung 11 auf einen hohen Pegel, und das Q2-Steuersignal Q2c ändert sich auf einen niedrigen Pegel. Somit ändert sich das Q2-Gatesignal Q2g auf einen niedrigen Pegel, um den Unterschalter Q2 auszuschalten. Das Zeitdifferenzdetektionssignal Tdf ändert sich zur Zeit t1 auf einen niedrigen Pegel.
  • Wenn der Unterschalter Q2 ausschaltet, beginnt die Spannung Q1v des Hauptschalters Q1 abzunehmen. Zur Zeit t2 erreicht die Spannung Q1v des Hauptschalters Q1 eine minimale Spannung (untere Spannung), und, wie das in 5 gezeigt ist, ändert sich das Zeitdifferenzdetektionssignal Tdf von der Zeitdifferenzdetektionsschaltung 13 auf einen hohen Pegel. Das Zeitdifferenzdetektionssignal Tdf weist eine Pulsbreite auf, die einer Zeitdauer zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 die minimale Spannung erreicht (beispielsweise zur Zeit t2), und dem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet (beispielsweise zur Zeit t21), entspricht.
  • Das Zeitdifferenzdetektionssignal Tdf von der Zeitdifferenzdetektionsschaltung 13 wird durch die Integrationsschaltung 20 integriert, und somit weist das Integrationsausgangssignal Int einen Wert auf, der direkt proportional der Größe des Zeitdifferenzdetektionssignals Tdf ist. Basierend auf dem Integrationsausgangssignal Int von der Integrationsschaltung 20 verkürzt die erste Verzögerungsschaltung 14 eine Verzögerungszeit zwischen einem Anstieg des Q1-Steuersignals Q1c und einem Anstieg des Q1-Gatesignals Q1g. Zwischen der Zeit t2 und der Zeit t21 ist beispielsweise das Integrationsausgangssignal Int relativ groß, und somit wird die Verzögerungszeit DT1 zwischen dem Anstiegszeitpunkt t1 des Q1-Steuersignals Q1c und dem Anstiegszeitpunkt t21 des Q1-Gatesignals Q1g so gesteuert, dass er kürzer wird. Somit nimmt in der nächsten Zeitdauer die Verzögerungszeit den Wert DT2 zwischen dem Anstiegszeitpunkt t5 des Q1-Steuersignals Q1c und dem Anstiegszeitpunkt t61 des Q1-Gatesignals Q1g an. Auf diese Weise nähert sich durch die Verzögerungssteuerung der tatsächlichen Anstiegszeit (AN-Zeit) des Q1-Gatesignals Q1g das Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 sich null nähert und eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet, null. Wenn das Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet, null wird, wird das Zeitdiagramm der 4 verwirklicht. Der Hauptschalter Q1 erzielt nämlich ein Schalten bei der Tiefpunktspannung oder ein spannungsloses Schalten.
  • Zur Zeit t21 wird das Q1-Gatesignal Q1g durch den Treiber 16 der Niederspannungsseite an das Gate des Hauptschalters Q1 angelegt, um den Hauptschalter Q1 anzuschalten.
  • Wenn der Hauptschalter Q1 anschaltet, so wird ein Strom von der Gleichspannungsleistungsquelle Vin durch die Primärwicklung P1 des Transformators T zum Hauptschalter Q1 geleitet. Zu dieser Zeit wird ein Strom in der Gleichrichtungs-/Glättungsschaltung durch den Weg S1, D10, L10, C10 und S1 geleitet.
  • Zur Zeit t3 schaltet das Q1-Steuersignal Q1c den Hauptschalter Q1 aus. Dann lädt die Energie, die in der Primärwicklung P1 des Transformators T und in einer Streuinduktivität zwischen den primären und sekundären Wicklungen des Transformators T angesammelt ist, einen (nicht gezeigten) parasitären Kondensator des Hauptschalters Q1 (zwischen dem Drain-Anschluss und dem Source-Anschluss des FET). Dies bildet eine Spannungsresonanz, um die Spannung Q1v des Hauptschalters Q1 zwischen der Zeit t3 und der Zeit t4 zu erhöhen. In der Gleichrichtungs-/Glättungsschaltung wird ein Strom durch einen Weg L10, C10, D11 und L10 geleitet und an die Last 30 geliefert.
  • Die zweite Verzögerungsschaltung 15 erzeugt das Q2-Gatesignal Q2g durch ein Verzögern der Anstiegszeit des Q2-Steuersignals Q2c für den Unterschalter Q2, das vom Inverter 12 geliefert wird, um eine vorbestimmte Zeit. Zur Zeit t4 wird das Q2-Gatesignal Q2g durch den Treiber 17 der Hochspannungsseite an das Gate des Unterschalters Q2 geliefert, um den Unterschalter Q2 anzuschalten. Somit wird Energie, die in der Primärwicklung P1 des Transformators T angesammelt ist, an den Kondensator C2 geliefert, um den Kondensator C2 zu laden. Dann fließt die Energie, die im Kondensator C2 gespeichert ist, durch einen Weg C2, Q2, P1 und C2.
  • 6 ist ein Schaltungsdiagramm, das die Details der Zeitdifferenzdetektionsschaltung 13, der Integrationsschaltung 20, der ersten Verzögerungsschaltung 14 und der zweiten Verzögerungsschaltung 15 im Gleichspannungswandler der 3 zeigt.
  • In der Zeitdifferenzdetektionsschaltung 13 der 6 ist eine Basis eines Transistors Q3 mit einer Kathode eine Diode D1, einem ersten Ende eines Widerstands R1, einem ersten Ende eines Kondensators C1 und einem Kollektor eines Transistors Q4 verbunden. Ein Emitter des Transistors Q3 ist mit einer Anode der Diode D1, einem zweiten Ende des Widerstands R1 und einem Emitter des Transistors Q4 verbunden und geerdet. Ein Kollektor des Transistors Q3 ist mit einem ersten Ende eines Widerstands R1 und einem Eingangsanschluss eines Inverters 131 verbunden. Ein zweites Ende des Widerstands R2 ist mit einer Leistungsquelle Vcc verbunden. Ein Ausgangsanschluss des Inverters 131 ist mit der Integrationsschaltung 20 verbunden. Ein zweites Ende des Kondensators C1 ist mit dem Drain-Anschluss des Hauptschalters Q1 verbunden. Eine Basis des Transistors Q4 ist mit dem Ausgangsanschluss des Inverters 12 verbunden.
  • Die Integrationsschaltung 20 umfasst einen Widerstand R3 und einen Kondensator C3, die in Serie verbunden sind. Ein erstes Ende des Widerstands R3 ist mit dem Ausgangsanschluss des Inverters 131 verbunden. Ein erstes Ende des Kondensators C3 ist geerdet. Ein Verbindungspunkt zwischen dem Kondensator C3 und dem Widerstand R3 liefert das Integrationsausgangssignal Int an einen nicht invertierenden Anschluss (+) eines Fehlerverstärkers 141 (error amplifier) der ersten Verzögerungsschaltung 14.
  • In der ersten Verzögerungsschaltung 14 ist ein Inversionsanschluss (–) des Fehlerverstärkers 141 mit einer Referenzleistungsquelle Er verbunden, und ein Ausgangsanschluss des Fehlerverstärkers 141 ist durch einen Widerstand R4 mit einer Anode einer Diode D3 verbunden. Eine Kathode der Diode D3 ist mit einem ersten Ende eines Widerstands R5 und einem ersten Ende eines Kondensators C4 verbunden. Ein zweites Ende des Widerstands R5 ist mit der Leistungsquelle Vcc verbunden. Ein zweites Ende des Kondensators C4 ist geerdet. Der Ausgang der Steuerschaltung 11 ist durch einen Puffer 142 mit einer Kathode einer Diode D2 verbunden. Eine Anode der Diode D2 ist mit dem ersten Ende des Kondensators C4 verbunden. Ein Verbindungspunkt zwischen dem Widerstand R5 und dem Kondensator C4 ist durch den Treiber 116 der Niederspannungsseite mit dem Gate des Hauptschalters Q1 verbunden.
  • In der zweiten Verzögerungsschaltung 15 ist der Ausgang des Inverters 12 durch einen Puffer 151 mit einer Kathode einer Diode D4 verbunden. Eine Anode der Diode D4 ist mit einem ersten Ende eines Kondensators C5 und einem ersten Ende eines Widerstands R6 verbunden. Ein zweites Ende des Widerstands R6 ist mit der Leistungsquelle Vcc verbunden. Ein zweites Ende des Kondensators C5 ist geerdet. Ein Verbindungspunkt zwischen dem Widerstand R6 und dem Kondensator C5 ist durch den Treiber 17 der Hochspannungsseite mit dem Gate des Unterschalters Q2 verbunden.
  • Der Betrieb des Gleichspannungswandlers, insbesondere der Zeitdifferenzdetektionsschaltung 13, der Integrationsschaltung 20, der ersten Verzögerungsschaltung 14 und der zweiten Verzögerungsschaltung 15, wird unter Bezug auf die Zeitdiagramme der 4 und 5 erläutert.
  • Zur Zeit t1 ändert sich das Q1-Steuersignal Q1c von der Steuerschaltung 11 auf einen hohen Pegel, und das Q2-Steuersignal Q2c ändert sich auf einen niederen Pegel. Somit ändert sich das Q2-Gatesignal Q2g auf einen niederen Pegel, um den Unterschalter Q2 auszuschalten.
  • Wenn der Unterschalter Q2 ausschaltet, so nimmt die Spannung Q1v des Hauptschalters Q1 von der Zeit t1 zur Zeit t2 ab. In der Zeitdifferenzdetektionsschaltung 13 ist zu dieser Zeit das Q2-Steuersignal Q2 auf einem niedrigen Pegel, und somit ist der Transistor Q4 ausgeschaltet, und es wird ein Strom durch den Weg D1, C1, P1, Vin und GND geleitet, um den Transistor Q3 auszuschalten. Dann wechselt der Kollektor des Transistors Q3 auf einen hohen Pegel, und der Ausgangsanschluss des Inverters 131 gibt ein Zeitdifferenzdetektionssignal Tdf mit einem niedrigen Pegel aus, wobei dieses an das erste Ende des Widerstands R3 in der Integrationsschaltung 20 geliefert wird.
  • Das Entladen des Kondensators C1 endet, und die Spannung Q1v erreicht zur Zeit t2 einen minimalen Wert (unteren Wert). Ein Strom wird durch einen Weg Vin, P1, C1 und Q3 geleitet, um den Transistor Q3 anzuschalten. Der Kollektor des Transistors Q3 wechselt auf einen niedrigen Pegel, und der Ausgangsanschluss des Inverters 131 gibt ein Zeitdifferenzdetektionssignal Tdf mit hohem Pegel aus, das an das erste Ende des Widerstands R3 in der Integrationsschaltung 20 geliefert wird.
  • Das Zeitdifferenzdetektionssignal Tdf mit hohem Pegel wird an das ersten Ende des Widerstands R3 der Integrationsschaltung 20 von der Zeit t2 bis zur Zeit t21 geliefert. Somit weist das Integrationsausgangssignal Int vom Verbindungspunkt zwischen dem Widerstand R3 und dem Kondensator C3 eine hohe Spannung auf, die an den nicht invertierenden Anschluss (+) des Fehlerverstärkers 141 geliefert wird. Der Ausgang des Fehlerverstärkers 141 liefert eine Spannung, die dem Integrationsausgangswert entspricht. Diese Spannung bewirkt, dass ein Strom durch einen Weg R4, D3 und C4 geleitet wird. Der Kondensator C4 empfängt die Summe eines Stroms vom Widerstand R5 und des Stroms von der Diode D3. Dies verkürzt die Ladezeit des Kondensators C4.
  • Gemäß dem Wert des Integrationsausgangssignals Int von der Integrationsschaltung 20 verkürzt sich die Ladezeit des Kondensators C4, um eine Verzögerungszeit zwischen einem Anstieg des Q1-Steuersignals Q1c und einem Anstieg des Q1-Gatesignals Q1g zu verkürzen. Wie mit dem Zeitdiagramm der 5 erläutert werden wird, nähert sich das Intervall zwischen dem Zeitpunkt, wenn der Hauptschalter Q1 sich null nähert durch die Verzögerungssteuerung der tatsächlichen Anstiegszeit (AN-Zeit) des Q1-Gatesignals Q1g und das Intervall eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet, null. Wenn das Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet, null wird, so wird das Zeitdiagramm der 4 erzielt. Der Hauptschalter Q1 verwirklicht nämlich ein Schalten bei der Tiefpunktspannung oder ein spannungsloses Schalten.
  • Zur Zeit t21 wird das Q1-Gatesignal Q1g durch den Treiber 16 der Niederspannungsseite an das Gate des Hauptschalters Q1 angelegt, um den Hauptschalter Q1 anzuschalten.
  • Wenn der Hauptschalter Q1 anschaltet, so wird ein Strom von der Gleichspannungsleistungsquelle Vin durch die Primärwicklung P1 des Transformators T zum Hauptschalter Q1 geleitet. Zu dieser Zeit wird ein Strom in der Gleichrichtungs-/Glättungsschaltung durch den Weg S1, D10, L10, C10 und S1 geleitet.
  • Zur Zeit t3 schaltet das Q1-Steuersignal Q1c den Hauptschalter Q1 aus. Dann lädt die Energie, die in der Primärwicklung P1 des Transformators T und der Streuinduktivität zwischen den primären und sekundären Wicklungen des Transformators T angesammelt ist, den (nicht gezeigten) parasitären Kondensator des Hauptschalters Q1 (zwischen dem Drain-Anschluss und dem Source-Anschluss des FET), um eine Spannungsresonanz auszubilden. Dies erhöht die Spannung Q1v des Hauptschalters Q1 von der Zeit t3 bis zur Zeit t4.
  • Wenn der Transistor Q4 ausgeschaltet gehalten wird, schaltet die Zunahme der Spannung Q1v des Hauptschalters Q1 den Transistor Q3 an, so dass der Ausgangsanschluss des Inverters 131 ein Zeitdifferenzdetektionssignal Tdf mit hohem Pegel ausgibt, das an das erste Ende des Widerstands R3 in der Integrationsschaltung 20 geliefert wird. Dies kann die Verzögerungssteuerung, die durch die erste Verzögerungsschaltung 14 ausgeführt wird, stören. Somit wird der Transistor Q4 der Zeitdifferenzdetektionsschaltung 13 angeschaltet, wenn sich das Q2-Steuersignal Q2c auf einem hohen Pegel befindet (zwischen der Zeit t3 und der Zeit t5), um den Transistor Q3 auszuschalten und das Zeitdifferenzdetektionssignal Tdf auf einem niedrigen Pegel zu halten. In der Gleichrichtungs-/Glättungsschaltung wird ein Strom durch einen Weg, der L10, C10, D11 und L10 einschließt, geleitet, und an die Last 30 geliefert.
  • Das Q2-Steuersignal Q2c mit hohem Pegel wird durch den Puffer 151 an die Kathode der Diode D4 geliefert, um die Diode D4 in einen in Sperrrichtung vorgespannten Zustand zu versetzen. Somit wird ein Strom von der Leistungsquelle Vcc zum Kondensator C5 durch den Widerstand R6 geleitet, um den Kondensator C5 zu laden, so dass die zweite Verzögerungsschaltung 15 das Q2-Gatesignal Q2g erzeugt, dessen Anstieg um eine Verzögerungszeit verzögert ist, die durch die Zeitkonstanten von R6 und C5 bestimmt wird.
  • Zur Zeit t4 wird das Q2-Gatesignal Q2g durch den Treiber 17 der Hochspannungsseite an das Gate des Unterschalters Q2 angelegt, um den Unterschalter Q2 anzuschalten. Dann wird die Energie, die in der Primärwicklung P1 des Transformators T angesammelt ist, an den Kondensator C2 geliefert, um den Kondensator C2 zu laden. Danach wird die Energie, die im Kondensator C2 gespeichert ist, durch einen Weg, der C2, Q2, P1 und C2 einschließt, geführt.
  • Auf diese Weise detektiert der Gleichspannungswandler dieser Ausführungsform ein Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung erreicht, nachdem der Unterschalter Q2 ausgeschaltet ist, und dem Zeitpunkt, zu dem der Hauptschalter Q1 angeschaltet wird, integriert das detektierte Intervall und führt gemäß dem Integrationsergebnis eine Rückkopplungssteuerung durch, um das Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 angeschaltet wird, zu erniedrigen. Dies stabilisiert den Betrieb gegenüber einer Fluktuation des Detektionspunkts, die durch einen Fehler oder eine Störung verursacht wird, die in der konventionellen Tiefpunktdetektionsschaltung auftreten.
  • Das Zeitdifferenzdetektionssignal Tdf, das durch die Zeitdifferenzdetektionsschaltung 13 geliefert wird, verschwindet, wenn der Hauptschalter Q1 bei einer minimalen Spannung angeschaltet wird. Somit kann das Zeitdifferenzdetektionssignal Tdf mit der Integrationsschaltung 2Q verwendet werden, um das Steuersignal für den Hauptschalter Q1 zu steuern und um den Hauptschalter Q1 bei ungefähr einer minimalen Spannung anzuschalten. Die Integrationsschaltung 20 ist nützlich, um den Betrieb zu stabilisieren.
  • Die Detektion einer Zeitdifferenz zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 angeschaltet wird, eliminiert den Einfluss einer Verzögerung zwischen einem Anlegen des Steuersignals an den Hauptschalter Q1 und einer Ak tivierung des Hauptschalters Q1. Dies eliminiert die Notwendigkeit des Anschaltens des Hauptschalters Q1 mit hoher Geschwindigkeit, um somit das Schaltgeräusch zu minimieren.
  • MODIFIKATION DER ERSTEN AUSFÜHRUNGSFORM
  • 7 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß einer Modifikation der ersten Ausführungsform zeigt. Der Gleichspannungswandler gemäß der Modifikation der ersten Ausführungsform, wie er in 7 gezeigt ist, unterscheidet sich vom Gleichspannungswandler der ersten Ausführungsform durch eine Zeitdifferenzdetektionsschaltung. In der folgenden Erläuterung werden dieselben Teile wie die der 6 mit gleichen Bezugszeichen dargestellt, um auf ihre Erläuterung zu verzichten.
  • In der Zeitdifferenzdetektionsschaltung 13a der 7 ist eine Basis eines Transistors Q3 mit einer Kathode einer Diode D1, einem ersten Ende eines Widerstands R1 und einem ersten Ende eines Kondensators C1 verbunden. Ein Emitter des Transistors Q3 ist mit einer Anode der Diode D1 und einem zweiten Ende des Widerstands R1 verbunden und geerdet. Ein Kollektor des Transistors Q3 ist mit einem ersten Ende eines Widerstands R2 und einem ersten Eingangsanschluss eines NOR-Gatters 132 verbunden. Ein zweites Ende des Widerstands R2 ist mit einer Leistungsquelle Vcc verbunden. Ein zweiter Eingangsanschluss des NOR-Gatters 132 ist mit dem Ausgangsanschluss des Inverters 12 verbunden. Ein Ausgangsanschluss des NOR-Gatters 132 ist mit der Integrationsschaltung 20 verbunden. Ein zweites Ende des Kondensators C1 ist mit dem Drain-Anschluss des Hauptschalters Q1 verbunden.
  • Der Betrieb des Gleichspannungswandlers gemäß der Modifikation der ersten Ausführungsform mit einer solchen Struktur wird unter Bezug auf das Zeitdiagramm der 8 beschrieben. Es wird hauptsächlich der Betrieb der Zeitdifferenzdetektionsschaltung 13a erläutert.
  • Zwischen der Zeit t1 und der Zeit t2 nimmt die Spannung Q1v des Hauptschalters Q1 ab. In der Zeitdifferenzdetektionsschaltung 13a wird ein Strom durch einen Weg geführt, der D1, C1, P1, Vin und GND einschließt, um den Transistors Q3 auszuschalten. Dadurch wechselt der Kollektor des Transistors Q3 auf einen hohen Pegel, und es wird ein Steuersignal SG1 an den ersten Eingangsanschluss des NOR-Gatters 132 geliefert. Unabhängig von einem Signal für den zweiten Eingangsanschluss liefert das NOR-Gatter 132 ein Zeitdifferenzdetektionssignal Tdf mit einem niedrigen Pegel von seinem Ausgangsanschluss zum ersten Ende des Widerstands R3 der Integrationsschaltung 20.
  • Zur Zeit t2 erreicht die Spannung Q1v einen minimalen Wert (unteren Wert), und es wird ein Strom durch einen Weg, der Vin, P1, C1 und Q3 einschließt, geführt, um den Transistor Q3 anzuschalten. Dies bringt den Kollektor des Transistors Q3 auf einen niedrigen Pegel, und es wird das Steuersignal SG1 zum ersten Eingangsanschluss des NOR-Gatters 132 geliefert. Zu dieser Zeit empfängt der zweite Eingangsanschluss des NOR-Gatters 132 ein Q2-Steuersignal Q2c mit niedrigem Pegel, und somit liefert sein Ausgangsanschluss ein Zeitdifferenzdetektionssignal Tdf mit hohem Pegel an das erste Ende des Widerstands R3 der Integrationsschaltung 20.
  • In einer Zeitdauer zwischen der Zeit t2 und der Zeit t21 wird das Zeitdifferenzdetektionssignal Tdf mit hohem Pegel an das erste Ende des Widerstands R3 der Integrationsschaltung 20 geliefert. Somit weist ein Integrationsausgangssignal Int vom Verbindungspunkt zwischen dem Widerstand R3 und dem Kondensator C3 eine hohe Spannung auf, die an den nicht invertieren den Anschluss (+) des Fehlerverstärkers 141 geliefert wird. Dann weist der Ausgang des Fehlerverstärkers 141 eine Spannung auf, die einem Wert des Integrationsausgangssignals entspricht.
  • Es wird nämlich eine Ladestrom, der einem Anstieg des Wertes des Zntegrationsausgangssignals Int von der Integrationsschaltung 20 entspricht, geliefert, um eine Ladezeit des Kondensators C4 zu verkürzen und um weiter eine Verzögerungszeit zwischen einem Anstieg des Q1-Steuersignals Q1c und einem Anstieg des Q1-Gatesignals Q1g zu verkürzen. Wie oben erläutert wurde, wird durch die adaptive Verzögerungssteuerung des tatsächlichen Anstiegszeitpunkts (AN-Zeitpunkt) des Q1-Gatesignals Q1g das Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet, null.
  • Auf diese Weise kann der Gleichspannungswandler gemäß der Modifikation der ersten Ausführungsform eine Wirkung liefern, die ähnlich der ist, die vom Gleichspannungswandler der ersten Ausführungsform geliefert wird.
  • ZWEITE AUSFÜHRUNGSFORM
  • 9 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß der zweiten Ausführungsform zeigt. Der Gleichspannungswandler gemäß der zweiten Ausführungsform, wie er in 9 gezeigt ist, unterscheidet sich vom Gleichspannungswandler gemäß der Modifikation der ersten Ausführungsform dadurch, dass er zusätzlich eine Pulserzeugungsschaltung 21 und eine Betriebsschaltung (operation circuit) 22 statt der Integrationsschaltung 20 aufweist. In der folgenden Erläuterung werden dieselben Teile wie die der 7 mit den gleichen Bezugszeichen dargestellt, um auf ihre Erläuterung zu verzichten oder diese zu vereinfachen.
  • Die Pulserzeugungsschaltung 21 der 9 bildet eine Differentialschaltung, um eine ansteigende Flanke eines Q2-Steuersignals Q2c, das durch einen Inverter 12 geliefert wird, zu detektieren. In der Pulserzeugungsschaltung 21 ist ein erster Eingangsanschluss eines NAND-Gatters 212 mit dem Inverter 12 verbunden, und ein zweiter Eingangsanschluss von ihm ist mit dem Inverter 12 durch eine Integrationsschaltung, die aus einem Widerstand R7 und einem Kondensator C6 besteht, und einem Inverter 211 verbunden. Die Pulserzeugungsschaltung 21 erzeugt ein Differentialsignal Df mit niedrigen Pegel, dessen Pulsbreite durch die Zeitkonstante des Widerstands R7 und des Kondensators C6 bestimmt wird. Das Differentialsignal Df wird an die Betriebsschaltung 22 geliefert. Die Pulserzeugungsschaltung 21 entspricht einem Subtrahierer der vorliegenden Erfindung, der einen vorbestimmten Wert von einer Summe, die durch die Betriebsschaltung 22 geliefert wird, in Intervallen einer AN/AUS-Zeitdauer eines Schalters Q1 subtrahiert.
  • Die Betriebsschaltung 22 entspricht einem Addierer der vorliegenden Erfindung, der das Ausgangssignal einer Zeitdifferenzdetektionsschaltung 13a aufsummiert, und in dem eine Kathode einer Diode D5, ein Widerstand R3 und ein erstes Ende eines Kondensators C3 in Serie verbunden sind. Eine Anode der Diode D5 ist mit einem Ausgangsanschluss eines NOR-Gatters 132 der Zeitdifferenzdetektionsschaltung 13a verbunden. Ein zweites Ende des Kondensators C3 ist geerdet. Ein Verbindungspunkt zwischen dem Widerstand R3 und dem Kondensator C3 ist mit einem ersten Ende eines Widerstands R8 verbunden. Ein zweites Ende des Widerstands R8 ist mit einer Anode einer Diode D6 verbunden. Eine Kathode der Diode D6 ist mit dem Ausgangsanschluss des NAND-Gatters 212 der Pulserzeugungsschaltung 21 verbunden. Der Verbindungspunkt zwischen dem Wider stand R3 und dem Kondensator C3 liefert ein Betriebsausgangssignal Int an einen nicht invertierenden Eingang (+) eines Fehlerverstärkers 141 einer ersten Verzögerungsschaltung 14.
  • Der Betrieb des Gleichspannungswandlers gemäß der zweiten Ausführungsform mit einer solchen Struktur wird unter Bezug auf das Zeitdiagramm der 10 beschrieben. Insbesondere werden der Betrieb der Pulserzeugungsschaltung 21 und der Betriebsschaltung 22 erläutert.
  • Zwischen der Zeit t1 und der Zeit t2 nimmt eine Spannung Q1v des Hauptschalters Q1 ab. In der Zeitdifferenzdetektionsschaltung 13a wird ein Strom durch einen Weg D1, C1, P1, Vin und GND geführt, um einen Transistor Q3 auszuschalten. Somit wechselt ein Kollektor des Transistors Q3 auf einen hohen Pegel, und es wird ein Steuersignal SG1 an einen ersten Eingangsanschluss des NOR-Gatters 132 geliefert. Unabhängig vom Signal, das an einen zweiten Eingangsanschluss geliefert wird, liefert das NOR-Gatter 132 ein Zeitdifferenzdetektionssignal Tdf mit einem niedrigen Pegel von seinem Ausgangsanschluss zur Anode der Diode D5 der Betriebsschaltung 22.
  • Zur Zeit t2 erreicht die Spannung Q1v einen minimalen Wert (unteren Wert), und es wird ein Strom durch einen Weg, der Vin, P1, C1 und Q3 einschließt, geführt, um den Transistor Q3 anzuschalten. Dann wechselt der Kollektor des Transistors Q3 auf einen niedrigen Pegel, und es wird das Steuersignal SG1 an den ersten Eingangsanschluss des NOR-Gatters 132 geführt. Zu dieser Zeit empfängt der zweite Eingangsanschluss des NOR-Gatters 132 ein Q2-Steuersignal Q2c mit niedrigem Pegel, und somit liefert dessen Ausgangsanschluss ein Zeitdifferenzdetektionssignal Tdf mit hohem Pegel an die Anode der Diode D5 der Betriebsschaltung 22.
  • Während einer Zeitdauer zwischen der Zeit t2 und der Zeit t21 wird das Zeitdifferenzdetektionssignal Tdf mit hohem Pegel an die Anode der Diode D5 der Betriebsschaltung 22 geliefert.
  • Dies führt zu einem Laden des Kondensators C3 durch den Widerstand R3, und ein Potential des Verbindungspunktes zwischen dem Widerstand R3 und dem Kondensator C3 nimmt zu. Das Betriebsausgangssignal Int von diesem Verbindungspunkt wird an einen nicht invertierenden Anschluss (+) des Fehlerverstärkers 141 geliefert, und der Fehlerverstärker 141 liefert eine Ausgangsspannung, die dem Wert des Betriebsausgangssignals entspricht.
  • Es wird nämlich gemäß dem Wert des Betriebsausgangssignals Int von der Betriebsschaltung 22 die Ladezeit eines Kondensators C4 verkürzt, um eine Verzögerungszeit zwischen einem Anstieg eines Q1-Steuersignals Q1c und einem Anstieg eines Q1-Gatesignals Q1g zu verkürzen. Wie oben erläutert wurde, nähert sich durch die Verzögerungssteuerung des tatsächlichen Anstiegszeitpunkts (AN-Zeitpunkt) des Q1-Gatesignals Q1g ein Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet, null.
  • Während sich das Q2-Steuersignal Q2c auf einem hohen Pegel befindet (von der Zeit t3 bis zur Zeit t5), steuert das NOR-Gatter 132 die Zeitdifferenzdetektionsschaltung 13a, um ein Zeitdifferenzdetektionssignal Tdf mit niedrigem Pegel zu liefern. Die Pulserzeugungsschaltung 21 liefert ein Differenzsignal Df mit einem niedrigen Pegel für eine vorbestimmte Zeitdauer, nachdem sich das Q2-Steuersignal Q2c auf einen hohen Pegel geändert hat. Somit wird der Kondensator C3 der Betriebsschaltung 22 durch den Widerstand R8 und die Diode D6 entladen, um das Potential des Verbindungspunkts zwischen dem Widerstand R3 und dem Kondensator C3 zu erniedrigen. Somit wird der Kondensator C3 leicht geladen, sogar wenn die Puls breite eines als nächstes zu erzeugenden Zeitdifferenzdetektionssignals Tdf kleiner gemacht wird.
  • Auf diese Weise liefert der Gleichspannungswandler gemäß der zweiten Ausführungsform dieselbe Wirkung wie der Gleichspannungswandler gemäß der Modifikation der ersten Ausführungsform. Sogar dann, wenn eine Schaltfrequenz geändert wird, um den Wirkungsgrad unter leichter Last zu verbessern, kann der Gleichspannungswandler der zweiten Ausführungsform einen konstanten Integrationswert des Zeitdifferenzdetektionssignals Tdf aufrecht halten, um eine präzise Steuerung zu verwirklichen.
  • DRITTE AUSFÜHRUNGSFORM
  • 11 ist ein Schaltungsdiagramm, das einen Gleichspannungswandler gemäß der dritten Ausführungsform zeigt. Der Gleichspannungswandler der dritten Ausführungsform, wie er in 11 gezeigt ist, unterscheidet sich vom Gleichspannungswandler der ersten Ausführungsform, wie er in 3 gezeigt ist, dadurch dass er zusätzlich eine Tiefpunktdetektionsschaltung 113, eine AN-Detektionsschaltung 23 und einen Widerstand R aufweist, so dass eine Zeitdifferenzdetektionsschaltung 13b gemäß den Ausgangssignalen der Tiefpunktdetektionsschaltung 113 und der AN-Detektionsschaltung 23 arbeitet. In der folgenden Erläuterung werden dieselben Teile wie die der 3 mit gleichen Bezugszeichen dargestellt, um auf ihre Erläuterung zu verzichten oder sie zu vereinfachen.
  • Die Tiefpunktdetektionsschaltung 113 detektiert eine minimale Spannung (untere Spannung) eines Hauptschalters Q1, nachdem ein Unterschalter Q2 ausschaltet, und liefert ein Tiefpunktdetektionssignal Btm an die Zeitdifferenzdetektionsschaltung 13b. Der Widerstand R ist zwischen einem negativen Anschluss der Gleichspannungsleistungsquelle Vin und einem Source-Anschluss des Hauptschalters Q1 verbunden.
  • Die AN-Detektionsschaltung 23 detektiert, wenn der Hauptschalter Q1 anschaltet, und die Schaltung liefert ein AN-Signal an die Zeitdifferenzdetektionsschaltung 13b. Gemäß dem Tiefpunktdetektionssignal Btm von der Tiefpunktdetektionsschaltung 113 und dem AN-Signal von der AN-Detektionsschaltung 23 detektiert die Zeitdifferenzdetektionsschaltung 13b ein Intervall zwischen einem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung (untere Spannung) erreicht, nachdem der Unterschalter Q2 ausschaltet, und einem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet, und liefert ein Zeitdifferenzdetektionssignal Tdf an eine Integrationsschaltung 20.
  • 12 ist ein Schaltungsdiagramm, das die Details des Gleichspannungswandlers der dritten Ausführungsform zeigt. In der Tiefpunktdetektionsschaltung 113, die in 12 gezeigt ist, ist eine Basis eines Transistors Q3 mit einer Kathode einer Diode D1, einem ersten Ende eines Widerstands R1 und einem ersten Ende eines Kondensators C1 verbunden. Ein Emitter des Transistors Q3 ist mit einer Anode des Diode D1 verbunden und geerdet. Ein Kollektor des Transistors Q3 ist mit einem ersten Ende eines Widerstands R2 verbunden. Ein zweites Ende des Widerstands R1 und ein zweites Ende des Widerstands R2 sind mit einer Leistungsquelle Vcc verbunden. Ein zweites Ende des Kondensators C1 ist mit einem Drain-Anschluss des Hauptschalters Q1 verbunden.
  • In der AN-Detektionsschaltung 23 ist ein invertierender Anschluss (–) eines Fehlerverstärkers 231 mit einer Referenzleistungsquelle Er1 verbunden, und sein nicht invertierender Anschluss (+) ist mit einem Verbindungspunkt zwischen dem Source-Anschluss des Hauptschalters Q1 und dem Widerstand R verbunden. Ein Ausgangsanschluss des Fehlerverstärkers 231 ist mit der Zeitdifferenzdetektionsschaltung 13b verbunden.
  • In der Zeitdifferenzdetektionsschaltung 13b ist ein Eingangsanschluss eines Inverters 241 mit dem Ausgangsanschluss des Fehlerverstärkers 231 der AN-Detektionsschaltung 23 verbunden, um das AN-Signal zu empfangen. Ein Ausgangsanschluss des Inverters 241 ist mit einem Eingangsanschluss eines UND-Gatters 243 verbunden. Ein Eingangsanschluss eines Inverters 242 ist mit dem Kollektor des Transistors Q3 der Tiefpunktdetektionsschaltung 113 verbunden, um das Tiefpunktdetektionssignal Btm zu empfangen. Ein Ausgangsanschluss des Inverters 242 ist mit einem Eingangsanschluss des UND-Gatters 243 verbunden. Die Eingangsanschlüsse des UND-Gatters 243 empfangen ein Ausgangssignal vom Inverter 241, ein Ausgangssignal vom Inverter 242 und ein Q1-Steuersignal Q1c von einer Steuerschaltung 11. Das UND-Gatter 243 liefert ein Zeitdifferenzdetektionssignal Tdf an die Integrationsschaltung 20.
  • Der Betrieb des Gleichspannungswandlers gemäß der dritten Ausführungsform mit der oben erwähnten Struktur wird unter Bezug auf das Zeitdiagramm der 13 erläutert. Es werden hauptsächlich der Betrieb der Tiefpunktdetektionsschaltung 113, der AN-Detektionsschaltung 23 und der Zeitdifferenzdetektionsschaltung erläutert.
  • Zwischen den zeit t1 und der Zeit t2 nimmt eine Spannung Q1v des Hauptschalters Q1 ab, und es wird in der Tiefpunktdetektionsschaltung 113 ein Strom durch einen Weg geführt, der D1, C1, P1, Vin und GND einschließt, um den Transistor Q3 auszuschalten. Somit wechselt der Kollektor des Transistors Q3 auf einen hohen Pegel, um das Tiefpunktdetektionssignal Btm an den Eingangsanschluss des Inverters 242 der Zeitdifferenzdetektionsschaltung 13b zu liefern. Dann gibt unabhängig von den Signalen, die an den anderen Eingangsanschlüssen empfan gen werden, das UND-Gatter 243 ein Zeitdifferenzdetektionssignal Tdf mit niedrigem Pegel aus seinem Ausgangsanschluss an ein erstes Ende eines Widerstands R3 der Integrationsschaltung 20 aus.
  • Wenn der Kondensator C1 seine Entladung zur Zeit t2 beendet, wird ein Strom vom Widerstand R1 größer als ein Entladestrom des Kondensators C1, so dass ein Strom durch einen Weg geführt wird, der Vcc, R1 und Q3 einschließt, um den Transistor Q3 anzuschalten. Somit detektiert die Tiefpunktdetektionsschaltung 113 einen minimalen Wert (unteren Wert) der Spannung Q1v. Zu dieser Zeit liefert der Kollektor des Transistors Q3 ein Tiefpunktdetektionssignal Btm mit niedrigem Pegel an den Eingangsanschluss des Inverters 242 der Zeitdifferenzdetektionsschaltung 13b. Dieses Signal wird durch den Inverter 242 invertiert, und das invertierte Signal wird an das UND-Gatter 243 geliefert. Zu dieser Zeit ist der Hauptschalter Q1 nicht AN, und somit liefert die AN-Detektionsschaltung 23 ein AN-Signal mit niedrigem Pegel. Das AN-Signal wird an den Eingangsanschluss des Inverters 241 der Zeitdifferenzdetektionsschaltung 13b geliefert und es wird durch den Inverter 241 invertiert, und das invertierte Signal wird an das UND-Gatter 243 geliefert. Zur Zeit t2 befindet sich das Q1-Steuersignal Q1c auf einem hohen Pegel, und somit liefert das UND-Gatter 243 ein Zeitdifferenzdetektionssignal Tdf mit einem hohen Pegel von seinem Ausgangsanschluss zum ersten Ende des Widerstands R3 der Integrationsschaltung 20.
  • Von der Zeit t2 bis zur Zeit t21 wird das Zeitdifferenzdetektionssignal Tdf mit hohem Pegel zum ersten Ende des Widerstands R3 der Integrationsschaltung 20 geliefert, und somit weist ein Integrationsausgangssignal Int von einem Verbindungspunkt zwischen dem Widerstand R3 und einem Kondensator C3 eine hohe Spannung auf, die an einen nicht invertierenden Anschluss (+) eines Fehlerverstärkers geliefert wird. Der Fehlerverstärker 141 gibt eine Spannung aus, die dem Wert des Integrationsausgangssignals entspricht.
  • Wenn der Wert des Integrationsausgangssignals Int von der Integrationsschaltung 20 zunimmt, verkürzt sich die Ladezeit eines Kondensators C4, um eine Verzögerungszeit zwischen einem Anstieg des Q1-Steuersignals Q1c und einem Anstieg eines Q1-Gatesignals Q1g zu verkürzen. Wie oben erläutert wurde, erreicht durch die Verzögerungssteuerung des tatsächlichen Anstiegszeitpunkts (AN-Zeitpunkt) des Q1-Gatesignals Q1g, ein Intervall zwischen dem Zeitpunkt, zu dem der Hauptschalter Q1 eine minimale Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter Q1 anschaltet, null.
  • Zur Zeit t21 schaltet der Hauptschalter Q1 an, und es wird ein Strom durch den Hauptschalter Q1 geführt, um eine Spannung zwischen den Enden des Widerstands R, der mit dem Source-Anschluss des Hauptschalters Q1 verbunden ist, zu erzeugen. Die erzeugte Spannung wird an den nicht invertierenden Anschluss (+) des Fehlerverstärkers 231 der AN-Detektionsschaltung 23 geführt. Dadurch ändert sich das AN-Signal des Fehlerverstärkers 231 auf einen hohen Pegel. Das AN-Signal wird an den Eingangsanschluss des Inverters 241 der Zeitdifferenzdetektionsschaltung 13b geliefert und durch den Inverter 241 invertiert, und das invertierte Signal wird an das UND-Gatter 243 geliefert. Das Zeitdifferenzdetektionssignal Tdf, das durch das UND-Gatter 243 geliefert wird, ändert sich auf einen niedrigen Pegel, wenn der Hauptschalter Q1 anschaltet.
  • Zur Zeit t3 schaltet der Hauptschalter Q1 aus, und somit nimmt die Spannung an den Enden des Widerstands R, der mit dem Source-Anschluss des Hauptschalters Q1 verbunden ist, ab. Dann ändert sich das AN-Signal vom Fehlerverstärker 231 auf einen niedrigen Pegel. Das AN-Signal wird an den Eingangsan schluss des Inverters 241 der Zeitdifferenzdetektionsschaltung 13b geliefert und durch den Inverter 241 invertiert, und das invertierte Signal wird an das UND-Gatter 243 geliefert. Von der Zeit t3 bis zur Zeit t5 wird jedoch ein Q1-Steuersignal Q1c mit niedrigem Pegel an das UND-Gatter 243 geliefert, und somit behält das Zeitdifferenzdetektionssignal Tdf vom UND-Gatter 243 den niedrigen Pegel bei.
  • Auf diese Weise kann der Gleichspannungswandler gemäß der dritten Ausführungsform dieselbe Wirkung wie der Gleichspannungswandler der ersten Ausführungsform liefern.
  • VIERTE AUSFÜHRUNGSFORM
  • Ein Gleichspannungswandler gemäß der vierten Ausführungsform wird erläutert. Der Gleichspannungswandler dieser Ausführungsform ist durch einen Untertransformator gekennzeichnet, der den Induktivitätswert einer Drossel, die in Serie mit einer Primärwicklung eines Transformators verbunden ist, erhöht und Energie, die in der Drossel während der AN-Zeitdauer eines Hauptschalters Q1 angesammelt wurde, an eine Sekundärseite des Transformators zurück führt.
  • 14 ist ein Schaltungsdiagramm, das den Gleichspannungswandler gemäß der vierten Ausführungsform zeigt. Der Gleichspannungswandler gemäß der vierten Ausführungsform, wie er in 14 gezeigt ist, unterscheidet sich vom Gleichspannungswandler der ersten Ausführungsform, wie er in 3 gezeigt ist, durch einen Transformator T1 und periphere Schaltungen des Transformators T1. Somit werden nur diese Teile erläutert.
  • Diese Ausführungsform verbindet den Untertransformator mit dem Transformator T1. Der Transformator T1 umfasst eine Pri märwicklung P1 (die Anzahl der Windungen beträgt n1, wobei diese auch als Primärwicklung des Untertransformators dienen), eine Sekundärwicklung S1 (die Anzahl der Windungen beträgt n2), und eine tertiäre Wicklung S2 (die Anzahl der Windungen beträgt n3, sie entspricht einer sekundären Wicklung des Untertransformators).
  • Die sekundäre Wicklung S1 und die tertiäre Wicklung S2 des Transformators T1 bilden eine Serienschaltung, deren Enden mit einer Diode D8 und einem Kondensator C10, die eine Serienschaltung bilden, verbunden sind. Ein Verbindungspunkt zwischen der sekundären Wicklung S1 und der tertiären Wicklung S2 und ein Verbindungspunkt zwischen der Diode D8 und dem Kondensator C10 sind mit einer Diode D7 verbunden. Die primäre Wicklung P1 und die sekundäre Wicklung S1 befinden sich in Phase, und die primäre Wicklung P1 und die tertiäre Wicklung S2 weisen entgegengesetzte Phasen auf.
  • Die sekundäre Wicklung S1 und die primäre Wicklung P1 des Transformators T1 sind lose gekoppelt, und eine Streuinduktivität zwischen der primären Wicklung P1 und der sekundären Wicklung S1 dient als eine (nicht gezeigte) Drossel, die in Serie mit dem Transformator T1 verbunden ist. Die tertiäre Wicklung S2 und die primäre Wicklung P1 des Transformators T1 sind eng gekoppelt.
  • Der Betrieb des Gleichspannungswandlers gemäß dieser Ausführungsform mit der oben erwähnten Struktur wird erläutert. Der grundsätzliche Betrieb ist derselbe wie bei der ersten Ausführungsform. Es wird hauptsächlich der Betrieb der Schaltungen auf der Sekundärseite des Transformators T1 erläutert.
  • Der Hauptschalter Q1 wird angeschaltet, um einen Strom durch einen Weg zu führen, der Vin, P1, Q1 und Vin einschließt. Zu dieser Zeit wird eine Spannung auf der Sekundärwicklung S1 des Transformators T1 erzeugt, um einen Strom durch einen Weg zu führen, der S1, D7, C10 und S1 einschließt. Somit nimmt ein Strom in der Diode D7 linear zu.
  • Wenn der Hauptschalter Q1 ausgeschaltet wird, so kehrt Energie, die in der Induktivität des Transformators T1 angesammelt ist, zur Sekundärseite durch den Transformator T1 zurück. Auf der Sekundärseite induziert die tertiäre Wicklung S2 eine Spannung, um einen Strom durch einen Weg zu führen, der S2, D8, C10, S1 und S2 einschließt, um somit einen Strom durch die Diode D8 zu leiten.
  • Auf diese Weise nimmt der Wert der Induktivität, die in Serie mit der Primärwicklung P1 des Transformators T1 verbunden ist, zu, und Energie, die während einer AN-Zeitdauer des Hauptschalters Q1 angesammelt wurde, wird zur Sekundärseite durch den Transformator T1 zurück geführt, um den Wirkungsgrad zu verbessern. Die Dioden D7 und D8 bewirken, dass ein Strom auf der Sekundärseite kontinuierlich während der AN/AUS-Zeitdauer des Hauptschalters Q1 geführt wird. Dies reduziert einen pulsierenden Strom des Kondensators C10.
  • 15 zeigt ein Beispiel des Transformators T1, der mit dem Untertransformator gekoppelt ist. Der Transformator der 15 weist einen Kern 40 auf, der eine rechteckige äußere Form besitzt. Der Kern 40 weist lange Lücken 42a und 42b auf, die sich in einer Längsrichtung des magnetischen Wegs erstrecken, um die magnetischen Wege 41a, 41b und 41c auszubilden. Ein Kernteil 40a, der den magnetischen Weg 41b bildet, weist die primäre Wicklung P1 und die tertiäre Wicklung S2, die nebeneinander aufgewickelt sind, auf. Diese Anordnung bildet eine leichte Streuinduktivität zwischen der primären Wicklung und der tertiären Wicklung. Der Kern 40 umfasst auch einen Wegkern 40c und einen Lücke 41, um den magnetischen Weg 41a auszubilden. Die sekundäre Wicklung S1 ist um einen periphe ren Kern gewickelt. Mit dem Pfadkern 40c sind die primäre Wicklung P1 und die sekundäre Wicklung S1 lose gekoppelt, um eine große Streuinduktivität auszubilden. Diese Streuinduktivität dient als eine Drossel (nicht gezeigt).
  • Zwischen der primären Wicklung P1 und der sekundären Wicklung S1 sind auf dem peripheren Kern zwei Vertiefungen 40b ausgebildet. Die Vertiefungen 40b verkleinern teilweise die Querschnittsfläche des magnetischen Weges des peripheren Kerns, um eine Sättigung nur an den verkleinerten Teilen zu bewirken. Dies reduziert einen Eisenverlust.
  • Auf diese Weise gestaltet dieses Beispiel die Form des Kerns und der Wicklungen des Transformators T so, um den Transformator T1 und den Untertransformator auf dem einzigen Kern 40 zu koppeln, wobei der Untertransformator Energie der Drossel zu einer sekundären Seite zurück führt. Zusätzlich verwendet dieses Beispiel den Wegkern 40c, um eine große Streuinduktivität zu liefern, die als eine Drossel dient, die mit dem Transformator gekoppelt ist. Diese Anordnung kann die Größe und die Kosten des Gleichspannungswandlers reduzieren.
  • Gemäß den ersten bis vierten, oben erwähnten Ausführungsformen sind die Enden der primären Wicklung P1 des Transformators mit der Serienschaltung verbunden, die aus dem Unterschalter Q2 und dem Kondensator C2 besteht. Diese Serienschaltung kann beispielsweise mit jedem Ende des Hauptschalters Q1 verbunden sein.
  • Gemäß den ersten bis vierten Ausführungsformen ist die Serienschaltung, die aus der primären Wicklung P1 des Transformators und dem Hauptschalter Q1 besteht, mit der Gleichspannungsleistungsquelle Vin verbunden. Stattdessen kann die Serienschaltung beispielsweise mit einem Spannungsgleichrichtungsteil verbunden sein, der eine Wechselspannung einer Wechselspannungsleistungsquelle gleichrichtet, um eine gleichgerichtete Spannung zu liefern.
  • Gemäß den ersten bis vierten Ausführungsformen weist der Hauptschalter Q1 nur einen parasitären Kondensatoren auf. Stattdessen können die Enden des Hauptschalters Q1 mit einem anderen Kondensator verbunden werden.
  • Statt der Schaltung der Sekundärseite des Transformators des Gleichspannungswandlers gemäß den ersten bis dritten Ausführungsformen kann die Schaltung der Sekundärseite des Transformators des Gleichspannungswandlers gemäß der vierten Ausführungsform, die in 14 gezeigt ist, verwendet werden.
  • Die Verzögerungssteuerung, die auf der ersten Verzögerungsschaltung 14 ausgeführt wird, kann auf der zweiten Verzögerungsschaltung 15 ausgeführt werden.
  • WIRKUNG DER ERFINDUNG
  • Die vorliegende Erfindung detektiert eine Zeitdifferenz zwischen dem Zeitpunkt, zu dem ein Hauptschalter eine untere Spannung erreicht, und dem Zeitpunkt, zu dem der Hauptschalter anschaltet, erzeugt demgemäss einen endlichen Puls und verzögert ein Steuersignal für den Hauptschalter derart, um den Puls zu eliminieren. Somit kann die vorliegende Erfindung einen stabilen Betrieb gegenüber einem Fehler der Tiefpunktdetektionsschaltung oder einer Störung des Detektionspunktes verwirklichen. Die vorliegende Erfindung eliminiert den Einfluss einer Verzögerung zwischen der Tiefpunktdetektion und der Aktivierung des Hauptschalters, um somit die Notwendigkeit zu eliminieren, den Hauptschalter mit hoher Geschwindigkeit anzuschalten, wodurch sie das Schaltgeräusch minimiert.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die Spannungsquellenschaltapparate gemäß der vorliegenden Erfindung sind auf Gleichspannungswandlerschaltungen und auf Wechselspannung-Gleichspannungswandlerschaltungen anwendbar.
  • ZUSAMMENFASSUNG
  • Es wird ein Gleichspannungswandler beschreiben, bei dem ein Hauptschalter in Serie mit einer primären Wicklung eines Transformators verbunden ist, während eine Serienschaltung, die einen Kondensator und einen Hilfsschalter umfasst, über der primären Wicklung des Transformators oder über dem Hauptschalter verbunden ist, und wobei die Haupt- und Hilfsschalter wechselnd an und aus geschaltet werden, um somit zu bewirken, dass eine sekundäre Wicklung des Transformators eine Spannung erzeugt, die dann gleichgerichtet und geglättet wird, um ein Gleichspannungsausgangssignal zu liefern.
  • 1
    • 30 Last 111 Steuerschaltung 113 Tiefpunktdetektionsschaltung 114 erste Verzögerungsschaltung 115 zweite Verzögerungsschaltung 116 Treiber der Niederspannungsseite 117 Treiber der Hochspannungsseite
  • 2
    • Q1 CONTROL SIGNAL = Q1-Steuersignal Q2 CONTROL SIGNAL = Q2-Steuersignal Q2 GATE SIGNAL = Q2-Gatesignal BOTTOM DETECTION SIGNAL = Tiefpunktdetektionssignal Q1 GATE SIGNAL = Q1-Gatesignal Q1 VOLTAGE = Q1-Spannung
  • 3
    • 11 Steuerschaltung
    • 13 Zeitdifferenzdetektionsschaltung
    • 14 erste Verzögerungsschaltung
    • 15 zweite Verzögerungsschaltung
    • 16 Treiber der Niederspannungsseite
    • 17 Treiber der Hochspannungsseite
    • 20 Integrationsschaltung
    • 30 Last
  • 4
    • Q1 CONTROL SIGNAL = Q1-Steuersignal
    • Q2 CONTROL SIGNAL = Q2-Steuersignal
    • Q2 GATE SIGNAL = Q2-Gatesignal
    • TIME DIFFERENCE DETECTION Signal = Zeitdifferenzdetektionssignal
    • INTEGRATION OUTPUT = Integrationsausgangssignal
    • Q1 GATE SIGNAL = Q1-Gatesignal
    • Q1 VOLTAGE = Q1-Spannung
  • 5
    • Q1 CONTROL SIGNAL = Q1-Steuersignal
    • Q2 CONTROL SIGNAL = Q2-Steuersignal
    • Q2 GATE SIGNAL = Q2-Gatesignal
    • TIME DIFFERENCE DETECTION Signal = Zeitdifferenzdetektionssignal
    • INTEGRATION OUTPUT = Integrationsausgangssignal
    • Q1 GATE SIGNAL = Q1-Gatesignal
    • Q1 VOLTAGE = Q1-Spannung
  • 6
    • FIRST DELAY CIRCUIT = erste Verzögerungsschaltung
    • SECOND DELAY CIRCUIT = zweite Verzögerungsschaltung
    • INTEGRATION CIRCUIT = Integrationsschaltung
    • TIME DIFFERENCE DETECTION CIRCUIT = Zeitdifferenzdetektionsschaltung
    • 11 Steuerschaltung
    • 30 Last
  • 7
    • FIRST DELAY CIRCUIT = erste Verzögerungsschaltung
    • SECOND DELAY CIRCUIT = zweite Verzögerungsschaltung
    • INTEGRATION CIRCUIT = Integrationsschaltung
    • TIME DIFFERENCE DETECTION CIRCUIT = Zeitdifferenzdetektionsschaltung
    • 11 Steuerschaltung
    • 30 Last
  • 8
    • Q1 CONTROL SIGNAL = Q1-Steuersignal
    • Q2 CONTROL SIGNAL = Q2-Steuersignal
    • Q2 GATE SIGNAL = Q2-Gatesignal
    • CONTROL SIGNAL = Steuersignal
    • TIME DIFFERENCE DETECTION Signal = Zeitdifferenzdetektionssignal
    • INTEGRATION OUTPUT = Integrationsausgangssignal
    • Q1 GATE SIGNAL = Q1-Gatesignal
    • Q1 VOLTAGE = Q1-Spannung
  • 9
    • FIRST DELAY CIRCUIT = erste Verzögerungsschaltung
    • SECOND DELAY CIRCUIT = zweite Verzögerungsschaltung
    • OPERATION CIRCUIT = Betriebsschaltung
    • PULS GENERATION CIRCUIT = Pulserzeugungsschaltung
    • TIME DIFFERENCE DETECTION CIRCUIT = Zeitdifferenzdetektionsschaltung
    • 11 Steuerschaltung
    • 30 Last
  • 14
    • Q1 CONTROL SIGNAL = Q1-Steuersignal
    • Q2 CONTROL SIGNAL = Q2-Steuersignal
    • Q2 GATE SIGNAL = Q2-Gatesignal
    • CONTROL SIGNAL = Steuersignal
    • TIME DIFFERENCE DETECTION Signal = Zeitdifferenzdetektionssignal
    • DIFFERENTIAL SIGNAL = Differentialsignal
    • OPERATION OUTPUT = Betriebsausgangssignal
    • Q1 GATE SIGNAL = Q1-Gatesignal
    • Q1 VOLTAGE = Q1-Spannung
  • 11
    • 11 Steuerschaltung
    • 13b Zeitdifferenzdetektionsschaltung
    • 14 erste Verzögerungsschaltung
    • 15 zweite Verzögerungsschaltung
    • 16 Treiber der Niederspannungsseite
    • 17 Treiber der Hochspannungsseite
    • 20 Integrationsschaltung
    • 23 AN-Detektionsschaltung
    • 30 Last 113 Tiefpunktdetektionsschaltung
  • 12
    • FIRST DELAY CIRCUIT = erste Verzögerungsschaltung
    • SECOND DELAY CIRCUIT = zweite Verzögerungsschaltung
    • INTEGRATION CIRCUIT = Integrationsschaltung
    • TIME DIFFERENCE DETECTION CIRCUIT = Zeitdifferenzdetektionsschaltung
    • ON DETECTION CIRCUIT = AN-Detektionsschaltung
    • BOTTOM DETECTION CIRCUIT = Tiefpunktdetektionsschaltung
    • 11 Steuerschaltung
    • 30 Last
  • 13
    • Q1 CONTROL SIGNAL = Q1-Steuersignal
    • Q2 CONTROL SIGNAL = Q2-Steuersignal
    • Q2 GATE SIGNAL = Q2-Gatesignal
    • BOTTOM DETECTION SIGNAL = Tiefpunktdetektionssignal
    • ON SIGNAL = AN-Signal
    • TIME DIFFERENCE DETECTION Signal = Zeitdifferenzdetektionssignal
    • INTEGRATION OUTPUT = Integrationsausgangssianal
    • Q1 GATE SIGNAL = Q1-Gatesignal
    • Q1 VOLTAGE = Q1-Spannung
  • 14
    • 11 Steuerschaltung
    • 13 Zeitdifferenzdetektionsschaltung
    • 14 erste Verzögerungsschaltung
    • 15 zweite Verzögerungsschaltung
    • 16 Treiber der Niederspannungsseite
    • 17 Treiber der Hochspannungsseite
    • 20 Integrationsschaltung
    • 30 Last

Claims (16)

  1. Gleichspannungswandler, der wechselnd einen Hauptschalter, der in Serie mit einer primären Wicklung eines Transformators verbunden ist, und einem Unterschalter, der in Serie mit einer Kapazität verbunden ist, an und aus schaltet, wobei die Serienschaltung des Unterschalters und der Kapazität mit jedem Ende der primären Wicklung des Transformators oder mit jedem Ende des Hauptschalters verbunden ist, und der Gleichspannungswandler eine Spannung einer sekundären Wicklung des Transformators mit einer Gleichrichtungs-/Glättungsschaltung gleichrichtet und glättet und ein Gleichspannungsausgangssignal liefert, wobei der Gleichspannungswandler umfasst: einen Zeitdifferenzdetektor, um ein Intervall zwischen einem Zeitpunkt, zu dem der Hauptschalter eine minimale Spannung erreicht, nachdem der Unterschalter ausgeschaltet ist, und dem Zeitpunkt, zu dem der Hauptschalter angeschaltet wird, zu detektieren; und eine Verzögerungssteuerung, um den AN-Zeitpunkt des Hauptschalters gemäß einem Ausgangssignal vom Zeitdifferenzdetektor zu verzögern, so dass der Hauptschalter ungefähr bei der minimalen Spannung angeschaltet wird.
  2. Gleichspannungswandler, der wechselnd einen Hauptschalter, der in Serie mit einer primären Wicklung eines Transformators verbunden ist, und einen Unterschalter, der in Serie mit einer Kapazität verbunden ist, an und aus schaltet, wobei die Serienschaltung des Unterschalters und der Kapazität mit jedem Ende der primären Wicklung des Transformators oder mit jedem Ende des Hauptschalters verbunden ist, und der Gleichspannungswandler eine Spannung einer sekundären Wicklung des Transformators mit einer Gleichrichtungs-/Glättungsschaltung gleichrichtet und glättet und ein Gleichspannungsausgangssignal liefert, wobei der Gleichspannungswandler umfasst: einen Tiefpunktdetektor, um eine minimale Spannung des Hauptschalters zu detektieren, wenn der Hauptschalter die Spannung erniedrigt, nachdem der Unterschalter ausgeschaltet ist; einen AN-Detektor, um einen Moment zu detektieren, zu dem der Hauptschalter angeschaltet wird; einen Zeitdifferenzdetektor, um ein Intervall zwischen einem Zeitpunkt, zu dem der Tiefpunktdetektor die minimale Spannung detektiert, und einem Zeitpunkt, zu dem der AN-Detektor einen AN-Zustand des Hauptschalters detektiert, zu detektieren; und eine Verzögerungssteuerung, um den AN-Zeitpunkt des Hauptschalters gemäß einem Ausgangssignal vom Zeitdifferenzdetektor zu verzögern, so dass der Hauptschalter bei ungefähr der minimalen Spannung angeschaltet wird.
  3. Gleichspannungswandler nach Anspruch 1, weiter umfassend: einen Integrierer, um das Ausgangssignal vom Zeitdifferenzdetektor zu integrieren, wobei die Verzögerungssteuerung den AN-Zeitpunkt des Hauptschalters gemäß einem integrierten Ausgangssignal vom Integrierer verzögert, so da dass der Hauptschalter ungefähr bei der minimalen Spannung angeschaltet wird.
  4. Gleichspannungswandler nach Anspruch 2, weiter umfassend: einen Integrierer, um das Ausgangssignal vom Zeitdifferenzdetektor zu integrieren, wobei die Verzögerungssteuerung den AN-Zeitpunkt des Hauptschalters gemäß einem integrierten Ausgangssignal vom Integrierer verzögert, so dass der Hauptschalter ungefähr bei der minimalen Spannung angeschaltet wird.
  5. Gleichspannungswandler nach Anspruch 1, weiter umfassend: einen Addierer, um das Ausgangssignal vom Zeitdifferenzdetektor aufzuaddieren; und einen Subtrahierer, um einen vorbestimmten Wert von einer Summe vom Addierer bei jeder AN/AUS-Zeitdauer des Hauptschalters zu subtrahieren, wobei die Verzögerungssteuerung den AN-Zeitpunkt des Hauptschalters gemäß einem Ausgangssignal vom Addierer verzögert, so dass der Hauptschalter ungefähr bei der minimalen Spannung angeschaltet wird.
  6. Gleichspannungswandler nach Anspruch 2, weiter umfassend: einen Addierer, um das Ausgangssignal vom Zeitdifferenzdetektor aufzuaddieren; und einen Subtrahierer, um einen vorbestimmten Wert von einer Summe vom Addierer bei jeder AN/AUS-Zeitdauer des Hauptschalters zu subtrahieren, wobei die Verzögerungssteuerung den AN-Zeitpunkt des Hauptschalters gemäß einem Ausgangssignal vom Addierer verzögert, so dass der Hauptschalter ungefähr bei der minimalen Spannung angeschaltet wird.
  7. Gleichspannungswandler nach Anspruch 3, wobei die Verzögerungssteuerung umfasst: einen Verzögerungsteil, um ein Signal, um den Hauptschalter anzuschalten, um eine vorbestimmte Verzögerungszeit gemäß einer Ladezeit eines Verzögerungskondensators, der in Serie mit einem Widerstand verbunden ist, zu verzögern; und einen variablen Verzögerungsteil, um dem Verzögerungskondensator eine Spannungsdifferenz zwischen dem integrierten Ausgangssignal vom Integrierer und einer Referenzspannung zu liefern, um somit die vorbestimmte Verzögerungszeit gemäß der Spannungsdifferenz zu verkürzen, wobei ein Steuersignal, das gemäß einer Spannung des Verzögerungskondensators erzeugt wird, an einen Steueranschluss des Hauptschalters angelegt wird.
  8. Gleichspannungswandler nach Anspruch 4, wobei die Verzögerungssteuerung umfasst: einen Verzögerungsteil, um ein Signal, um den Hauptschalter anzuschalten, um eine vorbestimmte Verzögerungszeit gemäß einer Ladezeit eines Verzögerungskondensators, der in Serie mit einem Widerstand verbunden ist, zu verzögern; und einen variablen Verzögerungsteil, um dem Verzögerungskondensator eine Spannungsdifferenz zwischen dem integrierten Ausgangssignal vom Integrierer und einer Referenzspannung zu liefern, um somit die vorbestimmte Verzögerungszeit gemäß der Spannungsdifferenz zu verkürzen, wobei ein Steuersignal, das gemäß einer Spannung des Verzögerungskondensators erzeugt wird, an einen Steueranschluss des Hauptschalters angelegt wird.
  9. Gleichspannungswandler nach Anspruch 5, wobei die Verzögerungssteuerung aufweist: einen Verzögerungsteil, um ein Signal, um den Hauptschalter anzuschalten, um eine vorbestimmte Verzögerungszeit gemäß einer Ladezeit eines Verzögerungskondensators, der in Serie mit einem Widerstand verbunden ist, zu verzögern; und einen variablen Verzögerungsteil, um dem Verzögerungskondensator eine Spannungsdifferenz zwischen dem Ausgangssignal vom Addierer und einer Referenzspannung zu liefern, um somit die vorbestimmte Verzögerungszeit gemäß der Spannungsdifferenz zu verkürzen, wobei ein Steuersignal, das gemäß einer Spannung des Verzögerungskondensators erzeugt wird, an einen Steueranschluss des Hauptschalters angelegt wird.
  10. Gleichspannungswandler nach Anspruch 6, wobei die Verzögerungssteuerung aufweist: einen Verzögerungsteil, um ein Signal, um den Hauptschalter anzuschalten, um eine vorbestimmte Verzögerungszeit gemäß einer Ladezeit eines Verzögerungskondensators, der in Serie mit einem Widerstand verbunden ist, zu verzögern; und einen variablen Verzögerungsteil, um dem Verzögerungskondensator eine Spannungsdifferenz zwischen dem Ausgangssignal vom Addierer und einer Referenzspannung zu liefern, um somit die vorbestimmte Verzögerungszeit gemäß der Spannungsdifferenz zu verkürzen, wobei ein Steuersignal, das gemäß einer Spannung des Verzögerungskondensators erzeugt wird, an einen Steueranschluss des Hauptschalters angelegt wird.
  11. Gleichspannungswandler nach Anspruch 1, weiter umfassend: eine Spannungsgleichrichtungsteil, um eine Gleichspannungsleistungsquelle oder eine Wechselspannung einer Wechselspannungsleistungsquelle gleichzurichten und eine gleichgerichtete Spannung zu liefern, wobei der Spannungsgleichrichtungsteil mit jedem Ende einer Serienschaltung verbunden ist, die die primäre Wicklung des Transformators und den Hauptschalter einschließt.
  12. Gleichspannungswandler nach Anspruch 2, weiter umfassend: eine Spannungsgleichrichtungsteil, um eine Gleichspannungsleistungsquelle oder eine Wechselspannung einer Wechselspannungsleistungsquelle gleichzurichten und eine gleichgerichtete Spannung zu liefern, wobei der Spannungsgleichrichtungsteil mit jedem Ende einer Serienschaltung verbunden ist, die die primäre Wicklung des Transformators und den Hauptschalter einschließt.
  13. Gleichspannungswandler nach Anspruch 1, weiter umfassend: eine Drossel, die zwischen der primären Wicklung des Transformators und dem Hauptschalter verbunden ist; und einen Untertransformator, der in Serie mit dem Transformator verbunden ist, um Energie, die in der Drossel angesammelt wird, wenn der Hauptschalter sich im Zustand AN befindet, zu einer sekundären Seiten zurückfließen zu lassen, wenn der Hauptschalter ausgeschaltet wird.
  14. Gleichspannungswandler nach Anspruch 2, weiter umfassend: eine Drossel, die zwischen der primären Wicklung des Transformators und dem Hauptschalter verbunden ist; und einen Untertransformator, der in Serie mit dem Transformator verbunden ist, um Energie, die in der Drossel angesammelt wird, wenn der Hauptschalter sich im Zustand AN befindet, zu einer sekundären Seiten zurückfließen zu lassen, wenn der Hauptschalter ausgeschaltet wird.
  15. Gleichspannungswandler nach Anspruch 13, wobei: die Drossel eine Streuinduktivität zwischen den primären und sekundären Wicklungen des Transformators, die lose um einen Kern des Transformators gekoppelt sind, ist; und die primäre Wicklung des Transformators und eine sekundäre Wicklung des Untertransformators eng um den Kern des Transformators gekoppelt sind.
  16. Gleichspannungswandler nach Anspruch 14, wobei: die Drossel eine Streuinduktivität zwischen den primären und sekundären Wicklungen des Transformators, die lose um einen Kern des Transformators gekoppelt sind, ist; und die primäre Wicklung des Transformators und eine sekundäre Wicklung des Untertransformators eng um den Kern des Transformators gekoppelt sind.
DE112004000628T 2003-11-17 2004-11-09 Gleichspannungswandler Withdrawn DE112004000628T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003386862A JP3664173B2 (ja) 2003-11-17 2003-11-17 直流変換装置
JP2003-386862 2003-11-17
PCT/JP2004/016571 WO2005048439A1 (ja) 2003-11-17 2004-11-09 直流変換装置

Publications (1)

Publication Number Publication Date
DE112004000628T5 true DE112004000628T5 (de) 2006-02-23

Family

ID=34587407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004000628T Withdrawn DE112004000628T5 (de) 2003-11-17 2004-11-09 Gleichspannungswandler

Country Status (5)

Country Link
US (1) US7193867B2 (de)
JP (1) JP3664173B2 (de)
CN (1) CN100440702C (de)
DE (1) DE112004000628T5 (de)
WO (1) WO2005048439A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701763B2 (ja) * 2005-03-15 2011-06-15 サンケン電気株式会社 直流変換装置
US7593245B2 (en) 2005-07-08 2009-09-22 Power Integrations, Inc. Method and apparatus to limit maximum switch current in a switching power supply
JP5018243B2 (ja) * 2007-05-29 2012-09-05 サンケン電気株式会社 直流変換装置
US7701737B2 (en) * 2008-03-26 2010-04-20 Himax Technologies Limited DC-AC converter
US8049430B2 (en) 2008-09-05 2011-11-01 Lutron Electronics Co., Inc. Electronic ballast having a partially self-oscillating inverter circuit
US8385087B2 (en) * 2009-09-17 2013-02-26 Linear Technology Corporation Extending achievable duty cycle range in DC/DC forward converter with active clamp reset
JP4952807B2 (ja) * 2010-02-10 2012-06-13 サンケン電気株式会社 アクティブスナバ回路及び電源回路
JP5857489B2 (ja) * 2011-07-15 2016-02-10 サンケン電気株式会社 共振コンバータ
US20140146576A1 (en) * 2012-11-27 2014-05-29 System General Corp. Dual gate drive circuit for reducing emi of power converters and control method thereof
US9252676B2 (en) * 2013-02-18 2016-02-02 System General Corp. Adaptive active clamp of flyback power converter with high efficiency for heavy load and light load
US9276483B2 (en) * 2013-06-27 2016-03-01 System General Corporation Control circuit for active-clamp flyback power converter with programmable switching period
CN104022657B (zh) * 2014-06-27 2016-09-07 崇贸科技股份有限公司 控制电路以及控制方法
US10361638B2 (en) * 2016-05-04 2019-07-23 Drive Cjsc Apparatus for generating high pulse voltage

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132093B2 (ja) * 1991-09-25 2001-02-05 ヤマハ株式会社 電源回路
JP3379556B2 (ja) 1993-12-30 2003-02-24 サンケン電気株式会社 スイッチング素子を有する回路装置
JP2792536B2 (ja) * 1995-09-26 1998-09-03 日本電気株式会社 共振型ｄｃ−ｄｃコンバータ
JP3426070B2 (ja) 1995-12-25 2003-07-14 オリジン電気株式会社 共振形フォワードコンバータ
US5973939A (en) * 1996-08-29 1999-10-26 Trw Inc. Double forward converter with soft-PWM switching
JPH11356044A (ja) * 1998-04-10 1999-12-24 Sony Corp 共振型スイッチング電源
JP2000092829A (ja) 1998-09-07 2000-03-31 Hitachi Ltd スイッチング電源回路
US6166927A (en) * 1999-07-23 2000-12-26 Ericsson Inc. Push-pull power converter circuit
JP4314709B2 (ja) * 1999-12-28 2009-08-19 ソニー株式会社 スイッチング電源装置
JP4683364B2 (ja) * 2000-12-26 2011-05-18 Ｔｄｋラムダ株式会社 複合共振型スイッチング電源装置
JP3700844B2 (ja) 2001-03-16 2005-09-28 横河電機株式会社 スイッチングコンバータ
US6963497B1 (en) * 2001-09-04 2005-11-08 Edward Herbert Power converter with an inductor input and switched capacitor outputs
US6646895B1 (en) * 2001-10-25 2003-11-11 Tyco Electronics Power Systems, Inc. Bias supply circuit and a switching power supply employing the same

Also Published As

Publication number Publication date
CN100440702C (zh) 2008-12-03
US7193867B2 (en) 2007-03-20
WO2005048439A1 (ja) 2005-05-26
JP2005151718A (ja) 2005-06-09
CN1781238A (zh) 2006-05-31
US20060171177A1 (en) 2006-08-03
JP3664173B2 (ja) 2005-06-22

Similar Documents

Publication Publication Date Title
DE60118161T2 (de) Stromwandler
DE69400102T2 (de) Verlustlose aktive Entlastungsschaltung für den Ausgang eines Gleichrichters in Halbbrückenanordnung
DE69911923T2 (de) Schema eines selbstschwingenden synchrongleichrichters
DE68916995T2 (de) Schaltleistungsversorgung.
DE69111738T2 (de) Verlustfreier Dämpfungskreis.
DE69302461T2 (de) Spannungssteuerschaltungen
DE69006933T3 (de) Schalteinrichtung für Leistungsversorgung.
DE69834981T2 (de) Phasenversetzter Vollbrückenwandler mit sanfter PWM-Umschaltung
DE60101077T2 (de) Schaltnetzteil mit Reihenkondensator
DE102018112088A1 (de) Pwm-gesteuerter resonanzwandler
DE69632439T2 (de) Unterbrechungsfreies Schaltreglersystem
DE4210092A1 (de) Daempfungsschaltung fuer leistungswandler
DE102009052461A1 (de) Wechselrichter-Schaltungsanordnung
DE102017106424B4 (de) Leistungswandlerschaltung mit einem Hauptwandler und einem Hilfswandler
DE112004000628T5 (de) Gleichspannungswandler
DE4243943C2 (de) Wechselstrom-Gleichstrom-Umformer
EP0205630B1 (de) Schaltregler sowie Anwendungen
DE102017102103A1 (de) System und verfahren für einen kaskodeschalter
EP0696102B1 (de) Durchflussumrichter mit einen weiteren Ausgangskreis
DE2220176A1 (de) Transistorschaltregler
DE102017110927A1 (de) Sperrwandlersteuerung, Sperrwandler und Verfahren zum Betreiben des Sperrwandlers
DE60316392T2 (de) Energierückgewinnungsschaltung und Stromwandlungssystem
DE112018003721T5 (de) Leistungsumwandlungsvorrichtung
DE3104965A1 (de) Gleichstrompulswandler
DE102006038474A1 (de) Stromrichter

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee