JP3132093B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3132093B2 JP3132093B2 JP03273144A JP27314491A JP3132093B2 JP 3132093 B2 JP3132093 B2 JP 3132093B2 JP 03273144 A JP03273144 A JP 03273144A JP 27314491 A JP27314491 A JP 27314491A JP 3132093 B2 JP3132093 B2 JP 3132093B2
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- current
- switching
- voltage
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電圧共振および電流
共振の双方を利用してスイッチング損失を極限まで減少
させ変換効率の向上を図ったスイッチングインバータ形
式の電源回路に関し、スイッチング素子に流れる電流を
減少させて発熱を防止したものである。
共振の双方を利用してスイッチング損失を極限まで減少
させ変換効率の向上を図ったスイッチングインバータ形
式の電源回路に関し、スイッチング素子に流れる電流を
減少させて発熱を防止したものである。
【０００２】
【従来の技術】電圧共振および電流共振の双方を利用し
てスイッチング損失を極限まで減少させ変換効率の向上
を図った電源回路として、本出願人の出願に係る特願平
３−１６６３８３号明細書および図面に記載のものがあ
る。この電源回路について説明する。この電源回路は、
電圧共振および電流共振の双方を利用してスイッチング
損失を極限まで減少させ変換効率の向上を図るととも
に、回路内の各部電圧および各部電流の動作波形をより
正弦波に近づけて低雑音化を図ったものである。
てスイッチング損失を極限まで減少させ変換効率の向上
を図った電源回路として、本出願人の出願に係る特願平
３−１６６３８３号明細書および図面に記載のものがあ
る。この電源回路について説明する。この電源回路は、
電圧共振および電流共振の双方を利用してスイッチング
損失を極限まで減少させ変換効率の向上を図るととも
に、回路内の各部電圧および各部電流の動作波形をより
正弦波に近づけて低雑音化を図ったものである。
【０００３】この電源回路は、図２に示すように、直流
電源１と、それぞれ任意のタイミングでオンオフ可能な
スイッチング素子を含み、前記入力直流電源をスイッチ
ングして交流に変換し出力するスイッチング手段２と、
このスイッチング手段の出力端子に流れる電流に対して
直列に形成される直列共振手段４と、前記スイッチング
手段の出力端子に生じる電圧に対して並列に形成される
並列共振手段５と、直列共振手段および並列共振手段５
を介して供給される交流入力を全波整流しコンデンサで
平滑して直流出力を取り出す直流出力手段３と、前記ス
イッチング手段のスイッチング素子を周期的にオン、オ
フするように制御するタイミング制御手段６とを具備し
てなる。
電源１と、それぞれ任意のタイミングでオンオフ可能な
スイッチング素子を含み、前記入力直流電源をスイッチ
ングして交流に変換し出力するスイッチング手段２と、
このスイッチング手段の出力端子に流れる電流に対して
直列に形成される直列共振手段４と、前記スイッチング
手段の出力端子に生じる電圧に対して並列に形成される
並列共振手段５と、直列共振手段および並列共振手段５
を介して供給される交流入力を全波整流しコンデンサで
平滑して直流出力を取り出す直流出力手段３と、前記ス
イッチング手段のスイッチング素子を周期的にオン、オ
フするように制御するタイミング制御手段６とを具備し
てなる。
【０００４】図３は、図２のブロツクを今少し構成的に
示した基本原理構成図である。図３に示す基本原理構成
の動作を、各部の動作タイミングを示す図４を用いて説
明する。図３においてスイッチング素子Ｓ１、Ｓ２が、
図４（カ）（キ）のタイミングでオン、オフを繰り返し
ている時、電源電圧＋ＶＩ、−ＶＩは、Ａ点においてほ
ぼ波高値ＶＩの交流となり、インダクタンスＬ２、コン
デンサＣ２を通ってダイオードＤ１、ダイオードＤ２で
整流され、コンデンサＣ３、コンデンサＣ４で平滑され
て、ＺＶ１の直流となり、負荷ＲＬに電流が流れてい
る。
示した基本原理構成図である。図３に示す基本原理構成
の動作を、各部の動作タイミングを示す図４を用いて説
明する。図３においてスイッチング素子Ｓ１、Ｓ２が、
図４（カ）（キ）のタイミングでオン、オフを繰り返し
ている時、電源電圧＋ＶＩ、−ＶＩは、Ａ点においてほ
ぼ波高値ＶＩの交流となり、インダクタンスＬ２、コン
デンサＣ２を通ってダイオードＤ１、ダイオードＤ２で
整流され、コンデンサＣ３、コンデンサＣ４で平滑され
て、ＺＶ１の直流となり、負荷ＲＬに電流が流れてい
る。
【０００５】Ｓ１がオンしている時、Ｄ１が順方向とな
りチャージ電流がＣ３に流れ込むが、Ｓ１およびＤ１の
インピーダンスが十分小さいとして、Ｃ３＞＞Ｃ２に設
定されているため、この電流はＬ２とＣ２による正弦波
状の直列共振電流となる（図４中（イ）参照）。この共
振電流は、半波経過して電流の向きが逆になるところで
Ｄ１が逆電圧となりオフするため、直列共振できなくな
り、共振が停止する。つまり、共振電流が半波終了して
電流が零に戻ったところで共振は自動的に止まる。
りチャージ電流がＣ３に流れ込むが、Ｓ１およびＤ１の
インピーダンスが十分小さいとして、Ｃ３＞＞Ｃ２に設
定されているため、この電流はＬ２とＣ２による正弦波
状の直列共振電流となる（図４中（イ）参照）。この共
振電流は、半波経過して電流の向きが逆になるところで
Ｄ１が逆電圧となりオフするため、直列共振できなくな
り、共振が停止する。つまり、共振電流が半波終了して
電流が零に戻ったところで共振は自動的に止まる。
【０００６】この時Ｃ２には、流れた共振電流に対応し
た電荷が蓄積され両端に電圧が残る（図４中（オ）参
照）。この電荷ＱＣ２＝Ｃ２・ＶＣ２は次のＳ２がオフ
するサイクルで負荷に放出されるので、エネルギのロス
にはならない。またインダクダンスに畜えられるエネル
ギは、電流に比例するため、電流零で共振が止まったと
きＬ２のエネルギは零である。このことは、ここでの有
害なノイズの発生が極めて少ないことを意味するととも
に、最終的な回路で電圧共振モードが成立する大きなポ
イントである。
た電荷が蓄積され両端に電圧が残る（図４中（オ）参
照）。この電荷ＱＣ２＝Ｃ２・ＶＣ２は次のＳ２がオフ
するサイクルで負荷に放出されるので、エネルギのロス
にはならない。またインダクダンスに畜えられるエネル
ギは、電流に比例するため、電流零で共振が止まったと
きＬ２のエネルギは零である。このことは、ここでの有
害なノイズの発生が極めて少ないことを意味するととも
に、最終的な回路で電圧共振モードが成立する大きなポ
イントである。
【０００７】Ｌ２の磁気エネルギを完全に零にするに
は、共振電流が零にもどるまでＳ１をオンしておく必要
がある。共振電流が零になった後はＳ１をオンし続けて
も何も起らないが、エネルギを伝達しない時間が長くな
るだけで非効率的なため、多少のマージンを見てオフす
ればよい。Ｌ２、Ｃ２による共振の時間は一定であるた
め、Ｓ１のオン時間も一定値でよい。
は、共振電流が零にもどるまでＳ１をオンしておく必要
がある。共振電流が零になった後はＳ１をオンし続けて
も何も起らないが、エネルギを伝達しない時間が長くな
るだけで非効率的なため、多少のマージンを見てオフす
ればよい。Ｌ２、Ｃ２による共振の時間は一定であるた
め、Ｓ１のオン時間も一定値でよい。
【０００８】Ｓ１をオフする時、電流共振は終了し、電
流が零になっているため、Ｓ１を流れる電流はインダク
タンスＬ１に流れる電流のみである。Ｌ１の値はＬ２、
Ｃ２と独立して設定でき、Ｌ１＞＞Ｌ２とすることで、
Ｌ１を流れる電流は、Ｌ２、Ｃ２の共振電流に比べて十
分小さな値とできるため、Ｓ１はほとんど零電流オフと
なり、オフ時の損失が極めて小さくなる。Ｓ１がオフす
ると（まだＳ２はオンしていないためＳ１、Ｓ２ともに
オフ）Ｄ１、Ｄ２もオフしているためここでの動作は単
にＬ１とコンデンサＣ１のみとなる。
流が零になっているため、Ｓ１を流れる電流はインダク
タンスＬ１に流れる電流のみである。Ｌ１の値はＬ２、
Ｃ２と独立して設定でき、Ｌ１＞＞Ｌ２とすることで、
Ｌ１を流れる電流は、Ｌ２、Ｃ２の共振電流に比べて十
分小さな値とできるため、Ｓ１はほとんど零電流オフと
なり、オフ時の損失が極めて小さくなる。Ｓ１がオフす
ると（まだＳ２はオンしていないためＳ１、Ｓ２ともに
オフ）Ｄ１、Ｄ２もオフしているためここでの動作は単
にＬ１とコンデンサＣ１のみとなる。
【０００９】Ｓ１がオンしている間にＬ１に蓄えられた
磁気エネルギー（電流）はＣ１との並列共振を動作させ
るエネルギとなり、Ａ点の電圧を正弦波状で低下させ、
零を超えて−ＶＩに近づいていく。この間の動作が電圧
共振モードである。なお、電圧共振波形は原理的には電
圧基準電位（図４（ア）中に零と表記した電位）と交差
する点に対して上下点対称の形となり図４（ア）のごと
く形成されるはずであるが、回路構成によっては（具体
的には、タイミング制御回路等がその結合巻線を介して
この電圧共振のエネルギを一部消費しているような場合
が考えられる）、波形変形が生じ得る。
磁気エネルギー（電流）はＣ１との並列共振を動作させ
るエネルギとなり、Ａ点の電圧を正弦波状で低下させ、
零を超えて−ＶＩに近づいていく。この間の動作が電圧
共振モードである。なお、電圧共振波形は原理的には電
圧基準電位（図４（ア）中に零と表記した電位）と交差
する点に対して上下点対称の形となり図４（ア）のごと
く形成されるはずであるが、回路構成によっては（具体
的には、タイミング制御回路等がその結合巻線を介して
この電圧共振のエネルギを一部消費しているような場合
が考えられる）、波形変形が生じ得る。
【００１０】Ａ点の電位が−ＶＩ近く（Ｃ４の一端電位
より下ると）になると、Ｄ２がオンし、Ｌ１の残ってい
るエネルギ（電流）をＬ２、Ｃ２、Ｄ２を通じてＣ４に
放出するがＬ１の電流はもともと小さく設定されている
ため、電流的には大きな変化とならず、Ａ点の電位が−
ＶＩ近くで止っている状態となる。このままＳ１、Ｓ２
をオフし続けると、Ｓ１がオンしていた時間の約半分の
時間でＬ１の磁気エネルギー（電流）は零となりＬ１
（Ｃ１）の両端電圧は−ＶＩ近くの電位から零に向かっ
て落ちてゆくことになる。逆に言えばＳ１のオン時間の
約半分の時間は、Ｌ１の磁気エネルギーでＡ点を−ＶＩ
近くの電位に保持できるため、その間にＳ２をオンすれ
ば、Ｓ２はその両端電圧が非常に小さい状態でオンする
零電圧オン動作となり、オン時の損失も極めて小さくな
る。
より下ると）になると、Ｄ２がオンし、Ｌ１の残ってい
るエネルギ（電流）をＬ２、Ｃ２、Ｄ２を通じてＣ４に
放出するがＬ１の電流はもともと小さく設定されている
ため、電流的には大きな変化とならず、Ａ点の電位が−
ＶＩ近くで止っている状態となる。このままＳ１、Ｓ２
をオフし続けると、Ｓ１がオンしていた時間の約半分の
時間でＬ１の磁気エネルギー（電流）は零となりＬ１
（Ｃ１）の両端電圧は−ＶＩ近くの電位から零に向かっ
て落ちてゆくことになる。逆に言えばＳ１のオン時間の
約半分の時間は、Ｌ１の磁気エネルギーでＡ点を−ＶＩ
近くの電位に保持できるため、その間にＳ２をオンすれ
ば、Ｓ２はその両端電圧が非常に小さい状態でオンする
零電圧オン動作となり、オン時の損失も極めて小さくな
る。
【００１１】Ｓ２をオンさせる時の両端電圧（上記−Ｖ
Ｉ近くと表現した値と−ＶＩとの差）は厳密に言えば零
でなく、主にＳ１のオン時の電流共振後に残ったＶＣ２
等による電圧が存在している。しかし、ＶＣ２はＣ２の
値によって異なった値となる。同じ共振周波数でもＬ２
とのかね合いでＣ２の設定には自由度があり、一般的
に、直列共振が正常に起こる範囲でＣ２を大きくＬ２を
小さくしたほうがロスが小さくなるのでＶＣ２も結果的
に小さい値となり、ＶＩに比べればほとんど無視できる
電圧となる。Ｓ２をオンすると負側の電流共振が生じＣ
４にチャージ電流が流れる。以後は図４に示すように上
述した動作をＳ１とＳ２の立場を入れ換えつつ繰り返し
ていく。
Ｉ近くと表現した値と−ＶＩとの差）は厳密に言えば零
でなく、主にＳ１のオン時の電流共振後に残ったＶＣ２
等による電圧が存在している。しかし、ＶＣ２はＣ２の
値によって異なった値となる。同じ共振周波数でもＬ２
とのかね合いでＣ２の設定には自由度があり、一般的
に、直列共振が正常に起こる範囲でＣ２を大きくＬ２を
小さくしたほうがロスが小さくなるのでＶＣ２も結果的
に小さい値となり、ＶＩに比べればほとんど無視できる
電圧となる。Ｓ２をオンすると負側の電流共振が生じＣ
４にチャージ電流が流れる。以後は図４に示すように上
述した動作をＳ１とＳ２の立場を入れ換えつつ繰り返し
ていく。
【００１２】Ｓ１をオフしてからＳ２をオンするまでの
時間は、Ｌ１、Ｃ１による電圧共振によりＡ点が−ＶＩ
近くに達する時間より多少長くとればよく、これもそれ
以上長く取りすぎても非効率なだけである。この時間も
それほど厳密な設定を必要とせず、固定値でよい。
時間は、Ｌ１、Ｃ１による電圧共振によりＡ点が−ＶＩ
近くに達する時間より多少長くとればよく、これもそれ
以上長く取りすぎても非効率なだけである。この時間も
それほど厳密な設定を必要とせず、固定値でよい。
【００１３】なお、念のため、Ｓ１、Ｓ２のオン期間
と、Ｓ１またはＳ２をオフしてからＳ２またはＳ１をオ
ンするまでの時間について、今少し検討しておくと、一
般的には、各スイッチ素子のオン期間が前記直列共振手
段の共振半周期より大きく、両スイッチ素子の双方オフ
期間が前記並列共振手段の共振周期の１／２より小さく
なるようにしてやればよいといえるが、その際にも、Ｌ
１、Ｃ１による電圧共振回路に予め与えられるエネルギ
量についての検討と、加えて同一の並列共振周波数とす
る場合でもＬ１とＣ１の各値の設定のしかたに注意すべ
きであろう。すなわち、各スイッチ素子のオン期間がそ
の付与エネルギを決定しているわけであり、与えられた
エネルギ（すなわちオン期間相当値）に対してオフ期間
はおのずと制約を受けることになる。解析によれば、実
際には、オン期間とオフ期間が決定されれば、その時点
でスイッチング周波数は決まり、この発明の動作を満足
する並列共振（電圧共振）周波数、および並列共振波形
の利用部分は一義的に決ってしまうことが判明してい
る。例えば、オン期間を有限小（ほぼ零）に設定する
と、その場合の電圧共振波形は、スイッチング周波数と
ほぼ同一周波数でほぼ正弦波上に変化をするように見え
る。なお、場合によつては電圧共振の電圧ピーク値に達
しても、いまだ所望の２ＶＩなる出力端電位変化を実現
し得ない場合も有り得るので注意が必要である。
と、Ｓ１またはＳ２をオフしてからＳ２またはＳ１をオ
ンするまでの時間について、今少し検討しておくと、一
般的には、各スイッチ素子のオン期間が前記直列共振手
段の共振半周期より大きく、両スイッチ素子の双方オフ
期間が前記並列共振手段の共振周期の１／２より小さく
なるようにしてやればよいといえるが、その際にも、Ｌ
１、Ｃ１による電圧共振回路に予め与えられるエネルギ
量についての検討と、加えて同一の並列共振周波数とす
る場合でもＬ１とＣ１の各値の設定のしかたに注意すべ
きであろう。すなわち、各スイッチ素子のオン期間がそ
の付与エネルギを決定しているわけであり、与えられた
エネルギ（すなわちオン期間相当値）に対してオフ期間
はおのずと制約を受けることになる。解析によれば、実
際には、オン期間とオフ期間が決定されれば、その時点
でスイッチング周波数は決まり、この発明の動作を満足
する並列共振（電圧共振）周波数、および並列共振波形
の利用部分は一義的に決ってしまうことが判明してい
る。例えば、オン期間を有限小（ほぼ零）に設定する
と、その場合の電圧共振波形は、スイッチング周波数と
ほぼ同一周波数でほぼ正弦波上に変化をするように見え
る。なお、場合によつては電圧共振の電圧ピーク値に達
しても、いまだ所望の２ＶＩなる出力端電位変化を実現
し得ない場合も有り得るので注意が必要である。
【００１４】さらに、以上の説明から明かなように、各
共振回路の値の設定条件として、Ｌ１＞＞Ｌ２、Ｃ２＞
＞Ｃ１であることが望ましく、整流方式は全波整流方式
とする必要があり、また、平滑方式は、電流共振のため
にコンデンサインプット方式とし、平滑コンデンサの容
量は直列共振手段のコンデンサより相当に大きくして、
電流共振のＱが低下しないようにする必要がある。
共振回路の値の設定条件として、Ｌ１＞＞Ｌ２、Ｃ２＞
＞Ｃ１であることが望ましく、整流方式は全波整流方式
とする必要があり、また、平滑方式は、電流共振のため
にコンデンサインプット方式とし、平滑コンデンサの容
量は直列共振手段のコンデンサより相当に大きくして、
電流共振のＱが低下しないようにする必要がある。
【００１５】上述した原理構成を実際の回路として具体
化しようとする場合、上述した原理構成の説明からも明
かなように、各共振回路の値の実際の設定条件として、
Ｌ１＞＞Ｌ２、Ｃ２＞＞Ｃ１であることが望ましいた
め、Ｌ１は、トランスの１次自己インダクタンス、Ｌ２
は、独立したインダクタンスを使用するかまたはトラン
スの１次２次間の漏れインダクタンスを利用する方法が
有効的に用い得る。また整流回路は、トランスの２次側
に来るため、センタタップ方式かブリッジ方式のどちら
でもよいが、電流共振を正負の電流で行なわせる必要が
あるため全波整流方式とする必要がある。平滑方式は、
電流共振のために、コンデンサインプット方式とし、Ｃ
３＞＞Ｃ２として電流共振のＱが低下しないようにす
る。
化しようとする場合、上述した原理構成の説明からも明
かなように、各共振回路の値の実際の設定条件として、
Ｌ１＞＞Ｌ２、Ｃ２＞＞Ｃ１であることが望ましいた
め、Ｌ１は、トランスの１次自己インダクタンス、Ｌ２
は、独立したインダクタンスを使用するかまたはトラン
スの１次２次間の漏れインダクタンスを利用する方法が
有効的に用い得る。また整流回路は、トランスの２次側
に来るため、センタタップ方式かブリッジ方式のどちら
でもよいが、電流共振を正負の電流で行なわせる必要が
あるため全波整流方式とする必要がある。平滑方式は、
電流共振のために、コンデンサインプット方式とし、Ｃ
３＞＞Ｃ２として電流共振のＱが低下しないようにす
る。
【００１６】トランスを１次側から見たとき、図５のよ
うに見える。トランスはもともと、自己インダクタンス
と漏れインダクタンスを持っているので、設計時にこれ
を適切な値にすることで、図３のＬ１、Ｌ２の代わりに
使用できる。また、一般的なトランスではもともとＬ１
＞Ｌ２となっている。
うに見える。トランスはもともと、自己インダクタンス
と漏れインダクタンスを持っているので、設計時にこれ
を適切な値にすることで、図３のＬ１、Ｌ２の代わりに
使用できる。また、一般的なトランスではもともとＬ１
＞Ｌ２となっている。
【００１７】図３に示す原理構成回路を変形すると図６
のようになる。図６において、電流共振は、Ｌ２と２分
割されたＣ２で行なわれ、電圧共振は２分割されたＣ１
とＬ１で行なわれる。電圧共振のループ内にはＬ２、Ｃ
２も含まれる点で、図３のものとと異なるかに見える
が、Ｌ２＜＜Ｌ１、Ｃ２＞＞Ｃ１であるため、Ｌ２、Ｃ
２の存在は電圧共振に影響を与えることはなく、実質的
な電圧共振は図３の構成と同様にＣ１とＬ１で行なわれ
る。
のようになる。図６において、電流共振は、Ｌ２と２分
割されたＣ２で行なわれ、電圧共振は２分割されたＣ１
とＬ１で行なわれる。電圧共振のループ内にはＬ２、Ｃ
２も含まれる点で、図３のものとと異なるかに見える
が、Ｌ２＜＜Ｌ１、Ｃ２＞＞Ｃ１であるため、Ｌ２、Ｃ
２の存在は電圧共振に影響を与えることはなく、実質的
な電圧共振は図３の構成と同様にＣ１とＬ１で行なわれ
る。
【００１８】図７は、自己インダクタンスＬ１と漏れイ
ンダクタンスＬ２を持つトランスＴ１を使用したより具
体的な実施回路である。出力回路はセンタタップ方式と
してある。センタタップ方式を採用した理由は、各整流
サイクルにおける整流経路上のダイオード数を減らして
これらダイオードによる損失を最小限にし回路全体の効
率向上に寄与させるためである。そして、Ｓ１、Ｓ２の
ベースは、図４（カ）（キ）のようなタイミングを持つ
駆動回路により、固定タイミングでドライブされる。こ
のように極めてシンプルな回路で、ローノイズ、高効率
の電源回路が実現できる。
ンダクタンスＬ２を持つトランスＴ１を使用したより具
体的な実施回路である。出力回路はセンタタップ方式と
してある。センタタップ方式を採用した理由は、各整流
サイクルにおける整流経路上のダイオード数を減らして
これらダイオードによる損失を最小限にし回路全体の効
率向上に寄与させるためである。そして、Ｓ１、Ｓ２の
ベースは、図４（カ）（キ）のようなタイミングを持つ
駆動回路により、固定タイミングでドライブされる。こ
のように極めてシンプルな回路で、ローノイズ、高効率
の電源回路が実現できる。
【００１９】以上述べた電源回路の構成についてその効
果をまとめると次のようになる。電流共振による効果と
してまず電流性ノイズの低減がある。電流性ノイズは特
に電流の多いところで電流の急な変化を生じさせると多
量に発生するが、電流共振により正弦波状に変化した電
流が零になったところで自動的に止まるため、ノイズの
発生が極めて少ない。次に効率の改善であるがＳ１、Ｓ
２が零電流オフとなるとともにＤ１、Ｄ２も電流が零に
なってから電圧が反転するため、リカバリーの時間の影
響が少なく、これに起因する効率の悪化がなくなる。電
圧共振による効果もノイズの低減と効率の向上にある。
電源回路に使われる半導体等の部品は放熱のためシャー
シ等に絶縁物を介して取り付けられるがこれより、部品
電極とシャーシは電気容量をもつことになる。よって部
品電極が交流信号をもつこの容量を通じて電流が流れ、
コモンモードノイズの主な原因となる。また半導体はそ
れ自身接合容量をもち、インダクタンスやトランスも線
間容量をもっている。これらの容量は回路図上に表われ
ないが現実にはそれぞれの部品や回路基盤中に存在して
いるため、回路が動作している時にはこれらの容量には
すべて電流が流れている。この電流は容量に流れる電流
であるため電圧の変化が（ｄＶ／ｄＴ）大きいほど大き
な電流となり、方形波でスイッチングした場合、パルス
状の電流となり、電流性ノイズとなったり、シャーシに
流れた電流はパルス状のコモンモードノイズの原因とな
る。また、このパルス状の電流はスイッチングトランジ
スタから供給されるため当然それは損失を生じ効率を低
下させる。ｄＶ／ｄＴの大きな電圧は高い周波数成分を
含むため回路から直接放射される電波（不要副射）も当
然大きくなる。
果をまとめると次のようになる。電流共振による効果と
してまず電流性ノイズの低減がある。電流性ノイズは特
に電流の多いところで電流の急な変化を生じさせると多
量に発生するが、電流共振により正弦波状に変化した電
流が零になったところで自動的に止まるため、ノイズの
発生が極めて少ない。次に効率の改善であるがＳ１、Ｓ
２が零電流オフとなるとともにＤ１、Ｄ２も電流が零に
なってから電圧が反転するため、リカバリーの時間の影
響が少なく、これに起因する効率の悪化がなくなる。電
圧共振による効果もノイズの低減と効率の向上にある。
電源回路に使われる半導体等の部品は放熱のためシャー
シ等に絶縁物を介して取り付けられるがこれより、部品
電極とシャーシは電気容量をもつことになる。よって部
品電極が交流信号をもつこの容量を通じて電流が流れ、
コモンモードノイズの主な原因となる。また半導体はそ
れ自身接合容量をもち、インダクタンスやトランスも線
間容量をもっている。これらの容量は回路図上に表われ
ないが現実にはそれぞれの部品や回路基盤中に存在して
いるため、回路が動作している時にはこれらの容量には
すべて電流が流れている。この電流は容量に流れる電流
であるため電圧の変化が（ｄＶ／ｄＴ）大きいほど大き
な電流となり、方形波でスイッチングした場合、パルス
状の電流となり、電流性ノイズとなったり、シャーシに
流れた電流はパルス状のコモンモードノイズの原因とな
る。また、このパルス状の電流はスイッチングトランジ
スタから供給されるため当然それは損失を生じ効率を低
下させる。ｄＶ／ｄＴの大きな電圧は高い周波数成分を
含むため回路から直接放射される電波（不要副射）も当
然大きくなる。
【００２０】電圧共振を利用して波形を正弦波の一部と
し、ｄＶ／ｄＴを小さくすることで、これらの改善が実
現できるが、この電源回路では、この電圧共振がＳ１、
Ｓ２双方ともオフしている時にＬ１、Ｃ１のみで作られ
るため、スイッチング素子の損失が発生せず、Ｌ１、Ｃ
１を流れる電流も相互のエネルギの移動だけであって、
無効電力のみであり、電圧共振による損失は極めて少な
い（原理的には零である）。
し、ｄＶ／ｄＴを小さくすることで、これらの改善が実
現できるが、この電源回路では、この電圧共振がＳ１、
Ｓ２双方ともオフしている時にＬ１、Ｃ１のみで作られ
るため、スイッチング素子の損失が発生せず、Ｌ１、Ｃ
１を流れる電流も相互のエネルギの移動だけであって、
無効電力のみであり、電圧共振による損失は極めて少な
い（原理的には零である）。
【００２１】ここで重要なことは、電圧性のノイズを低
減するには、回路内のすべての端子の電圧波形のｄＶ／
ｄＴが小さいことが必要である。一箇所でも方形波形が
あればそこがノイズ源となってしまう。一般的な電圧共
振形の電源回路は、回路中のあるポイント（例えばトラ
ンス出力とか）が正弦波状になるものの（他の回路部分
に）方形波形が存在しているものが多い。この電源回路
は、実用的なローノイズ化を最重点目標としており、す
べての電圧波形がＬ１、Ｃ１の電圧共振波形と相似にな
ることが特長である。この点が満たされた理由は、電流
共振と時間を分けて電圧共振を利用しているためであ
る。電流共振によりＳ１、Ｓ２、Ｄ２の電流を零にし、
Ｌ２の磁気エネルギも零にしてから、電圧共振モードに
もち込み、Ｓ１、Ｓ２、Ｄ１、Ｄ２をオフの状態にして
おくことで電圧共振モード中のＬ２、Ｃ２の電流移動を
零にすることでＡ点とＡ’点の波形を同じにしている。
これにより、Ｌ１、Ｃ１の端子電圧波形とＳ１、Ｓ２、
Ｌ２、Ｃ２、Ｄ１、Ｄ２のすべての端子の波形が同じ
（相似）になり、方形波形は回路中から消える。
減するには、回路内のすべての端子の電圧波形のｄＶ／
ｄＴが小さいことが必要である。一箇所でも方形波形が
あればそこがノイズ源となってしまう。一般的な電圧共
振形の電源回路は、回路中のあるポイント（例えばトラ
ンス出力とか）が正弦波状になるものの（他の回路部分
に）方形波形が存在しているものが多い。この電源回路
は、実用的なローノイズ化を最重点目標としており、す
べての電圧波形がＬ１、Ｃ１の電圧共振波形と相似にな
ることが特長である。この点が満たされた理由は、電流
共振と時間を分けて電圧共振を利用しているためであ
る。電流共振によりＳ１、Ｓ２、Ｄ２の電流を零にし、
Ｌ２の磁気エネルギも零にしてから、電圧共振モードに
もち込み、Ｓ１、Ｓ２、Ｄ１、Ｄ２をオフの状態にして
おくことで電圧共振モード中のＬ２、Ｃ２の電流移動を
零にすることでＡ点とＡ’点の波形を同じにしている。
これにより、Ｌ１、Ｃ１の端子電圧波形とＳ１、Ｓ２、
Ｌ２、Ｃ２、Ｄ１、Ｄ２のすべての端子の波形が同じ
（相似）になり、方形波形は回路中から消える。
【００２２】
【発明が解決しようとする課題】前記図６、図７等の構
成はハーフブリッジ形であり、常に入力側の直流電源１
の両端電圧のうちその半分のみがトランスの１次側へ印
加される構成となるので、所定の出力電力を取り出そう
とした場合、トランスの１次側へ流れ込む電流が相対的
に大きくなり、したがってスイッチング素子Ｓ１，Ｓ２
に流れる電流が多く、その発熱が問題となることがあっ
た。この発明は前記従来の技術における問題点を解決し
て、スイッチング素子に流れる電流を減少させて、その
発熱を防止した電源回路を提供しようとするものであ
る。
成はハーフブリッジ形であり、常に入力側の直流電源１
の両端電圧のうちその半分のみがトランスの１次側へ印
加される構成となるので、所定の出力電力を取り出そう
とした場合、トランスの１次側へ流れ込む電流が相対的
に大きくなり、したがってスイッチング素子Ｓ１，Ｓ２
に流れる電流が多く、その発熱が問題となることがあっ
た。この発明は前記従来の技術における問題点を解決し
て、スイッチング素子に流れる電流を減少させて、その
発熱を防止した電源回路を提供しようとするものであ
る。
【００２３】
【課題を解決するための手段】この発明は、中点タップ
付１次巻線を具えるトランスと、このトランスの前記１
次巻線の両端間に直列接続された２個のスイッチング素
子からなるスイッチング手段と、前記２個のスイッチン
グ素子の接続点と前記トランスの中点タップとの間に接
続された直流電源と、前記トランスの２次側出力を整
流、平滑して直流出力を取り出す直流出力手段と、前記
トランスの１次自己インダクタンスとこのトランスの１
次側に配されるコンデンサを少くとも利用して構成さ
れ、前記スイッチング手段の出力端子に生じる電圧に対
して並列に形成される並列共振手段と、前記トランスの
１次、２次間漏れインダクタンスとこのトランスの２次
側に配されるコンデンサを少くとも利用して構成され、
前記スイッチング手段の出力端子に流れる電流に対して
直列に形成される直列共振手段と、前記スイッチング手
段の２個のスイッチング素子を交互にかつ間欠的にオ
ン、オフ制御するものであって、一方のスイッチング素
子をオンした後は当該一方のスイッチング素子を流れる
電流が前記直列共振手段による直列共振の終了によって
ほぼ零となった後に当該一方のスイッチング素子をオフ
し、当該一方のスイッチング素子をオフした後は他方の
スイッチング素子に印加される電圧が前記並列共振手段
による並列共振により変化してほぼ零となった後に当該
他方のスイッチング素子をオンするように制御するタイ
ミング制御手段とを具備してなり、前記直流出力手段を
用いることにより前記直列共振手段の共振電流から直流
出力を取り出すとともに、前記並列共振手段の並列共振
電圧を用いることにより前記スイッチング手段の出力端
の電位を一方の電位から他方の電位へ変化させ、もっ
て、前記スイッチング手段のスイッチング素子の全ての
スイッチング動作がほぼ零電圧オンおよびほぼ零電流オ
フで行われるように構成するとともに、回路内の動作電
圧および動作電流の高調波成分を低減するように構成し
たことを特徴とするものである。
付１次巻線を具えるトランスと、このトランスの前記１
次巻線の両端間に直列接続された２個のスイッチング素
子からなるスイッチング手段と、前記２個のスイッチン
グ素子の接続点と前記トランスの中点タップとの間に接
続された直流電源と、前記トランスの２次側出力を整
流、平滑して直流出力を取り出す直流出力手段と、前記
トランスの１次自己インダクタンスとこのトランスの１
次側に配されるコンデンサを少くとも利用して構成さ
れ、前記スイッチング手段の出力端子に生じる電圧に対
して並列に形成される並列共振手段と、前記トランスの
１次、２次間漏れインダクタンスとこのトランスの２次
側に配されるコンデンサを少くとも利用して構成され、
前記スイッチング手段の出力端子に流れる電流に対して
直列に形成される直列共振手段と、前記スイッチング手
段の２個のスイッチング素子を交互にかつ間欠的にオ
ン、オフ制御するものであって、一方のスイッチング素
子をオンした後は当該一方のスイッチング素子を流れる
電流が前記直列共振手段による直列共振の終了によって
ほぼ零となった後に当該一方のスイッチング素子をオフ
し、当該一方のスイッチング素子をオフした後は他方の
スイッチング素子に印加される電圧が前記並列共振手段
による並列共振により変化してほぼ零となった後に当該
他方のスイッチング素子をオンするように制御するタイ
ミング制御手段とを具備してなり、前記直流出力手段を
用いることにより前記直列共振手段の共振電流から直流
出力を取り出すとともに、前記並列共振手段の並列共振
電圧を用いることにより前記スイッチング手段の出力端
の電位を一方の電位から他方の電位へ変化させ、もっ
て、前記スイッチング手段のスイッチング素子の全ての
スイッチング動作がほぼ零電圧オンおよびほぼ零電流オ
フで行われるように構成するとともに、回路内の動作電
圧および動作電流の高調波成分を低減するように構成し
たことを特徴とするものである。
【００２４】
【作用】この発明によれば、プッシュプル形となるの
で、常に入力側の直流電源の両端電圧全てがトランスの
１次側へ印加され、２次側から同一の出力電力を取り出
した場合、スイッチング素子に流れる電流がハーフブリ
ッジの半分となり、その発熱を防止することができる。
で、常に入力側の直流電源の両端電圧全てがトランスの
１次側へ印加され、２次側から同一の出力電力を取り出
した場合、スイッチング素子に流れる電流がハーフブリ
ッジの半分となり、その発熱を防止することができる。
【００２５】
【実施例】この発明の一実施例を図１に示す。この電源
回路はトランスＴ１を具えている。トランスＴ１は中点
タップ付１次巻線１０を具えている。１次巻線１０の両
端間には２個のスイッチング素子Ｓ１，Ｓ２を直列に接
続したスイッチング手段２が配設されている。スイッチ
ング素子Ｓ１，Ｓ２の接続点Ｐと１次巻線中点タップＱ
との間には直流電源１が接続されている。直流電源１は
例えば商用交流電源を整流、平滑して直流電圧を得る電
源あるいは電池等で構成されている。
回路はトランスＴ１を具えている。トランスＴ１は中点
タップ付１次巻線１０を具えている。１次巻線１０の両
端間には２個のスイッチング素子Ｓ１，Ｓ２を直列に接
続したスイッチング手段２が配設されている。スイッチ
ング素子Ｓ１，Ｓ２の接続点Ｐと１次巻線中点タップＱ
との間には直流電源１が接続されている。直流電源１は
例えば商用交流電源を整流、平滑して直流電圧を得る電
源あるいは電池等で構成されている。
【００２６】並列共振手段５はトランスＴ１の１次相互
インダクタンスＬ１とコンデンサＣ１とで構成される。
直列共振手段４は、トランス１次、２次間漏れインダク
タンスＬ２（２次側から見た値）とコンデンサＣ２で構
成される。なお、プッシュプル形のようにトランスの１
次側に実質的な交流電圧がない場合、この１次側に直列
にコンデンサを含む直列共振手段を構成し得ないが、こ
の発明では２次側に直列共振手段を構成し、この問題を
解決している。
インダクタンスＬ１とコンデンサＣ１とで構成される。
直列共振手段４は、トランス１次、２次間漏れインダク
タンスＬ２（２次側から見た値）とコンデンサＣ２で構
成される。なお、プッシュプル形のようにトランスの１
次側に実質的な交流電圧がない場合、この１次側に直列
にコンデンサを含む直列共振手段を構成し得ないが、こ
の発明では２次側に直列共振手段を構成し、この問題を
解決している。
【００２７】直流出力手段３はダイオードＤ１，Ｄ２、
平滑インダクタンスＬ３、平滑コンデンサＣ３で構成さ
れ、平滑コンデンサＣ３の両端の電圧が直流出力として
取り出されて、負荷ＲＬに供給される。Ｌ３の値は電流
共振に影響を与えないようにＬ３＞＞Ｌ２に設定されて
いる。タイミング制御回路６は、スイッチング素子Ｓ
１，Ｓ２を交互かつ間欠的にスイッチングする。
平滑インダクタンスＬ３、平滑コンデンサＣ３で構成さ
れ、平滑コンデンサＣ３の両端の電圧が直流出力として
取り出されて、負荷ＲＬに供給される。Ｌ３の値は電流
共振に影響を与えないようにＬ３＞＞Ｌ２に設定されて
いる。タイミング制御回路６は、スイッチング素子Ｓ
１，Ｓ２を交互かつ間欠的にスイッチングする。
【００２８】図１の電源回路の動作を各部の動作タイミ
ングを示す図８を用いて説明する。スイッチング素子Ｓ
１，Ｓ２は図８（カ），（キ）のタイミングでオン、オ
フを繰り返して、トランス１次巻線１０ａ，１０ｂに交
互に直流電圧Ｖ１を印加する。スイッチング素子Ｓ１が
オンしている時、ダイオードＤ１が順方向となりチャー
ジ電流が流れ込むが、スイッチング素子Ｓ１およびダイ
オードＤ１のインピーダンスが十分小さく、また、Ｌ３
＞＞Ｌ２に設定されているため、トランス１次、２次間
漏れインダクタンスＬ２とコンデンサＣ２による正弦波
状の直列共振電流となる（図８中（イ）参照）。この共
振電流は、半波経過して電流の向きが逆になるところで
ダイオードＤ１が逆電圧となりオフするため、直列共振
できなくなり、共振が停止する。つまり、共振電流が半
波終了して電流が零に戻ったところで共振は自動的に止
まる。
ングを示す図８を用いて説明する。スイッチング素子Ｓ
１，Ｓ２は図８（カ），（キ）のタイミングでオン、オ
フを繰り返して、トランス１次巻線１０ａ，１０ｂに交
互に直流電圧Ｖ１を印加する。スイッチング素子Ｓ１が
オンしている時、ダイオードＤ１が順方向となりチャー
ジ電流が流れ込むが、スイッチング素子Ｓ１およびダイ
オードＤ１のインピーダンスが十分小さく、また、Ｌ３
＞＞Ｌ２に設定されているため、トランス１次、２次間
漏れインダクタンスＬ２とコンデンサＣ２による正弦波
状の直列共振電流となる（図８中（イ）参照）。この共
振電流は、半波経過して電流の向きが逆になるところで
ダイオードＤ１が逆電圧となりオフするため、直列共振
できなくなり、共振が停止する。つまり、共振電流が半
波終了して電流が零に戻ったところで共振は自動的に止
まる。
【００２９】スイッチング素子Ｓ１がオフする時、電流
共振は終了し、電流が零になっているため、スイッチン
グ素子Ｓ１を流れる電流はインダクタンスＬ１に流れる
電流のみである。インダクタンスＬ１の値はＬ２，Ｃ２
と独立して設定でき、Ｌ１＞＞Ｌ２とすることで、イン
ダクタンスＬ１を流れる電流は、Ｌ２，Ｃ２と独立して
設定でき、Ｌ１＞＞Ｌ２とすることで、インダクタンス
Ｌ１を流れる電流は、Ｌ２，Ｃ２の共振電流に比べて十
分小さな値とできるため、スイッチング素子Ｓ１はほと
んど零電流オフとなり、オフ時の損失が極めて小さくな
る。スイッチング素子Ｓ１がオフすると（まだスイッチ
ング素子Ｓ２はオンしていないためＳ１，Ｓ２ともにオ
フ）、ダイオードＤ１，Ｄ２もオフしているためここで
の動作は単にインダクタンスＬ１とコンデンサＣ１のみ
となる。スイッチング素子Ｓ１をオフする時コンデンサ
Ｃ１の両端の電圧は２ＶＩ（上側が＋，下側が−）とな
っている。
共振は終了し、電流が零になっているため、スイッチン
グ素子Ｓ１を流れる電流はインダクタンスＬ１に流れる
電流のみである。インダクタンスＬ１の値はＬ２，Ｃ２
と独立して設定でき、Ｌ１＞＞Ｌ２とすることで、イン
ダクタンスＬ１を流れる電流は、Ｌ２，Ｃ２と独立して
設定でき、Ｌ１＞＞Ｌ２とすることで、インダクタンス
Ｌ１を流れる電流は、Ｌ２，Ｃ２の共振電流に比べて十
分小さな値とできるため、スイッチング素子Ｓ１はほと
んど零電流オフとなり、オフ時の損失が極めて小さくな
る。スイッチング素子Ｓ１がオフすると（まだスイッチ
ング素子Ｓ２はオンしていないためＳ１，Ｓ２ともにオ
フ）、ダイオードＤ１，Ｄ２もオフしているためここで
の動作は単にインダクタンスＬ１とコンデンサＣ１のみ
となる。スイッチング素子Ｓ１をオフする時コンデンサ
Ｃ１の両端の電圧は２ＶＩ（上側が＋，下側が−）とな
っている。
【００３０】スイッチング素子Ｓ１がオンしている間に
インダクタンスＬ１に蓄えられた磁気エネルギ（電流）
はコンデンサＣ１との並列共振を動作させるエネルギと
なり、Ａ点の電圧を正弦波状で低下させ、Ｂ点の電圧を
正弦波状で上昇させ、コンデンサＣ１の両端の電圧を−
２ＶＩに近づけていく。この間の動作が電圧共振モード
である。
インダクタンスＬ１に蓄えられた磁気エネルギ（電流）
はコンデンサＣ１との並列共振を動作させるエネルギと
なり、Ａ点の電圧を正弦波状で低下させ、Ｂ点の電圧を
正弦波状で上昇させ、コンデンサＣ１の両端の電圧を−
２ＶＩに近づけていく。この間の動作が電圧共振モード
である。
【００３１】コンデンサＣ１の電圧が−２ＶＩ（上側が
−，下側が＋）となった状態では、Ｂ点の電位はＶＩで
あるので、スイッチング素子Ｓ２の両端の電圧は零であ
り、この時スイッチング素子Ｓ２をオンすることにより
零電圧オンが実現される。
−，下側が＋）となった状態では、Ｂ点の電位はＶＩで
あるので、スイッチング素子Ｓ２の両端の電圧は零であ
り、この時スイッチング素子Ｓ２をオンすることにより
零電圧オンが実現される。
【００３２】このように、図１の電源回路では、スイッ
チング素子Ｓ１，Ｓ２を交互にオン、オフするタイミン
グを適切に制御することにより、零電圧オン、零電流オ
フが実現される。そして、オン時にスイッチング素子Ｓ
１，Ｓ２に流れる電流はハーフブリッジ形の半分になる
ので発熱が防止される。
チング素子Ｓ１，Ｓ２を交互にオン、オフするタイミン
グを適切に制御することにより、零電圧オン、零電流オ
フが実現される。そして、オン時にスイッチング素子Ｓ
１，Ｓ２に流れる電流はハーフブリッジ形の半分になる
ので発熱が防止される。
【００３３】次に、この発明を自励発振でスイッチング
動作し、また起動回路を具えた電源回路に適用した実施
例を図９に示す。図１と共通する部分には同一の符号を
用いる。図９の電源回路は、Ｕ１で示した回路と、Ｕ２
で示した回路が交互にオン、オフする。トランスＴ１は
中点タップ付１次巻線１０を具えている。１次巻線１０
の両端間には２個のスイッチング素子Ｓ１，Ｓ２が直列
に配設されている。スイッチング素子Ｓ１，Ｓ２の接続
点Ｐと１次巻線中点タップＱとの間には直流電源１が接
続されている。
動作し、また起動回路を具えた電源回路に適用した実施
例を図９に示す。図１と共通する部分には同一の符号を
用いる。図９の電源回路は、Ｕ１で示した回路と、Ｕ２
で示した回路が交互にオン、オフする。トランスＴ１は
中点タップ付１次巻線１０を具えている。１次巻線１０
の両端間には２個のスイッチング素子Ｓ１，Ｓ２が直列
に配設されている。スイッチング素子Ｓ１，Ｓ２の接続
点Ｐと１次巻線中点タップＱとの間には直流電源１が接
続されている。
【００３４】巻線２１（帰還巻線）、２２（帰還巻
線）、１０（１次巻線）はトランスＴ１の同一コア上に
巻かれたもので、巻線１０と２１、巻線１０と２２はそ
れぞれ正帰還となる方向に接続されている。トランスＴ
１の２次側には２次巻線１１が配設されている。
線）、１０（１次巻線）はトランスＴ１の同一コア上に
巻かれたもので、巻線１０と２１、巻線１０と２２はそ
れぞれ正帰還となる方向に接続されている。トランスＴ
１の２次側には２次巻線１１が配設されている。
【００３５】回路Ｕ１において、トランジスタＳ１は主
スイッチング用トランジスタ、トランジスタ２９は補助
スイッチング用トランジスタ、コンデンサ２７Ｃは抵抗
２７Ｒとともに時定数回路２７を構成するコンデンサで
ある。
スイッチング用トランジスタ、トランジスタ２９は補助
スイッチング用トランジスタ、コンデンサ２７Ｃは抵抗
２７Ｒとともに時定数回路２７を構成するコンデンサで
ある。
【００３６】主スイッチングトランジスタＳ１のベース
回路に抵抗４０、コンデンサ４１、ダイオード４２から
なる起動回路１５が付加されている。抵抗４０は電力ロ
スを伴うので高抵抗とし、強い起動のためにはコンデン
サ４１の容量を大きくする。回路Ｕ２も回路Ｕ１と同様
に構成されている。
回路に抵抗４０、コンデンサ４１、ダイオード４２から
なる起動回路１５が付加されている。抵抗４０は電力ロ
スを伴うので高抵抗とし、強い起動のためにはコンデン
サ４１の容量を大きくする。回路Ｕ２も回路Ｕ１と同様
に構成されている。
【００３７】図９の電源回路は次のように起動する。電
源ＶＩを投入した時トランスＴ１の１次巻線１０の電圧
は零であり、コンデンサ４１の充電電圧も零である。抵
抗４０を流れる電流はわずかであり、コンデンサ４１を
充電しながら抵抗３５Ｒを通り、巻線２１を流れ、Ｄ点
に至るが、抵抗３５Ｒに大きな電位差を生じさせるほど
の電流ではない。よって、最初はＤ点、Ｅ点、Ｆ点はほ
ぼ同電位であるため主スイッチングトランジスタＳ１も
オフしている。
源ＶＩを投入した時トランスＴ１の１次巻線１０の電圧
は零であり、コンデンサ４１の充電電圧も零である。抵
抗４０を流れる電流はわずかであり、コンデンサ４１を
充電しながら抵抗３５Ｒを通り、巻線２１を流れ、Ｄ点
に至るが、抵抗３５Ｒに大きな電位差を生じさせるほど
の電流ではない。よって、最初はＤ点、Ｅ点、Ｆ点はほ
ぼ同電位であるため主スイッチングトランジスタＳ１も
オフしている。
【００３８】時間とともにコンデンサ４１は充電され、
Ｄ点とＦ点の電位差が主スイッチングトランジスタＳ１
のベース・エミッタ間順方向電圧に達するとトランジス
タＳ１が能動領域に入る。このとき帰環巻線２１から抵
抗３５Ｒ、コンデンサ４１を通ってトランジスタＳ１の
ベースに至る正帰環ループが形成され、正帰還により主
スイッチングトランジスタＳ１は加速的にオンし、巻線
２１から抵抗３５Ｒを通って流れる大きなベース電流に
よりオンを続ける。このとき抵抗３５Ｒからコンデンサ
４１に流れる電流は、抵抗４０から逆充電される電流よ
りはるかに大きいため、コンデンサ４１の電位はダイオ
ード４２の順方向電位となり、起動後はこのダイオード
４２の順方向電位で固定される。また起動後はこのダイ
オード４２が正帰還ループを形成維持する。よって起動
後には発振が維持され常に巻線２１からの充電電流が支
配的となり、もはや抵抗４０からの微少な逆充電電流は
無に等しくなり、この抵抗４０により、主スイッチング
トランジスタ２５がオフすべきタイミングに誤ってオン
することはない。
Ｄ点とＦ点の電位差が主スイッチングトランジスタＳ１
のベース・エミッタ間順方向電圧に達するとトランジス
タＳ１が能動領域に入る。このとき帰環巻線２１から抵
抗３５Ｒ、コンデンサ４１を通ってトランジスタＳ１の
ベースに至る正帰環ループが形成され、正帰還により主
スイッチングトランジスタＳ１は加速的にオンし、巻線
２１から抵抗３５Ｒを通って流れる大きなベース電流に
よりオンを続ける。このとき抵抗３５Ｒからコンデンサ
４１に流れる電流は、抵抗４０から逆充電される電流よ
りはるかに大きいため、コンデンサ４１の電位はダイオ
ード４２の順方向電位となり、起動後はこのダイオード
４２の順方向電位で固定される。また起動後はこのダイ
オード４２が正帰還ループを形成維持する。よって起動
後には発振が維持され常に巻線２１からの充電電流が支
配的となり、もはや抵抗４０からの微少な逆充電電流は
無に等しくなり、この抵抗４０により、主スイッチング
トランジスタ２５がオフすべきタイミングに誤ってオン
することはない。
【００３９】回路Ｕ１がオン状態のときは、巻線２１，
１０の正帰還作用により、トランジスタＳ１はオンし続
ける。コンデンサ２７Ｃの電圧は２７Ｒ×２７Ｃの時定
数で時間とともに上昇し、所定時間後にトランジスタ２
９をオンして、トランジスタＳ１をオフする。トランジ
スタＳ１がオフすると巻線１０の誘導により、巻線２
１，２２の両端にかかる電圧が反転し、今度は回路Ｕ２
側がオン状態となる。
１０の正帰還作用により、トランジスタＳ１はオンし続
ける。コンデンサ２７Ｃの電圧は２７Ｒ×２７Ｃの時定
数で時間とともに上昇し、所定時間後にトランジスタ２
９をオンして、トランジスタＳ１をオフする。トランジ
スタＳ１がオフすると巻線１０の誘導により、巻線２
１，２２の両端にかかる電圧が反転し、今度は回路Ｕ２
側がオン状態となる。
【００４０】時定数回路２８の時定数２８Ｒ×２８Ｃに
よる一定時間後、今後はトランジスタ３０がオンし、ト
ランジスタＳ２がオフする。このようにして発振モード
が形成され、スイッチングインバータとして動作する。
よる一定時間後、今後はトランジスタ３０がオンし、ト
ランジスタＳ２がオフする。このようにして発振モード
が形成され、スイッチングインバータとして動作する。
【００４１】また、回路Ｕ１，Ｕ２には、主スイッチン
グトランジスタＳ１，Ｓ２のオンタイミングを遅らせて
前記図８（カ）（キ）に示すような双方トランジスタＳ
１，Ｓ２のオフ期間を形成するための時定数回路が設け
られている。すなわち、主スイッチングトランジスタＳ
１，Ｓ２の各ベース・コレクタ間に接続されたコンデン
サ３５Ｃ，３６Ｃであって、抵抗３５Ｒ，３６Ｒと協働
してオンタイミングを所定時間遅らせる作用をする。
グトランジスタＳ１，Ｓ２のオンタイミングを遅らせて
前記図８（カ）（キ）に示すような双方トランジスタＳ
１，Ｓ２のオフ期間を形成するための時定数回路が設け
られている。すなわち、主スイッチングトランジスタＳ
１，Ｓ２の各ベース・コレクタ間に接続されたコンデン
サ３５Ｃ，３６Ｃであって、抵抗３５Ｒ，３６Ｒと協働
してオンタイミングを所定時間遅らせる作用をする。
【００４２】電圧共振はコンデンサＣ１とトランス１次
巻線１０の自己インダクタンスＬ１で行なわれる。電流
共振は２次側から見たトランスＴ１の漏れインダクタン
スＬ２と各２次巻線１１側に設けられたコンデンサＣ２
で行なわれる。なお、電圧共振用コンデンサはコンデン
サＣ１に代えて、Ｃ１′，Ｃ１′で示すようにスイッチ
ング素子Ｓ１，Ｓ２の両端に分割して取付けてもよい。
巻線１０の自己インダクタンスＬ１で行なわれる。電流
共振は２次側から見たトランスＴ１の漏れインダクタン
スＬ２と各２次巻線１１側に設けられたコンデンサＣ２
で行なわれる。なお、電圧共振用コンデンサはコンデン
サＣ１に代えて、Ｃ１′，Ｃ１′で示すようにスイッチ
ング素子Ｓ１，Ｓ２の両端に分割して取付けてもよい。
【００４３】また、抵抗２７Ｒ，２８Ｒにそれぞれ並列
接続されるダイオードは、スイッチング素子Ｓ１，Ｓ２
の各系路電流のバランスを保つためのもので、これら電
流にアンバランスが生じた場合、これをスイッチング周
波数は一定ままで、スイッチングデューティーを変化さ
せることで補正しバランスさせるためのものである。
接続されるダイオードは、スイッチング素子Ｓ１，Ｓ２
の各系路電流のバランスを保つためのもので、これら電
流にアンバランスが生じた場合、これをスイッチング周
波数は一定ままで、スイッチングデューティーを変化さ
せることで補正しバランスさせるためのものである。
【００４４】図９の電源回路によれば、自励発振により
前記図８と同様にスイッチング動作をして零電圧オン、
零電流オフが実現される。そして、オン時にスイッチン
グ素子Ｓ１，Ｓ２に流れる電流は、前記図１の回路と同
様にハーフブリッジ形の半分になるので、発熱が防止さ
れる。また、通常のパワートランジスタはコレクタがチ
ップベース（放熱板）となっているが、スイッチング素
子Ｓ１，Ｓ２をこの図９のようにコレクタ接地とするこ
とができるので、コレクタから放熱板に静電容量を通し
て流れるノイス電流をなくすことができる。
前記図８と同様にスイッチング動作をして零電圧オン、
零電流オフが実現される。そして、オン時にスイッチン
グ素子Ｓ１，Ｓ２に流れる電流は、前記図１の回路と同
様にハーフブリッジ形の半分になるので、発熱が防止さ
れる。また、通常のパワートランジスタはコレクタがチ
ップベース（放熱板）となっているが、スイッチング素
子Ｓ１，Ｓ２をこの図９のようにコレクタ接地とするこ
とができるので、コレクタから放熱板に静電容量を通し
て流れるノイス電流をなくすことができる。
【００４５】
【発明の効果】以上説明したように、この発明によれ
ば、プッシュプル形となるので、スイッチング素子に流
れる電流がハーフブリッジの半分となり、その発熱を防
止することができる。
ば、プッシュプル形となるので、スイッチング素子に流
れる電流がハーフブリッジの半分となり、その発熱を防
止することができる。
【図１】 この発明の一実施例を示す回路図である。
【図２】 特願平３−１６６３８３号に記載の電源回路
の基本原理を示す概略ブロック図である。
の基本原理を示す概略ブロック図である。
【図３】 図２の電源回路の基本原理構成を示す構成回
路図である。
路図である。
【図４】 図３に示す原理構成の動作を説明するタイミ
ング図である。
ング図である。
【図５】 トランスの等価回路を説明する説明図であ
る。
る。
【図６】 図３に示す原理構成の変形を説明する回路図
である。
である。
【図７】 図３に示す原理構成を変形した構成を示す回
路図である。
路図である。
【図８】 図１の電源回路の動作波形図である。
【図９】 起動回路および自励発振回路を付加したこの
発明の一実施例を示す回路図である。
発明の一実施例を示す回路図である。
１ 直流電源 ２ スイッチング手段 ３ 直流出力手段 ４ 直列共振手段 ５ 並列共振手段 ６ タイミング制御手段 Ｓ１，Ｓ２ スイッチング素子 Ｔ１ トランス Ｌ１ トランスの１次自己インダクタンス Ｃ１ トランスの１次側に配されるコンデンサ Ｌ２ トランスの１次、２次間漏れインダクタンス Ｃ２ トランスの２次側に配されるコンデンサ Ｐ スイッチング素子の接続点 Ｑ トランス１次巻線の中点タップ
Claims (1)
- 【請求項１】中点タップ付１次巻線を具えるトランス
と、 このトランスの前記１次巻線の両端間に直列接続された
２個のスイッチング素子からなるスイッチング手段と、 前記２個のスイッチング素子の接続点と前記トランスの
中点タップとの間に接続された直流電源と、 前記トランスの２次側出力を整流、平滑して直流出力を
取り出す直流出力手段と、 前記トランスの１次自己インダクタンスとこのトランス
の１次側に配されるコンデンサを少くとも利用して構成
され、前記スイッチング手段の出力端子に生じる電圧に
対して並列に形成される並列共振手段と、 前記トランスの１次、２次間漏れインダクタンスとこの
トランスの２次側に配されるコンデンサを少くとも利用
して構成され、前記スイッチング手段の出力端子に流れ
る電流に対して直列に形成される直列共振手段と、 前記スイッチング手段の２個のスイッチング素子を交互
にかつ間欠的にオン、オフ制御するものであって、一方
のスイッチング素子をオンした後は当該一方のスイッチ
ング素子を流れる電流が前記直列共振手段による直列共
振の終了によってほぼ零となった後に当該一方のスイッ
チング素子をオフし、当該一方のスイッチング素子をオ
フした後は他方のスイッチング素子に印加される電圧が
前記並列共振手段による並列共振により変化してほぼ零
となった後に当該他方のスイッチング素子をオンするよ
うに制御するタイミング制御手段とを具備してなり、 前記直流出力手段を用いることにより前記直列共振手段
の共振電流から直流出力を取り出すとともに、前記並列
共振手段の並列共振電圧を用いることにより前記スイッ
チング手段の出力端の電位を一方の電位から他方の電位
へ変化させ、もって、前記スイッチング手段のスイッチ
ング素子の全てのスイッチング動作がほぼ零電圧オンお
よびほぼ零電流オフで行われるように構成するととも
に、回路内の動作電圧および動作電流の高調波成分を低
減するように構成したことを特徴とする電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03273144A JP3132093B2 (ja) | 1991-09-25 | 1991-09-25 | 電源回路 |
| US07/950,915 US5459650A (en) | 1991-09-25 | 1992-09-24 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03273144A JP3132093B2 (ja) | 1991-09-25 | 1991-09-25 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0591740A JPH0591740A (ja) | 1993-04-09 |
| JP3132093B2 true JP3132093B2 (ja) | 2001-02-05 |
Family
ID=17523733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03273144A Expired - Fee Related JP3132093B2 (ja) | 1991-09-25 | 1991-09-25 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5459650A (ja) |
| JP (1) | JP3132093B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0819252A (ja) * | 1994-06-27 | 1996-01-19 | Nec Eng Ltd | 共振コンバータ |
| US5694304A (en) * | 1995-02-03 | 1997-12-02 | Ericsson Raynet Corporation | High efficiency resonant switching converters |
| US5712772A (en) * | 1995-02-03 | 1998-01-27 | Ericsson Raynet | Controller for high efficiency resonant switching converters |
| DE19529941A1 (de) * | 1995-08-16 | 1997-02-20 | Philips Patentverwaltung | Spannungskonverter |
| DE19534888A1 (de) * | 1995-09-20 | 1997-03-27 | Bosch Gmbh Robert | Schaltungsanordnung zur Mehrfachausnutzung eines Übertragerkerns |
| US5663876A (en) * | 1995-09-25 | 1997-09-02 | Lucent Technologies Inc. | Circuit and method for achieving zero ripple current in the output of a converter |
| FR2740627B1 (fr) * | 1995-10-30 | 1998-01-23 | Sgs Thomson Microelectronics | Alimentation a decoupage a correction de facteur de puissance |
| US6072708A (en) * | 1996-08-01 | 2000-06-06 | Benchmarq Microelectronics, Inc. | Phase controlled switching regulator power supply |
| JPH1155941A (ja) * | 1997-07-31 | 1999-02-26 | Nec Corp | 圧電トランスを用いたｄｃ／ｄｃコンバータ |
| US5862041A (en) * | 1997-12-17 | 1999-01-19 | Martin; Ricky | Dual inverter power supply |
| US5852555A (en) * | 1997-12-17 | 1998-12-22 | Martin; Ricky | Dual inverter power supply |
| US6069798A (en) * | 1999-01-14 | 2000-05-30 | Lucent Technologies Inc. | Asymmetrical power converter and method of operation thereof |
| SE522758C2 (sv) * | 2000-05-11 | 2004-03-02 | Saab Ab | Anordning för att höja likspänning från ett första värde till ett andra värde |
| DE60105712T2 (de) * | 2000-07-14 | 2006-08-17 | Alcatel | Universales Schaltnetzteil |
| JP4556331B2 (ja) * | 2001-01-22 | 2010-10-06 | 株式会社豊田自動織機 | スイッチング電源回路 |
| US6429629B1 (en) * | 2001-03-08 | 2002-08-06 | Tranh To Nguyen | Switch-mode power supplies |
| US6487095B1 (en) | 2001-10-31 | 2002-11-26 | International Business Machines Corporation | Multiphase zero-volt-switching resonant DC-DC regulator |
| KR20040108749A (ko) * | 2002-04-23 | 2004-12-24 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | Ｌｌｃ 반-브릿지 컨버터 |
| JP2003333861A (ja) * | 2002-05-10 | 2003-11-21 | Canon Inc | 電源装置およびその設計方法、並びに、発電装置 |
| JP2004215376A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | スイッチング電源回路 |
| CN100420135C (zh) * | 2003-09-01 | 2008-09-17 | 台达电子工业股份有限公司 | 不断电供电***的控制方法 |
| JP3664173B2 (ja) * | 2003-11-17 | 2005-06-22 | サンケン電気株式会社 | 直流変換装置 |
| JP4473065B2 (ja) * | 2004-08-02 | 2010-06-02 | 株式会社フライングモール | プッシュプルスィッチング電力変換装置 |
| US7489526B2 (en) * | 2004-08-20 | 2009-02-10 | Analog Devices, Inc. | Power and information signal transfer using micro-transformers |
| US7466565B2 (en) * | 2005-06-30 | 2008-12-16 | Tdk Corporation | Switching power supply unit and voltage detection circuit |
| NZ541629A (en) * | 2005-08-03 | 2008-02-29 | Auckland Uniservices Ltd | Resonant inverter which includes two or more inductive elements that form part of a resonant circuit of the inverter |
| GB2508775B (en) * | 2011-10-21 | 2018-09-19 | Murata Manufacturing Co | Switching power supply device |
| GB2508774B (en) * | 2011-10-21 | 2018-09-19 | Murata Manufacturing Co | Switching power supply device |
| KR101449120B1 (ko) | 2012-09-06 | 2014-10-13 | 엘지이노텍 주식회사 | 전원 공급 장치 |
| US9542172B2 (en) | 2013-02-05 | 2017-01-10 | Apple Inc. | Automatic updating of applications |
| US10186977B2 (en) | 2015-03-02 | 2019-01-22 | Panasonic Intellectual Property Management Co., Ltd. | Resonant power converter |
| CN105939114A (zh) * | 2015-03-02 | 2016-09-14 | 松下知识产权经营株式会社 | 电力变换装置 |
| US20160308462A1 (en) * | 2015-04-14 | 2016-10-20 | Mediatek Inc. | Driving module and driving method |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52112261A (en) * | 1976-03-18 | 1977-09-20 | Nippon Gakki Seizo Kk | Power amplifier circuit |
| US4378530A (en) * | 1979-07-04 | 1983-03-29 | Unisearch Limited | High-efficiency low-distortion amplifier |
| JPS56104510A (en) * | 1980-01-24 | 1981-08-20 | Nippon Gakki Seizo Kk | Electric power amplifier |
| US4472687A (en) * | 1980-12-24 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Audio power amplifier for supplying electric power to a load by switching of power supply voltage |
| US4336587A (en) * | 1981-06-29 | 1982-06-22 | Boettcher Jr Charles W | High efficiency turn-off loss reduction network with active discharge of storage capacitor |
| NL8104914A (nl) * | 1981-10-30 | 1983-05-16 | Philips Nv | Versterker met signaalafhankelijke voedingsspanningsbron. |
| JPS58111507A (ja) * | 1981-12-25 | 1983-07-02 | Nippon Gakki Seizo Kk | 電力増幅器 |
| GB2120885B (en) * | 1982-04-01 | 1985-08-07 | Unisearch Ltd | Raising amplifier efficiency |
| GB2117990B (en) * | 1982-04-01 | 1985-11-20 | Unisearch Ltd | Feed-forward amplifier |
| DE3575055D1 (de) * | 1985-01-24 | 1990-02-01 | Bull Hn Information Syst | Einfach geregelte stromversorgung mit lastkompensation von einem hilfsspannungsausgang. |
| US4706252A (en) * | 1985-08-14 | 1987-11-10 | Kabushiki Kaisha Komatsu Seisakusho | Laser device of AC discharge excitation type |
| US4823249A (en) * | 1987-04-27 | 1989-04-18 | American Telephone And Telegraph Company At&T Bell Laboratories | High-frequency resonant power converter |
| JPH0249212A (ja) * | 1988-08-10 | 1990-02-19 | Hitachi Ltd | 薄膜磁気ヘッド |
| US5073849A (en) * | 1988-12-20 | 1991-12-17 | Power-One, Inc. | Resonant DC to DC converter switching at zero current |
| US4920474A (en) * | 1989-03-23 | 1990-04-24 | North American Philips Corporation | High frequency high voltage power supply with controlled output power |
| US5157593A (en) * | 1990-12-13 | 1992-10-20 | Northern Telecom Limited | Constant frequency resonant dc/dc converter |
| US5132889A (en) * | 1991-05-15 | 1992-07-21 | Ibm Corporation | Resonant-transition DC-to-DC converter |
| US5166869A (en) * | 1991-06-20 | 1992-11-24 | Hesterman Bryce L | Complementary electronic power converter |
| JP2513381B2 (ja) * | 1991-09-24 | 1996-07-03 | ヤマハ株式会社 | 電源回路 |
| US5159541A (en) * | 1991-10-31 | 1992-10-27 | Northern Telecom Limited | Asymmetrical pulse width modulated resonant DC/DC converter |
-
1991
- 1991-09-25 JP JP03273144A patent/JP3132093B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-24 US US07/950,915 patent/US5459650A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5459650A (en) | 1995-10-17 |
| JPH0591740A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132093B2 (ja) | 電源回路 | |
| CN108028605B (zh) | 具有保持操作的转换器 | |
| US5434767A (en) | Power converter possessing zero-voltage switching and output isolation | |
| US6483721B2 (en) | Resonant power converter | |
| US7388760B2 (en) | Switching power supply circuit | |
| US6594158B2 (en) | AC/DC converter with power factor correction (PFC) | |
| EP1156580A2 (en) | Switching power supply apparatus with active clamp circuit | |
| US20070195560A1 (en) | Switching power supply circuit | |
| US20060268589A1 (en) | Switching power supply unit and voltage converting method | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| CN111669055B (zh) | 电压转换电路及其控制方法 | |
| JP3344356B2 (ja) | スイッチング電源装置 | |
| GB2415550A (en) | Switching power supply | |
| US5485365A (en) | High frequency, high density power conversion system | |
| US5870291A (en) | Asymmetrical half-bridge converter having adjustable parasitic resistances to offset output voltage DC bias | |
| US6154376A (en) | High frequency, high density power conversion system | |
| JP2513381B2 (ja) | 電源回路 | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| JPH05176532A (ja) | 電源回路 | |
| JP3101406B2 (ja) | 一石電流共振型ｄｃ／ｄｃコンバータ | |
| JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
| JP2715746B2 (ja) | 電源回路 | |
| JPH08228486A (ja) | Ｄｃ−ａｃインバータの制御方法 | |
| JP3030974B2 (ja) | 電源回路 | |
| JP3602830B2 (ja) | スイッチング電源装置及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |