JP3426070B2 - 共振形フォワードコンバータ - Google Patents
共振形フォワードコンバータInfo
- Publication number
- JP3426070B2 JP3426070B2 JP35104895A JP35104895A JP3426070B2 JP 3426070 B2 JP3426070 B2 JP 3426070B2 JP 35104895 A JP35104895 A JP 35104895A JP 35104895 A JP35104895 A JP 35104895A JP 3426070 B2 JP3426070 B2 JP 3426070B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- resonance
- diode
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
ゼロの状態でスイッチング素子をスイッチングさせる共
振形フォワ−ドコンバータに関する。
ー290216号に開示されている構造のものがある。
この公報に開示されている共振形コンバータは、図8に
示すような構成である。図中、1は直流電源、2はそれ
ぞれ図示の極性の1次巻線2Aと2次巻線2Bを有する
変圧器、3はMOSFETまたはバイポーラトランジス
タなどからなるスイッチング素子、4はスイッチング素
子3に並列接続された共振用コンデンサ、Lr は共振用
インダクタンスの一部分又は全部を与える配線のインダ
クタンスと変圧器2のリーケイジ・インダクタンスとの
和に相当するインダクタンス、5は図7に示すような特
性を有する可飽和インダクタであり、スイッチング素子
3のオフ時に直流電源1の正極から変圧器2の1次巻線
2Aおよび可飽和インダクタ5を通して流れる小電流の
共振期間には大きなインダクタンスを回路に与え、前記
スイッチング素子3のオン時には磁気飽和してそのイン
ダクタンスが急減するように構成されている。
に整流ダイオード6が接続され、これら2次巻線と整流
用ダイオード6にまたがってフリーホイリングダイオー
ド7が接続される。さらに、平滑用インダクタ8と平滑
用コンデンサ9とからなる出力フィルタがフリーホイリ
ングダイオード7と出力端子10、10’との間に接続
される。さらにまた、整流用ダイオード6には共振用コ
ンデンサ11が並列に接続され、制御回路12は出力端
子10、10’間の直流出力電圧を設定電圧に維持する
ような制御信号をスイッチング素子3に与える。
説明は省略するが、広い電流範囲でゼロ電圧スイチング
を実現できる特徴がある。その典型的な動作波形を図9
に示す。
ような従来の共振形コンバ−タにあっては、広範囲の負
荷電流にわたって所望の共振動作を要求すると、スイッ
チング素子の両端に印加される電圧が過大となってしま
い、スイッチング素子として高耐圧の素子を使用しなけ
ればならなくなり、コストが高くならざるを得ない。
と大きな電圧クランプ用キャパシタンスを、スイッチン
グ周期と同等以上のキャリアライフタイムを有するダイ
オードを使用することで切り替え、最適な共振動作を
得、広範囲の負荷電流にわたってスイッチング素子の電
圧電流を過大とすることなく、ゼロ電圧スイッチング動
作を実現し、電力効率を向上させることを課題とする。
するため、第1の発明では、直流電源と、この直流電源
に直列接続された1次巻線と該1次巻線に磁気的に結合
された2次巻線とを有する変圧器と、その変圧器の1次
巻線と直列に接続され、小電力領域では所定のインダク
タンスを有し所定の電圧積分印加に対しては磁気飽和を
呈して小さなインダクタンスとなる可飽和インダクタ
と、その可飽和インダクタに直列接続されたスイッチン
グ素子と、そのスイッチング素子に関連する共振用キャ
パシタンスと前記変圧器の励磁インダクタンスとを含む
共振回路と、前記スイッチング半導体素子に並列に接続
され、かつ互いに直列接続されたダイオードと前記スイ
ッチング半導体素子の電圧をクランプする作用を行う電
圧クランプ手段と、前記ダイオードと前記電圧クランプ
手段との接続点と前記直流電源との間に接続されて、前
記電圧クランプ手段のエネルギのうちの一部分を放電す
る放電回路と、前記変圧器の2次巻線の一方の端子と直
列接続された整流用ダイオ−ドと、その整流用ダイオ−
ドと前記変圧器の2次巻線の他方の端子とに跨がって接
続されたフリ−ホイリングダイオ−ドと出力フィルタ
と、前記スイッチング素子に制御信号を与えてそのオ
ン、オフを制御する制御回路とを備えた共振形フォワー
ドコンバータであって、前記ダイオードは、前記スイッ
チング半導体素子のスイッチング周期に相当する時間以
上のキャリア・ライフタイムを有し、前記スイッチング
半導体素子がオフの期間で、先ず順方向に導通して前記
インダクタンス手段に蓄えられたエネルギを前記電圧ク
ランプ手段に蓄え、次にこの電圧クランプ手段に流れる
電流がゼロになるとき逆方向に導通して、前記電圧クラ
ンプ手段に蓄えられたエネルギを前記インダクタンス手
段を通して前記直流電源に回収することを特徴とするス
イッチング電源を提供する。
発明では、前記共振用コンデンサが、前記スイッチング
素子の出力キャパシタンスであることを特徴とする請求
項1に記載の共振形フォワ−ドコンバ−タを提供する。
発明では、共振キャパシタンスが、前記スイッチング素
子の出力キャパシタンスとこのスイッチング素子に並列
に接続された共振用コンデンサのキャパシタンスとから
なることを特徴とする請求項1に記載の共振形フォワー
ドコンバ−タを提供する。
発明では、前記可飽和インダクタが、角形ヒステリシス
のコアに巻かれた第1の巻線と該第1の巻線に並列接続
された線形インダクタとからなることを特徴とする請求
項1に記載の共振形フォワ−ドコンバ−タを提供する。
発明では、前記可飽和インダクタが、角形ヒステリシス
のコアに巻かれた第1の巻線と該第1の巻線に磁気結合
された第2の巻線と、該第2の巻線に並列に接続された
線形インダクタとから構成されることを特徴とする請求
項1に記載の共振形フォワ−ドコンバ−タを提供する。
発明では、前記可飽和インダクタを、角形ヒステリシス
のコアに巻かれた第1の巻線と該第1の巻線に磁気結合
された第2の巻線と該第2の巻線に並列接続され前記第
1の巻線と磁気結合されない第3の巻線とで構成するこ
とを特徴とする請求項1に記載の共振形フォワ−ドコン
バ−タを提供する。
発明では、前記放電回路は、前記電圧クランプ用コンデ
ンサに蓄えられた前記エネルギのうちで、前記ダイオー
ドの逆方向導通中に前記変圧器を通して前記直流電源に
戻されなかったエネルギを放電することを特徴とする請
求項1に記載の共振形フォワ−ドコンバ−タを提供す
る。
発明では、前記放電回路が可変インピ−ダンスを呈する
ことを特徴とする請求項1に記載の共振形フォワ−ドコ
ンバ−タを提供する。
発明では、前記制御回路は、前記ダイオ−ドの逆方向電
流がゼロになるのが検出されあとき、若しくは前記共振
回路による共振で前記スイッチング素子がゼロ電圧、又
は最低電圧になるのが検出されたとき、前記スイッチン
グ素子にタ−ンオン信号を出力することを特徴とする請
求項1に記載の共振形フォワ−ドコンバ−タを提供す
る。
本発明の1実施例について説明するが、同図において図
8で示した記号と同一の記号のものについては相当する
部材を示す。図1において、ダイオード13はスイッチ
ング素子3のスイッチング周期と同等以上のキャリアラ
イフタイムを有する。キャリアライフタイムの長いダイ
オードは短いものに比べて本質的に逆方向導通を長時間
保持する特性を有するが、蓄積キャリアと同量のキャリ
アが逆方向から注されれば、ダイオードの逆方向阻止能
力が回復する。本発明はこの知見を利用した共振フォワ
ードコンバータである。なお、14はスイッチング素子
3の両端に印加される電圧を制限するための電圧クラン
プ用コンデンサである。
導通を終了した後、又はスイッチング素子3の電圧がゼ
ロボルトになったとき、スイッチング素子3に制御信号
を与え、さらに、直流出力端子10、10’間の直流出
力電圧、電流、あるいは電力を検出し、それらが所定の
値になるような制御信号をスイッチング素子3に与え
る。その制御信号はオン時間制御、オフ時間制御、ター
ンオン時点制御、あるいは主電流値を介在させた電流モ
ード制御によるオン時間制御などのいずれか、又はこれ
らの複数を組み合わせた制御を与える。
用いて本発明により出力電圧を定電圧に保つ代表的な一
つの動作モ−ドについて説明を行う。以下の説明では可
飽和インダクタ5は所定の電流値で飽和するものとして
述べるが、その構成手段により、印加された電圧を時間
で積分した電圧積分値に対応して磁気飽和するものとす
るのが正確である。しかし、一つの定常状態の動作説明
ではこの電圧積分値に対応する電流値が存在するので、
この電流値を見掛上の飽和電流値と考えることで、以下
の説明と同様の扱いができる。
3の両端の電圧、つまり共振用コンデンサ4の両端の電
圧の波形、I1 とI2 は変圧器2の1次巻線2A、2次
巻線2Bをそれぞれ流れる電流の波形、V2 は変圧器2
の2次巻線2Bの両端の電圧の波形である。
タ5は磁気飽和状態である。このときスイッチング素子
3には、2次側のインダクタ8の電流を1次側に換算し
た電流と変圧器2の励磁電流との和に等しい電流が流れ
ている。
でスイッチング素子3を流れていた電流が共振用コンデ
ンサ4に流れ込む。これに伴い共振用コンデンサ4が充
電され、その端子間電圧V4 が急速に上昇して直流電源
1の電圧V1 と同じ電圧値に至った時点で、変圧器2の
巻線に印加されていた電圧がゼロとなる。この間、共振
用コンデンサ4の電圧V4はほぼ直線的に上昇する。こ
れはインダクタ8が直流平滑用として、通常十分大きい
値を有し、その電流はこの間ほぼ一定であり、変圧器2
の励磁電流もこの間の変化は小さいため、共振用コンデ
ンサ4の充電電流はほぼ一定となるからである。変圧器
2の巻線電圧がゼロとなると、今までその電圧によって
逆バイアスされていたフリ−ホイリングダイオ−ド7が
導通を開始して、フリ−ホイリングダイオ−ド7と整流
用ダイオ−ド6とで変圧器2の2次巻線2Bを短絡状態
にする。この時刻をt2とする。
変圧器2の励磁電流は、この期間ほぼ一定に保たれる。
共振用コンデンサ4に流れ込んでいる充電電流は、フリ
−ホイリングダイオ−ド7が導通を始めたことにより負
荷電流がフリ−ホイリングダイオ−ド7に移行し始め、
減少を始めるが、配線のインダクタンスと変圧器2のリ
−ケイジインダクタンスとの和に相当するインダクタン
スLrと可飽和インダクタ5の飽和インダクタンスLs
s(Lrと同レベル以下)が存在するために、直ちにゼ
ロにはならない。これらのインダクタンスの和と共振用
コンデンサ4で決まる共振で、共振用コンデンサ4の電
圧V4 はさらに上昇を続け、電圧クランプ用コンデンサ
14の電圧V5に達するとダイオード13が順方向導通
を開始する。この時刻をt3とする。
線のインダクタンスと変圧器2のリ−ケイジインダクタ
ンスとの和に相当するインダクタンスLrと可飽和イン
ダクタ5の飽和インダクタンスLssの和と、共振用コ
ンデンサ4と電圧クランプ用コンデンサ14の和で決ま
る共振で、共振用コンデンサ4と電圧クランプ用コンデ
ンサ14の電圧が上昇し、充電電流は減少し、ダイオー
ド13は共振電流が流れることで接合部に電荷を蓄え
る。ここで、共振用コンデンサ4と電圧クランプ用コン
デンサ14の電圧波形は、変圧器2の励磁インダクタン
スLmと電圧クランプ用コンデンサ14のキャパシタン
スによってほぼ決定されるため、電圧クランプ用コンデ
ンサ14は時間依存性が少なくなるように十分大きな値
を選択するべきである。即ち、この期間中のスイッチン
グ素子3の電圧の変化を少なくするため、電圧クランプ
用コンデンサ14は十分大きなキャパシタンスにする必
要がある。共振用コンデンサ4と電圧クランプ用コンデ
ンサ14の充電電流が変圧器2の励磁電流の値まで減少
すると、整流用ダイオ−ド6がオフし、変圧器2の2次
巻線2Bの短絡状態が解除される。この時刻をt 4とす
る。
の短絡状態が解除されると、変圧器2の励磁インダクタ
ンスLm、可飽和インダクタ5の飽和インダクタンスL
ss、共振用コンデンサ4、電圧クランプ用コンデンサ
14、2次側の共振用コンデンサ11、およびインダク
タンスLrが共振回路を形成する。この共振に従い、共
振用コンデサ4と電圧クランプ用コンデンサ14と2次
側の共振用コンデンサ11の電圧が変化する。
飽和電流値にまで減少したところで可飽和インダクタ5
は磁気飽和状態から脱し、可飽和インダクタ5のインダ
クタンスは非飽和インダクタンスLsnに変化し、変圧
器2の励磁インダクタンスと同レベルの値である大きい
値となる。可飽和インダクタ5が磁気飽和状態から脱す
る時刻をt5とする。
ら脱すると、変圧器2の励磁インダクタンスLm、可飽
和インダクタ5の非飽和インダクタンスLsn、共振用
コンデンサ4、電圧クランプ用コンデンサ14、2次側
の共振用コンデンサ11、配線のインダクタンス及び変
圧器2のリ−ケイジインダクタンスLrが共振回路を形
成し、共振を行う。この共振に従い共振用コンデサ4と
11と電圧クランプ用コンデンサ14は充電され電圧が
上昇する。
飽和インダクタ5の非飽和インダクタンスLsn、イン
ダクタンスLrの共振エネルギがすべて、共振用コンデ
ンサ4、電圧クランプ用コンデンサ14、2次側の共振
用コンデンサ11に伝達されると、ダイオード13は、
順方向導通時にその接合部に蓄えられた電荷により逆方
向導通となり、さらに変圧器2の励磁インダクタンスL
m、可飽和インダクタ5の非飽和インダクタンスLs
n、共振用コンデンサ4、電圧クランプ用コンデンサ1
4、2次側の共振用コンデンサ11、配線のインダクタ
ンスと変圧器2のリ−ケイジインダクタンスLrが共振
回路を形成する。この共振に従い共振用コンデサ4と1
1と電圧クランプ用コンデンサ14は放電され電圧が上
昇する。
よって電圧クランプ用コンデンサ14に蓄積された電力
と、ダイオード13の逆方向導通によって放電された電
力との比を電力回収率とし、図3により本発明に必要な
ダイオード13の特性について説明する。図3は、(ダ
イオード13のキャリアライフタイム/ スイッチング周
期)に対する電力回収率特性を示す。図3によりスイッ
チング周期よりも小さなキャリアライフタイムを有する
ダイオードをダイオード13として使用した場合、電流
回収率が極端に悪くなり、出力電力に対する電圧クラン
プ用コンデンサ14の未回収電力が極端に大きくなる。
より変圧器2の励磁インダクタンスLm、可飽和インダ
クタ5の非飽和インダクタンスLsn、配線のインダク
タンスと変圧器2のリ−ケイジインダクタンスとの和に
相当するインダクタンスLrから電圧クランプ用コンデ
ンサ14に伝達された共振エネルギをダイオード13の
逆方向導通により直流電源1に回収できるエネルギが少
ないことを意味し、電圧クランプ用コンデンサ14やス
イッチング素子3の両端に印加される電圧が高くなった
り、放電回路15により電圧クランプ用コンデンサ14
のエネルギを放電した場合、ロスが大きくなったりす
る。したがって、ダイオード13の逆方向導通による電
圧クランプ用コンデンサ14から直流電源1へのエネル
ギ回収を効率良く実現するには、スイッチング周期以上
のキャリアライフタイムを有するダイオードを使用しな
ければならない。
デサ11が充放電されてゼロになったところで、整流用
ダイオ−ド6が導通し、変圧器2の2次巻線2Bは整流
用ダイオ−ド6とフリ−ホイリングダイオ−ド7で短絡
される。この時刻をt6とする。
インダクタ5の非飽和インダクタンスLsn、共振用コ
ンデンサ4、電圧クランプ用コンデンサ14、およびイ
ンダクタンスLrが共振回路を形成する。この共振に従
い、共振用コンデサ4と電圧クランプ用コンデンサ14
はさらに放電される。時刻t6までに、共振用コンデン
サ4と電圧クランプ用コンデンサ14の放電方向の電流
として、可飽和インダクタ5の非飽和インダクタンスに
蓄えられたエネルギによって、共振用コンデサ4と電圧
クランプ用コンデンサ14は放電を続ける。ダイオード
13は、接合部に蓄えられた電荷がゼロとなる時刻t7
で逆方向導通を終える。
可飽和インダクタ5の非飽和インダクタンスLsn、共
振用コンデンサ4、および配線のインダクタンスと変圧
器2のリ−ケイジインダクタンスの和に相当するインダ
クタンスLrが共振回路を形成する。時刻t6までに、
可飽和インダクタ5の非飽和インダクタンスに共振用コ
ンデンサ4の放電方向の電流として蓄えられたエネルギ
によって共振用コンデサ4は放電を続ける。
なったところで、スイッチング素子3のボディードレイ
ンダイオード(スイッチング素子がFETでない場合は
これに逆並列接続したダイオード)が導通する。この時
刻をt8とする。
列接続されたダイオ−ドが導通している期間に、スイッ
チング素子3をタ−ンオンさせると、印加電圧がゼロの
状態でのターンオンスイッチングが実現できる。この動
作モ−ドでは、すでに時刻t5で整流用ダイオード6が
導通し、変圧器2の巻線は短絡されているので、直流電
源電圧V1 のほとんどを可飽和インダクタ5が負担し、
直線的に順方向に向かって電流が増え、飽和電流値まで
増加したところで可飽和インダク5が磁気飽和に至る。
この時刻をt9とする。この間、出力には電力が供給さ
れないが、変圧器2の2次巻線2Bは短絡されているの
で、変圧器2の磁束変化はない。
電源1の電圧V1 のすべてを配線のインダクタンスと変
圧器2のリ−ケイジインダクタンスの和に相当するイン
ダクタンスLrと可飽和インダクタ5の飽和インダクタ
ンスLssが分担する。この和のインダクタンスは小さ
いので、スイッチング素子3と整流用ダイオ−ド6の電
流は急速に増加し、整流用ダイオード6の電流が、時刻
t10でインダクタ8の電流に等しくなると、フリ−ホ
イリングダイオ−ド7が逆バイアスされオフする。フリ
−ホイリングダイオ−ド7がオフすると、変圧器2の2
次巻線2Bに直流電源1の電圧V1 の巻数換算された電
圧が現われ、スイッチング素子3、変圧器2、及び整流
用ダイオード6を介して直流電源1から2次側に電力が
供給される。
じ動作を繰り返す。各部の波形は図2のようになる。以
上の動作については、用いる回路部品の定数の相違など
によって、各期間の順番など動作が若干異なる期間もあ
るが、この共振形フォワ−ドコンバ−タの特徴であるス
イッチング周期と同等以上のキャリアライフタイムを有
するダイオード13の基本的動作は、同じであるので省
略する。
がスイッチング周期に対して充分長い場合、図3で示す
ように変圧器2の励磁インダクタンスLm、可飽和イン
ダクタ5の非飽和インダクタンスLsn、配線のインダ
クタンスと変圧器2のリ−ケイジインダクタンスの和に
相当するインダクタンスLrから電圧クランプ用コンデ
ンサ14へ伝達されるエネルギは、ほぼ100%変圧器
2の励磁インダクタンスLm、可飽和インダクタ5の非
飽和インダクタンスLsn、インダクタンスLrを通し
て直流電源1へ回収されるため、ダイオード13にリー
ク電流の大きいダイオードを使用すれば放電回路15が
不要になる。
タイムとスイッチング周期が同程度の場合、電圧クラン
プ用コンデンサ14の未回収エネルギを放電しても放電
回路15のロスは非常に少なく、変換効率を悪化させず
に前記のような動作を得ることができる。
圧クランプ用コンデンサ14に蓄積された共振エネルギ
の未回収分が大きい場合に付加する放電回路15の実施
例を図4(1) 、(2) 、(3) に示す。図4中の端子15ー
a、15ーb は、図1の放電回路15の端子15ーa、
15ーb にそれぞれ該当する。図4(1) では、端子15
ーa、15ーb 間に抵抗17が接続されており、ダイオ
ード13のリカバリ動作中に回収されなかった共振エネ
ルギの未回収分を抵抗17で消費する。この放電回路は
ダイオード13としてスイッチング周期と同等以上のキ
ャリアライフタイムを有するダイオードを積極的に使用
するので、共振エネルギの未回収分が非常に少なく、変
換効率を悪化させずに前記のような動作を得ることがで
きる。
ンジスタ21のコレクタが接続され、端子15ーb に抵
抗18、抵抗18の他端にトランジスタ21のエミッタ
が接続されている。トランジスタ21のコレクタ・ベー
ス間にツェナーダイオード20が図示のような向きで接
続され、ベース・エミッタ間に抵抗19が接続されてい
る。図4(2) の回路は、トランジスタ21のコレクタ・
エミッタ間の電圧がツェナーダイオード20の電圧にな
るように端子15ーaから15ーbに電流が流れ、これ
らの端子間の電圧は、(ツェナーダイオード20の電
圧)+(抵抗18の電圧降下分)となる。図1の回路に
適用した場合、電圧クランプ用コンデンサ14の電圧が
(ツェナーダイオード20の電圧)+(抵抗18の電圧
降下分)となるように動作する。したがって、スイッチ
ング素子3のピーク電圧は、〔(ツェナーダイオード2
0の電圧)+(抵抗18の電圧降下分)〕+(直流電源
1の電圧Ei)でクランプされる。
ェナーダイオード20を制御回路16に変更したもので
あり、それ以外の構成、動作は図4(2) と同様である。
制御回路16は、トランジスタ21の電圧を制御する能
力を有する構成とする。図1の回路に適用した場合、負
荷回路10の電流や直流電源1の電圧Eiなどの変化に
応じてスイッチング素子3の電圧のピーク値を制御する
ことが可能となり、入力電圧や負荷電流の範囲が広い場
合でもスイッチング素子3のピーク電圧を最小にするこ
とができる。
スイッチング周期と同等以上のキャリアライフタイムを
有するダイオードを使用することにより、本発明の特長
であるスイッチング素子電圧を高くすることなく所望の
共振動作をえることができる。
よりも短いキャリアライフタイムを有するダイオードを
使用した場合、スイッチング素子3がオン期間中に変圧
器2に蓄えられた共振エネルギがダイオード13の順方
向導通により電圧クランプ用コンデンサ14に伝達され
たとき、ダイオード13の接合部ですぐに電子と正孔の
結合が行なわれて電荷の大部分を消失し、直ぐに逆方向
特性が回復してしまうので、逆方向導通による電圧クラ
ンプ用コンデンサ14からの変圧器2への共振エネルギ
回収は非常に少ない。このため、電圧クランプ用コンデ
ンサ14に伝達された共振エネルギの大部分を放電回路
15により放電する必要があり、放電回路15の電力損
失の増大や放電回路15を構成する部品の電流容量の増
大が避けられない。
グ周期よりも短いキャリアライフタイムを有するダイオ
ードを使用し、放電回路15の放電エネルギを少なくし
た場合、電圧クランプ用コンデンサ14やスイッチング
素子3を高耐圧化しなければならないという問題も生じ
る。
来のように共振用コンデンサ4の電圧を高くすることな
く、スイッチング素子13と整流用ダイオ−ド6をとも
にゼロ電圧でオンオフすることができる。さらに、変換
周波数に関わらず共振用コンデンサ4を省略してスイッ
チング素子3の接合キャパシタなどからなる出力キャパ
シタンスだけで共振キャパシタンスを満足させることが
できる。
の非共振のフォワ−ドコンバ−タの変圧器の励磁電流と
同程度の小さい電流ですむため、スイッチング素子、変
圧器の巻線電流、整流用ダイオ−ドの電流は従来の非共
振のフォワ−ドコンバ−タと同程度であり、広範囲の負
荷電流に対してゼロ電圧スイッチングを実現するための
回路電流の増加がほとんどなく、スイッチング素子の電
圧を従来回路と比べ高くすることなく、高周波で高効率
のコンバ−タを作ることができる。
明すると、図1に示した記号と同一の記号のものは相当
する部材を示し、この実施例では図1に示した実施例に
おける2次側の共振用コンデンサ11を省略しており、
整流用ダイオ−ド6はタ−ンオフ時、ゼロ電圧タ−ンオ
フとならない。その典型的な動作波形を図6に示す。こ
の実施例は、整流用ダイオ−ド6の接合キャパシタンス
が小さく、スイッチイング素子3をゼロ電圧スイッチイ
ングすれば十分高い変換周波数で動作させることができ
る。2次側回路で共振を行わない点が図1の実施例と異
なるが、本発明の特徴である共振用コンデンサの電圧を
高くすることなく1次側のスイッチング素子をゼロ電圧
スイッチングする主要な動作については、図1に示した
実施例とほぼ同じであるので動作説明は省略する
チング周期と同等以上のキャリアライフタイムを有する
ダイオード13と電圧クランプ用コンデンサ14の直列
回路を従来の共振形コンバータの1次側のスイッチング
素子と並列に接続することで、所望のゼロ電圧スイッチ
ング動作を達成しながら、従来の非共振形のフォワード
コンバータと同程度の電流で、従来回路よりかなり低い
耐圧のスイッチング素子を使用でき、またスイッチング
時の電力損失を低減できるなど、非常に大きい実用上の
効果を奏することができる。
の第1の実施例を示す図である。
形を示す図である。
るだけのリカバリ時間を有するダイオードのリカバリ時
間に対する電流回収率を示す図である。
ある。
の第2の実施例を示す図である。
る。
す図である。
る。
部の波形を示す図である。
器 3・・・・スイッチング素子 4・・・・共振用コンデンサ 5・・・・可飽和インダクタ 6・・・・整流用ダイオード 7・・・・フリーホイーリングダイオード 8・・・・平滑用インダクタ 9・・・・平滑用コンデンサ 10,10’・・・直流出力端子 11・・・・共振用コンデンサ 11ーa 、11ーb ・・・・放電回路端子 12・・・・制御回路 13・・・・ダイオード 14・・・・電圧クランプ用コンデンサ 15・・・・放電回路 16・・・・制御回路 17・・・・抵抗 18・・・・抵抗 19・・・・抵抗 20・・・・ツェナーダイオード 21・・・・トランジスタ
Claims (9)
- 【請求項1】 直流電源と、 この直流電源に直列接続された1次巻線と該1次巻線に
磁気的に結合された2次巻線とを有する変圧器と、 該変圧器の1次巻線と直列に接続され、小電力領域では
所定のインダクタンスを有し所定の電圧積分印加に対し
ては磁気飽和を呈して小さなインダクタンスとなる可飽
和インダクタと、 該可飽和インダクタに直列接続されたスイッチング素子
と、 該スイッチング素子に関連する共振用キャパシタンスと
前記変圧器の励磁インダクタンスとを含む共振回路と、 前記スイッチング半導体素子に並列に接続され、かつ互
いに直列接続されたダイオードと前記スイッチング半導
体素子の電圧をクランプする作用を行う電圧クランプ手
段と、 前記ダイオードと前記電圧クランプ手段との接続点と前
記直流電源との間に接続されて、前記電圧クランプ手段
のエネルギのうちの一部分を放電する放電回路と、 前記変圧器の2次巻線の一方の端子と直列接続された整
流用ダイオ−ドと、 該整流用ダイオ−ドと前記変圧器の2次巻線の他方の端
子とに跨がって接続されたフリ−ホイリングダイオ−ド
と出力フィルタと、 前記スイッチング素子に制御信号を与えてそのオン、オ
フを制御する制御回路とを備えた共振形フォワードコン
バータであって、 前記ダイオードは、前記スイッチング半導体素子のスイ
ッチング周期に相当する時間以上のキャリア・ライフタ
イムを有し、前記スイッチング半導体素子がオフの期間
で、先ず順方向に導通して前記インダクタンス手段に蓄
えられたエネルギを前記電圧クランプ手段に蓄え、次に
この電圧クランプ手段に流れる電流がゼロになるとき逆
方向に導通して、前記電圧クランプ手段に蓄えられたエ
ネルギを前記インダクタンス手段を通して前記直流電源
に回収することを特徴とするスイッチング電源。 - 【請求項2】 前記共振用コンデンサが、前記スイッチ
ング素子の出力キャパシタンスであることを特徴とする
請求項1に記載の共振形フォワ−ドコンバ−タ。 - 【請求項3】 共振キャパシタンスが、前記スイッチン
グ素子の出力キャパシタンスとこのスイッチング素子に
並列に接続された共振用コンデンサのキャパシタンスと
からなることを特徴とする請求項1に記載の共振形フォ
ワードコンバ−タ。 - 【請求項4】 前記可飽和インダクタが、角形ヒステリ
シスのコアに巻かれた第1の巻線と該第1の巻線に並列
接続された線形インダクタとからなることを特徴とする
請求項1に記載の共振形フォワ−ドコンバ−タ。 - 【請求項5】 前記可飽和インダクタが、角形ヒステリ
シスのコアに巻かれた第1の巻線と該第1の巻線に磁気
結合された第2の巻線と、該第2の巻線に並列に接続さ
れた線形インダクタとから構成されることを特徴とする
請求項1に記載の共振形フォワ−ドコンバ−タ。 - 【請求項6】 前記可飽和インダクタを、角形ヒステリ
シスのコアに巻かれた第1の巻線と該第1の巻線に磁気
結合された第2の巻線と該第2の巻線に並列接続され前
記第1の巻線と磁気結合されない第3の巻線とで構成す
ることを特徴とする請求項1に記載の共振形フォワ−ド
コンバ−タ。 - 【請求項7】 前記放電回路は、前記電圧クランプ用コ
ンデンサに蓄えられた前記エネルギのうちで、前記ダイ
オードの逆方向導通中に前記変圧器を通して前記直流電
源に戻されなかったエネルギを放電することを特徴とす
る請求項1に記載の共振形フォワ−ドコンバ−タ。 - 【請求項8】 前記放電回路が可変インピ−ダンスを呈
することを特徴とする請求項1に記載の共振形フォワ−
ドコンバ−タ。 - 【請求項9】 前記制御回路は、前記ダイオ−ドの逆方
向電流がゼロになるのが検出されたとき、若しくは前記
共振回路による共振で前記スイッチング素子がゼロ電
圧、又は最低電圧になるのが検出されたとき、前記スイ
ッチング素子にタ−ンオン信号を出力することを特徴と
する請求項1に記載の共振形フォワ−ドコンバ−タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35104895A JP3426070B2 (ja) | 1995-12-25 | 1995-12-25 | 共振形フォワードコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35104895A JP3426070B2 (ja) | 1995-12-25 | 1995-12-25 | 共振形フォワードコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09182429A JPH09182429A (ja) | 1997-07-11 |
JP3426070B2 true JP3426070B2 (ja) | 2003-07-14 |
Family
ID=18414694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35104895A Expired - Fee Related JP3426070B2 (ja) | 1995-12-25 | 1995-12-25 | 共振形フォワードコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3426070B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4111220B2 (ja) * | 2003-07-16 | 2008-07-02 | サンケン電気株式会社 | 直流変換装置 |
JP3664173B2 (ja) | 2003-11-17 | 2005-06-22 | サンケン電気株式会社 | 直流変換装置 |
GB2448117B (en) * | 2007-03-30 | 2009-06-03 | Cambridge Semiconductor Ltd | Forward power converter controllers |
GB2447873B (en) | 2007-03-30 | 2009-07-29 | Cambridge Semiconductor Ltd | Forward power converter controllers |
JP5440972B2 (ja) * | 2008-11-20 | 2014-03-12 | 大平電子株式会社 | 電力変換装置 |
CN102959845B (zh) * | 2010-05-10 | 2015-08-26 | 恩菲斯能源公司 | 操作dc-dc变换器的方法 |
-
1995
- 1995-12-25 JP JP35104895A patent/JP3426070B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09182429A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6198260B1 (en) | Zero voltage switching active reset power converters | |
US6452814B1 (en) | Zero voltage switching cells for power converters | |
US5847941A (en) | Switching power supply system and process | |
JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
US5490052A (en) | Switching power supply | |
US6434029B1 (en) | Boost topology having an auxiliary winding on the snubber inductor | |
JP3861220B2 (ja) | Dc−dcコンバータ | |
JPH04210775A (ja) | スイッチング電源装置 | |
US5523936A (en) | Built-in input filter forward converter | |
JP3528920B2 (ja) | スイッチング電源装置 | |
US6487094B1 (en) | High efficiency DC-DC power converter | |
US6477064B1 (en) | High efficiency DC-DC power converter with turn-off snubber | |
JP3426070B2 (ja) | 共振形フォワードコンバータ | |
JP3582643B2 (ja) | 昇圧形dc−dcコンバータ | |
JP3465746B2 (ja) | 直流―直流変換器 | |
JP2513381B2 (ja) | 電源回路 | |
JPH05328714A (ja) | Dc−dcコンバータ | |
JP3124921B2 (ja) | Dc−dcコンバータ | |
JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 | |
JPH06165510A (ja) | インバータ | |
JPH10146048A (ja) | チョッパ型dc−dcコンバータ | |
JP3514600B2 (ja) | スイッチング電源及びその制御方法 | |
JPH08168240A (ja) | Dc−dcコンバータ | |
JPH099615A (ja) | スイッチング電源装置 | |
JP3692095B2 (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |