DE10362148B4 - Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung Download PDF

Info

Publication number
DE10362148B4
DE10362148B4 DE10362148A DE10362148A DE10362148B4 DE 10362148 B4 DE10362148 B4 DE 10362148B4 DE 10362148 A DE10362148 A DE 10362148A DE 10362148 A DE10362148 A DE 10362148A DE 10362148 B4 DE10362148 B4 DE 10362148B4
Authority
DE
Germany
Prior art keywords
insulating layer
layer pattern
forming
film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10362148A
Other languages
English (en)
Inventor
Si-Youn Kim
Ki-Jae Hur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of DE10362148B4 publication Critical patent/DE10362148B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Ausbilden einer Bodenelektrode (40) eines Kondensators einer Halbleitervorrichtung, mit den folgenden Schritten:
Ausbilden eines ersten Isolierschichtmusters (32) mit einem ersten Kontaktloch (33);
Ausbilden eines Kontaktpfropfens (34) in dem ersten Kontaktloch (33);
Ausbilden eines zweiten Isolierschichtmusters (36a) auf dem ersten Isolierschichtmuster (32), wobei das zweite Isolierschichtmuster (36a) ein zweites Kontaktloch (36b) enthält, welches den Kontaktpfropfen (34) freilegt und einen Abschnitt des ersten Isolierschichtmusters (32) freilegt;
Ausbilden einer Schutzschicht auf einer Seitenwand des zweiten Kontaktloches (36b) und auf dem freigelegten Abschnitt des ersten Isolierschichtmusters (32);
Ausbilden eines leitenden Films für eine Bodenelektrode (40) durchgehend auf der Schutzschicht und auf dem Kontaktpfropfen (34);
Entfernen des zweiten Isolierschichtmusters (36a); und
teilweises Entfernen der Schutzschicht, so daß ein Abschnitt der Schutzschicht nahe dem Kontaktpfropfen (34) zurückbleibt.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Anmeldung betrifft ein Verfahren zur Herstellung einer Bodenelektrode eines Kondensators einer Halbleitervorrichtung, spezieller einer Bodenelektrode eines zylinderförmig gestalteten Kondensators.
  • 2. Beschreibung des Standes der Technik
  • Da Computer in den letzten Jahren weit verbreitet in Anwendung gelangt sind, haben die Forderungen nach Halbleitervorrichtungen zugenommen. Demzufolge sind Halbleitervorrichtungen mit hohen Ansprechgeschwindigkeiten und mit hohen Speicherkapazitäten erforderlich. Um diesen Bedürfnissen nachzukommen, wurden Halbleitervorrichtung-Herstellungstechniken entwickelt, gemäß welchen die Integrationsdichte, die Ansprechgeschwindigkeiten und die Zuverlässigkeit verbessert werden.
  • Beispielsweise besitzt eine Halbleitervorrichtung wie ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM) eine große Speicherkapazität, wobei Informationsdaten frei eingegeben werden können und/oder ausgegeben werden können und zwar in und/oder aus der DRAM Vorrichtung. Die DRAM Vorrichtung enthält im allgemeinen eine Speicherzelle, die Informationsdaten in Form von Ladungen speichert, und enthält einen peripheren Schaltungsbereich, der die Informationsdaten steuert. Die Speicherzelle der DRAM Vorrichtung enthält gewöhnlich einen Zugriffstransistor und einen Sammelkondensator.
  • Um hochintegrierte DRAM Vorrichtungen zu erreichen, wurden vielfältige Nachforschungen unternommen und zwar hinsichtlich der Ausbildung eines Kondensators in einer winzigen Speicherzelle, so daß die DRAM Vorrichtung ausreichend Speicherkapazität bietet. Der Kondensator kann unter Verwendung verschiedener Verfahren hergestellt werden, die eine ausreichende Speicherkapazität sicherstellen. Gewöhnlich involvieren diese die Verwendung eines hochpermeablen Materials wie beispielsweise einer dielektrischen Schicht oder einer Erhöhung oder Vergrößerung des effektiven Bereiches des Kondensators durch Anwenden eines Kugel-Siliziumkorn-(HSG)Wachstumsprozesses.
  • Jedoch erfordert der HSG Wachstumsprozeß komplizierte und kostspielige Schritte, wodurch die Produktivität der DRAM Vorrichtungen reduziert wird. Wenn zusätzlich ein hochpermeables Material verwendet wird, wie beispielsweise eine dielektrische Schicht, kann die Produktivität der DRAM Vorrichtung ebenfalls reduziert werden und zwar aufgrund von Prozeßschwankungen, wenn der Kondensator ausgebildet wird.
  • Demzufolge wurde ein Verfahren zum Erhöhen der Höhe des Kondensators und ein Verfahren zum Variieren der Gestalt des Kondensators entwickelt, um eine ausreichende Speicherkapazität der DRAM Vorrichtung zu erreichen. Bei diesem Verfahren wird die Höhe und wird die Gestalt des Kondensators variiert, während die horizontale Größe oder Abmessung des Kondensators beibehalten wird. Beispielsweise kann eine Bodenelektrode mit einer feinen Gestalt oder einer zylinderförmigen Gestalt vorgesehen werden.
  • Die Höhe des Kondensators beträgt mehr als etwa 1500 nm und zwar für die kürzlich entwickelte Giga-klassifizierte DRAM Vorrichtung. Somit wird ein zyinderförmig gestalteter Kondensator mit einer Höhe von mehr als 1500 nm verwendet, um die ausreichende Speicherkapazität der DRAM Vorrichtung sicherzustellen.
  • Die US 6,228,736 B1 und die US 6,080,620 A offenbaren zyinderförmig gestaltete Kondensatoren. Wenn allgemein die Höhe des Kondensators zunimmt, kann die Bodenelektrode des Kondensators während des Kondensator-Herstellungsprozesses kollabieren. Speziell tritt das Kollabieren der Bodenelektrode häufig dann auf, wenn der Kondensator eine zylinderförmige Gestalt besitzt, da der Kondensator dann eine erhöhte unstabile Struktur mit zunehmender Höhe aufweist.
  • Die offengelegte japanische Patentveröffentlichung JP 13-57413 A offenbart einen zylinderförmig gestalteten Kondensator mit einer verbesserten Bodenelektrodenstruktur. Ein weiteres Verfahren zum Ausbilden der Bodenelektrode eines Kondensators einer Halbleitervorrichtung ist aus der KR 10 2002 0 070 730 A bekannt.
  • 1 zeigt ein schematisches Querschnittsdiagramm, welches eine Bodenelektrode eines herkömmlichen zylinderförmig gestalteten Kondensators veranschaulicht.
  • Gemäß 1 umfaßt die Bodenelektrode 10 eines zylinderförmig gestalteten Kondensators, der auf einem Substrat 15 ausgebildet ist, einen Kontaktpfropfen 11, der durch ein Isolierschichtmuster 17 hindurch ausgebildet ist, und einen Knotenpunkt 13, der mit dem Kontaktpfropfen 11 verbunden ist. Ein Anschlußflag (pad) (nicht gezeigt) ist unterhalb des Kontaktpfropfens 11 positioniert.
  • Der Knotenpunkt 13 der Bodenelektrode 10 ist in einen oberen Knotenpunkt 13a und einen unteren Knotenpunkt 13b auf der Grundlage von deren kritischen Abmessungen (CD) aufgeteilt. Hierbei ist die kritische Abmessung (CD2) des unteren Knotenpunktes 13b größer als die kritische Abmessung (CD1) des oberen Knotenpunktes 13a. Wenn die kritische Abmessung (CD2) des unteren Knotenpunktes 13b größer ist als die kritische Abmessung (CD1) des oberen Knotenpunktes 13a, kann die zylinderförmig gestaltete Kondensatorstruktur verbessert werden.
  • Die 2A und 2B zeigen Querschnittsdiagramme, die ein herkömmliches Verfahren zur Herstellung einer Bodenelektrode eines zylinderförmig gestalteten Kondensators veranschaulichen.
  • Gemäß 2A wird, nachdem eine erste Isolierschicht auf einem Substrat 20 ausgebildet wurde, die erste Isolierschicht in ein Muster gebracht, um ein erstes Isolierschichtmuster 22 mit einem ersten Kontaktloch 23 zu bilden.
  • Es wird ein leitendes Material auf dem ersten Isolierschichtmuster 22 niedergeschlagen, um das erste Kontaktloch 23 auszufüllen, so daß ein Kontaktpfropfen 24 für die Bodenelektrode in dem ersten Kontaktloch 23 gebildet wird. Hierbei wird der Kontaktpfropfen 24 elektrisch mit einem Anschlußflag (nicht gezeigt) für die Bodenelektrode verbunden. Mit anderen Worten wird der Kontaktpfropfen 24 auf dem Anschlußflag ausgebildet.
  • Es werden dann eine Ätzstoppschicht 25, eine zweite Isolierschicht 26 und eine dritte Isolierschicht 28 aufeinanderfolgend auf dem ersten Isolierschichtmuster 22 und auf dem Kontaktpfropfen 24 ausgebildet. Die zweite Isolierschicht 26 wird unter Verwendung eines Materials hergestellt, welches eine Ätzrate besitzt, die von derjenigen der dritten Isolierschicht 28 verschieden ist.
  • Gemäß 2B wird die dritte Isolierschicht 28 geätzt, um ein drittes Isolierschichtmuster 28a mit einem dritten Kontaktloch 28b herzustellen. Der Abschnitt der zweiten Isolierschicht 26, der durch das dritte Isolierschichtmuster 28a freigelegt ist, wird geätzt, um ein zweites Isolierschichtmuster 26a mit einem zweiten Kontaktloch 26b herzustellen, welches den Kontaktpfropfen 24 freilegt. Das dritte Isolierschichtmuster 28a und das zweite Isolierschichtmuster 26a werden durch an Ort und Stelle durchgeführte Prozesse hergestellt. Die Ätzstoppschicht 25 wird geätzt, wenn das zweite Isolierschichtmuster 26a hergestellt wird.
  • Die Oberfläche des Kontaktpfropfens 24 wird freigelegt, wenn das zweite Isolierschichtmuster 26a und das dritte Isolierschichtmuster 28a gebildet werden. Die kritische Abmessung des zweiten Kontaktloches 26b des zweiten Isolierschichtmusters 26a ist größer als die kritische Abmessung des dritten Kontaktloches 28b des dritten Isolier schichtmusters 28a, da die Ätzrate der zweiten Isolierschicht 26 größer ist als diejenige der dritten Isolierschicht 28.
  • Unglücklicherweise wird auch ein Teil des ersten Isolierschichtmusters 22, welches auf einem oberen seitlichen Abschnitt (Zone A) des Kontaktpfropfens 24 ausgebildet ist, ebenfalls geätzt. Mit anderen Worten wird der obere seitliche Abschnitt (Zone A) des Kontaktpfropfens 24 geätzt, da die Ätzrate der dritten Isolierschicht 28 verschieden ist von derjenigen der zweiten Isolierschicht 26. Auch wird der obere seitliche Abschnitt (Zone A) des Kontaktpfropfens 24 beschädigt, wenn die dritte Isolierschicht 28 und die zweite Isolierschicht 26 nach dem Ätzprozeß gereinigt werden.
  • Während des Ätz- und Reinigungsprozesses werden der obere seitliche Abschnitt und der Kontaktpfropfen beschädigt. Spezifischer ausgedrückt kann eine elektrische Brücke zwischen benachbarten Kontaktpfropfen erzeugt werden, wenn ein leitender Film für die Bodenelektrode darauf ausgebildet wird. Wenn eine Brücke allgemein zwischen Kontaktpfropfen erzeugt wird, wird die Zuverlässigkeit einer Halbleitervorrichtung, welche die Bodenelektrode enthält, ernsthaft verschlechtert. Ausführungsformen der Erfindung richten sich gegen diese und weitere Nachteile des Standes der Technik.
  • ZUSAMMENFASSUGN DER ERFINDUNG
  • Unter anderen Vorteilen bieten die Ausführungsformen der Erfindung eine Bodenelektrode für einen Kondensator in einer Halbleitervorrichtung, die ein Schutzschichtmuster enthält, welches verhindert, daß eine Brücke zwischen benachbarten Kontaktpfropfen ausgebildet wird. Ausführungsformen der Erfindung schaffen ebenfalls eine Bodenelektrode mit einer erhöhten zylinderförmigen Gestalt, wodurch die elektrischen Eigenschaften verbessert werden und die Stabilität eines Kondensators erhöht wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben angesprochenen und weiteren Merkmale und Vorteile der Erfindung ergeben sich unmittelbar unter Hinweis auf die folgende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen. Es zeigen:
  • 1 ein schematisches Querschnittsdiagramm, welches eine Bodenelektrode eines herkömmlichen zylinderförmig gestalteten Kondensators veranschaulicht;
  • 2A und 2B Querschnittsdiagramme, die ein herkömmliches Verfahren zur Herstellung der Bodenelektrode eines zylinderförmig gestalteten Kondensators veranschaulichen;
  • 3A bis 3E Querschnittsdarstellungen (kein Ausführungsbeispiel der Erfindung), die ein Verfahren zur Herstellung der Bodenelektrode eines zylinderförmig gestalteten Kondensators wiedergeben;
  • 4 ein vergrößertes Querschnittsdiagramm, welches die kritische Abmessung der Bodenelektrode eines zylinderförmig gestalteten Kondensators veranschaulicht, der gemäß einer anderen Ausführungsform der Erfindung hergestellt wurde;
  • 5 und 6 Querschnittsdiagramme, die ein Verfahren zur Herstellung einer Bodenelektrode eines zylinderförmig gestalteten Kondensators veranschaulichen, der ein Schutzschichtmuster aufweist und zwar entsprechend einer noch anderen Ausführungsform der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die Erfindung wird nun im folgenden vollständiger unter Hinweis auf die beigefügten Zeichnungen beschrieben, in welchen bevorzugte Ausführungsformen der Erfin dung gezeigt sind. Gleiche Bezugszeichen bezeichnen in den Zeichnungen gleiche Elemente. Die relative Dicke von Schichten in den Darstellungen kann zum Zwecke der Beschreibung der vorliegenden Erfindung übertrieben dargestellt sein.
  • Die 3A bis 3E sind Querschnittsdiagramme, die ein Verfahren zur Herstellung einer Bodenelektrode eines zylinderförmig gestalteten Kondensators veranschaulichen (kein Ausführungsbeispiel der Erfindung).
  • Gemäß 3A ist ein Substrat 30 mit Anschlußflecken 31 für Bodenelektroden der Kondensatoren vorgesehen. Die Anschlußflecke 31 sind in Kontaktzonen zwischen den Gateelektroden (nicht gezeigt) ausgebildet. Jeder der Anschlußflecke 31 dient als ein elektrischer Kanal zwischen der Bodenelektrode des Kondensators und dem Substrat 30.
  • Auf dem Substrat 30 ist eine erste Isolierschicht ausgebildet mit einem Anschlußflag 31, der darauf ausgebildet ist. Beispielsweise ist die erste Isolierschicht unter Verwendung von Borphosphorsilicatglas (BPSG) hergestellt. Wenn die erste Isolierschicht einem BPSG Film entspricht, besitzt die erste Isolierschicht eine Ätzselektivität relativ zu einer zweiten Isolierschicht, die nachfolgend ausgebildet wird. Der BPSG Film enthält in bevorzugter Weise etwa 3,5 bis 4,5 Gew.-% an Bor (B) und etwa 3,3 bis 3,7 Gew.-% an Phosphor (P).
  • Die erste Isolierschicht auf dem Substrat 30 wird geätzt, um erste Isolierschichtmuster 32 mit ersten Kontaktlöchern 33 herzustellen, die die Anschlußflecke 31 freilegen. Die ersten Isolierschichtmuster 32 werden durch einen photolithographischen Prozeß hergestellt.
  • Wenn die ersten Isolierschichtmuster 32 ausgebildet werden, werden Verunreinigungsteilchen erzeugt. Die Verunreinigungen können auf den ersten Isolierschichtmustern 32 zurückbleiben nachdem die ersten Isolierschichtmuster 32 ausgebildet worden sind. Wenn die Verunreinigungen auf den ersten Isolierschichtmuster 32 verbleiben, kann ein Ausfall der Halbleitervorrichtung während nachfolgender Prozesse resultieren.
  • Demzufolge ist die Anwendung eines Reinigungsprozesses vorteilhaft und er wird nachdem die ersten Kontaktlöcher ausgebildet worden sind, durchgeführt. Der Reinigungsprozeß umfaßt einen Feuchtreinigungsprozeß unter Verwendung einer Standard-Reinigungs-1(SC-1)-Lösung oder einer Fluorwasserstoff(HF)-Lösung. In diesem Fall enthält die SC-1-Lösung Ammoniumhydroxid (NH4OH), Wasserstoffperoxid (H2O2) und deionisiertes Wasser (H2O) und zwar in einem Volumenverhältnis von ca. 1:1:5. Obwohl die zwei Lösungen unabhängig verwendet werden können, ist es zu bevorzugen, aufeinanderfolgend die HF-Lösung und dann die SC-1-Lösung während des Reinigungsprozesses zu verwenden. Bei dem Reinigungsprozeß wird das Substrat 30 unter Verwendung der HF-Lösung für ca. 100 s gereinigt, und das Substrat 30 wird dann aufeinanderfolgend gereinigt und zwar unter Verwendung der SC-1-Lösung für etwa 180 s.
  • Wenn der Reinigungsprozeß erreicht worden ist, nimmt die kritische Abmessung (CD) des ersten Kontaktloches 33 zu, während jedoch die Höhe des ersten Isolierschichtmusters 32 vermindert wird, da das erste Isolierschichtmuster 32 etwas angeätzt wurde.
  • Wenn Strukturen wie beispielsweise Bitleitungen (nicht gezeigt) unter den ersten Isolierschichtmustern 32 ausgebildet werden, können Abschnitte der Strukturen nach dem Reinigungsprozeß freigelegt werden. Spezielle Abschnitte der Strukturen können in ernsthafter Weise nahe den Seitenwänden der ersten Kontaktlöcher 33 freigelegt werden. Somit können Ausfälle wie beispielsweise Muster-Überbrückungen entsprechend dem Freilegen der Strukturen wie beispielsweise der Bitleitungen auftreten.
  • Betrachtet man das oben erläuterte Problem, so können Abstandshalter in vorteilhafter Weise an der Seitenwand der ersten Kontaktlöcher 33 nach dem Reinigungsprozeß ausgebildet werden. In diesem Prozeß kann der Abstandshalter in der folgenden Weise ausgebildet werden.
  • Es wird ein dünner Film für die Abstandshalter durchgehend an den Seitenwänden und der Bodenfläche der ersten Kontaktlöcher 33 und an den ersten Isolierschichtmustern 32 ausgebildet. Beispielsweise enthält der dünne Film für die Abstandshalter einen Siliziumnitridfilm oder einen Oxidfilm. Obwohl diese Filme unabhängig ausgebildet werden können, um dadurch den dünnen Film für die Abstandshalter zu vervollständigen, werden der Oxidfilm und der Siliziumnitridfilm abwechselnd in einer Reihenfolge ausgebildet, um den dünnen Film für die Abstandshalter zu vervollständigen. Hierbei kann der Oxidfilm ein Mitteltemperatur-Oxid (MTO) enthalten.
  • Es wird der dünne Film geätzt, um Abschnitte des dünnen Films zu beseitigen, die an den ersten Isolierschichtmustern 32 und an den Bodenflächen der ersten Kontaktlöcher 33 positioniert sind. Damit verbleibt der dünne Film lediglich an den Seitenwänden der ersten Kontaktlöcher 33 bestehen. Die verbleibenden Abschnitte des dünnen Films dienen als Abstandshalter.
  • Gemäß 3B wird ein leitender Film, der aus einem leitenden Material zusammengesetzt ist, auf den ersten Isolierschichtmustern 32 niedergeschlagen und füllt die ersten Kontaktlöcher 33 aus. Beispielsweise kann das leitende Material Polysilizium enthalten.
  • Insbesondere wird der leitende Film auf den ersten Isolierschichtmustern 32 mit den ersten Kontaktlöchern 33 ausgebildet und füllt die ersten Kontaktlöcher 33 auf. Abschnitte des leitenden Films, die auf den ersten Isolierschichtmustern 32 positioniert sind, werden entfernt. Hierbei werden die Abschnitte des leitenden Films in bevorzugter Weise unter Verwendung eines chemisch-mechanischen Polierprozesses (CMP) entfernt. Bei dem CMP Prozeß wird ein Polierendpunkt in bevorzugter Weise entsprechend den Oberflächen der ersten Isolierschichtmuster 32 eingestellt. Das heißt der leitende Film wird mit Hilfe des CMP Prozesses solange poliert, bis die Oberflächen der ersten Isolierschichtmuster 32 freigelegt sind. Demzufolge werden die ersten Kontaktlöcher 33 mit dem leitenden Material aufgefüllt. Wenn die ersten Kontaktlöcher 33 mit dem lei tenden Material aufgefüllt sind, werden Kontaktpfropfen 34 für die Bodenelektroden der Kondensatoren hergestellt.
  • Gemäß 3C werden eine zweite Isolierschicht 36 und eine dritte Isolierschicht 38 sequentiell auf den ersten Isolierschichtmustern 32 und auf den Kontaktpfropfen 34 ausgebildet. Wenn die dritte Isolierschicht 38 und die zweite Isolierschicht 36 geätzt werden, können die ersten Isolierschichtmuster 32 beschädigt werden und zwar aufgrund der Ätzselektivität zwischen den ersten Isolierschichtmustern 32 und den zweiten und dritten Isolierschichten 36 und 38.
  • Es wird daher in bevorzugter Weise eine Ätzstoppschicht 35 auf den ersten Isolierschichtmustern 32 und auf den Kontaktpfropfen 34 ausgebildet. Die Ätzstoppschicht 35 verhindert, daß die ersten Isolierschichtmuster 32 während des Ätzprozesses beschädigt werden und zwar des Ätzprozesses in Verbindung mit der dritten Isolierschicht 38 und der zweiten Isolierschicht 36. Beispielsweise enthält die Ätzstoppschicht 35 einen Siliziumnitridfilm oder einen Oxidfilm. Obwohl diese Filme unabhängig ausgebildet werden können, um die Ätzstoppschicht 35 zu vervollständigen, werden der Oxidfilm und der Siliziumnitridfilm abwechselnd in einer Aufeinanderfolge ausgebildet, um die Ätzstoppschicht 35 zu vervollständigen. Der Oxidfilm kann ein Mitteltemperaturoxid (MTO) enthalten.
  • Wenn die Ätzselektivität der zweiten Isolierschicht 36 kleiner ist als diejenige der ersten Isolierschichtmuster 32, werden die ersten Isolierschichtmuster 32 nahe den oberen Abschnitten der Kontaktlöcher 33 etwas angeätzt. Wenn die ersten Isolierschichtmuster 32 nahe den oberen Abschnitten der Kontaktlöcher 33 geätzt werden, kann eine Musterbrücke zwischen benachbarten Kontaktlöchern 33 gebildet werden. Wenn die Musterbrücke erzeugt wird, wird die elektrische Funktion des Kondensators beschädigt oder zerstört.
  • Daher ist die Ätzselektivität der zweiten Isolierschicht 36 in bevorzugter Weise größer als diejenige der ersten Isolierschichtmuster 32. Mit anderen Worten ist die Ätz selektivität der zweiten Isolierschicht 36 in bevorzugter Weise höher als diejenige der ersten Isolierschichtmuster 32. Beispielsweise wird die zweite Isolierschicht 36 unter Verwendung von BPSG hergestellt. Hierbei enthält das BPSG in bevorzugter Weise etwa 2,3 bis 2,7 Gew.-% an Bor und etwa 2,25 bis 2,65 Gew.-% an Phosphor.
  • In Verbindung mit der zylinderförmig gestalteten Bodenelektrode des Kondensators, die unter Verwendung eines dritten Isolierschichtmusters und eines zweiten Isolierschichtmusters ausgebildet wird, muß die kritische Abmessung eines unteren Knotenpunktes einen Wert haben, der größer ist als derjenige eines oberen Knotenpunktes, um zu verhindern, daß sich die Bodenelektrode neigt oder kollabiert. Wenn das dritte Isolierschichtmuster und das zweite Isolierschichtmuster unter Verwendung des Ätzprozesses für die dritte Isolierschicht 38 und die zweite Isolierschicht 36 ausgebildet werden, muß die kritische Abmessung eines zweiten Kontaktloches, welches durch das zweite Isolierschichtmuster hindurch ausgebildet wird, einen Wert haben, der größer ist als derjenige eines dritten Kontaktloches, welches durch das dritte Isolierschichtmuster hindurch ausgebildet wird. Beispielsweise enthält die dritte Isolierschicht 38 einen Oxidfilm wie beispielsweise Tetraethylorthosilicat(TEOS)-Film.
  • Gemäß 3D werden die dritte Isolierschicht 38 und die zweite Isolierschicht 36 sequentiell geätzt. Der Ätzprozeß wird mit Hilfe eines photolithographischen Prozesses solange durchgeführt, bis die Oberflächen der Kontaktpfropfen 34 freigelegt sind. Die zweite Isolierschicht 36 wird in bevorzugter Weise geätzt, um die Ätzstoppschicht 35 freizulegen. Die nachfolgenden Ätzprozesse der dritten Isolierschicht 38 und der zweiten Isolierschicht 36 werden in bevorzugter Weise durch einen Feuchtätzprozeß oder einen Trockenätzprozeß durchgeführt. Zusätzlich wird der Ätzprozeß für die Ätzstoppschicht 35 in bevorzugter Weise durch einen Feuchtätzprozeß durchgeführt, insbesondere unter Verwendung einer Phosphorsäurelösung. Insbesondere wenn die Ätzstoppschicht 35 einen Siliziumnitridfilm enthält, wird der Feuchtätzprozeß unter Verwendung der Phosphorsäurelösung durchgeführt.
  • Nach diesen Ätzprozessen werden die dritte Isolierschicht 38 und die zweite Isolierschicht 36 jeweils in dritte Isolierschichtmuster 38a gebracht und zwar mit dritten Kontaktlöchern 38b und mit zweiten Isolierschichtmustern 36a, die zweite Kontaktlöcher 36b aufweisen. Da die Ätzselektivität der zweiten Isolierschicht 36 so eingestellt ist, daß sie einen Wert hat größer als derjenige der dritten Isolierschicht 38, ist die kritische Abmessung des zweiten Kontaktloches 36b, welches durch das zweite Isolierschichtmuster 36a hindurch ausgebildet ist, größer als diejenige des dritten Kontaktloches 38b des dritten Isolierschichtmusters 38a. Zusätzlich werden die ersten Isolierschichtmuster 32 nahe den oberen Abschnitten der Kontaktpfropfen 34, die während des Ätzprozesses für die zweite Isolierschicht 36 freigelegt werden, kaum angeätzt, da die Ätzselektivität der zweiten Isolierschicht 36 so eingestellt ist, daß sie einen Wert hat größer als derjenige der ersten Isolierschichtmuster 32.
  • Wenn die dritten Isolierschichtmuster 38a und die zweiten Isolierschichtmuster 36a ausgebildet werden, können Verunreinigungsteilchen erzeugt werden. Die Verunreinigungen können auf den dritten Isolierschichtmustern 38a und auf den zweiten Isolierschichtmustern 38b verbleiben, wodurch Fehler bei den nachfolgenden Prozessen verursacht werden können.
  • Es wird daher ein Reinigungsprozeß für die dritten Isolierschichtmuster 38a und für die zweiten Isolierschichtmuster 36a in bevorzugter Weise durchgeführt. Der Reinigungsprozeß wird in bevorzugter Weise als Feuchtreinigungsprozeß unter Verwendung einer SC-1-Lösung oder einer HF-Lösung durchgeführt. Obwohl die zwei Lösungen unabhängig voneinander verwendet werden können, ist es zu bevorzugen, sequentiell die HF-Lösung und dann die SC-1-Lösung während des Reinigungsprozesses zu verwenden. Hierbei wird der Reinigungsprozeß unter Verwendung der SC-1-Lösung bei einer Temperatur von etwa 70°C für etwa 7 min durchgeführt. Dann wird der Reinigungsprozeß unter Verwendung der HF-Lösung bei einer Temperatur von etwa 70°C für etwa 160 s durchgeführt.
  • Wenn die dritten Isolierschichtmuster 38a und die zweiten Isolierschichtmuster 38b gereinigt werden, können die ersten Isolierschichtmuster 32 beschädigt werden. Speziell können die ersten Isolierschichtmuster 32 nahe den oberen Abschnitten der Kontaktpfropfen 34 beschädigt werden.
  • Es wird daher in bevorzugter Weise eine Schutzschicht (nicht gezeigt) zum Schützen gegen eine Zerstörung oder Beschädigung der ersten Isolierschichtmuster 32 auf den beschädigten Abschnitten bzw. auf den beschädigbaren Abschnitten der ersten Isolierschichtmuster 32 hergestellt. Beispielsweise enthält die Schutzschicht einen Siliziumnitridfilm oder einen Aluminiumoxidfilm. Obwohl die zwei Filme unabhängig voneinander ausgebildet werden können, um die Schutzschicht zu vervollständigen, kann ein zusammengesetzter Film, der einen Siliziumnitridfilm und einen Aluminiumoxidfilm enthält, zum Vervollständigen der Schutzschicht ausgebildet werden. Speziell wird die Schutzschicht in der folgenden Weise hergestellt.
  • Es wird die Schutzschicht durchgehend auf den dritten Isolierschichtmustern 38a, auf den Seitenwänden der dritten Kontaktlöcher 38b und an den Seitenwänden der Bodenflächen der zweiten Kontaktlöcher 36b ausgebildet. Dann wird die Schutzschicht auf den dritten Isolierschichtmustern 38a mit Hilfe eines chemisch-mechanischen Polierprozesses (CMP) entfernt. Als ein Ergebnis verbleibt die Schutzschicht an den Seitenwänden der dritten Kontaktlöcher 38b und an den Seitenwänden und auch an den Bodenflächen der zweiten Kontaktlöcher 36b. Obwohl die Schutzschicht an den zerstörbaren Abschnitten der ersten Isolierschichtmuster 32 lediglich ausgebildet werden kann, wird die Schutzschicht in bevorzugter Weise auch an den Seitenwänden der dritten Kontaktlöcher 38b und auch an den Seitenwänden und den Bodenflächen der zweiten Kontaktlöcher 36b ausgebildet.
  • Die Schutzschicht verhindert die Ausbildung von Musterbrücken zwischen benachbarten Kontaktpfropfen 34, die durch ein Beschädigen der ersten Isolierschichtmuster 32 verursacht werden können und zwar nahe den oberen Abschnitten der Kontaktpfropfen 34.
  • Ein leitender Film für die Bodenelektroden der Kondensatoren wird durchgehend an den Seitenwänden der dritten Kontaktlöcher 38b und an den Seitenwänden und den Bodenflächen der zweiten Kontaktlöcher 36b ausgebildet. Spezieller gesagt wird der leitende Film auf den dritten Isolierschichtmustern 38a, an den Seitenwänden der dritten Kontaktlöcher 38b und an den Seitenwänden und den Bodenflächen der zweiten Kontaktlöcher 36b ausgebildet. Dann wird der leitende Film auf den dritten Isolierschichtmustern 38a mit Hilfe eines CMP Prozesses entfernt. Als ein Ergebnis verbleibt der leitende Film, um dadurch Bodenelektroden 40 zu bilden. Die Bodenelektroden 40 werden an den Seitenwänden der dritten Kontaktlöcher 38b, und an den Seitenwänden und den Bodenflächen (benachbart zu den Kontaktpfropfen 34) der zweiten Kontaktlöcher 36b ausgebildet. Jede der Bodenelektroden 40 besitzt einen oberen Knotenpunkt 40a und einen unteren Knotenpunkt 40b, wobei die kritische Abmessung des unteren Knotenpunktes 40b größer ist als diejenige des oberen Knotenpunktes 40a, da die kritische Abmessung des zweiten Kontaktloches 36b größer ist als diejenige des dritten Kontaktloches 38b.
  • 4 ist eine vergrößerte Querschnittsdarstellung, welche die kritische Abmessung der Bodenelektrode des zylinderförmig gestalteten Kondensators veranschaulicht, der gemäß einer Ausführungsform der Erfindung hergestellt wurde.
  • Gemäß 4 ist die kritische Abmessung des oberen Abschnitts (CD41) des oberen Knotenpunktes 40a der Bodenelektrode 40 größer als diejenige des unteren Abschnitts (CD42) des oberen Knotenpunktes 40a. Zusätzlich ist die kritische Abmessung des oberen Abschnitts (CD43) des unteren Knotenpunktes 40b der Bodenelektrode 40 größer als diejenige des unteren Abschnitts (CD44) des unteren Knotenpunktes 40b. Somit besitzt die Bodenelektrode 40 eine geometrisch stabile Struktur.
  • Die Strukturen mit dem leitenden Film können als Metallverdrahtungen einer Halbleitervorrichtung verwendet werden. Insbesondere wird eine Zwischen-Dielektrikumsschicht auf der Struktur ausgebildet, die den leitenden Film aufweist, und zwar nachdem der leitende Film ausgebildet wurde. Es wird dann die dielektrische Zwischenschicht geätzt, um ein Zwischenschicht-Dielektrikumsschichtmuster zu bilden mit einem Kontaktloch, durch welches der leitende Film freigelegt ist. Als nächstes werden zusätzliche Filme auf der resultierenden Struktur ausgebildet, um diese elektrisch mit dem leitenden Film zu verbinden. Wie oben beschrieben ist, kann der leitende Film als Metallverdrahtungen verwendet werden und zwar nachdem die Reihe der Prozesse durchgeführt worden ist.
  • Um nun auf 3E einzugehen, so werden die zweiten Isolierschichtmuster 36a und die dritten Isolierschichtmuster 38a entfernt. Somit werden die zylinderförmig gestalteten Bodenelektroden 40 der Kondensatoren über dem Substrat 30 ausgebildet. Hierbei werden die zweiten Isolierschichtmuster 36a und die dritten Isolierschichtmuster 38a in bevorzugter Weise mit Hilfe eines Feuchtätzprozesses entfernt.
  • Wenn die Schutzschicht ausgebildet wurde, so wird die Schutzschicht in vorteilhafter Weise entfernt (kein Ausführungsbeispiel der Erfindung), um die Bodenelektrode 40 zu vervollständigen. In diesem Fall wird die Schutzschicht in bevorzugter Weise durch einen Feuchtätzprozeß unter Verwendung einer Phosphorsäurelösung entfernt. Insbesondere wenn die Schutzschicht einen Siliziumnitridfilm enthält, wird der Feuchtätzprozeß unter Verwendung der Phosphorsäurelösung ausgeführt, um die Schutzschicht zu beseitigen.
  • Zusätzlich wird auch die Ätzstoppschicht 35, die auf den ersten Isolierschichtmustern 32 zurückgeblieben ist, entfernt, wenn die ersten Isolierschichtmuster 32 freigelegt wurden und zwar gemäß dem Entfernen der zweiten Isolierschichtmuster 36a und der dritten Isolierschichtmuster 38a. In einem Fall, bei dem die Ätzstoppschicht 35 ein Material enthält, welches im wesentlichen identisch mit demjenigen der Schutzschicht ist, wird die Ätzstoppschicht 35 gleichzeitig zusammen mit der Schutzschicht entfernt. Daher wird die Ätzstoppschicht 35 in vorteilhafter Weise mit Hilfe eines Feuchtätzprozesses unter Verwendung der Phosphorsäurelösung entfernt.
  • Gemäß einer Ausführungsform der Erfindung kann die Ausbildung einer Musterbrücke zwischen den Kontaktpfropfen dadurch verhindert werden, in dem die Ätzselektivität der Isolierschichtmuster eingestellt wird, die auf den oberen Abschnitten der Kontaktpfropfen ausgebildet sind. Die Wahrscheinlichkeit der Ausbildung einer Musterbrücke wird auch dadurch reduziert, indem man verhindert, daß die Isolierschichtmuster auf den oberen Abschnitten der Kontaktpfropfen angeätzt werden. Obwohl die Isolierschichtmuster auf den oberen Abschnitten der Kontaktpfropfen geringfügig beschädigt werden, kann die Ausbildung einer Musterbrücke zwischen den Kontaktpfropfen effizient verhindert werden, da die Isolierschutzschicht auf den beschädigten Isolierschichtmustern ausgebildet ist. Es kann daher die Ausbildung einer Musterbrücke zwischen Kontaktpfropfen, was häufig während der Ausbildung oder Herstellung des zylinderförmig gestalteten Kondensators bewirkt wird, effektiv verhindert werden.
  • Im folgenden wird ein Verfahren zur Herstellung einer Schutzschicht gemäß einer anderen Ausführungsform der Erfindung beschrieben.
  • Die 5 und 6 sind Querschnittsdiagramme, die ein Verfahren zum Ausbilden der Bodenelektrode eines zylinderförmig gestalteten Kondensators veranschaulichen, der ein Schutzschichtmuster gemäß einer anderen Ausführungsform der Erfindung aufweist.
  • Gemäß 5 werden erste Isolierschichtmuster 52 mit ersten Kontaktlöchern 53 auf einem Halbleitersubstrat 50 ausgebildet. Es wird dann ein leitendes Material auf den ersten Isolierschichtmustern 52 niedergeschlagen, um die ersten Kontaktlöcher 53 aufzufüllen, so daß Kontaktpfropfen 54 für die Bodenelektroden der Kondensatoren in den ersten Kontaktlöchern 53 gebildet werden.
  • Es werden dann zweite Isolierschichtmuster 56 und dritte Isolierschichtmuster 58 aufeinanderfolgend auf den ersten Isolierschichtmustern 52 ausgebildet. Die zweiten Isolierschichtmuster 56 mit zweiten Kontaktlöchern 56a, welche die Kontaktpfropfen 54 freilegen, und die dritten Isolierschichtmuster 58 mit dritten Kontaktlöchern 58a werden dabei gebildet. Alternativ kann eine Ätzstoppschicht 55 zusätzlich zwischen den ersten Isolierschichtmustern 52 und den zweiten Isolierschichtmustern 56 ausgebildet werden.
  • Die ersten Isolierschichtmuster 52, die Kontaktpfropfen 54, die zweiten Isolierschichtmuster 56 und die dritten Isolierschichtmuster 58 werden durch Prozesse gebildet, die identisch mit denjenigen sind, die unter Hinweis auf die 3A bis 3D beschrieben wurden.
  • Wenn die zweiten Isolierschichtmuster 56 und die dritten Isolierschichtmuster 58 ausgebildet werden, können die ersten Isolierschichtmuster 52 nahe den oberen Abschnitten der Kontaktpfropfen 54 beschädigt werden. Wenn die ersten Isolierschichtmuster 52 ernsthaft beschädigt werden, können sich Musterbrücken zwischen benachbarten Kontaktpfropfen 54 bilden. Es wird somit eine Schutzschicht 59 an den Seitenwänden der dritten Kontaktlöcher 58a und an den Seitenwänden der Bodenflächen der zweiten Kontaktlöcher 56a ausgebildet. Die Schutzschicht 59 wird in der folgenden Weise hergestellt.
  • Es wird ein dünner Film für die Schutzschicht 59 durchgehend auf den dritten Isolierschichtmustern 58, an den Seitenwänden und an den dritten Kontaktlöchern 58a und an den Seitenwänden und den Bodenflächen der zweiten Kontaktlöcher 56a ausgebildet. Als nächstes wird der dünne Film auf den dritten Isolierschichtmustern 58 mit Hilfe eines CMP Prozesses entfernt, um die Schutzschicht 59 zu bilden. Obwohl die Schutzschicht 59 auf den beschädigbaren Abschnitten der ersten Isolierschichtmuster 52 alleine ausgebildet werden kann, wird die Schutzschicht 59 in bevorzugter Weise an den Seitenwänden der dritten Kontaktlöcher 58a und an den Seitenwänden und den Bodenflächen der zweiten Kontaktlöcher 56a ausgebildet.
  • Wenn die ersten Isolierschichtmuster 52 beschädigt werden, wird die Schutzschicht 59 auf den beschädigten Abschnitten der ersten Isolierschichtmuster 52 ausgebildet. Beispielsweise enthält die Schutzschicht 59 einen Siliziumnitridfilm oder einen Aluminiumoxidfilm. Obwohl diese zweite Filme unabhängig verwendet werden kön nen, um die Schutzschicht 59 zu bilden, kann auch ein zusammengesetzter Film mit einem Siliziumnitridfilm und einem Aluminiumoxidfilm dazu verwendet werden, um die Schutzschicht 59 zu bilden.
  • Es wird dann ein leitender Film für die Bodenelektroden 60 der Kondensatoren ausgebildet und wird bearbeitet, um die Bodenelektroden 60 mit den unteren Knotenpunkten 60b und den oberen Knotenpunkten 60a zu bilden. Hierbei werden die Bodenelektroden 60 gemäß den Prozessen hergestellt, die unter Hinweis auf die 3D und 3E beschrieben wurden.
  • Gemäß 6 werden, nachdem die zweiten Isolierschichtmuster 56 und die dritten Isolierschichtmuster 58 entfernt worden sind, die Schutzschicht 59 und die Ätzstoppschicht 55, die durch das Entfernen der zweiten und der dritten Isolierschichtmuster 56 und 58 freigelegt wurde, entfernt. Die zweiten Isolierschichtmuster 56, die dritten Isolierschichtmuster 58, die Schutzschicht 59 und die Ätzstoppschicht 55 werden mit Hilfe von Prozessen beseitigt, die im wesentlichen identisch mit denjenigen sind, welche unter Hinweis auf 3E beschrieben wurden. In diesem Fall verbleiben Abschnitte der Schutzschicht 59 auf den ersten Isolierschichtmustern 52, um dadurch Schutzschichtmuster 59a zu bilden, welche die beschädigten Abschnitte der ersten Isolierschichtmuster 52 bedecken. Als ein Ergebnis werden Bodenelektroden 60 mit einer zylinderförmigen Gestalt über dem Substrat 50 gebildet. Jede der Bodenelektroden 60 enthält einen Anschlußflag 51, den Kontaktpfropfen 54, das Schutzschichtmuster 59a, den oberen Knotenpunkt 60a und den unteren Knotenpunkt 60b. die oberen und die unteren Knotenpunkte 60a und 60b besitzen zylinderförmige Gestalten. Der obere Knotenpunkt 60a ist mit dem unteren Knotenpunkt 60b verbunden. Hierbei werden die oberen und unteren Knotenpunkte 60a und 60b zusammenhängend oder einstückig ausgebildet. Zusätzlich ist die kritische Abmessung des unteren Knotenpunktes 60b in bevorzugter Weise größer als diejenige des oberen Knotenpunktes 60a. Spezifischer ausgedrückt werden die Schutzschichtmuster 59a nahe den oberen Abschnitten der Kontaktpfropfen 54 der Bodenelektroden 60 ausgebildet, wodurch verhindert wird, daß sich eine Musterbrücke zwischen den Kontaktpfropfen 54 bildet und zwar aufgrund der Schutz schichtmuster 59a. Somit wird die Ausbildung einer Musterbrücke zwischen den Kontaktpfropfen, die häufig während der Ausbildung des zylinderförmig gestalteten Kondensators entstehen, mit Hilfe der Schutzschichtmuster 59a verhindert.
  • Im Folgenden wird ein Verfahren zur Herstellung einer DRAM Vorrichtung beschrieben und zwar durch Anwendung der Prozesse zum Ausbilden der Bodenelektrode des zylinderförmig gestalteten Kondensators.
  • Gemäß einer Ausführungsform wird die Isolierschicht nahe den oberen Abschnitten der Kontaktpfropfen für die Bodenelektroden nicht vollständig geätzt, wodurch verhindert wird, daß sich eine Brücke zwischen den Kontaktpfropfen bildet, wenn die zylinderförmig gestalteten Kondensatoren gebildet werden. Obwohl die Isolierschicht nahe den oberen Abschnitten der Kontaktpfropfen etwas angeätzt wird, kann die Brückenbildung zwischen dem Kontaktpfropfen verhindert werden und zwar aufgrund der verbleibenden Isolierschicht nahe den oberen Abschnitten der Kontaktpfropfen.
  • Das Verfahren der vorliegenden Erfindung kann in vorteilhafter Weise dazu verwendet werden, um einen zylinderförmig gestalteten Kondensator mit einer großen Höhe herzustellen, wobei gleichzeitig verhindert wird, daß der Kondensator kollabiert.
  • Zusätzlich besitzt eine Halbleitervorrichtung, die den Kondensator enthält, eine verbesserte elektrische Zuverlässigkeit, da Brücken zwischen den Kontaktpfropfen verhindert werden, die durch den Ätzvorgang der oberen Abschnitte der Kontaktpfropfen hervorgerufen werden.
  • Ferner kann die Struktur mit dem leitenden Film für die Knotenpunkte in ausreichender Weise für Metallverdrahtungen einer Halbleitervorrichtung verwendet werden.
  • Es werden nun Ausführungsformen der Erfindung beschrieben.
  • Gemäß einem Aspekt der Erfindung wird auf einem Substrat ein erstes Isolierschichtmuster mit einem ersten Kontaktloch gebildet. Es wird ein Kontaktpfropfen für eine Bodenelektrode eines Kondensators in dem Kontaktloch hergestellt und es wird dann ein zweites Isolierschichtmuster auf dem ersten Isolierschichtmuster gebildet. Das zweite Isolierschichtmuster besitzt ein zweites Kontaktloch, welches den Kontaktpfropfen freilegt. Eine Schutzschicht wird auf einem Abschnitt des ersten Isolierschichtmusters gebildet, welches durch das zweite Kontaktloch freigelegt ist, und auch an einer Seitenwand des zweiten Kontaktloches gebildet. Ein leitender Film für die Bodenelektrode wird dann durchgehend auf der Schutzschicht und auf dem Kontaktpfropfen gebildet. Das zweite Isolierschichtmuster wird entfernt und die Schutzschicht wird dann nur teilweise entfernt.
  • Gemäß einer Ausführungsform der Erfindung kann der Abschnitt des ersten Isolierschichtmusters nahe dem oberen Abschnitt des Kontaktloches geringfügig während der Prozesse der Ausbildung des Kondensators angeätzt werden. Die Schutzschicht, die nahe dem ersten Isolierschichtmuster ausgebildet ist, verhindert das Erzeugen einer Brücke zwischen den Kontaktpfropfen. Daher besitzt der Kondensator eine zylinderförmige Gestalt, wobei die Höhe des Kondensators vergrößert werden kann und zwar ohne Gefahr eines Kollabierens. Als ein Ergebnis wird die Zuverlässigkeit einer Halbleitervorrichtung, die den Kondensator enthält, erhöht.

Claims (18)

  1. Verfahren zum Ausbilden einer Bodenelektrode (40) eines Kondensators einer Halbleitervorrichtung, mit den folgenden Schritten: Ausbilden eines ersten Isolierschichtmusters (32) mit einem ersten Kontaktloch (33); Ausbilden eines Kontaktpfropfens (34) in dem ersten Kontaktloch (33); Ausbilden eines zweiten Isolierschichtmusters (36a) auf dem ersten Isolierschichtmuster (32), wobei das zweite Isolierschichtmuster (36a) ein zweites Kontaktloch (36b) enthält, welches den Kontaktpfropfen (34) freilegt und einen Abschnitt des ersten Isolierschichtmusters (32) freilegt; Ausbilden einer Schutzschicht auf einer Seitenwand des zweiten Kontaktloches (36b) und auf dem freigelegten Abschnitt des ersten Isolierschichtmusters (32); Ausbilden eines leitenden Films für eine Bodenelektrode (40) durchgehend auf der Schutzschicht und auf dem Kontaktpfropfen (34); Entfernen des zweiten Isolierschichtmusters (36a); und teilweises Entfernen der Schutzschicht, so daß ein Abschnitt der Schutzschicht nahe dem Kontaktpfropfen (34) zurückbleibt.
  2. Verfahren nach Anspruch 1, bei dem das erste Isolierschichtmuster (32) eine Ätzrate aufweist, die kleiner ist als eine zweite Ätzrate des zweiten Isolierschichtmusters (36a).
  3. Verfahren nach Anspruch 2, bei dem das erste Isolierschichtmuster (32) einen BPSG Film enthält, der 3,5 bis 4,5 Gew.-% Bor und 3,3 bis 3,7 Gew.-% Phosphor enthält, und wobei das zweite Isolierschichtmuster (36a) einen BPSG Film aufweist, der 2,3 bis 2,7 Gew.-% Bor und 2,25 bis 2,65 Gew.-% Phosphor enthält.
  4. Verfahren nach Anspruch 1, bei dem ferner: ein erster Reinigungsprozeß nach der Ausbildung des ersten Isolierschichtmusters (32) durchgeführt wird; und ein zweiter Reinigungsprozeß nach der Ausbildung des zweiten Isolierschichtmusters (36a) durchgeführt wird.
  5. Verfahren nach Anspruch 4, bei dem die Ausführung des ersten Reinigungsprozesses und die Ausführung des zweiten Reinigungsprozesses folgendes umfaßt: Durchführen eines Prozesses, der ausgewählt ist aus der Gruppe bestehend aus einem Reinigungsprozeß unter Verwendung einer Standardreinigungs-1(SC-1)Lösung, eines Reinigungsprozesses unter Verwendung einer Fluorwasserstoff(HF)-Lösung, oder einem Reinigungsprozess, der sequentiell unter Verwendung der Standardreinigungs-1(SC-1)-Lösung und der Fluorwasserstofflösung (HF) durchgeführt wird.
  6. Verfahren nach Anspruch 1, bei dem ferner ein Abstandshalter an einer Seitenwand des ersten Kontaktloches (33) ausgebildet wird.
  7. Verfahren nach Anspruch 6, bei dem die Ausbildung des Abstandshalters an der Seitenwand des ersten Kontaktloches (33) folgendes umfaßt: Ausbilden eines Abstandshalters an der Seitenwand und auf einer Bodenfläche des ersten Kontaktloches (33) und an dem ersten Isolierschichtmuster (32), wobei der Abstandshalter einen Film umfaßt, der ausgewählt ist aus der Gruppe bestehend aus einem Siliziumnitridfilm, einem Oxidfilm und einem zusammengesetzten Film, der einen Siliziumnitridfilm und einen Oxidfilm enthält; und Ätzen des Abstandshalters.
  8. Verfahren nach Anspruch 1, bei dem ferner eine Ätzstoppschicht (35) auf dem ersten Isolierschichtmuster (32) und auf dem Kontaktpfropfen (34) ausgebildet wird.
  9. Verfahren nach Anspruch 8, bei dem das Ausbilden der Ätzstoppschicht (35) folgendes umfaßt: Ausbilden eines Filmes, der ausgewählt ist aus der Gruppe bestehend aus einem Siliziumnitridfilm, einem Oxidfilm und einem zusammengesetzten Film, der einen Siliziumnitridfilm und einen Oxidfilm enthält.
  10. Verfahren nach Anspruch 8 oder 9, bei dem ferner die Ätzstoppschicht (35) entfernt wird.
  11. Verfahren nach Anspruch 10, bei dem das Entfernen der Ätzstoppschicht (35) folgendes umfaßt: Entfernen der Ätzstoppschicht (35) mit Hilfe eines Feuchtätzprozesses, bei dem eine Phosphorsäurelösung angewendet wird, wenn die Ätzstoppschicht (35) den Siliziumnitridfilm enthält.
  12. Verfahren nach Anspruch 1, bei dem das Ausbilden der Schutzschicht folgendes umfaßt: Ausbilden eines Filmes, der ausgewählt ist aus der Gruppe bestehend aus einem Siliziumnitridfilm, einem Aluminiumfilm und einem zusammengesetzten Film, der einen Siliziumnitridfilm und einen Aluminiumoxidfilm enthält.
  13. Verfahren nach Anspruch 12, bei dem das teilweise Entfernen der Schutzschicht folgendes umfaßt: teilweises Entfernen der Schutzschicht mit Hilfe eines Feuchtätzprozesses, bei dem eine Phosphorsäurelösung verwendet wird, wenn die Schutzschicht den Siliziumnitridfilm enthält.
  14. Verfahren nach Anspruch 1, bei dem das Ausbilden des zweiten Isolierschichtmusters (36a) das Ausbilden des zweiten Isolierschichtmusters (36a) mit Hilfe eines Prozesses umfaßt, der ausgewählt ist aus der Gruppe bestehend aus einem Trockenätzprozeß und einem Feuchtätzprozeß.
  15. Verfahren nach Anspruch 2, bei dem ferner: eine dritte Isolierschicht (38) mit einer dritten Ätzrate auf dem zweiten Isolierschichtmuster (36a) ausgebildet wird, wobei die dritte Ätzrate geringer ist als die zweite Ätzrate; und ein drittes Isolierschichtmuster (38a) mit einem dritten Kontaktloch (38b) ausgebildet wird, welches einen Abschnitt des zweiten Isolierschichtmusters (36a) freilegt, wo das zweite Kontaktloch (36b) ausgebildet ist, und zwar durch Ätzen der dritten Isolierschicht (38), wobei eine kritische Abmessung des dritten Kontaktloches (38b) kleiner ist als eine kritische Abmessung des zweiten Kontaktloches (36b) in Einklang mit einer Ätzratendifferenz zwischen der dritten Ätzrate und der zweiten Ätzrate.
  16. Verfahren nach Anspruch 15, bei dem die Ausbildung einer dritten Isolierschicht (38) das Ausbilden einer TEOS Schicht umfaßt.
  17. Verfahren nach Anspruch 15, bei dem das Ausbilden eines dritten Isolierschichtmusters (38a) die Anwendung eines Prozesses umfaßt, der ausgewählt ist aus einer Gruppe bestehend aus einem Trockenätzprozeß und einem Feuchtätzprozeß.
  18. Verfahren nach Anspruch 16, bei dem ferner das dritte Isolierschichtmuster (38a) entfernt wird.
DE10362148A 2003-01-06 2003-10-13 Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung Expired - Fee Related DE10362148B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0000533A KR100506816B1 (ko) 2003-01-06 2003-01-06 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법
KR10-2003-0000533 2003-01-06
DE10347462A DE10347462A1 (de) 2003-01-06 2003-10-13 Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben

Publications (1)

Publication Number Publication Date
DE10362148B4 true DE10362148B4 (de) 2010-01-14

Family

ID=31713195

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10362148A Expired - Fee Related DE10362148B4 (de) 2003-01-06 2003-10-13 Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE10347462A Ceased DE10347462A1 (de) 2003-01-06 2003-10-13 Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10347462A Ceased DE10347462A1 (de) 2003-01-06 2003-10-13 Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (7)

Country Link
US (2) US6930014B2 (de)
JP (1) JP2004214679A (de)
KR (1) KR100506816B1 (de)
CN (1) CN100380594C (de)
DE (2) DE10362148B4 (de)
GB (1) GB2399944B (de)
TW (1) TWI251334B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558005B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들
KR100541682B1 (ko) * 2004-03-10 2006-01-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100672816B1 (ko) * 2004-03-16 2007-01-22 삼성전자주식회사 반도체 메모리 장치의 캐패시터 형성방법
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
KR100580117B1 (ko) * 2004-09-03 2006-05-12 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 소자의 소자 분리막 형성방법
US7220642B2 (en) * 2004-11-12 2007-05-22 Spansion Llc Protection of active layers of memory cells during processing of other elements
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
TWI281231B (en) 2004-12-20 2007-05-11 Hynix Semiconductor Inc Method for forming storage node of capacitor in semiconductor device
JP4596323B2 (ja) * 2005-09-20 2010-12-08 富士フイルム株式会社 スペーサ付カバーガラスの洗浄方法
KR100829597B1 (ko) * 2006-11-10 2008-05-14 삼성전자주식회사 반도체 장치의 세정 방법 및 제조 방법
KR100875164B1 (ko) * 2007-06-26 2008-12-22 주식회사 동부하이텍 웨이퍼의 세정 방법
KR100949880B1 (ko) * 2007-10-31 2010-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101557871B1 (ko) * 2009-03-26 2015-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101728135B1 (ko) * 2010-06-11 2017-04-18 삼성전자 주식회사 반도체 소자의 제조방법
JP6925268B2 (ja) 2014-12-08 2021-08-25 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 血管内デバイスによって測定されたコレジストレーションされた血管造影画像及び生理学的情報に基づいて診断処置を推奨するためのデバイス及び方法
WO2016092420A1 (en) 2014-12-08 2016-06-16 Koninklijke Philips N.V. Devices, systems, and methods for vessel assessment and intervention recommendation
US9627215B1 (en) * 2015-09-25 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for interconnection
US10879346B2 (en) * 2016-07-01 2020-12-29 Intel Corporation Capacitor including multilayer dielectric stack
US9793105B1 (en) * 2016-08-02 2017-10-17 United Microelectronics Corporation Fabricating method of fin field effect transistor (FinFET)
US10083863B1 (en) * 2017-05-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
CN109326596B (zh) * 2017-08-01 2022-05-03 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
KR102443047B1 (ko) * 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
KR20210050630A (ko) * 2019-10-28 2021-05-10 삼성전자주식회사 반도체 메모리 소자
CN113130380B (zh) * 2019-12-30 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604696A (en) * 1994-07-29 1997-02-18 Nec Corporation Stacked capacitor type semiconductor memory device with good flatness characteristics
US6080620A (en) * 1998-06-03 2000-06-27 Vanguard International Semiconductor Corporation Method for fabricating interconnection and capacitors of a DRAM using a simple geometry active area, self-aligned etching, and polysilicon plugs
JP2001057413A (ja) * 1999-06-11 2001-02-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6228736B1 (en) * 1998-08-07 2001-05-08 Taiwan Semiconductor Manufacturing Company Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM)
US20020025678A1 (en) * 2000-01-18 2002-02-28 United Microelectronics Corp. Method for reducing thermal budget in node contact application
KR20020070730A (ko) * 2001-03-03 2002-09-11 삼성전자 주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
US20020167037A1 (en) * 2001-05-10 2002-11-14 Kong-Soo Lee Capacitor of an integrated circuit device and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943582A (en) * 1997-05-05 1999-08-24 Taiwan Semiconductor Manufacturing Co. Ltd. Method for forming DRAM stacked capacitor
KR100312027B1 (ko) 1998-06-26 2002-01-17 박종섭 반도체메모리소자의캐패시터형성방법
US6235639B1 (en) * 1998-11-25 2001-05-22 Micron Technology, Inc. Method of making straight wall containers and the resultant containers
US6215187B1 (en) * 1999-06-11 2001-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
KR100322536B1 (ko) * 1999-06-29 2002-03-18 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
JP2001060673A (ja) * 1999-08-23 2001-03-06 Matsushita Electronics Industry Corp 半導体記憶容量素子およびその製造方法
JP3953715B2 (ja) * 2000-07-31 2007-08-08 富士通株式会社 半導体装置及びその製造方法
US6383868B1 (en) * 2000-08-31 2002-05-07 Micron Technology, Inc. Methods for forming contact and container structures, and integrated circuit devices therefrom
US6624018B1 (en) * 2001-04-23 2003-09-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a DRAM device featuring alternate fin type capacitor structures
KR100434496B1 (ko) * 2001-12-11 2004-06-05 삼성전자주식회사 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법
KR100433848B1 (ko) 2001-12-21 2004-06-04 주식회사 하이닉스반도체 전하저장전극 형성 방법
KR20030059357A (ko) 2001-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
US6548853B1 (en) * 2002-02-13 2003-04-15 Samsung Electronics Co., Ltd. Cylindrical capacitors having a stepped sidewall and methods for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604696A (en) * 1994-07-29 1997-02-18 Nec Corporation Stacked capacitor type semiconductor memory device with good flatness characteristics
US6080620A (en) * 1998-06-03 2000-06-27 Vanguard International Semiconductor Corporation Method for fabricating interconnection and capacitors of a DRAM using a simple geometry active area, self-aligned etching, and polysilicon plugs
US6228736B1 (en) * 1998-08-07 2001-05-08 Taiwan Semiconductor Manufacturing Company Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM)
JP2001057413A (ja) * 1999-06-11 2001-02-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20020025678A1 (en) * 2000-01-18 2002-02-28 United Microelectronics Corp. Method for reducing thermal budget in node contact application
KR20020070730A (ko) * 2001-03-03 2002-09-11 삼성전자 주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
US20020167037A1 (en) * 2001-05-10 2002-11-14 Kong-Soo Lee Capacitor of an integrated circuit device and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Abstr & JP 2001057413 A *
JP 13-057 413 A (Abstract)

Also Published As

Publication number Publication date
CN100380594C (zh) 2008-04-09
CN1518066A (zh) 2004-08-04
JP2004214679A (ja) 2004-07-29
DE10347462A1 (de) 2004-07-22
TW200412664A (en) 2004-07-16
KR20040063205A (ko) 2004-07-14
KR100506816B1 (ko) 2005-08-09
US6930014B2 (en) 2005-08-16
TWI251334B (en) 2006-03-11
US20050263814A1 (en) 2005-12-01
US20040129967A1 (en) 2004-07-08
GB2399944A (en) 2004-09-29
GB2399944B (en) 2005-06-08
GB0400088D0 (en) 2004-02-04

Similar Documents

Publication Publication Date Title
DE10362148B4 (de) Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE102004055463B4 (de) Integrierte Schaltungsvorrichtung mit Kondensatorelektroden mit darauf befindlichen Isolier-Spacern und Verfahren zur Herstellung derselben
DE102004056350B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit einem Kondensator, der einen gestuften zylindrischen Aufbau aufweist
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102004039660B4 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
EP1573819A1 (de) Verfahren zum herstellen einer kondensatoranordnung und kondensatoranordnung
DE19935946A1 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE19907062B4 (de) Verfahren zur Herstellung eines DRAM-Zellenkondensators
DE102005026315A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE19852763A1 (de) Verfahren zur Herstellung von Graben-Kondensatoren für DRAM-Zellen
DE102014118882A1 (de) Halbleiteranordnung mit Kondensator und Verfahren zu deren Herstellung
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE4333989B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
DE19845858A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102021110022A1 (de) Interconnect-struktur für halbleitervorrichtungen
DE10347458A1 (de) Seitenwand-Abstandshalterstruktur für einen Selbstausrichtkontakt und Verfahren zur Herstellung derselben
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 10347462

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
8181 Inventor (new situation)

Inventor name: HUR, KI-JAE, SEOUL/SOUL, KR

Inventor name: KIM, SI-YOUN, SEOUL/SOUL, KR

AC Divided out of

Ref document number: 10347462

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee