KR100829597B1 - 반도체 장치의 세정 방법 및 제조 방법 - Google Patents

반도체 장치의 세정 방법 및 제조 방법 Download PDF

Info

Publication number
KR100829597B1
KR100829597B1 KR1020060110900A KR20060110900A KR100829597B1 KR 100829597 B1 KR100829597 B1 KR 100829597B1 KR 1020060110900 A KR1020060110900 A KR 1020060110900A KR 20060110900 A KR20060110900 A KR 20060110900A KR 100829597 B1 KR100829597 B1 KR 100829597B1
Authority
KR
South Korea
Prior art keywords
cleaning solution
pattern
cleaning
gate pattern
water
Prior art date
Application number
KR1020060110900A
Other languages
English (en)
Inventor
이금주
배진혜
강대근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060110900A priority Critical patent/KR100829597B1/ko
Priority to US11/983,513 priority patent/US7582539B2/en
Application granted granted Critical
Publication of KR100829597B1 publication Critical patent/KR100829597B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/39—Organic or inorganic per-compounds
    • C11D3/3947—Liquid compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/06—Hydroxides
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/08—Acids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

개시된 반도체 장치의 세정 방법은 오존(O3)수를 포함하는 제1 세정 용액을 이용하여 금속을 포함하는 게이트 패턴을 소비시키지 않으면서 게이트 패턴에 부착된 불순물들을 제거하고, 수산화암모늄(NH4OH), 과산화수소(H2O2) 및 순수(DI water)를 포함하는 제2 세정 용액을 이용하여 게이트 패턴에 잔재하는 불순물들을 제거한다. 따라서, 오존수를 포함하는 제1 세정 용액 및 수산화암모늄, 과산화수소 및 순수를 포함하는 제2 세정 용액을 이용하여 구조물에 부착된 불순물들을 제거함으로써, 바우잉 현상 또는 튀어나옴 현상이 발생하는 것을 방지할 수 있다.

Description

반도체 장치의 세정 방법 및 제조 방법{method of cleaning semiconductor device and manufacturing the same}
도 1a 및 도1 b는 종래의 방법에 따라 반도체 장치를 세정할 때 발생하는 문제점을 지적하기 위한 사진들이다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치의 세정 방법을 설명하기 위한 흐름도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 세정 방법을 설명하기 위한 흐름도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 8은 도 2의 반도체 장치의 세정 방법에 따라 반도체 장치를 세정할 때의 반도체 장치를 나타내는 사진이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 반도체 기판 120 : 절연막
122 : 절연막 패턴 125 : 도전막
127 : 도전막 패턴 130 : 폴리실리콘막
132 : 폴리실리콘 패턴 140 : 텅스텐 실리사이드막
142 : 텅스텐 실리사이드 패턴 150 : 하드 마스크막
152 : 하드 마스크 패턴 160 : 산화막
170 : 스페이서
본 발명은 반도체 장치의 세정 방법 및 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 장치의 구조물에 부착된 불순물들을 제거하는 반도체 장치의 세정 방법 및 제조 방법에 관한 것이다.
반도체 메모리 장치의 고속 동작 및 대용량의 저장 능력이 요구됨에 따라 소자의 집적도, 신뢰성 및 응답 속도 등을 향상시키는 방향으로 반도체의 제조 기술이 발전되어 왔다. 이러한 기술의 발전으로 인해 금속을 반도체 소자의 도전성 구조물로 형성하기 위한 노력이 진행되고 있다. 예를 들어, 메모리 장치의 게이트 전극이나 비트 라인 전극에 포함되는 금속 패턴을 형성하는데, 일반적으로 저 저항을 구현하기 위하여 텅스텐 실리사이드(WSix) 등이 상기 금속 물질로 사용되고 있다.
상기 게이트 전극과 같은 도전성 구조물을 형성하는 과정은 먼저 반도체 기판 상에 산화막 및 도전막을 형성하는 증착 공정, 상기 산화막 및 도전막을 선택적으로 식각하는 식각 공정 및 상기 게이트 전극을 형성하기 위한 패터닝 공정을 수행한다.
또한, 상기 식각 공정 및 패터닝 공정을 수행한 후에 발생하는 불순물을 제 거하기 위해 세정 공정을 수행한다. 일반적으로, APM(SC-1)이나 SPM(황산스트립) 등의 세정액 조성물을 사용하여 상기 세정 공정을 진행할 경우, 텅스텐 실리사이드막의 일부 영역이 소비(consume)되거나 손상된다.
이에 게이트 전극의 측벽 손상 및 기판의 표면 손상을 큐어링(curing)하고 상기 게이트 전극의 바닥 에지 부분을 라운딩하기 위해 재산화(re-oxidation) 공정을 일반적으로 수행하고 있다. 이때, 재산화 공정에서 세정 공정 중에 부식된 텅스텐 실리사이드막이 팽창되어, 바우잉(bowing)현상이나 튀어나옴 현상이 없는 이상적인 게이트 프로파일(profile)을 구현할 수 있다.
한편, 최근에는 상기 리옥시데이션 공정은 플라즈마 방식으로 수행된다. 종래의 퍼니스(furnace) 방식으로 진행하는 경우와 비교하여 텅스텐 실리사이드막의 팽창 현상이 거의 발생하지 않으므로, 도 1a와 같이 게이트 전극의 측벽의 내부 방향으로 형성된 홈 형상의 바우잉(bowing) 현상이 발생하는 문제점이 생긴다.
이에, 텅스텐 실리사이드막의 소비를 줄이기 위해 상기 세정액의 양을 줄일 경우에는 게이트 전극에 부착된 불순물이 충분하게 제거되지 않는다. 따라서, 게이트 전극의 제조 공정이 종료된 경우, 게이트 전극의 측벽에 제거되지 않은 불순물로 인해 발생한 오염이 제품의 수율과 신뢰성에 큰 영향을 미치게 되는 문제점이 발생하게 된다.
따라서, 세정 공정 과정에서, 게이트 전극의 측벽에 부착된 불순물을 충분하게 제거함과 동시에, 게이트 전극의 측벽을 소비시키지 않는 세정액에 대한 필요성이 대두된다.
본 발명의 일 목적은 반도체 장치의 구조물 패턴에 부착된 불순물을 충분히 제거할 수 있는 반도체 장치의 세정 방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 반도체 장치의 세정 방법을 이용한 반도체 장치의 제조 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 세정 방법은, 오존(O3)수를 포함하는 제1 세정 용액을 이용하여 금속을 포함하는 게이트 패턴을 소비시키지 않으면서 상기 게이트 패턴에 부착된 불순물들을 제거하고, 수산화암모늄(NH4OH), 과산화수소(H2O2) 및 순수(DI water)를 포함하는 제2 세정 용액을 이용하여 상기 게이트 패턴에 잔재하는 불순물들을 제거한다.
본 발명의 일 실시예에 따르면, 상기 금속은 텅스텐 실리사이드이다.
본 발명의 일 실시예에 따르면, 상기 오존수에 포함된 오존 농도는 10 내지 100 ppm이며, 상기 제2 세정 용액을 이용하여 상기 구조물에 부착된 불순물들을 제거하는 단계는 0 내지 50℃ 의 온도에서 수행한다.
삭제
본 발명의 일 실시예에 따르면, 상기 제2 세정 용액은 HF를 더 포함하며, 상기 HF는 0.01 내지 0.1 퍼센트의 농도를 갖는다.
본 발명의 일 실시예에 따르면, 상기 구조물에 부착된 불순물들을 제거하는 단계 이후에, 상기 구조물을 린스하는 단계 및 상기 구조물을 건조하는 단계를 더 포함한다.
이에 따라, 상기한 반도체 장치의 세정 방법은 상기 구조물에 부착된 불순물을 효과적으로 제거할 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은, 반도체 기판 상에 절연막 및 도전막을 순차적으로 형성하고, 상기 결과물을 순차적으로 식각하여 절연막 패턴 및 도전막 패턴을 포함하는 게이트 패턴을 형성하며, 오존(O3)수를 포함하는 제1 세정 용액을 이용하여 금속을 포함하는 상기 게이트 패턴을 소비시키지 않으면서 상기 게이트 패턴에 부착된 불순물들을 제거하고, 수산화암모늄(NH4OH), 과산화수소(H2O2) 및 순수(DI water)를 포함하는 제2 세정 용액을 이용하여 상기 게이트 패턴에 잔재하는 불순물들을 제거한다.
본 발명의 일 실시예에 따르면, 상기 도전막 패턴은 텅스텐 실리사이드로 이루어진다.
본 발명의 일 실시예에 따르면, 상기 오존수에 포함된 오존 농도는 10 내지 100 ppm이며, 상기 제2 세정 용액을 이용하여 상기 구조물 패턴에 부착된 불순물들을 제거하는 단계는 0 내지 50℃ 의 온도에서 수행한다.
본 발명의 일 실시예에 따르면, 상기 제2 세정 용액은 HF를 더 포함하며, 상기 HF의 농도는 0.01 내지 0.1 퍼센트이다.
본 발명의 일 실시예에 따르면, 상기 제1 세정 용액 및 제2 세정 용액을 이용하여 상기 게이트 패턴에 부착된 불순물들을 제거하는 단계 이후에, 상기 게이트 패턴이 형성된 상기 반도체 기판에 재산화 공정을 수행하여 상기 반도체 기판 및 상기 게이트 패턴의 외부 표면에 산화막을 형성하는 단계를 더 포함한다. 상기 재 산화 공정은 플라즈마를 이용하여 수행한다.
본 발명의 일 실시예에 따르면, 상기 산화막이 형성된 게이트 패턴의 측벽에 스페이서를 형성하는 단계를 더 포함한다.
이러한 반도체 장치의 세정 방법 및 제조 방법에 따르면, 상기 게이트 패턴에 부착된 불순물을 효과적으로 제거할 수 있을 뿐 아니라, 게이트 패턴의 프로파일(profile)을 이상적으로 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 박막 및 영역들의 두께와 크기 등은 그 명확성을 기하기 위하여 과장되어진 것이다. 또한, 박막이 다른 박막 또는 기판 상에 있다고 언급되어 지는 경우에 그것은 다른 박막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 박막이 개재될 수도 있다.
세정 방법 1
도 2는 본 발명의 일 실시예에 따른 반도체 장치의 세정 방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따라, 먼저 제1 세정 용액을 이용하여 금속을 포함하는 구조물에 부착된 불순물을 제거하는 세정 공정을 진행한다(S110).
상기 구조물은 반도페 기판 상에 형성된 구조물 패턴을 포함한다. 예를 들어, 상기 금속은 텅스텐 실리사이드(WSi)이다. 이와 달리, 상기 금속은 티타늄 실리사이드, 탄탈늄 실리사이드 또는 코발트 실리사이드 등이 될 수 있다.
또한, 상기 구조물 패턴은 예를 들어, 게이트 패턴이 될 수 있다. 게이트 패턴은 반도체 기판 상에 형성된 게이트 절연막 및 상기 게이트 절연막 상에 형성된 게이트 도전막을 포함한다.
이와 달리, 상기 구조물 패턴은 비트라인 전극이 될 수 있다. 이 경우, 비트라인 전극은 콘택 패드를 포함하는 반도체 기판 상에 개구부를 갖도록 형성된 몰드막과, 상기 개구부의 내벽 및 몰드막의 상면 상에 형성된 도전막을 포함한다.
이하에서는 상기 구조물 패턴이 게이트 패턴인 경우로 설명하기로 한다. 이에 구조물 패턴을 형성하는 과정을 간단히 설명하기로 한다.
상기 구조물 패턴은 절연막 및 도전막을 포함한다. 상기 절연막 및 도전막은 상기 반도체 기판 상에 순차적으로 형성된다. 이후, 상기 절연막 및 상기 도전막이 패터닝 된 구조물 패턴이 형성된다. 즉, 구조물 패턴은 절연막 패턴, 도전막 패턴을 포함한다.
상기 구조물 패턴을 패터닝하기 위한 식각 공정을 수행한 이후, 상기 구조물 패턴의 측벽 및 상기 반도체 기판 상에 부착된 불순물을 제거하기 위해 세정 공정 을 수행하는 것이 일반적으로 바람직하다. 본 실시예에서, 상기 세정 공정은 제1 세정 용액 및 제2 세정 용액을 이용하여 상기 불순물을 제거한다.
상기 제1 세정 용액은 수산화암모늄(NH4OH), 과산화수소(H2O2) 및 순수(DI water)를 포함한다. 예를 들어, 상기 제1 세정 용액은 일반적으로 수산화암모늄, 과산화수속 및 순수가 약 1 : 4 : 20 부피비로 혼합된 식각 용액, 즉 SC-1 용액이다.
또한, 상기 제1 세정 용액을 이용하여 불순물들을 제거하는 상기 세정 공정은, 예를 들어 약 40 내지 80 ℃의 온도에서 수행된다. 이는 상기 제1 세정 용액이 상기 도전막 패턴에 포함된 텅스텐 실리사이드 패턴을 소비(consume)시키는 특징이 있으므로, 예를 들어, 상기 공정 진행 온도는 50℃ 의 저온으로 유지시키고, 적용시간은 예를 들어 5분을 초과하지 않는 것이 바람직하다. 이와 달리, 식각 공정에서 발생된 불순물의 양이 많은 경우에는 상기 제1 세정 용액을 이용한 세정 공정은 5분을 초과하도록 진행될 수 있다.
또한, 상기 제1 세정 용액을 이용하여 불순물을 제거하는 세정 공정 이후에는 상기 구조물 패턴을 린스하고 건조하는 단계를 더 포함할 수 있다. 즉, 상기 린스 공정은 물을 이용하여 상기 구조물 패턴에 불순물이 잔류하지 않도록 세정 공정 이후에 다시 한번 세정하는 역할을 한다.
상기 제1 세정 용액을 이용한 세정 공정은 딥핑(dipping) 공정, 스프레이(spray) 고정, 스핀(spin) 공정 또는 이소프로필알코올을 이용한 증기건조(iso-propyle alcohol vapor dryer) 공정으로 수행한다.
상기한 바와 같이, 상기 제1 세정 용액이 SC-1 용액인 경우, 상기 제1 세정 용액을 이용한 세정 공정은 상기 텅스텐 실리사이드 패턴을 소비시킬 수 있다. 즉, 상기 텅스텐 실리사이드 패턴은 상기 제1 세정 용액을 이용한 세정 공정이 진행된 이후, 외부 표면의 일부가 소비된다. 이는 뒤에서 언급할 상기 구조물 패턴이 형성된 상기 반도체 기판에 재산화(re-oxidation) 공정을 수행할 경우, 소비된 영역이 팽창하여 보상된다. 최근에는 상기 재산화 공정이 퍼니스(furnace) 방식이 아닌 플라즈마(plasma) 방식이 일반적으로 사용된다. 예를 들어, 플라즈마 방식의 재산화 공정의 경우, 상기 텅스텐 실리사이드 패턴의 소비된 영역의 팽창 정도가 감소한다. 따라서, 텅스텐 실리사이드 패턴을 소비시키지 않는 세정 용액을 이용하여 불순물들을 제거할 수 있는 세정 공정이 필요하다.
이에, 상기 제1 세정 용액을 이용한 세정 공정에 연속하여, 제2 세정 용액을 이용하여 상기 구조물에 부착된 불순물을 제거하는 세정 공정을 진행한다(S120).
상기 제2 세정 용액은 오존수(O3)를 포함한다. 예를 들어, 상기 제2 세정 용액의 오존수에 포함된 오존 농도는 10 내지 100 ppm 이다. 이와 달리, 상기 오존수에 포함된 오존 농도는 1 내지 100 ppm 이 될 수 있다.
또한, 상기 제2 세정 용액을 이용하여 상기 구조물에 부착된 불순물을 제거하는 공정은 예를 들어, 0 내지 50℃ 의 온도에서 진행된다. 이와 달리, 상기 제2 세정 용액을 이용한 세정 공정은 진행 정도에 따라 진행 온도를 달리 할 수 있다.
한편, 상기 제2 세정 용액은 HF를 포함할 수 있다. 이 경우, 상기 제2 세정 용액에 포함된 HF의 농도는 0.01 내지 0.1 퍼센트이다. 이와 달리, HF의 농도는 세 정 공정의 진행 정도에 따라 달라질 수 있다.
상기 오존수 및 HF를 포함하는 제2 세정 용액을 이용하여 상기 구조물에 부착된 불순물을 제거하는 세정 공정의 경우, 제1 세정 용액과는 달리 상기 텅스텐 실리사이드 패턴이 소비되지 않는다. 따라서, 상기 제2 세정 용액을 이용한 세정 공정은 텅스텐 실리사이드 패턴이 소비되지 않으면서 불순물들을 제거할 수 있다.
한편, 상기 제2 세정 용액을 이용하여 불순물을 제거하는 세정 공정 이후에는, 상기 제1 세정 용액의 경우와 마찬가지로, 상기 구조물 패턴을 린스하고 건조하는 단계를 더 포함할 수 있다.
또한, 상기 제2 세정 용액을 이용한 세정 공정은 제1 세정 용액을 이용한 세정 공정과 마찬가지로, 딥핑 공정, 스프레이 고정, 스핀 공정 또는 이소프로필알코올을 이용한 증기건조 공정으로 수행한다.
따라서, 상기한 바와 같이, SC-1 용액을 포함하는 상기 제1 세정 용액을 이용하여 세정 공정을 수행하는 경우에는 상기 구조물 패턴에 부착된 불순물을 용이하게 제거할 수 있으나, 상기 텅스텐 실리사이드 패턴이 소비 및 손상(damage)되는 문제점이 발생한다. 한편, 오존수를 포함하는 상기 제2 세정 용액을 이용하여 세정 공정을 수행하는 경우에는 상기 텅스텐 실리사이드 패턴이 소비되지는 않는다. 따라서, 본 실시예에서는, 상기 텅스텐 실리사이드 패턴을 소비시키나 불순물을 용이하게 제거할 수 있는 제1 세정 용액의 양을 감소시켜 세정 공정을 진행한 후에, 상기 텅스텐 실리사이드 패턴을 소비시키지 않으면서 잔여 불순물들을 제거할 수 있는 제2 세정 용액을 이용하여 세정 공정을 수행한다. 그러므로, 상기 제1 세정 용 액 및 상기 제2 세정 용액을 이용한 세정 공정은 상기 구조물에 부착된 불순물들을 충분하게 제거함과 동시에, 상기 구조물에 포함된 상기 텅스텐 실리사이드막이 소비 및 손상되는 것을 감소시킬 수 있다.
세정 방법 2
도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 세정 방법을 설명하기 위한 흐름도이다. 도 3에서 설명된 반도체 장치의 세정 방법은 도 2에서 설명된 반도체 장치의 세정 방법과 비교하여, 세정 공정에 있어서 이용되는 세정 용액의 순서만 바뀌었으므로, 구체적인 설명은 생략하고 차이점만 설명하기로 한다.
도 3을 참조하며, 먼저, 제2 세정 용액을 이용하여 상기 구조물에 부착된 불순물을 제거하는 세정 공정을 진행한다(S210).
상기 제2 세정 용액은 오존수(O3)를 포함한다. 예를 들어, 상기 제2 세정 용액의 오존수에 포함된 오존 농도는 10 내지 100 ppm 이다. 한편, 상기 제2 세정 용액은 HF를 포함할 수 있다. 이 경우, 상기 제2 세정 용액에 포함된 HF의 농도는 0.01 내지 0.1 퍼센트이다. 이와 달리, HF의 농도는 세정 공정의 진행 정도에 따라 달라질 수 있다. 예를 들어, 상기 제2 세정 용액은 오존수 및 HF 중 선택된 어느 하나 또는 둘의 조합된 용액이 될 수 있다.
상기 오존수 및 HF를 포함하는 제2 세정 용액은 상기 텅스텐 실리사이드 패턴을 소비시키지 않으면서, 상기 구조물 패턴에 부착된 불순물들을 제거할 수 있다.
상기 제2 세정 용액을 이용한 세정 공정에 연속하여, 제1 세정 용액을 이용하여 상기 구조물 패턴의 측벽 및 상기 반도체 기판 상에 부착된 불순물을 제거하는 세정 공정을 진행한다(S220).
상기 제1 세정 용액은 수산화암모늄(NH4OH), 과산화수소(H2O2) 및 순수(DI water)를 포함한다. 예를 들어, 상기 제1 세정 용액은 일반적으로 수산화암모늄, 과산화수속 및 순수가 약 1 : 4 : 20 부피비로 혼합된 식각 용액, 즉 SC-1 용액이다.
상기 제1 세정 용액이 SC-1 용액인 경우, 상기 제1 세정 용액을 이용한 세정 공정은 상기 텅스텐 실리사이드 패턴을 소비시킬 수 있다. 즉, 상기 텅스텐 실리사이드 패턴은 상기 제1 세정 용액을 이용한 세정 공정이 진행된 이후, 외부 표면의 일부가 소비되거나 손상된다. 이는 뒤에서 언급할 상기 구조물 패턴이 형성된 상기 반도체 기판에 재산화 공정을 수행할 경우, 소비된 부위가 팽창하므로 상기 소비된 텅스텐 실리사이드 패턴이 보상된다. 다만, 상기 재산화 공정이 퍼니스 방식이 아닌 플라즈마 방식에 의한 경우에는 상기 소비된 상기 텅스텐 실리사이드 패턴의 팽창 정도가 적으므로, 이상적인 구조물 패턴을 형성하기 어려운 문제점이 발생한다.
따라서, 본 실시예에서와 같이, 먼저 제2 세정 용액을 이용하여 상기 텅스텐 실리사이드 패턴의 소비없이 상기 구조물에 부착된 불순물들을 일부 제거한 후에, 제1 세정 용액의 양을 감소시켜 불순물들을 제거하는 세정 공정을 진행한다. 따라서, 전체적 세정 공정을 진행한 후에는, 상기 구조물 패턴에 부착된 불순물들이 충분하게 제거됨과 동시에 상기 텅스텐 실리사이드막이 거의 소비되지 않는다.
반도체 장치 제조 방법
도 4 내지 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 4를 참조하면, 실리콘 웨이퍼와 같은 반도체 기판(110) 상에 절연막(120)을 형성하고, 절연막(120) 상에 도전막(125)을 형성한다.
절연막(120)은 예를 들어, 열산화(thermal oxidation) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정 등을 통해 약 70Å 내지 100Å 정도로 형성될 수 있다. 절연막(120)은 반도체 기판(110)의 표면 처리를 위해 약 750℃ 내지 900℃ 정도의 온도에서 형성되는 것이 바람직하다.
도전막(125)은 예를 들어, 폴리실리콘막(130) 및 텅스텐 실리사이드막(140)을 포함한다. 즉, 도전막(125)은 폴리실리콘막(130) 및 텅스텐 실리사이드막(140)으로 이루어진 폴리사이드 구조로 형성될 수 있다. 한편, 텅스텐 실리사이드막(140)은 예를 들어, 코발트 실리사이드막, 티타늄 실리사이드막 또는 탄탈륨 실리사이드막으로 대체될 수 있을 것이다.
하드 마스크막(150)은 도전막(125) 상에 절연막(120) 및 도전막(125)의 패터닝을 위하여 형성된다. 따라서, 하드 마스크막(150)은 산화막 또는 질화막의 단일막 또는 이들의 복합막으로 형성될 수 있다. 예를 들어, 하드 마스크막(150)은 실리콘 질화물로 이루어지며, SiH2Cl2 가스, SiH4 가스, NH3 가스 등을 이용하는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 공정 또는 플 라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition; PECVD) 공정을 통해 약 1500Å 정도의 두께로 형성될 수 있다.
도 5를 참조하면, 사진식각 공정으로 하드 마스크막(150)을 식각하여 하드 마스크 패턴(152)을 형성한다.
이어서, 하드 마스크 패턴(152)을 이용하여 절연막(120) 및 도전막(125)을 차례로 식각한다. 그 결과, 절연막 패턴(122) 및 도전막 패턴(127)이 하드 마스크 패턴(152)의 하부에 차례로 형성된다.
또한, 도전막 패턴(127)은 폴리실리콘 패턴(132) 및 텅스텐 실리사이드 패턴(142)을 포함한다. 따라서, 반도체 기판(110) 상에 절연막 패턴(122), 폴리실리콘 패턴(132), 텅스텐 실리사이드 패턴(142) 및 하드 마스크 패턴(152)이 차례로 형성된다. 따라서, 구조물 패턴이 반도체 기판(110) 상에 형성된다.
한편, 상기 식각 공정으로 인해 상기 구조물 패턴에 불순물들이 형성된다. 예를 들어, 상기 불순물들은 식각 용액에 포함된 물이 식각 공정 중에 형성되는 결과물에 잔류하고 있다가 후속 공정의 수행을 위한 이송 중에 대기에 노출되어 산화됨으로서 생성된다.
이에 따라, 후속 공정을 수행하기 이전에 상기 불순물들을 제거하기 위한 세정 공정을 수행하는 것이 바람직하다. 예를 들어, 습식 식각 공정에 의한 경우에는 습식 세정 공정을 수행하며, 건식 식각 공정에 의한 경우에는 건식 세정 공정을 수행한다. 본 실시예에서는 습식 공정인 경우를 설명하기로 한다.
이에 본 발명의 일 실시예에 의한 세정 공정의 경우, 먼저 반도체 기판(110) 및 구조물 패턴에 부착된 불순물을 제거하기 위해 제1 세정 용액을 이용한다. 상기 제1 세정 용액은 수산화암모늄, 과산화수소 및 순수를 포함한다. 예를 들어, 상기 제1 세정 용액은 일반적으로 수산화암모늄, 과산화수속 및 순수가 약 1 : 4 : 20 부피비로 혼합된 식각 용액, 즉 SC-1 용액이다.
이때, 상기 제1 세정 용액이 SC-1 용액인 경우, 상기 제1 세정 용액을 이용한 세정 공정은 텅스텐 실리사이드 패턴(142)을 소비 및 손상시킬 수 있다. 즉, 상기 텅스텐 실리사이드 패턴(142)은 상기 제1 세정 용액을 이용한 세정 공정에 의해 일부 영역이 내부로 소비되는 형상을 가질 수 있다. 이는 후술할 재산화(re-oxidation) 공정을 통하여 보상된다. 그러나, 최근에 사용되는 플라즈마 재산화 방식에 의한 경우에는 그 보상되는 정도가 적으므로, 상기 소비된 텅스텐 실리사이드막(142)의 일부가 내부로 들어가는 바우잉 현상이 발생한다. 따라서, 구조물 패턴은 이상적인 프로파일(profile)로 형성되기 힘들다.
한편, 제1 세정 용액의 양을 줄인 경우, 불순물들이 충분하게 제거되지 않을 가능성이 있다. 따라서, 본 실시예에서 상기 제1 세정 용액을 양을 줄여 상기 세정 공정을 진행한 후에, 제2 세정 공정을 이용하는 세정 공정을 진행한다.
상기 제2 세정 용액은 오존수(O3)를 포함한다. 예를 들어, 상기 제2 세정 용액의 오존수에 포함된 오존 농도는 10 내지 100 ppm 이다. 또한, 상기 제2 세정 용액은 HF를 포함할 수 있다. 상기 오존수 및 HF를 포함하는 제2 세정 용액을 이용하여 상기 구조물 패턴에 부착된 불순물을 제거하는 세정 공정의 경우, 제1 세정 용액과는 달리 텅스텐 실리사이드 패턴(142)이 소비되지 않는다. 따라서, 상기 제2 세정 용액을 이용한 세정 공정에 의해, 텅스텐 실리사이드 패턴(142)이 소비되지 않으면서 불순물들을 연속적으로 제거할 수 있다. 또한, 상기 제2 세정 용액을 이용함으로써, 텅스텐 실리사이드 패턴(142)의 소비 및 손상의 정도가 감소된다.
앞에서 언급한 바와 같이, 상기 세정 공정은 오존수를 포함하는 제1 세정 용액과 수산화암모늄, 과산화수속 및 순수를 포함하는 제2 세정 용액을 이용하여 수행할 수도 있다. 즉, 상기 세정 공정은 도 3을 참조하여 상술한 세정 방법 2를 이용하여 수행할 수 있을 것이다.
도 6을 참조하면, 상기 구조물 패턴의 식각 공정 및 세정 공정에 의하여 발생한 구조물 패턴의 측벽 손상 및 반도체 기판(110)의 표면 손상을 큐어링하고 상기 구조물 패턴의 바닥 에지 부분을 라운딩 시키기 위한 재산화 공정을 통상적으로 실시된다.
상기 재산화 공정에 의할 경우, 실리콘(Si)과 산화제(oxidant)와의 반응에 의해 반도체 기판(110)의 표면과 상기 구조물 패턴의 측면이 산화되어 산화막(160)이 형성된다.
본 실시예에서, 상기 재산화 공정은 예를 들어, 플라즈마 산화 방식으로 진행된다. 이와 달리, 상기 재산화 공정은 산소 원자를 포함하는 라디칼 방식에 의해 진행될 수 있다. 상기 재산화 공정이 플라즈마 방식에 의해 진행될 경우, 피산화 물질의 종류에 관계없이 산화 반응성이 우수하기 때문에 형성되는 막 내의 댕글링 본드 및 결함들을 감소시키며 고품질의 산화막(160)이 형성된다. 또한, 산화 반응이 일어나는 영역의 프로파일과 관계없이 전체적으로 균일한 산화 반응이 일어나기 때문에 균일한 두께를 갖는 산화막(160)을 형성할 수 있다.
그러나, 플라즈마 방식의 재산화 공정에 의하면, 텅스텐 실리사이드 패턴(142)의 소비된 영역이 팽창하는 정도가 감소된다. 따라서, 텅스텐 실리사이드 패턴(142)의 소비된 영역의 팽창 현상이 충분하게 발생하지 않으므로, 상기 구조물 패턴은 이상적인 프로파일을 형성하는 데 어려움이 있다.
그러나, 상기한 바와 같이, 상기 제1 세정 용액 및 제2 세정 용액을 포함하는 세정 용액을 사용하여 세정 공정을 진행하는 경우, 텅스텐 실리사이드 패턴(142)이 소비되는 양이 감소된다. 따라서, 재산화 공정이 플라즈마 방식에 의해 진행되더라도, 상기 소비된 영역을 가지는 텅스텐 실리사이드 패턴(142)은 약간의 팽창 현상에 의해서도 이상적인 프로파일을 가질 수 있다.
도 7을 참조하면, 상기 구조물 패턴의 측벽에 스페이서(170)를 형성할 수 있다. 스페이서(170)는 예를 들어, 질화물로 이루어진다. 스페이서(170)의 형성은 주로 적층과 전면 식각을 수행한다. 이어서, 상기 구조물 패턴과 스페이서(170)을 마스크로 사용하는 이온 주입 공정이 수행될 수 있다.
한편, 소스/드레인(미도시)이 상기 구조물 패턴의 양 측벽과 접하는 반도체 기판(110)의 표면 아래에 형성될 수 있다. 이때, 스페이스가 상기 구조물 패턴의 양 측벽에 형성될 경우, 소스/드레인은 엘디디(LDD) 구조를 갖는다.
도 8은 도 2 또는 도 3의 반도체 장치의 세정 방법에 따라 반도체 장치를 세정할 때의 반도체 장치를 나타내는 사진이다.
도 8을 참조하면, 상기 구조물 패턴에 부착된 불순물들을 제거하기 위하여 상기 제1 세정 용액을 이용한 세정 공정 및 상기 제2 세정 용액을 이용한 세정 공정을 연속하여 진행할 경우, 상기 구조물 패턴에 포함된 텅스텐 실리사이드 패턴(142)이 소비 및 손상되는 정도가 크게 감소된다. 즉, 상기 제1 세정 용액 및 상기 제2 세정 용액을 사용하는 세정 공정에 의하며, 상기 구조물 패턴에 부착된 불 순물들이 충분하게 제거됨과 동시에, 텅스텐 실리사이드 패턴(142)이 거의 소비되지 않는다.
따라서, 상기 세정 공정 이후, 플라즈마 방식의 재산화 공정이 수행되는 경우, 상기 텅스텐 실리사이드 패턴(142)은 이상적인 프로파일을 가지며, 전체적인 구조물 패턴이 이상적인 프로파일을 가질 수 있다.
즉, 상기 구조물 패턴의 측벽은 도 1a 및 도 1b와 비교하여 바우잉현상 및 튀어나옴 현상이 발생하지 않는다. 따라서, 상기 제1 세정 용액 및 상기 제2 세정 용액을 사용하는 세정 공정에 의할 경우, 이상적인 프로파일을 가지는 구조물 패턴을 가짐과 동시에 상기 구조물 패턴에 부착된 불순물들을 충분하게 제거할 수 있다.
이와 같은 반도체 장치의 세정 방법 및 반도체 장치의 제조 방법에 따르면, 텅스텐 실리사이드 패턴의 소비를 발생하게 하는 제1 세정 용액의 양이 감소된 세정 공정과 텅스텐 실리사이드 패턴의 소비를 거의 야기시키지 않는 제2 세정 용액을 이용한 세정 공정을 혼합하여 진행한다. 이에, 제1 세정 용액 및 제2 세정 용액을 이용한 세정 공정에 의해, 텅스텐 실리사이드에 손상을 거의 주지 않으면서 불순물들을 충분하게 제거할 수 있다. 이에 플라즈마 방식의 재산화 공정에 의해, 텅스텐 실리사이드의 팽창 현상이 거의 발생하지 않아도, 텅스텐 실리사이드의 측벽이 이상적인 프로파일(profile)을 가진다.
따라서, 제1 세정 용액 및 제2 세정 용액에 의한 세정 공정 및 플라즈마 방 식의 재산화 공정에 의해, 반도체 장치의 구조물 패턴에 부착된 불순물들이 충분하게 제거되며, 구도물 패턴이 이상적인 프로파일을 가진다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 오존(O3)수를 포함하는 제1 세정 용액을 이용하여 금속을 포함하는 게이트 패턴을 소비시키지 않으면서 상기 게이트 패턴에 부착된 불순물들을 제거하는 단계; 및
    수산화암모늄(NH4OH), 과산화수소(H2O2) 및 순수(DI water)를 포함하는 제2 세정 용액을 이용하여 상기 게이트 패턴에 잔재하는 불순물들을 제거하는 단계를 포함하는 세정 방법.
  2. 제1 항에 있어서, 상기 금속은 텅스텐 실리사이드인 것을 특징으로 하는 세정 방법.
  3. 삭제
  4. 제1 항에 있어서, 상기 오존수에 포함된 오존 농도는 10 내지 100 ppm 인 것을 특징으로 하는 세정 방법.
  5. 제1 항에 있어서, 상기 제2 세정 용액을 이용하여 상기 구조물에 부착된 불순물들을 제거하는 단계는 0 내지 50℃ 의 온도에서 수행하는 것을 특징으로 세정 방법.
  6. 제1 항에 있어서, 상기 제2 세정 용액은 HF를 더 포함하는 것을 특징으로 하는 세정 방법.
  7. 제6 항에 있어서, 상기 HF의 농도는 0.01 내지 0.1 퍼센트의 농도를 갖는 것을 특징으로 하는 세정 방법.
  8. 제1 항에 있어서, 상기 구조물에 부착된 불순물들을 제거하는 단계 이후,
    상기 구조물을 린스하는 단계; 및
    상기 구조물을 건조하는 단계를 더 포함하는 것을 특징으로 하는 세정 방법.
  9. 제1 항에 있어서, 상기 제1 세정 용액 및 상기 제2 세정 용액을 이용하여 상기 구조물에 부차된 불순물들을 제거하는 단계는 딥핑(dipping) 공정, 스프레이(spray) 고정, 스핀(spin) 공정 또는 이소프로필알코올을 이용한 증기건조(iso-propyle alcohol vapor dryer) 공정으로 수행하는 것을 특징으로 세정 방법.
  10. 반도체 기판 상에 절연막 및 도전막을 순차적으로 형성하는 단계;
    상기 결과물을 순차적으로 식각하여 절연막 패턴 및 도전막 패턴을 포함하는 게이트 패턴을 형성하는 단계;
    오존(O3)수를 포함하는 제1 세정 용액을 이용하여 금속을 포함하는 상기 게이트 패턴을 소비시키지 않으면서 상기 게이트 패턴에 부착된 불순물들을 제거하는 단계; 및
    수산화암모늄(NH4OH), 과산화수소(H2O2) 및 순수(DI water)를 포함하는 제2 세정 용액을 이용하여 상기 게이트 패턴에 잔재하는 불순물들을 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
  11. 제10 항에 있어서, 상기 도전막 패턴은 텅스텐 실리사이드로 이루어진 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제10 항에 있어서, 상기 오존수에 포함된 오존 농도는 10 내지 100 ppm 인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제10 항에 있어서, 상기 제2 세정 용액을 이용하여 상기 게이트 패턴에 부착된 불순물들을 제거하는 단계는 0 내지 50℃ 의 온도에서 수행하는 것을 특징으로 반도체 장치의 제조 방법.
  14. 제10 항에 있어서, 상기 제2 세정 용액은 HF를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14 항에 있어서, 상기 HF는 0.01 내지 0.1 퍼센트의 농도를 갖는 것을 특징으로 반도체 장치의 제조 방법.
  16. 제10 항에 있어서, 상기 제1 세정 용액 및 제2 세정 용액을 이용하여 상기 게이트 패턴에 부착된 불순물들을 제거하는 단계 이후에,
    상기 게이트 패턴이 형성된 상기 반도체 기판에 재산화(re-oxidation) 공정을 수행하여 상기 반도체 기판 및 상기 게이트 패턴의 외부 표면에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제16 항에 있어서, 상기 재산화 공정은 플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제10 항에 있어서, 상기 산화막이 형성된 상기 게이트 패턴의 측벽에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060110900A 2006-11-10 2006-11-10 반도체 장치의 세정 방법 및 제조 방법 KR100829597B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060110900A KR100829597B1 (ko) 2006-11-10 2006-11-10 반도체 장치의 세정 방법 및 제조 방법
US11/983,513 US7582539B2 (en) 2006-11-10 2007-11-09 Methods of cleaning a semiconductor device and methods of manufacturing a semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110900A KR100829597B1 (ko) 2006-11-10 2006-11-10 반도체 장치의 세정 방법 및 제조 방법

Publications (1)

Publication Number Publication Date
KR100829597B1 true KR100829597B1 (ko) 2008-05-14

Family

ID=39464222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110900A KR100829597B1 (ko) 2006-11-10 2006-11-10 반도체 장치의 세정 방법 및 제조 방법

Country Status (2)

Country Link
US (1) US7582539B2 (ko)
KR (1) KR100829597B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107672B1 (ko) 2009-08-27 2012-01-25 삼성전기주식회사 기판의 도금방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829597B1 (ko) * 2006-11-10 2008-05-14 삼성전자주식회사 반도체 장치의 세정 방법 및 제조 방법
US8603924B2 (en) * 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
CA2856196C (en) 2011-12-06 2020-09-01 Masco Corporation Of Indiana Ozone distribution in a faucet
US11458214B2 (en) 2015-12-21 2022-10-04 Delta Faucet Company Fluid delivery system including a disinfectant device
US9793105B1 (en) * 2016-08-02 2017-10-17 United Microelectronics Corporation Fabricating method of fin field effect transistor (FinFET)
CN113889405A (zh) * 2020-07-02 2022-01-04 长鑫存储技术有限公司 半导体结构的处理方法及形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000017572A (ko) * 1998-08-28 2000-03-25 가와이 겐이찌 반도체 기판의 세정 방법
KR100255665B1 (ko) 1998-01-08 2000-05-01 윤종용 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR20020076563A (ko) * 2001-03-29 2002-10-11 삼성전자 주식회사 반도체 웨이퍼의 세정 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5464480A (en) * 1993-07-16 1995-11-07 Legacy Systems, Inc. Process and apparatus for the treatment of semiconductor wafers in a fluid
US5911837A (en) * 1993-07-16 1999-06-15 Legacy Systems, Inc. Process for treatment of semiconductor wafers in a fluid
US7416611B2 (en) * 1997-05-09 2008-08-26 Semitool, Inc. Process and apparatus for treating a workpiece with gases
US6240933B1 (en) * 1997-05-09 2001-06-05 Semitool, Inc. Methods for cleaning semiconductor surfaces
JP3415549B2 (ja) 1999-03-15 2003-06-09 松下電器産業株式会社 電子デバイスの洗浄方法及びその製造方法
KR100626346B1 (ko) 1999-03-25 2006-09-20 삼성전자주식회사 반도체 장치의 세정 방법
KR100338823B1 (ko) 1999-12-30 2002-05-31 박종섭 반도체장치의 게이트전극 제조방법
US6503333B2 (en) * 2000-11-30 2003-01-07 Taiwan Semiconductor Manufacturing Company, Ltd Method for cleaning semiconductor wafers with ozone-containing solvent
JP2003031536A (ja) * 2001-07-12 2003-01-31 Nec Corp ウエハの洗浄方法
KR100506816B1 (ko) * 2003-01-06 2005-08-09 삼성전자주식회사 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법
US7071077B2 (en) * 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
KR100625126B1 (ko) * 2005-08-16 2006-09-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR100829597B1 (ko) * 2006-11-10 2008-05-14 삼성전자주식회사 반도체 장치의 세정 방법 및 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255665B1 (ko) 1998-01-08 2000-05-01 윤종용 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR20000017572A (ko) * 1998-08-28 2000-03-25 가와이 겐이찌 반도체 기판의 세정 방법
KR20020076563A (ko) * 2001-03-29 2002-10-11 삼성전자 주식회사 반도체 웨이퍼의 세정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107672B1 (ko) 2009-08-27 2012-01-25 삼성전기주식회사 기판의 도금방법

Also Published As

Publication number Publication date
US20080124909A1 (en) 2008-05-29
US7582539B2 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
KR100829597B1 (ko) 반도체 장치의 세정 방법 및 제조 방법
CN100541718C (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
JP4282616B2 (ja) 半導体装置の製造方法
KR100769415B1 (ko) 반도체장치의 제조방법
US20050186803A1 (en) Method of manufacturing semiconductor device
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
CN101724847A (zh) 金属残留物的清洗方法
US7005367B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
JP4612424B2 (ja) 基板処理方法および半導体装置の製造方法
KR20000011820A (ko) 반도체장치의제조방법
JP2010205782A (ja) 半導体装置の製造方法
JP3415549B2 (ja) 電子デバイスの洗浄方法及びその製造方法
JP2007123330A (ja) 半導体装置の製造方法
KR100666390B1 (ko) 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법
US7727871B2 (en) Manufacturing method of semiconductor device using etching solution
JP4007864B2 (ja) 半導体装置の製造方法
CN113497142B (zh) 半导体结构及半导体结构的形成方法
JP2006093242A (ja) 半導体装置の製造方法
KR100604051B1 (ko) 게이트 산화막의 전세정방법
TWI810113B (zh) 半導體元件的製造方法
US20070082498A1 (en) Method of cleaning a wafer
JP2005183627A (ja) 未反応チタン膜の除去方法及び半導体装置の製造方法、未反応チタン膜の除去装置
JP4924451B2 (ja) 洗浄方法及び半導体装置の製造方法
KR100800944B1 (ko) 플래시 메모리의 게이트 전극 제조방법
KR100546203B1 (ko) 반도체 소자의 소자 분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12