DE10344354B4 - Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers - Google Patents

Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers Download PDF

Info

Publication number
DE10344354B4
DE10344354B4 DE10344354A DE10344354A DE10344354B4 DE 10344354 B4 DE10344354 B4 DE 10344354B4 DE 10344354 A DE10344354 A DE 10344354A DE 10344354 A DE10344354 A DE 10344354A DE 10344354 B4 DE10344354 B4 DE 10344354B4
Authority
DE
Germany
Prior art keywords
signal
input
converter stage
output
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10344354A
Other languages
English (en)
Other versions
DE10344354A1 (de
Inventor
Victor Dr. Dias
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10344354A priority Critical patent/DE10344354B4/de
Priority to US10/945,689 priority patent/US7023373B2/en
Priority to CNB200410082615XA priority patent/CN100466477C/zh
Publication of DE10344354A1 publication Critical patent/DE10344354A1/de
Priority to US11/332,990 priority patent/US7148834B2/en
Application granted granted Critical
Publication of DE10344354B4 publication Critical patent/DE10344354B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Analog-Digital-Wandler zur Umsetzung eines analogen Eingangssignals in einen digitalen Wert, umfassend:
– eine erste Wandlerstufe (T0) mit einem Eingang (E), der einen Eingang des Analog-Digital-Wandlers bildet und mit einem Signalausgang (A), ferner
– mit einer Vergleichsschaltung (C0), die für einen Vergleich einer Signalamplitude eines an den Eingang (E) der ersten Wandlerstufe (T0) anliegenden Signals mit den Amplituden zumindest zweier Teilreferenzsignale und zur Abgabe eines Steuersignals an einen Steuerausgang (S0) der ersten Wandlerstufe (T0) ausgebildet ist;
– mit einer Generatorschaltung (P0), die zur Abgabe eines aus einem Pegel des am Eingang (E) anliegenden Signals abgeleiteten Signals an einen Ausgang (P01) der Generatorschaltung (P0) ausgebildet ist;
– eine der ersten Wandlerstufe (T0) nachgeschaltete zweite Wandlerstufe (T1)
– mit einem Steuereingang (S1) für ein erstes Steuersignal, der mit dem Steuerausgang (S0) der ersten Wandlerstufe (T0) verbunden ist;
– mit einem Signaleingang (E1), der mit dem Signalausgang (A)...

Description

  • Die Erfindung betrifft einen Analog-Digital-Wandler zur Umsetzung eines analogen Eingangssignals in einen digitalen Wert. Die Erfindung betrifft weiterhin ein Verfahren zum Betreiben eines solchen Analog-Digital-Wandlers.
  • Analog-Digital-Wandler (ADC) sind Schlüsselbausteine insbesondere in modernen breitbandigen Transceivers, beispielsweise für die Mobilfunkstandards 802.11a/b (Wireless LAN) oder UMTS. Analog-Digital-Wandler bilden dabei die Schnittstelle zwischen der digitalen und der analogen Signalverarbeitung. Die Wandler setzen ein analoges Eingangssignal in eine dazu proportionale Zahl um, die als digitales Signal ausgegeben wird. Das digitale Signal ist häufig eine serielle Folge einer Anzahl einzelner binärer Zustände, wobei der zusammengesetzte binäre Wert der Folge die proportionale Zahl darstellt. Die Anzahl der Bits pro dargestelltem digitalen Signal ist ein Maß für seine Genauigkeit. Ein Analog-Digital-Wandler, der eine Genauigkeit von 8 Bits aufweist, setzt somit ein analoges Eingangssignal in eine binäre Folge aus insgesamt 8 Bits um. Prinzipiell wird ein analoges Eingangsintervall des Analog-Digital-Wandlers daher in insgesamt 256 Teilintervalle zerlegt, wobei jedem einzelnen Teilintervall, beginnend mit dem niedrigsten, eine binäre Zahlenfolge aus 8 Bits zugeordnet wird. Beispielsweise wird somit dem niedrigsten Teilintervall der Dezimalwert 0, dem höchsten Teilintervall der Dezimalwert 255 oder binär 11111111 zugeordnet. Der Analog-Digital-Wandler setzt nun die Amplitude des Eingangssignals, welches sich in einem der 256 Teilintervalle befindet, in den dazugehörigen dezimalen Wert um.
  • Analog-Digital-Wandler werden auf verschiedene Arten realisiert. Eine Möglichkeit besteht in der Verwendung einer suk zessiven Approximation. Dabei führt der Analog-Digital-Wandler mehrere einzelne Approximationsschritte durch, wobei in jedem Schritt ein digitaler Teilwert ermittelt und zur Bildung des digitalen Gesamtwertes verwendet wird. Die Anzahl der Approximationsschritte entspricht der binären Genauigkeit des digitalen Wertes. In Tietze/Schenk, "Halbleiterschaltungstechnik", 12. Auflage, Springer 2002, S. 1009 bis 1011 ist ein einfaches Ausführungsbeispiel beschrieben.
  • Eine Variation des dort beschriebenen Verfahrens vergleicht ein Eingangssignal oder zweckmäßigerweise die Amplitude bzw. den Pegel eines Eingangssignals in einem Approximationsschritt nicht mit einer Referenzspannung, sondern mit zwei Referenzspannungen oder mit zwei Referenzpotentialen. Dabei wird ermittelt, ob die Spannung des Eingangssignals größer oder kleiner als die beiden Referenzspannungen ist oder ob diese zwischen den beiden liegt. Das Eingangsintervall, in dem sich das Eingangssignal befindet, wird daher durch die beiden Referenzspannungen in diesem Approximationsschritt in insgesamt drei Teilintervalle unterteilt, und es wird durch den Vergleich ermittelt, in welchem dieser drei Teilintervalle die Spannung des Eingangssignals liegt. Abhängig von diesem Ergebnis wird ein neues Signal erzeugt, welches als Eingangssignal für den nachfolgenden Approximationsschritt verwendet wird. Weiterhin wird aus dem Ergebnis ein Steuersignal generiert. Dieses Steuersignal ist eindeutig dem Intervall zugeordnet, in welches die Spannung des Eingangssignals gelegt ist. Das Steuersignal wird für die Bildung des digitalen Ausgangswertes des Analog-Digital-Wandlers verwendet.
  • Analog-Digital-Wandler mit sukzessiver Approximation sind zweckmäßigerweise für einen getakteten Betriebsmodus und mit Abtasthalteschaltungen ausgebildet. Häufig wird jeder einzelne Approximationsschritt durch eine einzelne Teilschaltung des Analog-Digital-Wandlers realisiert. Während einer Abtastphase werden die Eingangssignale in den einzelnen Stufen des Analog-Digital-Wandlers abgetastet oder gesampelt. In ei ner der Abtastphase nachfolgenden Haltephase erfolgt eine Signalverarbeitung, in der unter anderem das Steuersignal sowie das neue Signal für den folgenden Approximationsschritt bzw. die folgende Stufe des Analog-Digital-Wandlers erzeugt wird.
  • Moderne Analog-Digital-Wandler mit einer Auflösung von 10 Bit, einer Bandbreite von 20 MHz bei typischerweise einer Abtastrate von 80MHz besitzen bei einer Versorgungsspannung von 1,5 V einen Stromverbrauch von mittlerweile nur noch 23 mA. Der Trend zu kleineren CMOS-Technologien von heutzutage 0,13 μm hin zu 0,08 μm in naher Zukunft erfordert jedoch neue Schaltkreise wie auch Erweiterungen im Algorithmus, um ein erneutes Ansteigen des Stromverbrauchs zu verhindern. Dabei würde insbesondere auch die Standzeit von mobilen Geräten verlängert werden.
  • Um den Stromverbrauch in Analog-Digital-Wandlern zu senken, wurde in der Druckschrift "A 250-mW, 8-bit, 52-M Samples/s Parallel-Pipelined A/D Converter With Reduced Number of Amplifiers", IEEE, Journal of Solid State Circuits, Vol. 32, No. 3, March 1997 von Nagara et al. und in Dokument "A 69 mW 10b 80MS/s Pipeline CMOS ADC", ISSCC 2003/Session 18/Niquist A/D Converters/Paper 18.4 von Min et al. ein Analog-Digital-Wandler beschrieben, bei dem sich zwei aufeinanderfolgende Stufen des Analog-Digital-Wandlers jeweils einen Verstärker teilen. Dadurch läßt sich sowohl Chipfläche wie auch Stromverbrauch deutlicher reduzieren. Nachteil dieser Schaltungen ist jedoch, daß sie den steigenden Anforderungen nach Bandbreite wie auch Abtastrate nicht immer genügen können. Insbesondere bei hohen Taktraten sind die Schaltzeiten so kurz, daß die dafür notwendigen Schalter nur mit hohem Aufwand zu realisieren sind. Hinzu kommt, daß bei den dargestellten Aus führungsbeispielen die Versorgungsspannung sehr hoch gewählt werden muß.
  • In US 5,861,832 und US 5,835,049 sind ein Analog-Digital-Wandler mit mehreren aufeinanderfolgenden Stufen beschrieben. In der letzten Stufe wird das Eingangssignal mit einem Referenzsignal verglichen, dessen Amplitude von dem Wert des Vergleichs der der letzten Stufe vorangegangenen Stufe abhängt.
    •
  • Aufgabe der Erfindung ist es, einen Analog-Digital-Wandler vorzusehen, der sowohl einen geringen Stromverbrauch auf weist, als auch für sehr hohe Taktraten bei gleichzeitig kleiner Versorgungsspannung geeignet ist. Aufgabe der Erfindung ist es ferner, ein Verfahren zum Betreiben eines Analog-Digital-Wandlers bereitzustellen.
  • Diese Aufgaben werden mit den Gegenständen der nebengeordneten Patentansprüche gelöst.
  • Ein Analog-Digital-Wandler zur Umsetzung eines analogen Eingangssignals in einen digitalen Wert umfaßt eine erste Wandlerstufe sowie eine der ersten Wandlerstufe nachgeschaltete zweite Wandlerstufe. Die erste Wandlerstufe enthält einen Eingang sowie einen Signalausgang. Sie weist eine Vergleichsschaltung auf, die für einen Vergleich einer Signalamplitude eines an den Eingang der ersten Wandlerstufe anliegenden Signals mit den Amplituden zumindest zweier Referenzsignale und die zur Abgabe eines Steuersignals an einen Steuerausgang der ersten Wandlerstufe abhängig von dem Vergleich ausgebildet ist. Die erste Wandlerstufe weist ferner eine Generatorschaltung auf, die zur Abgabe eines aus einem am Eingang der ersten Wandlerstufe anliegenden Signal abgeleiteten Signals an einem Ausgang der Generatorschaltung ausgebildet ist. Die zweite Wandlerstufe enthält einen Steuereingang für ein erstes Steuersignal, welcher mit dem Steuerausgang der ersten Wandlerstufe verbunden ist, einen Signaleingang für ein Eingangssignal, der mit dem Signalausgang der ersten Wandlerstufe verbunden ist, sowie einen Signalausgang. Die zweite Wandlerstufe umfaßt eine Vergleichsschaltung sowie eine Generatorschaltung. Die Vergleichsschaltung ist für einen Vergleich einer Signalamplitude eines am Eingang der zweiten Wandlerstufe anliegenden Eingangssignals mit den Amplituden zweier Referenzsignale und zur Abgabe eines zweiten Steuersignals an einen Steuerausgang der zweiten Wandlerstufe ausgebildet. Die beiden für den Vergleich verwendeten Referenzsignalamplituden sind durch das erste Steuersignal am Steuereingang bestimmt. Die Generatorschaltung der zweiten Wandlerstufe ist zur Abgabe eines von dem Eingangssignal am Eingang der zweiten Wand lerstufe und dem ersten Steuersignal am Steuereingang der zweiten Wandlerstufe abgeleiteten Ausgangssignal an einen Ausgang der Generatorschaltung ausgebildet. Weiterhin enthält der Analog-Digital-Wandler zumindest eine Verstärkungseinrichtung, deren Eingang über eine erste Schalteinrichtung in einem ersten Schaltzustand mit dem Ausgang der Generatorschaltung der ersten Wandlerstufe und in einem zweiten Schaltzustand mit dem Ausgang der Generatorschaltung der zweiten Wandlerstufe gekoppelt ist. Der Ausgang der Verstärkungseinrichtung ist mit dem Signalausgang der ersten Wandlerstufe und mit dem Signalausgang der zweiten Wandlerstufe gekoppelt. Letztlich enthält der Analog-Digital-Wandler eine Auswerteschaltung, deren Eingänge mit dem Steuerausgang der ersten und der zweiten Wandlerstufe verbunden sind und die zur Bereitstellung eines digitalen Wertes aus dem ersten und dem zweiten Steuersignal ausgebildet ist.
  • Der erfindungsgemäße Analog-Digital-Wandler enthält somit eine Verstärkungseinrichtung, die sowohl von der ersten Wandlerstufe wie auch von der zweiten Wandlerstufe zur Verstärkung eines Signals verwendbar ist. Dadurch läßt sich der gesamte Stromverbrauch reduzieren. Zudem ist eine Verringerung der Chipfläche möglich.
  • Erfindungsgemäß wird weiterhin mit einem Vergleichsmittel in jeder Wandlerstufe eine Entscheidung über ein von der zweiten Wandlerstufe zu erzeugendes Ausgangssignal bereits in der ersten Wandlerstufe getroffen. Gleichzeitig wird bereits eine Vorauswahl über die von dem Vergleichsmittel der zweiten Wandlerstufe zu verwendenden Referenzsignalamplituden durch das Steuersignal des Vergleichsmittels der ersten Wandlerstufe getroffen. Dadurch lassen sich die Taktraten des erfindungsgemäßen Analog-Digital-Wandlers erhöhen, da nun jedem Vergleichsmittel in einem getakteten Betriebsmodus ca. die halbe Taktperiode für den Vergleich zur Verfügung steht. Durch geeignete Wahl der Referenzsignalamplituden der ersten Wandlerstufe, deren Generatorschaltung ein eingangsseitig an liegendes Signal unverändert am Ausgang abgibt, läßt sich in den folgenden Wandlerstufen die Versorgungsspannung reduzieren.
  • In einem Verfahren zum Betreiben eines Analog-Digital-Wandlers wird während eines ersten Zeitabschnitts die erste und die zweite Schalteinrichtung in einem zweiten Schaltzustand gehalten. Gleichzeitig wird während des ersten Zeitabschnittes von der Generatorschaltung der ersten Wandlerstufe ein am Signaleingang der ersten Wandlerstufe anliegendes Signal abgetastet. Zudem wird während des ersten Zeitabschnitts von der Generatorschaltung der zweiten Wandlerstufe ein von einem Steuersignal am Steuereingang der zweiten Wandlerstufe und von einem abgetasteten Signal abgeleitetes Signal an ihrem Ausgang abgegeben. Dieses wird durch die Verstärkungseinrichtung verstärkt und dem Signalausgang der zweiten Wandlerstufe zugeführt. Während eines zweiten Zeitabschnitts wird die erste und die zweite Schalteinrichtung in dem ersten Schaltzustand gehalten. Gleichzeitig wird während des zweiten Zeitabschnitts von der Generatorschaltung der ersten Wandlerstufe ein abgeleitetes Signal an ihren Ausgang abgegeben. Das Signal ist dabei von dem abgetasteten Signal während des ersten Zeitabschnitts abgeleitet. Das am Ausgang abgegebene Signal wird durch die Verstärkungseinrichtung verstärkt und dem Signalausgang der ersten Wandlerstufe zugeführt. Zudem wird während des zweiten Zeitabschnitts das am Eingang der zweiten Wandlerstufe anliegende Signal von der Generatorschaltung der zweiten Wandlerstufe abgetastet.
  • Bei dem erfindungsgemäßen Verfahren wird demnach die Verstärkungseinrichtung sowohl von der ersten Wandlerstufe wie auch von der zweiten Wandlerstufe verwendet. Dies ist möglich, da eine der Generatorschaltungen der beiden Wandlerstufen während eines Zeitabschnitts ein am Eingang anliegendes Signal abtastet, während die andere Generatorschaltung ein Signal an ihrem Ausgang abgibt und der Verstärkungseinrichtung zuführt.
  • Es ist zudem zweckmäßig, wenn während des ersten Zeitabschnitts von der Vergleichsschaltung der ersten Wandlerstufe ein am Eingang der ersten Wandlerstufe anliegendes Signal abgetastet wird. Gleichzeitig wird während des ersten Zeitabschnitts von der Vergleichsschaltung der zweiten Wandlerstufe ein abgetastetes Signals mit zwei Referenzsignalamplituden verglichen, wobei die zwei Referenzsignalamplituden durch ein Steuersignal bestimmt werden. Zudem wird während des ersten Zeitabschnitts von der Vergleichsschaltung der zweiten Wandlerstufe ein Steuersignal aus dem Vergleich erzeugt und am Steuerausgang der zweiten Wandlerstufe abgegeben. Während des zweiten Zeitabschnitts wird von der Vergleichsschaltung der ersten Wandlerstufe die Signalamplitude des während des ersten Zeitabschnitts abgetasteten Signals mit zumindest zwei Referenzsignalamplituden verglichen. Während des zweiten Zeitabschnitts wird zudem von der Vergleichsschaltung der ersten Wandlerstufe das Steuersignal aus dem Vergleich erzeugt und am Steuerausgang der ersten Wandlerstufe abgegeben.
  • Dadurch wird sowohl von der Vergleichsschaltung wie auch der Generatorschaltung der ersten Wandlerstufe während des ersten Zeitabschnitts ein eingangsseitig angelegtes Signal abgetastet. Während des zweiten Zeitabschnitts wird mit der Vergleichsschaltung ein Steuersignal generiert, mit der Generatorschaltung ein Ausgangssignal. Das Ausgangssignal wird durch Verstärkungseinrichtung verstärkt und dem Eingang der zweiten Wandlerstufe zugeführt.
  • Eben während dieses zweiten Zeitabschnitts tasten die Generatorschaltung und die Vergleichsschaltung der zweiten Wandlerstufe dieses am Eingang anliegende Signal ab. In einem darauffolgenden Zeitabschnitt, der nun wieder einem ersten Zeitabschnitt entspricht, erzeugt die Generatorschaltung der zweiten Wandlerstufe abhängig von dem vorangegangenen Zeitabschnitt abgegebenen Steuersignal ein neues Signal an ihrem Ausgang, welches der Verstärkungseinrichtung zugeführt und verstärkt wird. Gleichzeitig vergleicht die Vergleichsschal tung der zweiten Wandlerstufe das abgetastete Signal mit zwei Referenzsignalen, wobei die beiden Referenzsignale von dem von der Vergleichsschaltung der ersten Wandlerstufe abgegebenen Steuersignal abhängen. Die Abtastphase einer Wandlerstufe ist daher die Verarbeitungsphase der folgenden Wandlerstufe. Gleichzeitig ist die Verarbeitungsphase einer Wandlerstufe die Haltephase der vorangeschalteten Wandlerstufe.
  • Bei diesem Verfahren läßt sich die Taktrate erhöhen, da die Vergleichsschaltungen immer einen vollen Zeitabschnitt für ihre Entscheidungsfindung zur Verfügung haben. Wird zusätzlich ein weiterer kleiner Zeitraum zwischen den beiden Zeitabschnitten vorgesehen, lassen sich die Schalter des Analog-Digital-Wandlers deutlich einfacher ausbilden, da der Zeitraum für die Entscheidungsfindung deutlich größer ist.
  • Eine besonders vorteilhafte Weiterbildung des Verfahrens ist gegeben, wenn während des zweiten Zeitabschnitts von der Vergleichsschaltung der ersten Wandlerstufe die Signalamplitude des abgetasteten Signals mit zumindest vier Referenzsignalamplituden verglichen wird.
  • Dadurch wird ein Eingangssignalintervall durch die vier Referenzsignalamplituden in fünf Teileingangsintervalle zerlegt, und es wird mit der Vergleichsschaltung der ersten Wandlerstufe ermittelt, in welchem Teilintervall die Signalamplitude des abgetasteten Signals liegt. In dieser Ausführungsform wird der Dynamikbereich des Analog-Digital-Wandlers erweitert. Dadurch kann die Versorgungsspannung des gesamten Analog-Digital-Wandlers und insbesondere für alle der ersten Wandlerstufe nachfolgenden Wandlerstufen deutlich reduziert werden.
  • Es ist zweckmäßig, wenn die zwei Referenzsignalamplituden der Vergleichsschaltung der zweiten Wandlerstufe ein Referenzsignalpaar bilden. Dieses wird aus einer Menge von fünf Referenzsignalpaaren während des ersten Zeitabschnitts abhängig von einem abgegebenen Steuersignal der Vergleichsschaltung der ersten Wandlerstufe ausgewählt.
  • Besonders zweckmäßig ist es, wenn während des ersten Zeitabschnitts in der Generatorschaltung der zweiten Wandlerstufe das von dem Steuersignal am Steuereingang der zweiten Wandlerstufe und von dem abgetasteten Signal abgeleitete Signal erzeugt wird, indem die Amplitude des Eingangssignals verdoppelt wird oder die Amplitude des Eingangssignals verdoppelt wird und zu diesem abhängig von dem Steuersignal ein Zwischensignal addiert oder subtrahiert wird. Das Zwischensignal ist dabei aus der Amplitude eines ersten Referenzsignals oder dem n-fachen der Amplitude des ersten Referenzsignals abgeleitet, wobei n eine natürliche Zahl größer als 1 ist. Anstatt der Amplitude ist auch der Signalpegel verwendbar.
  • In einer Weiterbildung des erfindungsgemäßen Verfahrens umfassen die für den Vergleich verwendeten Referenzsignalamplituden einen Bruchteil einer ersten Referenzsignalamplitude. Dieser Bruchteil beträgt jeweils das m-fache des achten Teils der ersten Referenzsignalamplitude, wobei m eine ganze, ungerade Zahl von –9 bis 9 ist. Dadurch wird ein Vergleich mit Referenzsignalamplituden durchgeführt, die optimal für dieses Verfahren gewählt wurden. Es ist besonders sinnvoll, wenn die beiden Referenzsignalamplituden eine Amplituden- bzw. Pegeldifferenz von 2/8 der ersten Referenzsignalamplitude aufweisen.
  • In einer bevorzugten Weiterbildung des Analog-Digital-Wandlers ist der Ausgang der Verstärkungseinrichtung über eine zweite Schalteinrichtung in einem ersten Schaltzustand mit dem Signalausgang der ersten Wandlerstufe und in einem zweiten Schaltzustand mit dem Signalausgang der zweiten Wandlerstufe gekoppelt.
  • In einer Weiterbildung des Analog-Digital-Wandlers bilden die zwei Referenzsignalamplituden jeweils ein Referenzsignalam plitudenpaar, wobei die Vergleichsschaltung der zweiten Wandlerstufe für eine Wahl eines Referenzsignalamplitudenpaares aus einer Menge von zumindest fünf Referenzsignalamplitudenpaaren ausgebildet ist. Die Wahl ist dabei abhängig von einem am Steuereingang der zweiten Wandlerstufe anliegenden Steuersignal.
  • In dieser Weiterbildung wird somit eine Vorauswahl der beiden Referenzsignalamplituden getroffen. Die Vorauswahl ist dabei abhängig von dem Vergleich der vorangegangenen Wandlerstufe. Es läßt sich somit die Taktrate des Analog-Digital-Wandlers erhöhen, da durch die Vorauswahl die Vergleichsschaltung für den notwendigen Vergleich mehr Zeit erhält.
  • In einer Weiterbildung der Erfindung weist die Vergleichsschaltung der ersten Wandlerstufe ein durch einen oberen sowie einen unteren Grenzwert vorgegebenes Eingangsintervall für das Eingangssignal auf. Das Eingangsintervall ist dabei durch zumindest vier Teilsignalamplituden in zumindest fünf Teilsignalintervalle unterteilt. Die Vergleichsschaltung ist für die Abgabe eines Steuersignals ausgebildet, wobei das Steuersignal abhängig davon ist, in welchem der zumindest fünf Teilsignalintervalle sich das Eingangssignal befindet.
  • Durch die Unterteilung des Eingangssignalintervalls in zumindest fünf Teilsignalintervalle wird der Dynamikbereich des Analog-Digital-Wandlers erweitert. Das von der Vergleichsschaltung abgegebene Steuersignal wird in der darauffolgenden Wandlerstufe zur Vorauswahl verwendet. Gleichzeitig können durch die Erweiterung des Dynamikbereichs die Versorgungsspannungen für die folgenden Wandlerstufen des Analog-Digital-Wandlers reduziert werden. Die Verlustleistung wird dadurch verringert.
  • In einer anderen Weiterbildung der Erfindung weist die Vergleichsschaltung der zumindest einen zweiten Wandlerstufe ein durch einen oberen sowie einen unteren Grenzwert vorgegebenes Spannungsintervall für das am Signaleingang anliegende Signal auf. Zwei Teilspannungssignale unterteilen das Spannungsintervall in drei Teilspannungsintervalle. Die Vergleichsschaltung der zumindest zweiten Wandlerstufe ist für einen Vergleich und für eine Ermittlung ausgebildet, in welchem der drei Teilspannungsintervalle sich das Eingangssignal befindet. Somit sind die Vergleichsschaltungen sowohl der ersten wie auch der zweiten Wandlerstufe für einen Vergleich der Spannung des Eingangssignals mit Teilspannungen ausgebildet. Sie ermitteln, ob sich der Pegel des Eingangssignals über den Pegeln der Teilspannungen befindet oder zwischen zwei Teilspannungen liegt. Abhängig von einem solchen Vergleich erzeugen die Vergleichsschaltungen ein Steuersignal.
  • Besonders zweckmäßig ist es, die Wandlerstufen als Abtasthalteschaltungen für einen getakteten Betrieb auszubilden. Dabei ist es sinnvoll, wenn die erste und die zweite Schalteinrichtung während eines ersten Zeitabschnitts den zweiten Schaltzustand und während eines zweiten Zeitabschnitts den ersten Schaltzustand aufweisen.
  • Dadurch ist es möglich, die Verstärkungseinrichtung des Analog-Digital-Wandlers sowohl mit der ersten Wandlerstufe als auch mit der zweiten Wandlerstufe zu verbinden. Anders ausgedrückt wird die Verstärkungseinrichtung sowohl von der ersten wie auch von der zweiten Wandlerstufe verwendet. Dadurch können insbesondere zusätzliche Verstärkungseinrichtungen in dem Analog-Digital-Wandler eingespart werden, wodurch der Stromverbrauch gesenkt wird.
  • In diesem Zusammenhang ist es sinnvoll, die Vergleichsschaltung der zweiten Wandlerstufe für ein Abtasten eines am Signaleingang anliegenden Signals während des ersten Zeitabschnitts und für einen Vergleich des Pegels des abgetasteten Signal mit den Pegeln zweier Teilspannungssignale eines Teilspannungssignalpaares sowie für die Abgabe eines von dem Ver gleich abhängigen Steuersignals während des zweiten Zeitabschnitts auszubilden.
  • Eine andere zweckmäßige Erweiterung sieht vor, die Vergleichsschaltung der ersten Wandlerstufe für ein Abtasten eines Eingangssignals während des ersten Zeitabschnitts und für einen Vergleich des Pegels des abgetasteten Eingangssignals mit den Pegeln der zumindest vier Referenzspannungen sowie für die Abgabe eines von dem Vergleich abhängigen Steuersignals während des zweiten Zeitabschnitts auszubilden.
  • In einer anderen Weiterbildung der Erfindung sind die Generatorschaltungen der ersten und der zweiten Wandlerstufe für eine Differenzsignalverarbeitung ausgebildet. Jede Generatorschaltung enthält einen ersten Signalpfad für ein Teilsignal sowie einen zweiten Signalpfad für ein zu dem Teilsignal invertiertes Teilsignal. Der Eingang der Verstärkungseinrichtung umfaßt zwei Anschlüsse, der Ausgang der Verstärkungseinrichtung zwei Abgriffe. In dem ersten Schaltzustand sind der erste Anschluß und der erste Abgriff mit dem ersten Signalpfad der ersten Generatorschaltung sowie der zweite Anschluß und der zweite Abgriff mit dem zweiten Signalpfad der ersten Generatorschaltung verbunden. In dem zweiten Schaltzustand sind der erste Anschluß und der erste Abgriff mit dem zweiten Signalpfad der zweiten Generatorschaltung und der zweite Anschluß und der zweite Abgriff mit dem ersten Signalpfad der zweiten Generatorschaltung verbunden.
  • In dieser Ausgestaltung ist während des ersten Schaltzustands die Verstärkungseinrichtung in dem ersten und dem zweiten Signalpfad der ersten Generatorschaltung geschaltet, in dem zweiten Schaltzustand in dem Signalpfad der zweiten Generatorschaltung. Besonders vorteilhaft in dieser Ausgestaltung ist es, daß sich ungewollte Leckströme und insbesondere Offset-Ströme in der ersten und der zweiten Generatorschaltung kompensieren.
  • Weitere vorteilhafte Ausbildungen der Erfindung sind Gegenstand der Unteransprüche.
    •
  • Im Weiteren wird die Erfindung anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen im Detail erläutert. Es zeigen:
  • 1 ein erstes Blockschaltbild eines Analog-Digital-Wandlers,
  • 2 ein zweites Blockschaltbild eines Analog-Digital-Wandlers,
  • 3 einen Ausschnitt einer Generatorschaltung der ersten und zweiten Wandlerstufe eines Analog-Digital-Wandlers,
  • 4 einen Ausschnitt einer Generatorschaltung der dritten und vierten Wandlerstufe eines Analog-Digital-Wandlers,
  • 5 ein Blockschaltbild einer Vergleichsschaltung einer Wandlerstufe,
  • 6 ein Blockschaltbild der Vergleichsschaltung der er sten Wandlerstufe,
  • 7 ein Spannungsdiagramm zur Verdeutlichung der Eingangs- und Ausgangsspannung,
  • 8 ein Diagramm mit Zeitphasen,
  • 9 ein Ausführungsbeispiel des Verfahrens des Analog-Digital-Wandlers.
  • 1 zeigt einen Ausschnitt der ersten und der zweiten Wandlerstufe eines erfindungsgemäßen Analog-Digital-Wandlers.
  • Die erste Wandlerstufe T0 weist einen Eingang E auf, der gleichzeitig den Signaleingang des Analog-Digital-Wandlers darstellt. Weiterhin enthält die erste Wandlerstufe T0 einen Signalausgang A sowie einen Steuerausgang S0. Der Eingang E ist mit einer ersten Generatorschaltung P0 sowie einer Vergleichsschaltung C0 verbunden. Die Vergleichsschaltung C0 enthält einen Steuerausgang, der an den Steuerausgang der ersten Wandlerstufe S0 angeschlossen ist. Weiterhin enthält die erste Wandlerstufe T0 eine Generatorschaltung P0, deren Eingang P1, der an den Eingang E der ersten Wandlerstufe T0 angeschlossen ist. Die Generatorschaltung P0 besitzt einen ersten Ausgang P01 sowie einen zweiten Ausgang P02. Der zweite Ausgang P02 bildet zudem den Signalausgang der ersten Wandlerstufe T0.
  • Der Ausgang P01 der ersten Generatorschaltung führt über einen Schalter SC1 an den Eingang V11 einer Verstärkerschaltung V1. Der Ausgang der Verstärkerschaltung V12 ist über einen zweiten Schalter SC2 mit einem weiteren Signaleingang P03 der Generatorschaltung P0 verbunden. Wie durch die gestrichelte Linie angedeutet, führt der Eingang P03 der ersten Generatorschaltung P0 zum zweiten Ausgang P02 der Generatorschaltung P0.
  • Der Analog-Digital-Wandler enthält eine weitere Wandlerstufe T1. Diese besitzt einen ersten Signaleingang E1, einen Steuereingang S1, einen Steuerausgang S11 sowie einen Signalausgang A1. Der Signaleingang E1 ist mit dem Ausgang A der ersten Wandlerstufe T0, der Steuereingang S1 mit dem Steuerausgang S0 der ersten Wandlerstufe T0 verbunden. Auch die zweite Wandlerstufe T1 enthält eine Generatorschaltung P1 sowie eine Vergleichsschaltung C1, deren Signaleingänge P14 bzw. C11 mit dem Eingang E1 der zweiten Wandlerstufe T1 verbunden sind.
  • Weiterhin enthält die Vergleichsschaltung C1 der zweiten Wandlerstufe T1 einen Steuereingang C12, der an den Steuer eingang S1 der zweiten Wandlerstufe T1 angeschlossen ist. Daneben bildet ein Ausgang der Vergleichsschaltung C1 der zweiten Wandlerstufe T1 den Steuerausgang S11. Die Generatorschaltung P1 weist zwei Signaleingänge P13 und P14, zwei Signalausgänge P11 und P12 sowie einen Steuereingang P15 auf. Der Signaleingang P14 ist an den Eingang E1 der zweiten Wandlerstufe T1 angeschlossen, der Signalausgang P12 bildet den Ausgang A1 der zweiten Wandlerstufe T1. Der Steuereingang P15 ist an den Steuereingang S1 der zweiten Wandlerstufe T1 angeschlossen. Der Signalausgang P11 ist über den Schalter SC1 mit dem Eingang V11 verbindbar, der Signaleingang P13 über den Schalter SC2 an den Ausgang V12 der Verstärkungseinrichtung V1 anschließbar. Auch hier ist, wie angedeutet, der Signaleingang P13 mit dem Signalausgang P12 der Generatorschaltung P1 verbunden.
  • Zudem umfasst der Analog-Digital-Wandler eine Logikschaltung L1. Ein erster Eingang der Logikschaltung ist an den Ausgang S0 der ersten Wandlerstufe T0 angeschlossen, ein zweiter Eingang an den Ausgang S11 der zweiten Wandlerstufe T1. Die Logikschaltung verarbeitet die Steuersignale der beiden Wandlerstufen und erzeugt daraus einen digitalen Wert, der an seinem Ausgang L11 abgegeben wird.
  • Die Verstärkungseinrichtung V1 ist daher sowohl von der ersten Wandlerstufe T0 des Analog-Digital-Wandlers wie auch von der zweiten Wandlerstufe T1 benutzbar. In einer Schalterstellung verbindet der Schalter SC1 den Eingang V11 der Verstärkereinrichtung V1 mit dem Ausgang P01 der ersten Generatorschaltung P0. Gleichzeitig ist in diesem Schaltzustand der Ausgang der Verstärkungseinrichtung V1 über den Schalter SC2 mit dem Eingang P03 der ersten Generatorschaltung P0 verbunden. In einem zweiten Schaltzustand verbindet der Schalter SC1 den Eingang V11 mit dem Signalausgang P11 der zweiten Generatorschaltung P1. In diesem Schaltzustand verbindet ebenso der Schalter SC2 den Ausgang V12 der Verstärkungseinrichtung V1 mit dem Signaleingang P13 der Generatorschaltung P1 der zweiten Wandlerstufe T1. Mit anderen Worten ist in einem Schaltzustand die Verstärkungseinrichtung V1 Bestandteil der Generatorschaltung P0, in dem anderen Schaltzustand Teil der Generatorschaltung P1.
  • Der hier gezeigte Analog-Digital-Wandler setzt ein analoges Eingangssignal in einem Eingangsspannungsintervall von –1 V bis +1 V in einen entsprechenden digitalen Wert um. Dazu verwendet er einen getakteten Betriebsmodus, der abwechselnd Abtast- und Haltephasen aufweist. Den zeitlichen Verlauf der Abtast- bzw. Haltephasen zeigt 8. Jede Zeitperiode T ist in eine Abtastphase ΦS bzw. Abtastzeitabschnitt und in eine Haltephase ΦH bzw. Haltezeitabschnitt unterteilt. Zwischen der Abtastphase ΦS und der Haltephase ΦH ist zusätzlich ein kleiner zeitlicher Abstand ΔT vorgesehen. Dieser dient dazu, den Schaltelementen der einzelnen Wandlerstufen des Analog-Digital-Wandlers ausreichend Zeit für einen Schaltvorgang zwischen der Abtastphase ΦS und der Haltephase ΦH zur Verfügung zu stellen. In dieser Zeit werden beispielsweise die Schalter SC1 und SC2 von einem Schaltzustand in den anderen Schaltzustand geschaltet.
  • Die Wandlerstufen des Analog-Digital-Wandlers sind so ausgebildet, daß eine Abtastphase einer Wandlerstufe die Haltephase der nächsten Wandlerstufe bildet. Umgekehrt bildet die Haltephase einer Wandlerstufe die Abtastphase einer nächsten Wandlerstufe. Daraus ergibt sich, daß die Verstärkungseinrichtung immer mit der Wandlerstufe verbunden ist, die sich in einer Haltephase ΦH befindet.
  • Ein am Eingang E der ersten Wandlerstufe T0 anliegendes Signal wird während eines ersten Zeitabschnittes Φ1, die dem Abtastzeitabschnitt ΦS der ersten Wandlerstufe T0 entspricht, sowohl von der Generatorschaltung P0 als auch von der Vergleichsschaltung C0 abgetastet. Während des darauffolgenden Haltezeitraumes ΦH vergleicht die Vergleichsschaltung C0 den Pegel des abgetasteten Signals mit dem Pegel von Referenzsi gnalen. Dazu enthält sie ein Mittel zum Bereitstellen von vier Teilspannungen mit den Werten –0,75 V, –0,25 V, 0,25 V und 0,75 V. Die vier Teilspannungen unterteilen das Eingangsspannungsintervall von –1 V bis +1 V in insgesamt fünf Teilspannungsintervalle. Jedem dieser Teilspannungsintervalle ist durch die Vergleichsschaltung C0 ein eindeutiges Steuersignal zugeordnet, das am Ausgang S0 der ersten Wandlerstufe T0 von der Vergleichsschaltung C0 am Ende des Haltezeitraumes ΦH bereitgestellt wird. Die nachfolgende Tabelle 1 zeigt die einzelnen durch die festen Teilspannungen vorgegebenen Teilspannungsintervalle und die dazu zugeordneten Steuersignale. Die den Steuersignalen zugeordneten Bitfolgen werden in der Logikschaltung L1 erzeugt und enthalten je zwei Teilbitfolgen, wobei die erste Teilbitfolge einen Teilwert repräsentiert und die zweite Teilbitfolge die Information liefert, ob der analoge Spannungswert am Eingang des Analog-Digital-Wandlers größer als 0,75 V bzw. kleiner als –0,75 V beträgt.
  • Figure 00180001
    Tabelle 1: Teilspannungsintervalle der ersten Komparatorschaltung C0, die zugeordneten Steuersignale und die Teilbitfolgen
  • Während der Haltephase ΦH trifft die Vergleichsschaltung C0 somit eine Entscheidung darüber, in welchem der fünf Teilspannungsintervalle sich der Pegel des Eingangssignals befindet und erzeugt das dazugehörige Steuersignal, welches am Ausgang S0 der ersten Wandlerstufe T0 abgegeben wird.
  • Gleichzeitig ist während der Haltephase der Ausgang P01 der Generatorschaltung P0 mit dem Eingang der Verstärkungsschal tung V1 verbunden. Der zweite Eingang P03 ist über die zweiten Schalter SC2 mit dem Ausgang der Verstärkereinrichtung V1 gekoppelt. Die Verstärkungseinrichtung verstärkt das am Ausgang P01 anliegende Signal in geeigneter Weise und führt des dem Ausgang der ersten Wandlerstufe T0 zu. Die Generatorschaltung P0, zusammen mit dem Verstärker V1 ist so ausgebildet, daß sie während des Haltezeitraumes ein Signal abgibt, daß den gleichen Pegel besitzt wie das Signal in dem vorangegangenen Abtastzeitabschnitt.
  • Während der Haltephase ΦH der ersten Wandlerstufe T0 wird das am Ausgang A der ersten Wandlerstufe anliegende Signal von der Generatorschaltung P1 und der Vergleichsschaltung C1 der zweiten Wandlerstufe T1 abgetastet. Am Ende der Haltphase ΦH der ersten Wandlerstufe T0 wird das Steuersignal von der Vergleichsschaltung C0 abgegeben. Dieses am Eingang C12 anliegende Steuersignal wird von der Vergleichsschaltung C1 zur Auswahl eines Referenzspannungspaares verwendet. Die Vergleichsschaltung C1 der Wandlerstufe T1 ist so ausgebildet, daß sie abhängig von einem Steuersignal am Steuereingang ein Referenzspannungspaar aus einer Menge von insgesamt fünf Referenzspannungspaaren auswählt.
  • Jedes Referenzspannungspaar enthält zwei Teilreferenzspannungen. Diese betragen jeweils n/8 einer ersten Referenzspannung VREF, wobei n eine ungerade natürliche Zahl ist. Die Differenz zwischen zwei Teilreferenzspannungen eines jeden Referenzspannungspaares ist jeweils 2/8 VREF. Im Ausführungsbeispiel beträgt die Referenzspannung VREF = 1 V. Eine Übersicht der Teilreferenzspannungen eines jeden Referenzspannungspaares sowie den daraus ableitbaren Teilspannungsintervallen zugeordneten Werten ist in der Tabelle 2 enthalten.
  • Figure 00190001
  • Figure 00200001
    Tabelle 2: Übersicht über die Referenzspannungspaare und die Teilspannungsintervalle mit den zugeordneten Steuersignalen
  • Das Eingangsspannungsintervall eines Eingangssignals am Eingang E1 der zweiten Wandlerstufe T1 besitzt ebenfalls den Bereich von –1 V bis +1 V. Die beiden Teilreferenzspannungen eines ausgewählten Referenzspannungspaares unterteilen daher das Eingangsspannungsintervall in jeweils drei Teilspannungsintervalle. Beispielsweise erzeugt die Vergleichsschaltung C1 bei einem Steuersignal "Fuzzy" ein Referenzspannungspaar mit den Teilreferenzspannungen +1/8 V und –1/8 V. Diese beiden Teilreferenzspannungen unterteilen das Eingangsintervall in einen Bereich größer als 1/8 V, einen Bereich zwischen –1/8 V und +1/8 V und in einen Bereich kleiner als –1/8 V.
  • In der der Abtastphase ΦS nachfolgenden Haltephase ΦH der Vergleichsschaltung C1 vergleicht diese, ob das abgetastete Eingangssignal größer als 1/8 VREF ist, im Bereich zwischen –1/8 V und +1/8 VREF liegt oder kleiner als –1/8 VREF ist. Abhängig von dem Ergebnis eines solchen Vergleichs erzeugt die Vergleichsschaltung C1 am Ende der Haltephase eines der Steuersignale in Spalte drei der Tabelle 2 und gibt dieses am Ausgang S11 der ersten Wandlerstufe T1 aus. Das Steuersignal kann dabei die drei möglichen Werte annehmen. Ergibt der Vergleich, daß der Pegel größer als 1/8 V ist, also der Pegel in dem Intervall mit der größeren Teilreferenzspannung als unterer Grenzwert liegt, so wird der zugeordnete Wert "High" als Steuersignal verwendet. Liegt der Pegel in dem Bereich zwischen den Teilreferenzspannungen, wird der zugeordnete Wert "Fuzzy", im Bereich mit der kleineren Teilreferenzspannung als oberen Grenzwert der zugeordnete Wert "Low" als Steuersignal benutzt.
  • Im dargestellten Ausführungsbeispiel entfallen die Steuersignale "High" für das Referenzspannungspaar (7/8, 9/8) sowie das Steuersignal "Low" für das Referenzspannungspaar (–7/8 V, –9/8 V), da der Pegel eines Eingangssignals am Eingang E1 der ersten Wandlerstufe nicht größer als 1 V werden kann. Die Auswahl eines Referenzspannungspaares der Vergleichsschaltung C11 erfolgt dynamisch über ein Steuersignal der Vergleichsschaltung C0 in der der Haltephase der Vergleichsschaltung C1 vorangegangenen Abtastphase. Die Steuersignale der Vergleichsschaltungen C0 und C1 werden neben der Auswahl des Referenzspannungspaares auch für die Erzeugung eines neuen Signals in einer nachgeschalteten Wandlerstufe, sowie des digitalen Wertes der Logikschaltung L1 benötigt.
  • Das durch die Vergleichsschaltung C0 erzeugte Steuersignal wird zudem an den Eingang P15 der ersten Generatorschaltung P1 gelegt. Die darauffolgende Haltephase ΦH der Generatorschaltung P1 entspricht einer Abtastphase ΦS der vorangegangenen Wandlerstufe T0. In dem Haltezeitraum ΦH der Generatorschaltung P1 ist der Ausgang P11 der Generatorschaltung P1 über den Schalter SC1 mit dem Eingang V11 der Verstärkungseinrichtung V1 verbunden. Der Ausgang der Verstärkungseinrichtung V1 ist über den Schalter SC2 wiederum an den Eingang P13 der Generatorschaltung P1 angeschlossen. Unter Zuhilfenahme der Verstärkungseinrichtung V1 erzeugt die Generatorschaltung P1 mittels des Steuersignals am Steuereingang S1 der ersten Wandlerstufe T1 und dem in dem vorangegangenen Abtastzeitraum ΦS abgetasteten Signal VI ein neues Signal und gibt dieses am Ausgang A1 der ersten Wandlerstufe T1 ab. Das erzeugte Ausgangssignal in Abhängigkeit des Steuersignals ist in der Tabelle 3 enthalten.
  • Figure 00220001
    Tabelle 3: Steuersignal und die daraus erzeugte Ausgangsspannung in der Generatorschaltung
  • Dabei wird immer der Pegel des abgetasteten Signals VI verdoppelt und abhängig vom Steuersignal ein Pegel einer Referenzspannung VREF = 1 V addiert bzw. subtrahiert. Ist das von der Vergleichsschaltug erzeugte Steuersignal das Signal "Overload" wird die doppelte Referenzspannung subtrahiert, für das signal "Underload" wird die doppelte Referenzspannung addiert.
  • Der in 1 enthaltene Ausschnitt eines Analog-Digital-Wandlers läßt sich durch Hinzufügen weiterer Wandlerstufen erweitern. Ein Ausschnitt eines Analog-Digital-Wandlers mit insgesamt vier Wandlerstufen zeigt 2. Gleiche Bauelemente tragen dabei gleiche Bezugszeichen. Die Wandlerstufen T0 und T1 sind dabei in gleicher Weise wie die Wandlerstufen T0 und T1 des in 1 dargestellten Ausschnittes eines erfindungsgemäßen Analog-Digital-Wandlers aufgebaut. Sie enthalten hier nicht mehr gezeigte Generator- und Vergleichsschaltungen P0, P1 bzw. C0 und C1.
  • Der Ausgang A1 der zweiten Wandlerstufe T1 ist mit dem Eingang E2 einer dritten Wandlerstufe T2 verbunden. Ein Steuereingang S2 der dritten Wandlerstufe T2 ist an den Steuerausgang S11 der zweiten Wandlerstufe T1 angeschlossen. Ein Eingang E3 einer vierten Wandlerstufe T3 ist mit dem Ausgang A2 der dritten Wandlerstufe T2, ein Steuereingang S3 einer vierten Wandlerstufe T3 ist mit dem Steuerausgang S21 der dritten Wandlerstufe T2 verbunden. Weiterhin ist zwischen der dritten Wandlerstufe T2 und der vierten Wandlerstufe T3 eine weitere Verstärkungseinrichtung V2 vorgesehen.
  • Auch hier ist über einen Schalter SC21 der Eingang V21 der zweiten Verstärkungseinrichtung V2 sowohl mit dem Ausgang P21 der Generatorschaltung P2 der dritten Wandlerstufe T2 als auch mit dem Ausgang P31 der Generatorschaltung P3 der vierten Wandlerstufe T3 gekoppelt. Der Ausgang V22 der Verstärkungseinrichtung V2 ist über die zweite Schalteinrichtung SC22 an den Eingang P23 der Generatorschaltung P2 als auch an den Eingang P33 der Generatorschaltung P3 anschließbar. Somit teilen sich immer zwei Generatorschaltungen zweier aufeinanderfolgender Wandlerstufen eine Verstärkungseinrichtung.
  • Der in 2 dargestellte Analog-Digital-Wandler läßt sich durch Hinzufügen weiterer Stufen beliebig erweitern. Seine Arbeitsweise bleibt die gleiche. Während eines ersten Zeitabschnittes tasten die Generatorschaltungen und die Vergleichsschaltungen der Wandlerstufen T0, T2 und aller weiteren gradzahligen Wandlerstufen ein eingangsseitig anliegendes Signal ab. Gleichzeitig erzeugen die Generatorschaltungen der Wandlerstufen T1 und T3 und der weiteren ungradzahligen Wandlerstufen ein Ausgangssignal abhängig von einem von ihnen in dem vorangegangenen Zeitabschnitt abgetasteten Signal und einem Steuersignal. Die Vergleichsschaltungen der Wandlerstufen T1 und T3 vergleichen während des zweiten Zeitabschnittes das abgetastete Signal mit den beiden Referenzsignalen und erzeugen abhängig davon am Ende des Abschnittes ein neues Steuersigna. Dieses Signal wird von den nachgeschalteten Wandler stufen in der nächsten Zeitphase für die Erzeugung bzw. den Vergleich benötigt.
  • Ein Blockschaltbild der Generatorschaltung T0 der ersten Wandlerstufe T0 sowie der Generatorschaltung P1 der zweiten Wandlerstufe T1 zeigt 3. In diesem Ausführungsbeispiel sind die Generatorschaltungen zur Differenzsignalverarbeitung ausgebildet. Die beiden Generatorschaltungen enthalten somit zwei Signalpfade. Ein positiver Signalpfad führt ein Signal VIN+, der zweite, negative Signalpfad das dazugehörige Differenzsignal VIN–.
  • Der Eingang P04 der ersten Generatorschaltung P0 weist zwei Anschlüsse für Differenzsignal auf. Einer der Anschlüsse führt das Signal VIN+, der andere das dazugehörige Differenzsignal VIN–. Die beiden Signalpfade sind zueinander symmetrisch ausgebildet. Der Eingang P04 ist über einen Schalter 1 an je einen Anschluß je eines Kondensators CS1 angeschlossen und zusätzlich über je einen zweiten Schalter 4 mit dem Ausgang P02 und dem Signaleingang P03 der Generatorschaltung verbunden. Der jeweils zweite Anschluß des Kondensators CS1 sowohl des ersten wie auch des zweiten Signalpfades ist über jeweils einen Schalter 2 mit dem Potential VCMI und über jeweils einen Schalter 3 mit dem Ausgang P01 gekoppelt.
  • Der Abgriff X+ des Ausgangs P01 führt, wie hier angedeutet, zu dem nicht invertierenden Eingang x+ des gemeinsam genutzten Verstärkers V1. Der Abgriff X– des Ausgangs P01 ist an den invertierenden Eingang x– des Verstärkers V1 angeschlossen. Der nicht invertierende bzw. der invertierende Ausgang y+ bzw. y– des Verstärkers V1 ist an den Anschluß Y+ des Eingangs P03 bzw. an den Anschluß Y– des Eingangs P03 angeschlossen.
  • Die beiden Abgriffe des Ausgangs P02 der Generatorschaltung P0, die zudem den Ausgang der ersten Wandlerstufe T0 bilden, sind an den Eingang E1 bzw. an den Eingang P14 der zweiten Wandlerstufe T1 angeschlossen. Die beiden Eingangsanschlüsse des Eingangs P14 sind über je einen Schalter 8 mit jeweils einem ersten Anschluß eines Kondensators CS2 sowie über jeweils einen Schalter 5 mit den beiden Abgriffen des Ausgangs P12 sowie den Anschlüssen des Eingangs P13 verbunden.
  • Über jeweils einen zweiten Schalter 8 sind die beiden Anschlüsse des Eingangs 14 an einen ersten Anschluß eines weiteren Kondensators CS3 angeschlossen. Der erste Anschluß des Kondensators CS3 des ersten, positiven Signalpfades ist zudem über einen Schalter 9 mit einem Referenzpotential -VREF, über einen Schalter 10 mit einem Referenzpotential +VREF und über einen Schalter 10A mit dem Potential VCMI koppelbar. Der erste Anschluß des Kondensators CS3 des zweiten, negativen Signalpfades ist über einen zweiten Schalter 10 mit dem Referenzpotential -VREF über einen zweiten Schalter 9 mit dem Referenzpotential +VREF und über einen zweiten Schalter 10A mit dem Potential VCMI verbunden.
  • Der zweite Anschluß des Kondensators CS2 des positiven Signalpfades ist an den zweiten Anschluß des Kondensators CS3 des ersten, positiven Signalpfades, über einen ersten Schalter 7 an ein Versorgungspotential VCMI über einen ersten Schalter 6 an einen Abgriff X– des Signalausgangs P11 sowie an einen ersten Anschluß eines weiteren Kondensators CS4 angeschlossen. Der zweite Anschluß des Kondensators CS4 ist über einen Schalter 11 mit einem Potential VCMI über einen Schalter 13 mit dem Referenzpotential +VREF und über einen Schalter 14 mit dem Referenzpotential -VREF koppelbar.
  • In ähnlicher Weise ist der zweite Signalpfad ausgebildet. Der zweite Anschluß des Kondensators CS2 des zweiten, negativen Signalpfades ist über den Schalter 6 mit dem zweiten Abgriff X+ des Ausgangs P11, über den Schalter 7 mit dem Potential V VCMI und mit dem zweiten Anschluß des Kondensators CS4 des zweiten Signalpfades verbunden. Weiterhin führt der zweite Anschluß des Kondensators CS2 zu einem ersten Anschluß eines weiteren Kondensators CS4. Der zweite Anschluß des weiteren Kondensators CS4 ist über einen zweiten Schalter 11 mit dem Versorgungspotential VCMI, über einen zweiten Schalter 13 mit dem Referenzpotential -VREF und über einen zweiten Schalter 14 mit dem Referenzpotential +VREF verbunden.
  • Der erste Abgriff X– des positiven Signalpfades des Ausgangs P11 ist nun mit dem invertierenden Eingang x– des Verstärkers V1 verbunden. Gleichzeitig ist der Abgriff X+ des zweiten Signalpfades des Ausgangs P11 mit dem nicht invertierenden Eingang x+ des Verstärkers V1 gekoppelt. Ein erster Ausgang y+ des Verstärkers V1 führt zu dem Anschluß Y+ des zweiten, negativen Signalpfades des Eingangs P13 der Generatorschaltung P1. Gleichzeitig ist der Ausgang y– mit dem Anschluß Y– des positiven Signalpfades des Eingangs P13 gekoppelt. Somit sind die beiden Eingänge des Verstärkers V1 kreuzweise mit den beiden Ausgängen P01 der ersten Generatorschaltung P0 bzw. P11 der zweiten Generatorschaltung P1 verbunden. Gleichzeitig sind die beiden Ausgänge y+ und y– des Verstärkers V1 kreuzweise mit den beiden Eingangsanschlüssen P03 bzw. P13 gekoppelt.
  • Die Schalter 3, 4, 5 und 6 bilden die Schalter SC1 und SC2 der 1. Zeitabhängig sind 3 und 4 bzw. 5 und 6 geschlossen, so daß der Verstärker immer mit einer der beiden Schaltungen verbunden ist.
  • Ein erster Zeitabschnitt Φ1 entspricht einer Abtastphase ΦS der ersten Generatorschaltung P0. Die erste Zeitphase Φ1 stellt zudem eine Haltephase ΦH der zweiten Generatorschaltung P1 dar. Während der Abtastphase ΦS sind die Schalter 1 sowie die Schalter 2 der ersten Generatorschaltung P0 geschlossen. Die Kondensatoren CS1 der beiden Signalpfade werden auf eine Spannung aufgeladen, die dem Pegel des eingangsseitig angelegten Signals entspricht. In dem zweiten Zeitabschnitt Φ2, der der darauffolgenden Haltephase ΦH der ersten Generatorschaltung entspricht, werden die beiden Schalter 1 und 2 wieder geöffnet und die Schalter 3 und 4 geschlossen. Dadurch sind die beiden Eingänge des Verstärkers V1 mit jeweils einem Abgriff des Ausgangs P01 der Verstärkeranordnung P0 verbunden. Gleichzeitig sind die Schalter 5 und 6 geöffnet. Jeweils ein Ausgang des Verstärkers V1 ist nun mit einem Anschluß des Eingangs P03 gekoppelt. Der Ausgang y+ des Verstärkers V1 ist dabei an den ersten Anschluß Y+ des Eingangs P03 angeschlossen, der Ausgang y– an den Anschluß Y– des negativen Signalpfades. Über die Verstärkungseinrichtung wird nun das in der vorangegangenen Abtastphase ΦS abgetastete Signal gehalten und am Ausgang P02 abgegeben.
  • Der zweite Zeitabschnitt Φ2 ist zudem eine Abtastphase ΦS der zweiten Generatorschaltung P1. In dieser sind die beiden Schalter 8, der Schalter 7 sowie der Schalter 11 des ersten und des zweiten Signalpfades der Generatorschaltung P1 geschlossen. Das durch die Verstärkungseinrichtung V1 gehaltene abgetastete Signal wird von der Generatorschaltung P1 abgetastet oder gesampelt.
  • In einem folgenden dritten Zeitabschnitt wird nun das abgetastete Signal von der Generatorschaltung P1 gehalten. Dazu wird der Eingang x+ des Verstärkers V1 über den Schalter SC1 mit dem Abgriff X+ des Ausgangs P11 des negativen Signalpfades verbunden, der invertierende Eingang x– des Verstärkers V1 mit dem Abgriff X– des ersten Signalpfades des Ausgangs P11. Der Ausgang y+ des Verstärkers V1 ist mit dem Anschluß Y+ des zweiten Signalpfades verbunden, der Ausgang y– mit dem Anschluß Y– des Eingangs P13. Gleichzeitig sind die Schalter 8, 7 und 11 geöffnet, die Schalter 6 und 5 geschlossen. Zudem wird abhängig von einem Steuersignal der Vergleichsschaltung C0 der ersten Wandlerstufe T0 einer der Schalter 9, 10, 11, 13 oder 14 geschlossen. Dadurch wird der Pegel des Ausgangssignals verändert, indem der Pegel des abgetasteten Signals verdoppelt wird und dann der Pegel des Referenzpotentials VREF oder der doppelte Pegel des Referenzpotentials VREF addiert bzw. subtrahiert wird. Der Verstärker V1 gibt am Aus gang P12 der zweiten Generatorschaltung P1 ein davon abgeleitetes Signal ab. Eine Übersicht der Ausgangspegel in Abhängigkeit des Steuersignals mit den dazugehörigen geschlossenen Schaltern während der Haltephase ΦH der zweiten Generatorschaltung P1 ist in der nächsten Tabelle 4 gezeigt.
  • Figure 00280001
    Tabelle 4: Schalterstellung während einer Haltephase und die daraus erzeugte Ausgangsspannung in der zweiten Generatorschaltung
  • Während des dritten Zeitabschnitts Φ3, der einer Haltephase ΦH der zweiten Generatorschaltung P1 entspricht, wird zudem erneut von der Generatorschaltung P0 ein Signal abgetastet. Eine Abtastphase einer Generatorschaltung ist daher eine Haltephase der folgenden oder der vorangeschalteten Generatorschaltung.
  • Die Übertragungskennlinie der zweiten Generatorschaltung P1 in Abhängigkeit des Eingangssignals zeigt 7. Auf der Abszisse ist der maximale Eingangsbereich von –1 V bis +1 V aufgetragen. Dieser Bereich ist wie bereits erwähnt durch die insgesamt vier Teilspannungen in fünf Teilintervalle unterteilt, welche mit dem niedrigsten beginnend mit den Begriffen "Underload", "Low", "Fuzzy", "High", "Overload" bezeichnet werden. Die Pegel der Spannungen an den Teilintervallgrenzen sind gleich mit den Pegeln, die in der Vergleichsschaltung C0 der ersten Wandlerstufe T0 für den Vergleich benutzt werden. Die Ordinate stellt das Ausgangssignal der zweiten Generatorschaltung P1 dar. Ein Eingangssignal im Bereich zwischen –1 und +1 V wird von der zweiten Generatorschaltung immer in ein Ausgangssignal im Bereich zwischen –0,5 und 0,5 V umgesetzt. Daraus ergibt sich, daß folgende Wandlerstufen immer nur noch Signale in diesem Pegelbereich zu verarbeiten haben. Dies ermöglicht eine Reduzierung der Versorgungsspannung der Verstärker der Generatorschaltungen. Auch der Aufbau der Vergleichsschaltungen vereinfacht sich erheblich.
  • 4 zeigt die zwei Generatorschaltungen P2 und P3 der dritten bzw. vierten Wandlerstufe T3, T4 des Analog-Digital-Wandlers. Der Eingang der Generatorschaltung P2 ist dabei gleichzeitig der Eingang E2 der dritten Wandlerstufe T2 und an den Ausgang A1 der zweiten Wandlerstufe T1 bzw. den Ausgang P12 der zweiten Generatorschaltung P1 angeschlossen. Die beiden Generatorschaltungen sind in ähnlicher Weise aufgebaut. Der positive Signalpfad für das Signal VIN+ und der negative Signalpfad für das Signal VIN– des jeweiligen Eingangs führen über jeweils zwei Schalter 15 bzw. 24 zu je einem Kondensator CS5 und CS6 bzw. CS7 und CS8. Ein erster Anschluß der Kondensatoren CS5 bzw. CS7 ist zudem über einen Schalter 20 bzw. 21 mit dem Ausgang A2 bzw. A3 und dem Eingang P23 bzw. P33 der Generatorschaltungen verbunden. Der jeweils zweite Anschluß der Kondensatoren CS5 ist jeweils mit dem zweiten Anschluß des Kondensators CS6 verbunden. Der jeweils zweite Anschluß der Kondensatoren CS7 ist an den jeweils zweiten Anschluß der Kondensatoren CS8 angeschlossen.
  • Der zweite Anschluß des Kondensators CS5 des positiven Signalpfades ist über einen ersten Schalter 19 mit dem Abgriff X+ des Ausgangs P21 und über einen ersten Schalter 18 mit dem Versorgungspotential VCMI verbunden. Der zweite Anschluß des Kondensators CS5 des negativen Signalpfades ist über einen zweiten Schalter 18 an das Potential VCMI und über einen zweiten Schalter 19 an den Abgriff X– des Ausgangs P21 angeschlossen. Der erste Anschluß des Kondensators CS6 des positiven Signalpfades ist weiterhin mittels eines ersten Schalters 16 an das Referenzpotential +VREF, mittels eines ersten Schalters 17 an das Referenzpotential -VREF und mittels eines ersten Schalters 17A and das Potential VCMI koppelbar. Der erste Anschluß des Kondensators CS6 des negativen Signalpfades ist über einen zweiten Schalter 16 an das Referenzpotential -VREF über einen zweiten Schalter 17 an das Referenzpotential +VREF und über einen zweiten Schalter 17A an das Potential VCMI angeschlossen.
  • Der zweite Anschluß des Kondensators CS7 des positiven Signalpfades der Generatorschaltung P3 führt über einen ersten Schalter 22 zu dem Abgriff X– des Ausgangs P31 und über einen ersten Schalter 23 zu dem Versorgungspotential VCMI Der Kondensator CS7 des negativen Signalpfades der Generatorschaltung P3 ist mittels eines zweiten Schalters 23 mit dem Versorgungspotential VCMI und mittels eines zweiten Schalters 22 mit einem Abgriff X+ des Ausgangs P31 koppelbar. Der erste Anschluß des Kondensators CS8 des positiven Signalpfades ist ebenfalls über einen ersten Schalter 26 an das Referenzpotential -VREF, über einen ersten Schalter 25 an das Referenzpotential +VREF und über einen ersten Schalter 25A and das Potential VCMI angeschlossen. Der erste Anschluß des Kondensators CS8 des negativen Signalpfades ist mit einem zweiten Schalter 25, einem zweiten Schalter 26 und einem zweiten Schalter 25A verbunden. Diese schalten die Potential +VREF -VREF bzw. VCMI auf den ersten Anschluß des Kondensators CS8.
  • Auch hier ist wie angedeutet der gemeinsame Verstärker V2 mit den beiden Abgriffen X+ und X– der Ausgänge P21 bzw. P31 und den beiden Anschlüssen Y+ und Y– der Eingänge P23 bzw. P33 verbunden. Durch die Schalterstellung der Schalter 19, 20 bzw. 21, 22 werden die Eingänge des Verstärkers entweder mit der Generatorschaltung P2 oder mit P3 verbunden.
  • Die dritte und vierte Generatorschaltung P2 und P3 sind ebenfalls als Abtast-Halteschaltung ausgebildet. Während einer Abtastphase ΦS sind die Schalter 15 und 18 der dritten Generatorschaltung P2 geschlossen, die Schalter 16 und 17 sowie 19 und 20 geöffnet. Während des Abtastzeitraumes ΦS, die dem Haltezeitraum ΦH der Generatorschaltung P1 der zweiten Wandlerstufe T1 entspricht, wird das eingangsseitig anliegende Differenzsignal VIN+ und VIN– abgetastet und in den Kondensatoren CS5 und CS6 gespeichert. Die darauffolgende Haltephase ΦH der Generatorschaltung P2 entspricht dem Abtastzeitraum ΦS der Generatorschaltung P3. Während der Haltephase ΦH von P2 sind die Schalter 15, 18 geöffnet und die Schalter 19, 20 geschlossen. Zudem ist abhängig von dem Steuersignal der Vergleichsschaltung der ersten Wandlerstufe T1 einer der Schalter 16 oder 17 geschlossen. Am Ausgang A2 der Generatorschaltung P2 liegt daher ein Signal an, welches dem doppelten Pegel des Eingangssignals VIN oder dem doppelten Pegel des Eingangssignals VIN zuzüglich bzw. abzüglich des Pegels des Referenzsignals VREF entspricht.
  • Weiterhin sind während des Haltezeitraumes ΦH der Generatorschaltung P2 die Schalter 24 und 23 der Generatorschaltung P3 geschlossen. Die Schalter 21, 22 sowie 25 und 26 der Generatorschaltung P3 sind während der Abtastphase ΦH der Generatorschaltung P2 geöffnet. Die Haltezeitraum ΦH der Generatorschaltung P2 ist der Abtastzeitraum ΦS der Generatorschaltung P3. In der darauffolgenden Haltephase ΦH der Generatorschaltung P3, die gleichzeitig eine erneute Abtastphase ΦS der Generatorschaltung P2 darstellt, ist der Verstärker V2 mit dem Ausgang P31 bzw. dem Eingang P33 der Generatorschaltung P3 verbunden.
  • Die Schalter 24 und 23 sind geöffnet, die Schalter 22 und 21 geschlossen. Zudem wird abhängig von dem Steuersignal der Vergleichsschaltung C2 der vorangegangenen Wandlerstufe T2 einer der Schalter 25 oder 26 geschlossen. Die Generatorschaltung P3 erzeugt somit ein vom Eingangssignal und vom Steuersignal abhängiges abgeleitetes Signal und gibt dieses am Ausgang A3 während ihrer Haltephase aus.
  • Wie in 4 zu erkennen, wird die Verstärkerschaltung V2 in der Generatorschaltung P3 im Vergleich zur Generatorschaltung P2 kreuzweise mit den Eingängen und den Ausgängen verbunden. Auch die von der Generatorschaltung P0 und der Generatorschaltung P1 gemeinsam benutzte Verstärkereinrichtung V1 ist in der Generatorschaltung P1 über Kreuz an die Abgriffe X– und X+ des Ausgangs P11 und an die Anschlüsse Y+ und Y– des Eingangs P13 angeschlossen.
  • Hintergrund für eine solche Verschaltung ist vor allem die Möglichkeit einer Verringerung des Einflusses einer möglichen Offset-Spannung, welche sich bei einer normalen Verbindung zwischen Generatorschaltung und Verstärker addieren und nicht kompensieren würde. Dies soll beispielhaft mit der Generatorschaltung P2 und P3 gezeigt werden. Während einer Haltephase der Generatorschaltung P2 ist der Ausgangspegel VOUT+ bzw. VOUT– der Generatorschaltung P2 gleich VOUT + (P2) = 2VIN+ – VREF(P2)+ VOffset(P2)und VOUT – (P2) = –2VIN– + VREF(P2) – VOffset(P2)
  • Das Referenzsignal beträgt dabei VOUT+(P2) – VOUT–(P2) = 4VIN – 2VREF(P2) + 2VOffset(P2)
  • Die Differenz ist dabei proportional zu dem Doppelten einer möglichen Offset-Spannung. Das Ausgangssignal der Generatorschaltung P3 ergibt sich zu VOUT+(P3) = 2VIN+(P3) – VREF(P3) + VOffset(P3) VOUT–(P3) = –2VIN–(P3) + VREF(P3) – VOffset(P3)
  • Die Offsetspannung ist, da der gleiche Verstärker für die Generatorschaltungen P2 und P3 verwendet wird, die gleiche. Durch die kreuzweise Verbindung der Verstärkereinrichtung V2 in der Generatorschaltung P3 ist das Eingangssignal der dritten Generatorschaltung im positiven Signalpfad gleich dem Ausgangssignal des negativen Signalpfad der zweiten Generatorschaltung und das Eingangssignal der dritten Generatorschaltung im negativen Signalpfad gleich dem Ausgangssignal im positiven Signalpfad der zweiten Generatorschaltung: VIN+(P3) = VOUT–(P2), VIN–(P3) = VOUT+(P2)
  • Dadurch ergibt sich insgesamt für das Ausgangssignal der dritten Generatorschaltung am Ausgang A3 für den positiven Signalpfad die Spannung VOUT+(P3) = 4VIN– + 2VREF(P2) – VREF(P3) – VOffset und für den negativen Signalpfad VOUT– = 4VIN+ – 2VREF(P2) + VREF(P3) + VOffset.
  • Auch hier ist das Differenzsignal weiterhin proportional zu dem Doppelten einer Offset-Spannung. Die Offset-Spannung bleibt daher konstant.
  • Wird hingegen die Verstärkerschaltung V2 in der dritten Generatorschaltung P3 nicht über Kreuz angeschlossen, so ergibt sich eine ansteigende Offsetspannung in jeder Verstärkerstufe. Dies führt zu einer Verringerung der Leistungsfähigkeit der einzelnen Wandlerstufen des Analog-Digital-Wandlers.
  • Neben den Generatorschaltungen enthält jede Wandlerstufe des Analog-Digital-Wandlers eine Vergleichsschaltung. Diese ist ebenfalls als Abtast-Halteschaltung ausgebildet. Ihr Abtastzeitraum stimmt im Ausführungsbeispiel mit dem Abtastzeitraum der entsprechenden Generatorschaltung der Wandlerstufe überein.
  • 6 zeigt das Vergleichsmittel C0 der ersten Wandlerstufe T0. Der Eingang C01 ist über einen Schalter C03 mit einem ersten Anschluß eines Kondensators C05 verbunden. Der zweite Anschluß des Kondensators C05 ist im Ausführungsbeispiel an die Masse angeschlossen. Weiterhin führt der erste Anschluß des Kondensators C05 zu einem Eingang der eigentlichen Vergleichsschaltung C04. Die Vergleichsschaltung C04 besitzt einen Versorgungseingang C041, an dem ein Potential oder eine Spannung angelegt ist. Die Vergleichsschaltung C04 weist ein Mittel auf, das in geeigneter Weise die Versorgungsspannung V dazu verwendet, ein Eingangsspannungsintervall von –1 V bis +1 V durch vier Teilspannungen –0,75 V, –0,25 V, 0,25 V und 0,75 V in insgesamt fünf Teilspannungsintervalle zu unterteilen. Ein Signalausgang C042 der Vergleichsschaltung C04 führt zu einer Steuerschaltung C07, die ein Steuersignal erzeugt und am Ausgang C02 abgibt.
  • Während der Abtastphase ΦS ist der Schalter C03 geschlossen und der Kondensator C05 wird mit dem Eingangssignal geladen. In der Haltephase ΦH ist der Schalter C03 geöffnet. Die Vergleichsschaltung C04 vergleicht den Pegel des abgetasteten und im Kondensator C05 gespeicherten Signals mit den vier Teilspannungssignalen. Der Pegel des abgetasteten Signals liegt dabei entweder in einem der drei Bereiche zwischen den vier Teilspannungsintervallen oder unterhalb des niedrigsten Teilspannungswertes bzw. oberhalb des höchsten Teilspannungswertes. Sie ermittelt daher, in welchem der fünf Teilspannungsintervalle sich der Pegel des abgetasteten Signals befindet. Das daraus generierte Signal wird am Ausgang C04 im Verlauf der Haltephase abgegeben und der Einrichtung C07 zugeführt. Die Einrichtung C07 erzeugt daraus ein Steuersignal, welches am Steuerausgang C02 abgegeben wird.
  • Dieses Steuersignal wird zur Steuerung der Schalter 9, 10, 11, 13 bzw. 14 der Generatorschaltung P1 verwendet und der Logikschaltung L1 zugeführt. Gleichzeitig steuert das Steuersignal die Auswahl des zu verwendenden Referenzspannungspaares in der Vergleichsschaltung der zweiten Wandlerstufe. Ein einfaches Blockschaltbild der Vergleichsschaltung der zweiten Wandlerstufe ist in 5 zu sehen.
  • Der Eingang C11 ist über einen Schalter C13 mit einem Kondensator C15 verbunden. Ein zweiter Anschluß des Kondensators C15 ist auf das Massepotential oder ein Bezugspotential gelegt. weiterhin führt der Schalter C13 zu einem Eingang C140 einer Vergleichsschaltung C14. Weiterhin enthält die Ver gleichsschaltung C14 zwei weitere Eingänge C141 und C142, dem jeweils eine Teilreferenzspannung eines Referenzspannungspaares SI1 bis SI5 zugeführt wird. Das jeweilige Referenzspannungspaar wird mittels Schalter, die durch eine Steuerschaltung C08 gesteuert werden, auf die Eingänge gelegt. Die Wahl der Schalter trifft die Steuerschaltung C08 nach Auswertung eines am Steuereingang C12 anliegenden Steuersignals. Die beiden Teilspannungen unterteilen das Eingangsspannungsintervall in drei Teilspannungsintervalle. Die Vergleichsschaltung C14 ermittelt nun während einer Haltephase, in welchem der drei Teilspannungsintervalle sich der Pegel des abgetasteten und im Kondensator C15 gespeicherten Signals befindet. Ein am Ausgang C143 abgegebenes Signal wird von einer Schaltung C14 ausgewertet und daraus ein Steuersignal erzeugt. Dieses wird am Ausgang C13 abgegeben, der gleichzeitig den Steuerausgang S11 der zweiten Wandlerstufe T1 bildet.
  • Die Steuersignale der einzelnen Vergleichsschaltungen C0, C1, C2 und C3 werden einer Logikschaltung L1 zugeführt. Die Logikschaltung interpretiert die einzelnen Steuersignale als Folge serieller Bits, die von ihr zu einem digitalen Wert zusammengesetzt werden. Der digitale Wert wird am Ausgang der Logikschaltung abgegeben, sobald alle Vergleichsschaltungen C0 bis C3 ein Steuersignal geliefert haben. Da der erfindungsgemäße Analog-Digital-Wandler in einem getakteten Betriebsmodus arbeitet, erzeugt die Vergleichsschaltung C0 der Wandlerstufe T0 bereits wieder ein Steuersignal zu einem neuen Eingangsspannungswert, während die Vergleichsschaltung C1 ein Steuersignal zu dem vorangegangenen Eingangsspannungswert liefert. Daher ist es notwendig, daß die Logikschaltung L1 einen Zwischenspeicher aufweist, der alle Steuersignale und damit die daraus abgeleiteten Bitfolgen von noch nicht vollständig verarbeiteten Eingangsspannungssignalen zwischenspeichert. Im Ausführungsbeispiel der 2 hat nach vier Haltephasen ein Eingangsspannungswert alle vier Wandlerstufen durchlaufen, und es liegen in der Logikschaltung vier Steuersignale vor, die von ihr zu einem dazugehörigen digitalen Wert zusammengesetzt werden. Dieses Konzept wird Pipelining genannt.
  • 9 zeigt einen Ausschnitt eines Arbeitsverfahrens eines erfindungsgemäßen Analog-Digital-Wandlers, der acht Wandlerstufen umfaßt. Die Wandlerstufen sind als Abtast-Halteschaltungen ausgebildet, so daß ein Steuersignal von jeder Wandlerstufe in einer Haltephase erzeugt wird. Nach der Erzeugung von insgesamt acht Steuersignalen generiert die Logikschaltung daraus serielle Bitfolgen, die sie zu einem digitalen Wert zusammensetzt. Der digitale Wert umfaßt eine Genauigkeit von 8 Bits. Somit sind insgesamt sieben Approximationsschritte notwendig, wobei jeder Approximationsschritt einen Vergleichsvorgang sowie eine Erzeugung eines neuen aus dem vorangegangenen Approximationsschritt abgeleiteten Signals umfaßt. Jeder Approximationsschritt wird in einer Wandlerstufe des erfindungsgemäßen Analog-Digital-Wandlers durchgeführt.
  • Beispielhaft soll ein am Eingang E des Analog-Digital-Wandlers anliegendes Signal von 0,9 V in den dazugehörigen digitalen Wert umgewandelt werden. Der erste Zeitabschnitt Φ1 ist die Abtastphase ΦS der ersten Wandlerstufe T0. Die Generatorschaltung P0 wie auch die Vergleichsschaltung C0 tasten daher das Eingangssignal von 0,9 V während dieser Zeitphase ab. In dem darauffolgenden zweiten Zeitabschnitt Φ2 wird das Signal von der ersten Generatorschaltung P0 gehalten und von der zweiten Generatorschaltung P1 und der zweiten Vergleichsschaltung C1 abgetastet. Der Haltevorgang der ersten Generatorschaltung P0 ist mit H bezeichnet, der Abtastvorgang der Generatorschaltung P1 wie auch der Vergleichsschaltung C1 mit S. Die zweite Phase Φ2 ist daher die Haltephase ΦS der ersten Wandlerstufe wie auch die Abtastphase der zweiten Wandlerstufe T1. Während der zweiten Zeitphase Φ2 ermittelt die Vergleichsschaltung C0 der Wandlerstufe T0 eine Entscheidung D, in welchem Spannungsintervall die Eingangsspannung von 0,9 V liegt. Die gesampelte Eingangsspannung von 0,9 V ist größer als 0,75 V, jedoch kleiner als 1 V und liegt daher im Bereich zwischen 0,75 V und 1 V. Wie der Tabelle 1 zu entnehmen ist, ist dies der mit dem Steuersignal "Overload" gekennzeichnete Bereich. Der Vergleichsschaltung C0 der Wandlerstufe T0 steht für die Entscheidungsfindung der vollständige zweite Zeitabschnitt Φ2 zur Verfügung. Dies ist möglich, da die Generatorschaltung P1 und die Vergleichsschaltung C1, die eine Information der Vergleichsschaltung C0 benötigen, ihr Eingangssignal während des zweiten Zeitabschnittes Φ2 lediglich abtasten.
  • Am Ende des zweiten Zeitabschnittes Φ2 bzw. der Haltephase ΦH erzeugt die Vergleichsschaltung C0 der ersten Wandlerstufe T0 das Steuersignal "Overload" und gibt dieses an die Generatorschaltung P1 und die Komparatorschaltung C1 der zweiten Wandlerstufe weiter. Gleichzeitig wird dieses Steuersignal in der Logikschaltung L1 zwischengespeichert. Die Generatorschaltung P1 der zweiten Wandlerstufe T1 erzeugt abhängig von dem Steuersignal "Overload" ein neues Spannungssignal und gibt dieses während des dritten Zeitabschnitts Φ3 an ihrem Ausgang aus. Wie der Tabelle 4 zu entnehmen ist, werden dazu die Schalter 9 und 14 geschlossen. Am Ausgang der zweiten Wandlerstufe T1 wird ein Signal mit einem Pegel von –0,2 V abgegeben.
  • Dieses ergibt sich aus der Differenz des doppelten Wertes der Eingangsspannung von 0,9 V minus dem doppelten Pegel der Referenzspannung VREF = 1 V. Das so abgegebene Signal wird von der Generatorschaltung P2 und der Vergleichsschaltung C2 der zweiten Wandlerstufe erneut abgetastet. Gleichzeitig wurde von der Vergleichsschaltung C1 der zweiten Wandlerstufe T1 das zu dem Steuersignal "Overload" gehörige Referenzspannungspaar ausgewählt und ein Vergleich des Eingangssignals mit den beiden Teilspannungen durchgeführt. Die beiden Teilreferenzspannungen von 7/8 VREF und 9/8 VREF unterteilen das gesamte Eingangsspannungsintervall zwischen –1 V und +1 V in drei Teilspannungsintervalle. Der Pegel des abgetasteten Signals von 0,9 V ist dabei größer als 7/8 VREF jedoch kleiner als 9/8 VREF. Daher liegt der Pegel des abgetasteten Signals von 0,9 V zwischen den beiden Teilreferenzspannungen. Am Ende des dritten Zeitabschnittes gibt die Vergleichsschaltung C1 der zweiten Wandlerstufe T1 daher das Steuersignal "Fuzzy" an ihrem Ausgang aus. Dieses Steuersignal wird zur Einstellung der Schalter der dritten Generatorschaltung P2 verwendet.
  • Während des vierten Zeitabschnittes Φ4 ist der Verstärker V2 in die Signalpfade der dritten Generatorschaltung P2 geschaltet. Somit erzeugt die zweite Generatorschaltung an ihrem Ausgang A2 ein Signal mit einem Pegel von –0,4 V. Dieses Signal wird gleichzeitig während des vierten Zeitabschnittes Φ4 von der vierten Generatorschaltung P3 der vierten Wandlerstufe T3 abgetastet. Zusätzlich erfolgt während dieses Zeitabschnittes ein Vergleich des abgetasteten gespeicherten Signals mit den zwei durch das Steuersignal "Fuzzy" bestimmten Teilreferenzspannungen.
  • Die Generatorschaltung C2 hat dazu wieder den Zeitraum des Zeitabschnittes Φ4 zur Verfügung. Ein Vergleich ergibt, daß die gesampelte Spannung von –0,2 V kleiner als –1/8 VREF also kleiner als –1/8 V ist. Am Ende des vierten Zeitabschnittes wird somit das Steuersignal "Low" von der Vergleichsschaltung C2 der dritten Wandlerstufe T2 erzeugt und am Ausgang abgegeben.
  • In dem darauffolgenden fünften Zeitabschnitt Φ5 ist der Verstärker V2 mit der Generatorschaltung P3 verbunden. Die Generatorschaltung P3 erzeugt ein Ausgangssignal von 0,2 V mittels der durch das Steuersignal "Low" der dritten Vergleichsschaltung C2 geschlossenen Schalter 25. Die Vergleichsschaltung C3 ermittelt im Verlauf des fünften Zeitabschnittes das Steuersignal, indem sie das abgetastete gespeicherte Signal von –0,4 V mit den beiden Teilreferenzspannungen von –3/8 VREF und –5/8 VREF vergleicht. Die beiden Teilreferenzspannungen gehören zu dem Referenzspannungspaar SI4 der Tabelle 2. Am Ende des fünften Zeitabschnittes wird von der Ver gleichsschaltung das Steuersignal "Fuzzy" erzeugt und dieses an die darauffolgende vierte Wandlerstufe sowie an die Logikschaltung L1 weitergegeben.
  • Die vierte Wandlerstufe T4 sowie die hier nicht gezeigte fünfte Wandlerstufe T5 besitzen ebenfalls einen von ihnen gemeinsam genutzten Verstärker. Bei dem hier dargestellten Ausführungsbeispiel mit insgesamt acht Wandlerstufen sind daher nur vier Verstärker notwendig. Nach insgesamt neun Zeitabschnitten wurde das Eingangssignal von 0,9 V von allen Wandlerstufen abgetastet und daraus jeweils ein Steuersignal erzeugt. Dieses wurde an die Logikschaltung übermittelt, zwischengespeichert und von ihr in einen digitalen Wert umgesetzt. Die von den Vergleichsschaltungen C0 bis C7 übermittelten Steuersignale und die dazugehörigen Teilfolgen von Bits sind in der nachfolgenden Tabelle 5 zu sehen.
  • Figure 00390001
    Tabelle 5: Steuersignale der Vergleichsschaltungen zu dem Eingangssignal 0,9 V
  • Die Teilfolgen sind die gleichen wie in der Tabelle 1. Dabei ist das erste Bit der Teilfolge das signifikante Bit MSB für diesen Approximationsschritt. Das zweite Bit ist nur im Bereich "Fuzzy" eine 1, in allen anderen eine 0.
  • Aus diesen acht Bitfolgen werden mit dem jeweils ersten Bitpaar eine digitale Zahl berechnet. Dazu werden die Bits eines jeden Approximationsschrittes bzw. einer jeden Wandlerstufe addiert. Zu berücksichtigen ist jedoch, daß die einzelnen Wandlerstufen und die von ihnen erzeugten Steuersignale und daraus extrahierten Bitfolgen eine unterschiedliche Signifikanz aufweisen. Die von der ersten Wandlerstufe T0 extrahierte Bitfolge besitzt die höchste Signifikanz, die mit steigenden Wandlerstufen abnimmt. Beginnend bei den ersten beiden Bits (0,0) der erste Bitfolge ergibt sich somit bei der Addition ein Zwischenwert von 00110010+1 und damit der dezimale Wert 51.
  • Zusätzlich wird weiterhin der Logikschaltung durch das Steuersignal der ersten Vergleichsschaltung C0 angezeigt, daß das Eingangssignal in dem Bereich "Overload" lag. Dies wird durch die zweite Bitfolge (0,1) angezeigt. Daher muß zu diesem so erhaltenen digitalen Zwischenwert 51 der binäre Wert 2m–2 addiert werden. Die Variable m ist dabei die Stellenzahl des binären digitalen Wertes oder die Genauigkeit, im Ausführungsbeispiel der Wert 8. Somit ergibt sich als richtiges digitales Ergebnis der Wert 51 + 64 = 115. Ist das erste Steuersignal "Underload", so wird zu dem erhaltenen Zwischenwert die binäre Zahl 2m–2 subtrahiert.
  • Der hier dargestellte Analog-Digital-Wandler reduziert nicht nur durch die gemeinsam genutzten Verstärker den Stromverbrauch, sondern ermöglicht mit seiner ersten Wandlerstufe T0 deutlich höhere Taktraten. Dies wird möglich, da eine Entscheidung des zu erzeugenden Signals in einer Generatorschaltung in einer Vergleichsschaltung der vorangegangenen Wandlerstufe gefällt wird. Die Vergleichsschaltung der vorangegangenen Wandlerstufe hält daher den gesamten Abtastzeitraum der Generatorschaltung als Zeitraum für die Ermittlung einer Entscheidung zur Verfügung. Zusätzlich wird durch die Unterteilung in insgesamt fünf Teilspannungsintervalle in der ersten Vergleichsschaltung der Dynamikbereich des Eingangsin tervalls deutlich vergrößert. Die Generatorschaltung P1 setzt dabei das Eingangssignal im Bereich von –1 V bis +1 V immer auf ein Ausgangssignal im Bereich von 0,5 bis –0,5 V um. Dies bedeutet umgekehrt, daß eine Versorgungsspannung, insbesondere der Verstärker der nachgeschalteten Generatorschaltungen, reduziert werden kann, ohne die Nachteile auf sich nehmen zu müssen, die eine Verstärkung großer Eingangssignale bei zu geringer Versorgungsspannung mit sich bringt.
    • T0, T1, T2, T3
    Wandlerstufen
    P0, P1, P2, P3
    Generatorschaltung
    C0, C1, C2, C3
    Vergleichsschaltung
    L1
    Logikschaltung
    E, E1, E2, E3
    Eingänge
    A, A1, A2, A3
    Ausgänge
    S0, S11, S21, S31
    Steuersignalausgänge
    S1, S2, S3
    Steuersignaleingänge
    V1, V2
    Verstärkereinrichtung
    V11, V21
    Verstärkereingänge
    V22, V12
    Verstärkerausgänge
    CS1, CS2, CS21, CS22
    Schalter
    P01, P11, P21, P31
    Signalausgänge
    P03, P13, P23, P33
    Signaleingänge
    P02, P12
    Signalausgänge
    P04, P14
    Signaleingänge
    1, 2, 3, 4
    Schalter der ersten Generatorschal
    tung
    5, 6...13, 14
    Schalter der zweiten Generatorschal
    tung
    15, 16...19, 20
    Schalter der dritten Generatorschal
    tung
    21, 22...25, 26
    Schalter der vierten Generatorschal
    tung
    CS1, CS2...CS8
    Abtastkondensatoren
    X+, X–
    Signalabgriffe
    Y+, Y–
    Signalanschlüsse
    C05, C15
    Kondensatoren
    C03, C13
    Schalter
    C04, C14
    Vergleichsschaltung
    C07, C17
    Steuerschaltung
    SI1, SI2...SI5
    Referenzspannungspaare
    C041
    Versorgungsspannungseingang
    C141, C142
    Teilspannungseingänge
    T
    Zeitperiode
    ΦS, ΦH
    Abtast-, Haltephasen
    Φ1, Φ2...Φ6
    Zeitabschnitte
    ΔT
    Zeitabschnitt

Claims (18)

  1. Analog-Digital-Wandler zur Umsetzung eines analogen Eingangssignals in einen digitalen Wert, umfassend: – eine erste Wandlerstufe (T0) mit einem Eingang (E), der einen Eingang des Analog-Digital-Wandlers bildet und mit einem Signalausgang (A), ferner – mit einer Vergleichsschaltung (C0), die für einen Vergleich einer Signalamplitude eines an den Eingang (E) der ersten Wandlerstufe (T0) anliegenden Signals mit den Amplituden zumindest zweier Teilreferenzsignale und zur Abgabe eines Steuersignals an einen Steuerausgang (S0) der ersten Wandlerstufe (T0) ausgebildet ist; – mit einer Generatorschaltung (P0), die zur Abgabe eines aus einem Pegel des am Eingang (E) anliegenden Signals abgeleiteten Signals an einen Ausgang (P01) der Generatorschaltung (P0) ausgebildet ist; – eine der ersten Wandlerstufe (T0) nachgeschaltete zweite Wandlerstufe (T1) – mit einem Steuereingang (S1) für ein erstes Steuersignal, der mit dem Steuerausgang (S0) der ersten Wandlerstufe (T0) verbunden ist; – mit einem Signaleingang (E1), der mit dem Signalausgang (A) der ersten Wandlerstufe (T0) verbunden ist; – mit einem Signalausgang (A1); – mit einer Vergleichsschaltung (C1), die für einen Vergleich einer Signalamplitude eines am Signaleingang (E1) der zweiten Wandlerstufe (T1) anliegenden Eingangssignals mit Amplituden zweier Referenzsignale und zur Abgabe eines zweiten Steuersignals an einen Steuerausgang (S11) der zweiten Wandlerstufe (T1) ausgebildet ist, wobei die Amplituden der zwei Referenzsignale durch das erste Steuersignal am Steuereingang (S1) bestimmt sind; – mit einer Generatorschaltung (P1), die zur Abgabe eines von einem Pegel des Eingangssignals am Signaleingang (E1) und dem ersten Steuersignal am Steuereingang (S1) abgeleiteten Ausgangssignals an einen Ausgang (P11) der Generatorschaltung ausgebildet ist; – eine Auswerteschaltung (L1), die mit dem Steuerausgang (S0, S11) der ersten und der zweiten Wandlerstufe (T0, T1) verbunden und zur Ermittlung eines digitalen Wertes aus dem ersten und zweiten Steuersignal ausgebildet ist; – eine Verstärkungseinrichtung (V1), deren Eingang (V11) über eine erste Schalteinrichtung (SC1) in einem ersten Schaltzustand mit dem Ausgang (P01) der Generatorschaltung (P0) der ersten Wandlerstufe (T0) und in einem zweiten Schaltzustand mit dem Ausgang (P11) der Generatorschaltung (P1) der zweiten Wandlerstufe (T1) gekoppelt ist und deren Ausgang (V12) mit dem Signalausgang (A) der ersten Wandlerstufe (T0) und mit dem Signalausgang (A1) der zweiten Wandlerstufe (T1) gekoppelt ist.
  2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass der Ausgang (V12) der Verstärkungseinrichtung (V1) über eine zweite Schalteinrichtung (SC2) in einem ersten Schaltzustand mit dem Signalausgang (A) der ersten Wandlerstufe (T0) und in einem zweiten Schaltzustand mit dem Signalausgang (A1) der zweiten Wandlerstufe (T1) gekoppelt ist.
  3. Analog-Digital-Wandler nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die zwei Referenzsignale ein Referenzsignalpaar bilden, wobei die Vergleichsschaltung (C1) der zweiten Wandlerstufe (T1) für eine Wahl eines Referenzsignalpaares (SI1) aus einer Men ge von zumindest fünf Referenzsignalpaaren (SI1, SI2, SI3, SI4, SI5) abhängig von einem am Steuereingang (S1) der zweiten Wandlerstufe (T1) anliegenden Steuersignal ausgebildet ist.
  4. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Vergleichsschaltung (C0) der ersten Wandlerstufe (T0) ein durch einen oberen und einen unteren Pegelgrenzwert vorgegebenes Eingangsintervall für das Eingangssignal aufweist, wobei das Eingangsintervall durch zumindest vier Teilreferenzsignale in zumindest fünf Teilintervalle unterteilt ist und die Vergleichsschaltung (C0) für eine Ermittlung ausgebildet ist, in welchem der zumindest fünf Teilintervalle sich die Amplitude des Eingangssignals befindet.
  5. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Vergleichsschaltung (C1) der zumindest einen zweiten Wandlerstufe (T1) ein durch einen oberen und einen unteren Grenzwert vorgegebenes Signalintervall für das am Signaleingang angelegte Signal aufweist, wobei die zwei Referenzsignale das Signalintervall in drei Teilsignalintervalle unterteilen und die Vergleichsschaltung (C1) durch einen Vergleich ermittelt, in welchem der drei Teilsignalintervalle sich das Eingangssignal befindet.
  6. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Wandlerstufen (T0, T1) als Abtast-Halte-Schaltungen für einen getakteten Betrieb ausgebildet sind, wobei die erste und die zweite Schalteinrichtung (SC1, SC2) während eines ersten Zeitabschnittes (Φ1) den zweiten Schaltzustand und während eines zweiten Zeitabschnittes (Φ2) den ersten Schaltzustand aufweisen.
  7. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Vergleichsschaltung (C1) der zweiten Wandlerstufe (T1) für ein Abtasten eines am Signaleingang (E1) anliegenden Signals während eines ersten Zeitabschnittes (ΦS) und für einen Vergleich des Pegels des abgetasteten Signals mit den Pegeln zweier Referenzsignale eines Referenzsignalpaares (SI1, SI2, SI3) sowie für die Abgabe eines von dem Vergleich abhängigen Steuersignals während eines zweiten Zeitabschnittes (ΦH) ausgebildet ist.
  8. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Vergleichsvorrichtung (C0) der ersten Wandlerstufe (T0) für ein Abtasten eines Eingangssignals während eines ersten Zeitabschnittes (ΦS) und für einen Vergleich des Pegels des abgetasteten Eingangssignals mit den Pegeln der zumindest vier Teilreferenzsignale sowie für die Abgabe eines von dem Vergleich abhängigen Steuersignals während des zweiten Zeitabschnittes (ΦH) ausgebildet ist.
  9. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der zweite Zeitraum (ΦH) der ersten Wandlerstufe (T0) den ersten Zeitraum (ΦS) der zweiten, der ersten Wandlerstufe (T0) nachgeschalteten Wandlerstufe (T1) bildet.
  10. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Generatorschaltungen (P0, P1) der ersten und der zweiten Wandlerstufen (T0, T1) für eine Differenzsignalverarbeitung ausgebildet sind, wobei jede Generatorschaltung (P0, P1) einen ersten Signalpfad für ein Teilsignal und einen zweiten – Signalpfad für ein zu dem Teilsignal invertiertes Teilsignal aufweist und die Verstärkungseinrichtung (V1) einen Eingang (V11) mit zwei Anschlüssen und einen Ausgang (V12) mit zwei Abgriffen umfasst und in dem ersten Schaltzustand der erste Anschluß und der erster Abgriff der Verstärkungseinrichtung mit dem ersten Signalpfad der ersten Generatorschaltung (P0) sowie der zweiter Anschluß und der zweiter Abgriff der Verstärkungseinrichtung (V1) mit dem zweiten Signalpfad der ersten Generatorschaltung (P0) verbunden sind und in dem zweiten Schaltzustand der erste Anschluß und der erste Abgriff der Verstärkungseinrichtung (V1) mit dem zweiten Signalpfad der zweiten Generatorschaltung (P1) und der zweite Anschluß und der zweite Abgriff der Verstärkungseinrichtung (V1) mit dem ersten Signalpfad der zweiten Generatorschaltung (P1) verbunden sind.
  11. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Analog-Digital-Wandler für eine Signalverarbeitung mit Referenzspannungen und Teilreferenzspannungen ausgebildet ist, die durch Bezug aller Potentiale auf ein gemeinsames Bezugspotential gebildet sind.
  12. Verfahren zum Betreiben eines Analog-Digital-Wandlers nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass – während eines ersten Zeitabschnittes (Φ1) die erste Schalteinrichtung (SC1) in dem zweiten Schaltzustand gehalten wird; – während des ersten Zeitabschnittes (Φ1) von der Generatorschaltung (P0) der ersten Wandlerstufe (T0) ein am Eingang (E) der ersten Wandlerstufe (T0) anliegendes Signal abgetastet wird; – während des ersten Zeitabschnittes (Φ1) von der Vergleichschaltung (C0) der ersten Wandlerstufe (T0) ein am Eingang (E) der ersten Wandlerstufe (T0) anliegendes Signal abgetastet wird; – während des ersten Zeitabschnittes (Φ1) von der Generatorschaltung (P1) der zweiten Wandlerstufe (T1) ein von einem Steuersignal am Steuereingang (S1) und von einem abgetasteten Signal abgeleitetes Signal an ihrem Ausgang (P11) abgegeben wird, welches durch die Verstärkungseinrichtung (V1) verstärkt und dem Signalausgang (A1) der zweiten Wandlerstufe (T1) zugeführt wird; – während des ersten Zeitabschnittes (Φ1) von der Vergleichsschaltung (C1) der zweiten Wandlerstufe (T1) eine Signalamplitude des abgetasteten Signals mit zwei Referenzsignalamplituden verglichen wird, wobei die zwei Referenzsignalamplituden durch das Steuersignal bestimmt werden; – während des ersten Zeitabschnittes (Φ1) von der Vergleichsschaltung (C1) der zweiten Wandlerstufe (T1) ein Steuersignal aus dem Vergleich erzeugt und am Steuerausgang (S11) der zweiten Wandlerstufe (T1) abgegeben wird; – während eines zweiten Zeitabschnittes (Φ2) die erste Schalteinrichtung (SC1) in dem ersten Schaltzustand gehalten wird; – während des zweiten Zeitabschnittes (Φ2) von der Generatorschaltung (P0) der ersten Wandlerstufe (T0) ein von dem abgetasteten Signal abgeleitetes Signal an ihren Ausgang (P01) abgegeben wird, welches durch die Verstärkungseinrichtung (V1) verstärkt und dem Signalausgang (A) der ersten Wandlerstufe (T0) zugeführt wird; – während des zweiten Zeitabschnittes (Φ2) von der Vergleichsschaltung (C0) der ersten Wandlerstufe (T0) die Signalamplitude des abgetasteten Signals mit zumindest zwei Referenzsignalamplituden verglichen wird; – während des zweiten Zeitabschnittes (Φ2) von der Vergleichsschaltung (C0) der ersten Wandlerstufe (T0) ein Steuersignal aus dem Vergleich erzeugt und am Steuerausgang (S01) der ersten Wandlerstufe (T0) abgegeben wird; – während des zweiten Zeitabschnittes (Φ2) das am Eingang (E1) der zweiten Wandlerstufe (T1) anliegende Signal von der Generatorschaltung (P1) der zweiten Wandlerstufe (T1) abgetastet wird; – während des zweiten Zeitabschnittes (Φ2) von der Vergleichsschaltung (C1) der zweiten Wandlerstufe (T1) das am Eingang (E1) der zweiten Wandlerstufe (T1) anliegende Signal abgetastet wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass während des ersten Zeitabschnittes (Φ1) die zweite Schalteinrichtung (SC2) in dem zweiten Schaltzustand und während des zweiten Zeitabschnittes (Φ2) die zweite Schalteinrichtung (SC2) in dem ersten Schaltzustand gehalten wird;
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass – während des zweiten Zeitabschnittes (Φ2) von der Vergleichsschaltung (C0) der ersten Wandlerstufe (T0) die Sig nalamplitude des abgetasteten Signals mit zumindest vier Referenzsignalamplituden verglichen wird;
  15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, dass die zwei Referenzsignalamplituden der Vergleichsschaltung (C1) der zweiten Wandlerstufe (T1) ein Referenzsignalpaar (SI1) bilden, das aus einer Menge von fünf Referenzsignalpaaren während des ersten Zeitabschnittes (Φ1) abhängig von dem Steuersignal von der Vergleichsschaltung (C1) der ersten Wandlerstufe (T0) ausgewählt wird.
  16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass während des ersten Zeitabschnittes (Φ1) das von dem Steuersignal am Steuereingang (S1) und von dem abgetasteten Signal abgeleitete Signal erzeugt wird, indem die Amplitude des Eingangssignals verdoppelt wird oder die Amplitude des Eingangssignals verdoppelt wird und zu diesem abhängig von dem Steuersignal ein Zwischensignal addiert oder subtrahiert wird, wobei das Zwischensignal aus einem Pegel eines ersten Referenzpotentials oder dem n-fachen Pegel des ersten Referenzpotentials abgeleitet ist und n eine natürliche Zahl größer 1 ist.
  17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass die Referenzsignalamplituden der Vergleichsschaltung (C1) der zweiten Wandlerstufe (T1) jeweils einen Bruchteil einer ersten Referenzsignalamplitude aufweisen, wobei jeweils ein Bruchteil das m-fache des achten Teils der ersten Referenz signalamplitude beträgt und m eine ganze, ungerade Zahl von –9 bis 9 ist.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die beiden Referenzsignalamplituden eine Pegeldifferenz von zwei Achteln des ersten Referenzpotentials aufweisen.
DE10344354A 2003-09-24 2003-09-24 Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers Expired - Fee Related DE10344354B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10344354A DE10344354B4 (de) 2003-09-24 2003-09-24 Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers
US10/945,689 US7023373B2 (en) 2003-09-24 2004-09-21 Multi-stage ADC with shared amplifier and reference voltage selection
CNB200410082615XA CN100466477C (zh) 2003-09-24 2004-09-24 模拟数字转换器及操作模拟数字转换器的方法
US11/332,990 US7148834B2 (en) 2003-09-24 2006-01-17 Analog/digital converter and method for operating an analog/digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10344354A DE10344354B4 (de) 2003-09-24 2003-09-24 Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers

Publications (2)

Publication Number Publication Date
DE10344354A1 DE10344354A1 (de) 2005-05-12
DE10344354B4 true DE10344354B4 (de) 2006-11-02

Family

ID=34428115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10344354A Expired - Fee Related DE10344354B4 (de) 2003-09-24 2003-09-24 Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers

Country Status (3)

Country Link
US (2) US7023373B2 (de)
CN (1) CN100466477C (de)
DE (1) DE10344354B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785175B2 (ja) * 2004-03-30 2006-06-14 株式会社東芝 多入力ａ／ｄ変換装置及びこれを用いた無線受信機
JP2006304035A (ja) * 2005-04-22 2006-11-02 Agilent Technol Inc アナログディジタル変換方法およびアナログディジタル変換システム
US7397412B1 (en) 2006-02-03 2008-07-08 Marvell International Ltd. Low power analog to digital converter
US8385498B2 (en) * 2006-05-31 2013-02-26 Kenet, Inc. Boosted charge transfer circuit
US7304598B1 (en) * 2006-08-30 2007-12-04 Infineon Technologies Ag Shared amplifier circuit
KR100843554B1 (ko) * 2006-08-31 2008-07-04 삼성전자주식회사 멀티-채널 파이프라인드 신호 변환기
KR101484334B1 (ko) * 2007-01-30 2015-01-19 인터실 아메리카스 엘엘씨 공통-모드 인센시티브 샘플러
KR20090050402A (ko) * 2007-11-15 2009-05-20 한국과학기술원 아날로그 디지털 변환기의 허용 입력 범위를 증가시키기위한 신호레벨 변환 회로
KR101140349B1 (ko) * 2008-09-16 2012-05-03 한국전자통신연구원 다단 연속 근사 레지스터 아날로그 디지털 변환기
US7876251B2 (en) * 2008-10-22 2011-01-25 Siemens Medical Solutions Usa, Inc. System for processing patient monitoring signals
US7852254B1 (en) * 2009-06-23 2010-12-14 Mstar Semiconductor, Inc. 1-bit cell circuit used in a pipelined analog to digital converter
JP4945618B2 (ja) * 2009-09-18 2012-06-06 株式会社東芝 Ａ／ｄコンバータ
US8299950B2 (en) * 2011-01-18 2012-10-30 Himax Imaging, Inc. Pipelined recycling ADC with shared operational amplifier function
US8891713B2 (en) 2011-04-06 2014-11-18 Siemens Medical Solutions Usa, Inc. System for adaptive sampled medical signal interpolative reconstruction for use in patient monitoring
US9806734B1 (en) * 2016-11-04 2017-10-31 Analog Devices Global SAR analog-to-digital converter selective synchronization
US10516408B2 (en) * 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
US10511316B2 (en) 2018-03-08 2019-12-17 Analog Devices Global Unlimited Company Method of linearizing the transfer characteristic by dynamic element matching
US10505561B2 (en) 2018-03-08 2019-12-10 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method
CN108880546B (zh) * 2018-07-09 2021-04-30 电子科技大学 一种应用于逐次逼近模数转换器的电容校正方法
US11601575B2 (en) 2018-09-14 2023-03-07 Gopro, Inc. Electrical connectivity between detachable components
RU2696557C1 (ru) * 2018-11-21 2019-08-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" Способ аналого-цифрового преобразования и устройство для его осуществления

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764176A (en) * 1992-11-19 1998-06-09 Vlsi Technology, Inc. Pipelined analog to digital converters and interstage amplifiers for such converters
US5835049A (en) * 1997-03-27 1998-11-10 Lucent Technologies Inc. Amplifier for use in time-sharing applications
US5861832A (en) * 1997-03-27 1999-01-19 Lucent Technologies Inc. Analog-to-digital converter having amplifier and comparator stages

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0320525B1 (de) * 1987-12-15 1991-10-16 Deutsche ITT Industries GmbH Abtast-Halte-Stufe und deren Anwendung in Parallel-A/D-Wandlern
EP0901232A3 (de) * 1997-09-04 2002-11-20 Sanyo Electric Co., Ltd. Spannungsvergleicher, Operationsverstärker und damit ausgestatteter Analog-Digital-Wandler
US6700523B2 (en) * 2001-10-25 2004-03-02 Oki Electric Industry Co., Ltd. Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
DE10255354B3 (de) * 2002-11-27 2004-03-04 Infineon Technologies Ag A/D-Wandler mit minimiertem Umschaltfehler

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764176A (en) * 1992-11-19 1998-06-09 Vlsi Technology, Inc. Pipelined analog to digital converters and interstage amplifiers for such converters
US5835049A (en) * 1997-03-27 1998-11-10 Lucent Technologies Inc. Amplifier for use in time-sharing applications
US5861832A (en) * 1997-03-27 1999-01-19 Lucent Technologies Inc. Analog-to-digital converter having amplifier and comparator stages

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Nagara et al.: A 250mW, 8-bit, 52-Msamples/s,Para- llel-Pipelined A/D-Converter with Reduced Number of Amplifiers. In: IEEE Journal of Solid-State Circuits, Vol.32, No.3, March 1997, S.312-320, Min et al.: A69mW 10b 80MS/s Pipelined CMOS ADC. In: ISSCC 2003,Session 18, Nyquist A/D Converters, Pa- per 18.4
Nagara et al.: A 250mW, 8-bit, 52-Msamples/s,Para-llel-Pipelined A/D-Converter with Reduced Number of Amplifiers. In: IEEE Journal of Solid-State Circuits, Vol.32, No.3, March 1997, S.312-320, Minet al.: A69mW 10b 80MS/s Pipelined CMOS ADC. In: ISSCC 2003,Session 18, Nyquist A/D Converters, Pa-per 18.4 *
Tietze/Schenk: Halbleiterschaltungstechnik. 12. Aufl., Springer 2002, S.1009-1011 *

Also Published As

Publication number Publication date
CN1601909A (zh) 2005-03-30
US7148834B2 (en) 2006-12-12
US7023373B2 (en) 2006-04-04
CN100466477C (zh) 2009-03-04
US20050104762A1 (en) 2005-05-19
US20060114143A1 (en) 2006-06-01
DE10344354A1 (de) 2005-05-12

Similar Documents

Publication Publication Date Title
DE10344354B4 (de) Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers
DE3854582T2 (de) AD-Wandler.
DE69330198T2 (de) Analog Digitalwandler
DE19946750B4 (de) Zweischritt-Analog-Digital-Wandler und -Verfahren
DE602005004343T2 (de) Schaltung mit geschalteten Kapazitäten und Pipeline-Analog-Digital-Wandler
DE69930201T2 (de) AD-Wandler mit einem Stromsparschaltkreis und sein Regelverfahren
DE60027973T2 (de) Digital-Analog-Wandler des Stromtyps
DE69921024T2 (de) Kaskadierter Analog-Digital-Wandler
DE102006015762B4 (de) Analog/Digital-Wandleranordnung und Verfahren
DE68926734T2 (de) Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät
DE3120669C2 (de) A/D - und D/A - Umsetzer
DE3531870A1 (de) Analog-digital-wandler
DE2549626A1 (de) Analog-digital-wandler
DE3855117T2 (de) Analog-Digital-Umsetzer mit schrittweiser Annäherung
DE69015946T2 (de) Analog-Digitalwandler von hoher Umwandlungsfrequenz.
DE3788270T2 (de) Analog-Digital-Wandler.
DE68927655T2 (de) Analog-Digital-Wandler
DE69817443T2 (de) Analog-Digital-Wandler
DE19742064C2 (de) Analog-Digital-Umsetzverfahren und Vorrichtung zu seiner Ausführung
DE60124812T2 (de) Analog-Digital-Wandler nach dem Parallelverfahren
DE3511688C2 (de)
DE1816291A1 (de) Hochgeschwindigkeitsumsetzung analoger in digitale Werte
DE69727981T2 (de) Digital-zu-analog konversion
DE10337042B4 (de) Verfahren zur Umsetzung eines analogen Eingangssignals und Analog-Digital-Wandler
DE69923174T2 (de) Asynchroner Entscheidungs- A/D Umwandler in Strommodus

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee