CN1601909A - 模拟数字转换器及操作模拟数字转换器之方法 - Google Patents

模拟数字转换器及操作模拟数字转换器之方法 Download PDF

Info

Publication number
CN1601909A
CN1601909A CNA200410082615XA CN200410082615A CN1601909A CN 1601909 A CN1601909 A CN 1601909A CN A200410082615X A CNA200410082615X A CN A200410082615XA CN 200410082615 A CN200410082615 A CN 200410082615A CN 1601909 A CN1601909 A CN 1601909A
Authority
CN
China
Prior art keywords
signal
input
converter level
converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410082615XA
Other languages
English (en)
Other versions
CN100466477C (zh
Inventor
V·M·达方特迪亚斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1601909A publication Critical patent/CN1601909A/zh
Application granted granted Critical
Publication of CN100466477C publication Critical patent/CN100466477C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明系提供一种用于连续逼近的一时脉模拟数字转换器，且其系被设计为藉由在该第一转换器级(T0)中之该比较电路(C0)之一特殊设计而利用一共同使用的放大器(V1)以及一动态范围扩展能力。在该模拟数字转换器中之该等比较电路(C0，C1)系使得在一在前时间周期中即可以事先决定另一信号处理，而在连续的转换器级(T0，T1)中的两分别产生器电路(P0，P1)则会分享一放大器。此系会降低占用的空间量以及汲取电流，增加时脉率，以及简化具有高位准之信号的信号处理。

Description

模拟数字转换器及操作模拟数字转换器之方法
发明叙述
模拟数字转换器及操作模拟数字转换器之方法
技术领域
本发明系相关于一种用于将一模拟输入信号转换成为一数字数值的数字模拟转换器，本发明系亦相关于一种用于操作如此之一模拟数字转换器的方法。
背景技术
模拟数字转换器(ADCs)，特别是在现代的宽频收发器中，举例而言，行动无线标准802.11a/b(无线LAN)或UMTS，系为关键的芯片。在此例子中，模拟数字转换器系会在该数字以及该模拟信号处理间形成接口，该等转换器系会将一模拟输入信号转换成为与其成正比的一数字，而此数字即输出作为一数字信号。该数字信号系一通常为一些个别的二进元状态(binary states)的一连串序列，其中，该序列的组合二进元数值即代表该成正比数字，而每一代表数字信号的数字系为该数字信号之正确性的一量测，因此，具有一8位正确性的一模拟数字转换器系会将一模拟输入信号转换成为包括总共8个位的一二进元序列，原则上，该模拟数字转换器的一模拟输入范围系会因此而被分成总共256个次范围，而其中，从最低的开始，每一别的次范围系会被分配以包括8个位之数字的一二进元序列，举例而言，该最低的次范围系会因此而被分配以十进制数值0，以及该最高的次范围系会被分配以十进制数值255，或者，在二进制制中，11111111，现在，该模拟数字转换器系会将在该256个次范围其中之一中的输入信号的振幅转换成为相关的十进制数值。
该模拟数字转换器系可以以各种不同的方式加以执行，而其中的一选择即是使用逐次逼近法(successive approximation)，在此状况下，该模拟数字转换器系会执行复数个个别的逼近步骤，其中，一数字次数值系会在每一步骤中加以确定，并且，被用以形成该数字总数值，至于逼近步骤的数量，则其系会对应于该数字数值的二进元正确性。在Tietze/Schenk，″Halbleiterschaltungstechnik″
[Semiconductor circuitry]，12th edition，Springer 2002，pp.1009 to 1011中系有一简单示范性实施例的相关叙述。
而该所叙述方法的一变化系为，不将在一逼近步骤中的一输入信号、或有利的，一输入信号之振幅、或位准，与一参考电压进行比较，而是与两参考电压、或与两参考电位进行比较，而此系会确定该输入信号之电压是位在该两参考电压之上、或之下、或是介于该两者之间，因此，包含该输入信号的输入范围系会在此步骤逼近步骤中，藉由该两参考电压而被分开成为总共3个次范围，并且，该比较系会确定此三次范围的哪一包含有该输入信号的电压，因此，以此作为基础，即会产生一新的信号，而作为接续之逼近步骤的输入信号，此外，系亦会自该结果产生一控制信号，而此控制信号系明确地相关于该输入信号之该电压已被置入的范围，因此，该控制信号系被用于形成该模拟数字转换器的该数字输出数值。
利用逐次逼近的模拟数字转换器系权宜地为了一时脉模式的操作而加以设计，并且系具有采样保持电路(sample-and-holdcircuits)。通常，每一别逼近步骤乃是藉由在该模拟数字转换器中的一别次电路而加以产生，而在一采样时期期间，该等输入信号系会于该模拟数字转换器的该等个别级中进行采样，接着，在紧接在该采样时期后的一保持时期期间，系会举行信号处理，而其系尤其会产生该控制信号，同时，亦产生用于接续之逼近步骤、或是用于该模拟数字转换器之接续级的新信号。
现在，最新之具有一10位分辨率、一20MHz频宽、以及一典型之80MHz采样速率的模拟数字转换器系可以在一1.5V之供给电压下仅汲取一23mA的电流，然而，在不久的未来，介于0.13μm至0.08μm之间之朝向更小CMOS的技术趋势系会需要新的电路以及在演算上的延伸，以避免汲取电流再次的上升，因此，在此状况下，行动设备的寿命将亦会被延长，特别是。
为了降低在模拟数字转换器中所汲取之电流的量，在已出版的文件″A 250-mW，8-bit，52-M Samples/s parallel-pipelined A/Dconverter with reduced number of amplifiers″，IEEE，Journalof Solid State Circuits，vol.32，No.3，March 1997 by Nagaraet al.，以及文件″A 69 mW 10b 80MS/s Pipeline CMOS ADC″，ISSCC2003/Session 18/Niquist A/D converters/paper 18.4by Min etal.中系已有叙述一模拟数字转换器，而在该模拟数字转换器中，其两连续级系会分别地分享一放大器，而此系使得在芯片区域以及汲取电流两方面皆可以有一更显著的降低。然而，这些电路的一缺点却是，它们不并能符合不断上升之对于频宽以及采样速率的需求。特别地是，在高时脉速率，切换的时间系短暂到所需要的开关仅能在具有一高程度复杂度的情形下才能加以执行，此外，用于上述所举例说明之示范性实施例的供给电压系需要选择为非常的高。
发明内容
本发明的一目的系在于提供一模拟数字转换器，其系汲取一小量的电流，并适合于非常高的时脉速率，且在此同时，具有一很小的供给电压。本发明的一目的系亦在于提供一种操作一模拟数字转换器的方法。
而这些目的系藉由对等的权利要求之主题而加以达成。
一种用于将一模拟输入信号转换成为一数字数值的模拟数字转换器，系包括一第一转换器级以及连接于该第一转换器级之下游的一第二转换器级。该第一转换器级系包含一输入以及一信号输出，且其系具有一比较电路，以用于比较施加至该第一转换器级之该输入之一信号的一信号振幅与至少两参考信号组件之该等振幅，以及用于以该比较作为基础而将一控制信号输出至在该第一转换器级上的一控制输出，另外，该第一转换器级系亦具有一产生器电路，其系被设计以用于在该产生器电路(P0)上的一输出处，输出衍生自该被施加至该第一转换器级之该输入之信号的一信号。再者，第二转换器级系包括一第一控制信号的一控制输入，其中，控制输入系被连接至该第一转换器级的该控制输出，包括一输入信号的一信号输入，其中，信号输入系被连接至该第一转换器级的该信号输出，以及包括一信号输出，且该第二转换器级系包括一比较电路以及一产生器电路，该比较器电路系被设计以用于比较被施加至该第二转换器级之该输入的一信号振幅与至少两参考信号之振幅，以及用于将一第二控制信号输出至在该第二转换器级上的一控制输出，而用于该比较的该两参考信号振幅系藉由在该控制入的该第一控制信号而加以决定，再者，在该第二转换器级中的该产生器电路系被设计以用于将衍生自在该第二转换器级之该输入的该输入信号以及自在该第二转换器级之该控制输入的该第一控制信号的一输出信号输出至在该产生器电路上的一输出，此外，该模拟数字转换器系包含至少二放大装置，其输入系经由在一第一切换状态的一第一切换装置而被耦接至在该第一转换器级中之该产生器电路的该输出，并经由在一第二切换状态的该第一切换装置而被耦接至在该第二转换器级中之该产生器电路的该输出，而该放大装置的该输出系被耦接至该第一转换器级之该信号输出，并被耦接至该第二转换器级的该信号输出，最终，该模拟数字转换器系包含一评估电路，其输入系被连接至该第一以及第二转换器级之该控制输出，以及系被设计以用于自该等第一以及第二控制信号提供一数字数值。
因此，本发明的该模拟数字转换器系包括可以同时为该第一转换器级以及该第二转换器级所用的一放大装置，以放大一信号，而此系使得总体的汲取电流可以被降低，此外，其系亦有可能降低该芯片面积。
依照本发明，在每一转换器级中的一比较装置系亦被用于做出有关事先在该第一转换器级中，藉由该第二转换器级所产生之一输出信号的决定，同时间，有关在该第二转换器级中之该比较装置所使用之该参考信号振幅的一简单预选择系藉由来自在该第一转换器级中之该比较装置的该控制信号而加以决定，结果是，在本发明之模拟数字转换器中的时脉速率系可以被增加，因为操作的一时脉模式中，每一比较装置现在系皆具有该比较所能利用之大约一半的该时脉周期，在该第一转换器级中之参考信号振幅的一适当选择，且该第一转换器级之产生器电路系于该输出输出未改变之被施加至该输入的一信号，系会使得该供给电压能够在接续的转换器级中被降低。
一种操作根据一模拟数字转换器的方法中，于一第一时间周期期间，该第一切换装置以及该第二切换装置系被保持在一第二切换状态，在此同时，于该第一时间周期期间，在该第一转换器级中的该产生器电路系会对被施加至该第一转换器级之该输入的一信号进行采样，此外，于该第一时间周期期间，在该第二转换器级中的该产生器电路的该输出系输出衍生自位在该第二转换器级之该控制输入处的一控制信号以及自一已采样信号的一信号，而此信号系藉由该放大装置而加以放大，并被供给至该第二转换器级的该信号输出，再者，于一第二时间周期期间，该第一以及第二切换装置系被保持在该第一切换状态，同时间，于该第二时间周期期间，在该第一转换器级中之该产生器电路的该输出系会输出一衍生信号，在此例子中，该衍生自在该第一时间周期期间的该以采样信号，而在该输出所输出的该信号则系藉由该放大装置而加以放大，并系被供给至该第一转换器级的该信号输出，此外，于该第二时间周期期间，被施加至该第二转换器级之该输入的该信号系藉由在该第二转换器级中之该产生器电路而进行采样。
在本发明的方法中，该放大装置系据此而同时为该第一转换器级以及为该第二转换器级所用，而此系为可能则是因为在一时间周期期间，在该两转换器级中之该等产生器电路的其中之一系会对被施加至该输入的一信号进行采样，而同时其中另一产生器电路会于其输出输出一信号，并且将其供给至该放大装置。
其系亦为有利的是，若是在该第一时间周期期间，在该第一转换器级中之该比较电路系会对被施加至该第一转换器级之该输入的一信号进行采样时。在此同时，于该第一时间周期期间，在该第二转换器级中的该比较电路系会比较一已采样信号与两参考信号振幅，而该两参考信号振幅乃是藉由一控制信号而加以决定，此外，于该第一时间周期期间，在该第二转换器级中的该比较电路系会根据该比较而产生一控制信号，并且在该第二转换器级的该控制输出处将其输出，再者，于该第二时间周期期间，在该第一转换器级中的该比较电路系会比较在该第一时间周期期间之该已采样信号之该信号振幅与至少两参考信号振幅，而在该第二时间周期期间，在该第一转换器级中的该比较电路系会额外地根据该比较而产生该控制信号，并且在该第一转换器级的该控制输出处将其输出。
结果是，在该第一时间周期期间，在该第一转换器级中该比较电路以及该产生器电路两者系皆会对被施加至该输入的一信号信行采样，而在该第二时间周期期间，该比较电路系被用于产生一控制信号，以及该产生器电路系被用以产生一输出信号，该输出信号系藉由该放大装置而加以放大，并被供给至该第二转换器级的该输入。
精确地，在此第二时间周期期间，在该第二转换器级中的该产生器电路以及该比较电路系会对施加至该输入的此信号进行采样，而在一接续的、现在再次地对应至一第一时间周期的时间周期中，在该第二转换器级中的该产生器电路的该输出系会以在该在前时间周期中被输出的该控制信号作为基础，而产生一新的信号，其系会被供给至该放大装置并被放大。在此同时，在该第二转换器级中的该比较电路则会比较该已采样信号与两参考信号，其中，该两参考信号系取决于在该第一转换器级中之该比较电路所输出的该控制信号，因此，在一转换器级中的该采样时期系为在下一转换器级中的该处理时期，在此同时，在一转换器级中的该处理时期系为在下游转换器级中的该保持时期。
此方法系使得该时脉率可以被增加，因为该比较电路总是具有一完整的时间周期，以用于做出其决定。若是一另一小的周期被额外地提供于该两时间周期之间时，则在该模拟数字转换器中的该等开关即可以有更简单的设计，因为用于做出决定的该周期变得更长的关系。
而该方法的一特别具有优势的发展系在于，若是在该第二时间周期期间，在该第一中之该比较电路比较该已采样信号之该信号振幅与至少四参考信号振幅时。
结果，一输入信号系会被该四参考信号振幅分开成为五输入次范围，并且，在该第一转换器级中的该比较电路会被用以确定哪一次范围包含有该已采样信号的该信号振幅，在此实施例中，该模拟数字转换器之该动态范围系加以延伸，而此系可以显著地降低用于整个模拟数字转换器，以及特别是对在该第一转换器级下游的所有转换器级而言，的该供给电压。
其系为有利的是，若是在该第二转换器级之该比较电路中的该两参考信号振幅系形成一参考信号对时，而此系以来自在该第一转换器级中之该比较电路的一控制信号作为基础，且在该第一时间周期期间，自一组五的参考信号对中所选择出来。
其系特别有利的是，若是在该第一时间周期期间，在该第二转换器级中之该产生器电路系由于该输入信号之振幅被加倍、或是该输入信号之该振幅被加倍且一中间信号被以该控制信号作为基础而加于其上、或自其减去，而产生衍生自位在该第二转换器级之该控制输入处的该控制信号以及自该已采样信号的该信号时，在此例子中，该中间信号系衍生自一第一参考信号的振幅、或是该第一参考信号之n倍振幅，其中，n系为大于1的自然数。亦可以使用该信号位准而取代该振幅。
在本发明之方法的一发展中，用于比较之该等参考信号振幅系包括一第一参考信号振幅的一分数，而此分数系分别的为八分该第一参考信号振幅的m倍，并且，m系为介于-9以及9之间的一非偶数整数，结果，与已经理想地为了此方法所选择之参考信号振幅的一比较系加以执行，其系特别适合的是，若是该两参考信号振幅系具有该第一参考信号振幅之2/8的一振幅、或位准差异时。
在该模拟数字转换器的一较佳发展中，该放大装置的该输出系经由在一第一切换状态的一第二切换装置而被耦接至该第一转换器级的该信号输出，以及经由在一第二切换状态的该第二切换装置而被耦接至该第二转换器级的该信号输出。
在该模拟数字转换器的一发展中，该两参考信号振幅系分别地形成一参考信号振幅对，而在该第二转换器级中之该比较电路系被设计以用于自一组至少五的参考信号振幅对中选择一参考信号振幅对，在此例子中，该选择系已被施加至该第二之该控制输入的一控制信号作为基础。
因此，在此发展中，系对该两参考信号振幅做出一预选择。该预选择系在此例子中取决于在该先前中的该比较，所以，在该模拟数字转换器中的该时脉率系可以被增加，因为该预选择让该比较电路有更多的时间进行所需要的比较的关系。
在本发明之一发展中，在该第一转换器级中的该比较电路系具有藉由一较上以及一较下限制数值而加以规范的该输入信号之一输入范围，在此例子中，该输入范围系藉由至少四参考信号振幅组件而被分开成为至少五次范围，以及该比较电路系被设计以用于输出一控制信号，而该控制信号则是取决于该至少五次范围的哪一包含了该输入信号。
将该输入信号范围分开成为至少五信号次范围系延伸了该模拟数字转换器之动态范围，该比较电路所输出之该控制信号系于该接续的转换器级中被用于预选择，同时，延伸动态范围则使得在该模拟数字转换器中之该等接续转换器级的该等供给电压可以被降低，结果是功率耗损被降低。
在本发明之另一实施例中，在该至少一第二转换器级中的该比较电路系具有藉由一较上以及一较下限制数值而加以规范之被施加至该信号输入之该信号的一输入范围，而该两参考信号系会将该信号范围分开成为三信号次范围，并且，在该至少一第二转换器级中该比较电路系被设计以用于一比较，以及用于确定该三信号次范围的哪一包含该输入信号，因此，同时在该第一转换器级中以及在该第二转换器级中的该等比较电路系被设计以用于比较该输入信号之该电压与电压组件，而这些则是确定该输入信号的该位准系在该等电压组件之该位准之上、或是在两电压组件之间，而该等比较电路系以如此之一比较作为基础而产生一控制信号。
其系特别有利地是，该等转换器级系为用于时脉操作的采样保持电路(sample-and-hold circuits)形式，在此例子中，其系较为适合的是，若是该第一以及第二切换装置系在一第一时间周期期间处于该第二切换状态，以及在一第二时间周期期间处于该第一切换状态。
此系使得在该模拟数字转换器中的该放大装置可以同时被连接至该第一转换器级以及被连接至该第二转换器级，换言之，该放大装置系可同时为该第一以及该第二转换器级所用，而此则是可以在该模拟数字转换器中节省，特别是，额外的放大装置，其系会将低汲取电流的量。
在此关联中，其系适合地将在该在该第二转换器级中之该比较电路设计为用于在该第一时间周期期间对被施加至该信号输入的一信号进行采样，以及用于比较该已采样信号之该位准与在一参考信号对中之两参考信号组件的该等位准，并且系亦用于在一第二时间周期期间，输出取决于该比较之一控制信号。
在另一有利的发展中，在该第一转换器级中的该比较装置系被设计以用于在一第一时间周期期间采样一输入信号，以及用于比较该已采样输入信号的该位准与该至少四参考电压之该等位准，以及系亦用于在该第二时间周期期间，输出取决于该比较的一控制信号。
在另一有利的发展中，在该第一以及第二转换器级中的该等产生器电路系被设计以用于差分信号处理。每一产生器电路系包括一信号组件的一第一信号路径，以及该信号组件之反相之一信号组件的一第二信号路径，而该放大装置之该输入系包括两连接，以及该放大装置之该输出系包括两分接头。在该第一切换状态中，该第一连接以及该第一分接头系被连接至在该第一产生器电路中的该第一信号路径，以及该第二连接以及该第二分接头系被连接至在该第一产生器电路中的该第二信号路径，再者，在该第二切换状态中，该第一连接以及该第一分接头系被连接至在该第二产生器电路中的该第二信号路径，以及该第二连接以及该第二分接头系被连接至在该第二产生器电路中的该第一信号路径。
在此构型中，于该第一切换状态期间，该放大装置系会被连接于该第一产生器电路的该等第一以及第二信号路径之中，以及于该第二切换状态中时，其系会被连接于该第二产生器电路的该信号路径之中，此构型之一特别的优点是，在该第一以及第二产生器电路中，不需要的漏电流，以及，特别是，补偿电流，系会彼此补偿。
本发明更进一步具有优势的实施例系为附属权利要求的主题。
附图说明
本发明系于接下来以图式做为参考、并利用示范性实施例而进行更详尽的解释，其中：
第1图：其系显示一模拟数字转换器的第一方块图；
第2图：其系显示一模拟数字转换器的第二方块图；
第3图：其系显示在一模拟数字转换器之第一以及第二转换器级中的一产生器电路的详细图式；
第4图：其系显示在一模拟数字转换器之第三以及第四转换器级中的一产生器电路的详细图式；
第5图：其系显示在一转换器级中之一比较电路的方块图；
第6图：其系显示在该第一转换器级中之该比较电路的一方块图；
第7图：其系显示举例说明输入以及输出电压的一电压标绘图；
第8图：其系显示具有时间时期的一标绘图；以及
第9图：其系显示在该模拟数字转换器中执行之方法的一示范性
实施例。
具体实施方式
第1图系显示在以本发明作为基础之一模拟数字转换器中，根据第一以及第二转换器级的一详细图式。该第一转换器级T0系具有一输入E，而其系亦同时地为该模拟数字转换器之信号输入，此外，该第一转换器级T系包括一信号输出A，以及一控制输出S0，其中，该输入E系被连接至一第一产生器电路P0以及被连接至一比较器电路C0，而该比较器电路C0系包括连接至该第一转换器级之该控制端S0的一控制输出，此外，该第一转换器级T0系包括一产生器电路P0，且该产生器电路之输入P1系被连接至该第一转换器T0的该输入E，再者，该产生器电路P0系具有一第一输出P01，以及一第二输出P02，另外，该第二输出P02系会形成该第一转换器级T0的该信号输出。
该第一产生器电路的该输出P01系会经由一开关SC1而按照路线地发送至一放大器电路V1的输入V11，更进一步地，该放大器电路V12的输出系会经由一第二开关SC2而被连接至在该产生器电路P0之上的信号输入P03，而正如虚线所标示的一样，该第一产生器电路P0的该输入P03系按照路线地发送至该产生器电路P0的该第二输出P02。
该模拟数字转换器系包含一另一转换器级T1，而此转换器级T1系具有一第一信号输入E1，一控制输入S1，一控制输出S11，以及一信号输出A1，该信号输入E1系被连接至该第一转换器级T0的该输出A，并且，该控制输入S1系被连接至该第一转换器级T0的该控制输出S0，该第二转换器级T1系亦包含一产生器电路P1以及一比较电路C1，且该比较电路之信号输入P14以及C11系被连接至该第二转换器级T1的该输入E1。
此外，在该第二转换器级T1中的该比较电路C1系包括一控制输入C12，且该控制输入系被连接至该第二转换器级T1的该控制输入S1，之后，在该第二转换器级T1中之该比较电路C1上的一输出系会形成该控制输出S11。而该产生器电路P1系具有两信号输入P13以及P14，两信号输出P11以及P12，以及一控制输入P15，其中，该信号输入P14系被连接至该第二转换器级T1的该输入E1，并且该信号输出P12系会形成该第二转换器级T1的该输出A1，该控制输入P15系被连接至该第二转换器级T1的该控制输入S1，该信号输出P11系可以经由该开关SC1而被连接至该输入V11，以及该信号输入P13系可以经由该开关SC2而被连接至该放大装置V1的该输出V12。同样地，在此状况下，正如所标示，该信号输入P13系被连接至该产生器电路P1的该信号输出P12。
此外，该模拟数字转换器系包括一逻辑电路L1。在该逻辑电路上的一第一输入系被连接至该第一转换器级T0的该输出S0，以及一第二输入系被连接至该第二转换器级T1的该输出S11，而该逻辑电路系会根据该两转换器级而处理该等控制信号，以及会产生一数字数值，并于其输出L11处输出该数字数值。
因此，该放大装置V1系可以同时为在该模拟数字转换器中之该第一转换器级T0，以及为该第二转换器级T1所使用。在一开关的位置中，该开关SC1系会将该放大装置V1的该输入V11连接至该第一产生器电路P0的该输出P01，同时间，在此切换状态中，该放大装置V1的该输出系经由该切换器SC2而被连接至该第一产生器电路P0之该输入P03，再者，在一第二切换状态中，该开关SC1系会将该输入V11连接至该第二产生器电路P1的该信号输出P11，而在此切换状态中，相同地，该开关SC2系会将该放大装置V1的该输出V12连接至在该第二转换器级1中之该产生器电路P1的该信号输入P13。换言之，在一切换状态中，该放大装置V1系为该产生器电路P0之部分，而在一另一切换状态中，其则为该产生器电路P1的部分。
在此所显示之模拟数字转换器系会将在介于-1V至+1V之间之一输入电压范围内的一模拟输入信号转换成为一相对应的数字数值，为了这个目的，其系使用操作的一时脉模式，而其系可选择地具有采样保持时期(sampling and holding phases)，该采样保持时期的时间变量曲线系显示于第8图中，每一时间周期T系被分成一采样时期ΦS、或是采样时间周期，以及分成一保持时期ΦH、或保持时间周期，在该采样时期ΦS以及该保持时期ΦH之间，系额外地具有一点时间间隔ΔT，此系被用于将足够的时间提供给在该模拟数字转换器之该等个别转换器级中的该等切换组件，以用于在该采样时期ΦS以及该保持时期ΦH之间的一切换操作，而在此时间中，该等开关SC1以及SC2，举例而言，系会从一切换状态被切换至另一切换状态。
在该模拟数字转换器中的该等转换器级系加以设计为，在一转换器级中之一采样时期系会形成在下一转换器级中的该保持时期，相反地，在一转换器级中的该保持时期系会形成在一接续的转换器级中的该采样时期，而如此的结果是，该放大装置系总是可以被连接至在一保持时期ΦH中的该转换器级。
在对应于在该第一转换器级T0中之该采样时间周期ΦS的一第一时间周期Φ1期间，一被施加至该第一转换器级T0之该输入E的信号系同时藉由该产生器电路P0以及藉由该比较电路C0而进行采样，再者，在接续地保持时间周期ΦH期间，该比较电路C0系会将该已采样信号之位准与参考信号之位准进行比较，为了这个目的，其系包括一用于提供四具有数值-0.75V，-0.25V，0.25V，以及0.75V之电压组件的装置，而该四电压组件则会将在-1V至+1V间的输入电压范围分开成为总共五电压次范围，再者，该比较电路C0系已经为这些电压次范围的每一分配一单一的控制信号，而该控制信号则是藉由在该保持周期ΦH之末端的该比较电路C0而被提供于该第一转换器级T0之该输出S0。如下之表一系显示由固定的电压组件所规范的该等个别电压次范围，以及相关于这些电压次范围的该等控制信号。相关于该等控制信号的位序列系被产生于该逻辑电路L1之中，并且系包括两分别的位序列，其中，该第一位序列代表一次数值，以及该第二位序列系提供关于在该模拟数字转换器之该输出处的该模拟电压数值是否大于0.75V或是少于-0.75V的信息。
电压次范围 控制信号 位序列
1V to 0.75V ″超载荷″ (0，0)，(0，1)
0.75V to 0.25V ″高″ (1，0)，(0，0)
0.25V to-0.25V ″模糊″ (0，1)，(0，0)
-0.25V to-0.75V ″低″ (0，0)，(0，0)
-0.75V to-1V ″轻载荷″ (0，0)，(1，0)
表一：该第一比较器电路C0的电压次范围，相关之控制信号，以及位次序列
在该保持时期ΦH期间，该比较电路C0系会因此而做出有关该五电压次范围之哪一包含有该输入信号之位准的决定，并且亦会产生被输出至该第一转换器级T0之该输出S0的该相关控制信号。
同时，在该保持时期期间，该产生器电路P0的该输出P01系被连接至该放大器电路V1的该输入，该第二输入P03则是经由该第二开关SC2而被耦接至该放大装置V1的该输出，而该放大器系会以一适当的方式而对提供在该输出P01的该信号进行放大，并且，将其供给至该第一转换器级T0的该输出，至于与该放大器V1在一起的该产生器电路P0，系呈现在该保持时期期间，其会输出与在先前之采样时间周期中之该信号具相同位准的一信号的一形式。
在该第一转换器级T0中之该保持时期ΦH期间，被提供在该第一转换器级之该输出A的该信号系藉由在该第二转换器级T1中的该产生器电路P1以及该比较电路C1而进行采样，而在该第一转换器级T0中之该保持时期ΦH的末端，该控制信号则是藉由该比较电路C0而加以输出，其中，此被施加至该输入C12的控制信号系被该比较电路1用以选择一参考电压对，而在该转换器级T1中的该比较电路C1系呈现其会以在该控制输入之一控制信号作为基础而从一组总共五的参考电压对中选择出一参考电压对的形式。
每一参考电压对系包括两参考电压组件，而这些系为一第一参考电压VREF的每一n/8，其中，n系为一非偶数自然数，且在每一参考电压对之两参考电压组件之间的差异系分别为2/8VREF。在示范性实施例中，该参考电压VREF系为1V，而在每一参考电压对中的该等参考电压组件，以及相关该等可以源自于其的电压次范围的数值的一总览则呈现在表二中。
参考电压对 电压次范围[VREF] 控制信号 位序列
SI1 (7/8，9/8) -[7/8，9/8]＜7/8 -模糊低  -(0，1)(0，0)
SI2 (5/8，3/8) ＞5/8[3/8，5/8]＜3/8 高模糊低 (1，0)(0，1)(0，0)
SI3 (1/8，-1/8) ＞1/8[-1/8，1/8]＜-1/8 高模糊低 (1，0)(0，1)(0，0)
SI4 (-3/8，-5/8) ＞-3/8[-5/8，-3/8]＜-5/8 高模糊Low (1，0)(0，1)(0，0)
SI5 (-7/8，-9/8) ＞-7/8[-9/8，-7/8]- 高模糊- (1，0)(0，1)-
表二：总览参考电压对以及具有相关控制信号之电压次范围的总览
用于在该第二转换器级T1之该输入E1处的一输入信号的该输入电压范围系相同的介于-1V至+1V之间的范围，因此，在一所选择之参考电压对中的该两参考电压组件系会将该输入电压范围分开成为三分别的电压次范围，举例而言，该比较电路1系会产生包括一控制信号″模糊(Fuzzy)″之该等参考电压组件+1/8V以及-1/8V的一参考电压对，此两参考电压对系会将该输入范围分开成为一在1/8V之上的范围，一在-1/8V至+1/8V之间的范围，以及一在-1/8V之下的范围。
在该比较电路C1中之紧接于该采样时期ΦS后的该保持时期ΦH中，该比较电路C1系会比较已采样之输入信号是大于1/8VREF、在-1/8V至+1/8VREF的范围内、或是小于-1/8VREF，而以如此之比较的结果作为基础，则该比较电路C1系会在该保持时期的末端产生表二之第三栏中之该等控制信号的其中之一，并且在该第一转换器级T1的该输出S11将其输出，而在此状况下，该控制信号系可以假设为该三可能数值，若是该比较的结果系为该位准大于1/8V，也就是说，该位准系位在以较大之参考电压组件作为较下之限制数值的范围内时，则该相关数值″高″系会被用作为该控制信号，若是该位准系位在该参考电压组件间的范围内时，则该相关数值″模糊″系会被用作为该控制信号，以及该相关数值″低″被用作为开控制信号的状况则是该位准若位在以该较低参考电压组件作为较上限制数值时候。
在所举例说明之示范性实施例中，该参考电压对(7/8，9/8)的该等控制信号″高″，以及该参考电压对(-7/8，-9/8)的该等控制信号″低″系被省略，这是因为在该第一转换器级之该输入E的一输入信号并无法变得高于1V，用于该比较电路C11之一参考电压对的选择系利用来自在优先于在该比较电路C1中之该保持时期之该采样时期中之该比较电路C0的一控制信号而动态地加以达成，再者，来自该等比较电路C0以及C1的该等控制信号系不仅于选择该参考电路对时需要，同时亦于生产在一下游转换器级中之一新信号，以及来自该逻辑电路L1的该数字数值的时候有需要。
藉由该比较电路C0所产生的该控制信号系亦被施加至该第一产生器电路P1的该输入P15，在该产生器电路1中的接续保持时期ΦH系会对应于在该在前转换器级T0中的一采样时期ΦS，而在该产生器电路1之该保持时期ΦH中，该产生器电路P1的该输出P11系经由该开关SC1而被连接至该放大装置V1的该输入V11，此外，该放大装置V1的该输出系会依次地经由该开关SC2而被连接至该产生器电路1的该输入P13，再者，藉由使用该放大装置V1，该产生器电路P1系会利用在该第一转换器级T1之该控制输入S1处的该控制信号以及在该在前采样周期ΦS中所采样之该信号VI来产生一新的信号，并且，其系会在该第一转换器级T1之该输出A1处输出此信号。以该控制信号作为基础所产生的该输出信号系显示于表三之中。
控制信号 所产生的输出电压
″超载荷″ 2*VI-2VREF
″高″ 2*VI-VREF
″模糊″ 2*VI
″低″ 2*VI+VREF
″轻载荷″ 2*VI+2VREF
表三：在产生器电路中所产生之控制信号以及输出电压
在此状况下，该已采样信号VI的位准系总会被加倍，并且，该控制信号系会被作为加上或减去一参考电压VREF＝1V之一位准的基础，若是该比较电路所产生的该控制信号系为该信号″超载荷″时，则加倍的该参考电压系会被减掉，以及该信号″轻载荷″系牵涉到加倍的该参考电压被加上。
根据在第1图中所显示之一模拟数字转换器的详细内容系可以藉由增加另外之转换器级而加以延伸，而根据具有总共四转换器级之一模拟数字转换器的详细图式则显示于第2图之中。在此例子中，相同的构件系使用相同的参考符号，而在此上下文中，该等转换器级T0以及T1系以与在根据显示于第1图之以本发明作为基础之一模拟数字转换器的详细图式中的该等转换器级T0以及T1相同的方式而加以设计，且在此例子中，它们系包括产生器以及比较电路P0，P1，以及C0，C1，其系不再显示。
该第二转换器级T1的该输出A1系被连接至一第三转换器级T2的输入E2，在该第三转换器级T2上的一控制输入S2系被连接至该第二转换器级T1的该控制输出S11，在一第四转换器级T3上的一输入E3系被连接至该第三转换器级T2之该输出A2，以及在一第四转换器级T3上的一控制输入S3系被连接至该第三转换器级T2之该控制输出S21，此外，一另一放大装置V2系会被提供于该第三转换器级T2以及该第四转换器级T3之间。
同样的，在此例子中，一开关SC21系会将该第二放大装置V2耦接至在该第三转换器级T2中之该产生器电路P2的该输出P21、或是耦接至在该第四转换器级T3中之该产生器电路P3的该输出P31，而该放大装置V2的该输出V22则是可以藉由该第二切换装置SC22而被连接至该产生器电路P2之该输入P23、或是连接至该产生器电路P3的该输入P33，因此，在两连续转换器级中的两产生器电路系总是可以分享一放大装置。
在第2图中所显示之该模拟数字转换器系可以藉由增加另外的级而如所需的进行延伸，而在其中运作的方式系维持相同。在一第一时间周期期间，在该等转换器级T0、T2中，以及在所有另外的偶数编号之转换器级中，的该等产生器电路以及该等比较电路系会采样被施加至该输入的一信号，同时间，在该等转换器级T1、T3中，以及在所有另外的非偶数编号之转换器级中，的该等产生器电路系会以藉由在该在前时间周期中其所采样之一信号，以及一控制信号作为基础而产生一输出信号，再者，于该第二时间周期期间，在该等转换器级T1以及T3中的该等比较电路系会比较该已采样信号以及该两参考信号，并且，系以此作为基础而在该周期之末端产生一新的控制信号，而此信号系为在下一时间时期中之该等接续转换器级所需要，以用于生产以及比较之操作。
在该第一转换器级T0中的该产生器电路P0以及在该第二转换器级T1中的该产生器电路P1的一方块图系显示于第3图中。在此示范性实施例中，该等产生器电路系被设计用于不同的信号处理，因此，该两产生器电路系包括两信号路径，一正信号路径系承载一信号VIN +，以及第二、负信号路径则是承载该相关差分信号(differencesignal)VIN -。
该第一产生器电路P0的该输入P04系具有差分信号的两连接，该等连接的其中之一系承载该信号VIN +，以及其中另一则是承载该相关差分信号VIN -，而该两信号路径系相对于彼此而对称地加以设计，该输入P04系经由一开关1而被连接至在一分别的电容器CS1上的一分别的连接，以及额外地经由一分别的第二开关4而被连接至该产生器电路的该输出P02以及该信号输入P03，而在该第一以及该第二信号路径两者中之该电容器CS1的该分别的第二连接系皆会经由一分别的开关2而被耦接至该电位VCMI，以及经由一分别的开关3而被连接至该输出P01。
正如在此所标示的一样，在该输出P01处的分接头X+系会按照路线而加以发送至共同使用之放大器V1之非反相输入(noninvertinginput)x+，而在该输出P01处的该分接头X-则是被连接至该放大器V1的该反相输入x-，再者，该放大器V1的该等非反相以及反相输出y+以及y-系会分别地被连接至在该输入P03的该连接Y+，以及连接至在该输入P03的该连接Y-。
在该产生器电路P0之该输出P02处，亦是形成该第一转换器级T0之该输出，的该两分接头，系会被连接至该输入E1以及连接至该第二转换器级T1的该输入P14，而在该输入P14处的该两输入连接则会经由一分别的开关8而被连接至在一电容器CS2上的一分别的第一连接，以及经由一分别的开关5而被连接至在该输出P12的该两分接头以及连接至在该输入P13的该等连接。
一分别的第二开关8系会将在该输入P14处的该两连接加以连接至在一另一电容器CS3上的一第一连接。在该第一、正信号路径中的该电容器CS3系亦可以经由一开关9而被连接至一参考电位-VREF，经由一开关10而被连接至一参考电位+VREF，以及经由一开关10A而被连接至该电位VCMI，至于在该第二、负信号路径中的该电容器CS3，其系会经由一开关10而被连接至一参考电位-VREF，经由一开关9而被连接至一参考电位+VREF，以及经由一开关10A而被连接至该电位VCMI。
在该正信号路径中之该电容器CS2的该第二连接系会被连接至在该第一、正信号路径中之该电容CS3的该第二连接，系会经由一第一开关7而被连接至一供给电位VCMI，系会经由一第一开关6而被连接至该信号输出P11的一分接头X-，以及被连接至一另一电容器CS4上的一第一连接，再者，该电容器CS4的该第二连接系可以经由一开关11而被耦接至一电位VCMI，经由一开关13而被连接至该参考电位+VREF，以及经由一开关14而被连接至该参考电位-VREF。
该第二信号路径系以一类似的方式而加以设计。在该第二、负信号路径中之该电容器CS2的该第二连接系会经由该开关6而被连接至在该信号输出P11处的该第二分接头X+，系会经由该开关7而被连接至该电位VCMI，以及被连接至在该第二信号路径中的该电容器CS4的该第二连接，此外，该电容器CS2的该第二连接系会被按照路径地发送至在一另一电容器CS4上的第一连接，再者，该电容器CS4的该第二连接系会经由一开关11而被连接至该供给电位VCMI，经由一开关13而被连接至该参考电位-VREF，以及经由一开关14而被连接至该参考电位+VREF。
接着，在该输出P11处之该正信号路径中的该第一分接头X-系会被连接至该放大器V1的该反相输入x-，同时，在该输出P11处之该第二信号路径中的该分接头X+系会被耦接至该放大器V1的该非反相输入x+，再者，在该放大器1上的一第一输出y+系于该产生器电路P1之该输出P13处，按照路径地被发送至在该第二、负信号路径中的该连接Y+，同时，该输出y-系被耦接至在该输入P13之该正信号路径中的该连接Y-，因此，该放大器1之该两输入系会被交叉耦接至该第一产生器电路P0以及该第二产生器电路P1之该两输出P01，P11，同时，该放大器V1之该两输出y+以及y-系会被交叉耦接至该两输入连接P03以及P13。
该等开关3、4、5、以及6系会形成在第1图中之该等开关SC1以及SC2，而以时间作为基础，3与4、或是5与6系会被关闭，其系表示，该放大器系总是会被连接至该两电路的其中之一。
一第一时间周期Φ1系会对应于在该第一产生器电路P0中的一采样时期ΦS，而该第一时间时期Φ1系亦代表在该第二产生器电路P1中的一保持时期ΦH，在该采样时期ΦS期间，在该第一产生器电路P0中的该等开关1以及该等开关2系会被关闭，在该两信号路径中的该等电容CS1系会进行充电，以达到对应于施加至该输入之该信号之位准的一电压，而在对应于在该第一产生器电路中之该接续保持时期ΦH的该第二时间周期Φ2中，该等两开关1以及2系会再次被打开，以及该等开关3以及4系会被关闭，这表示，该放大器V1的该两输入系会被连接至在该放大器设备P0之该输出P01处的一分别分接头，同时，该等开关5以及6系会被打开。现在，在该放大器1上之一分别输出系被耦接至在该输入P03处的一连接，在此例子中，该放大器V1的该输出y+系被连接至在该输入P03处的该第一连接Y+，以及该输出y-系被连接至在该负信号路径中的该连接Y-，现在，该放大装置系被用于保持在该在前采样时期ΦS中所采样之该信号，以及用于在该输出P02将其输出。
该第二时间周期Φ2系亦为在该第二产生器电路P1中的一采样时期ΦS，而在此采样时期中，在该产生器电路1之该第一以及第二信号路径中的该两开关8、该开关7以及该开关11系会被关闭，而由该放大装置V1所保持之该已采样信号则是藉由该产生器电路P1而进行采样。
现在，在一接续的第三时间周期中，该已采样信号系藉由该产生器电路P1而加以保持，而为了这个目的，该放大器V1之该输入x+系经由该开关SC1而被连接至在该负信号路径之该输出P11处的该分接头X+，以及，该放大器V1之该反相输入x-系会被连接至在该第一信号路径之该输出P11处的该分接头X-，该放大器V1的该输出y+系被连接至在该第二信号路径中的该连接Y+，以及该输出y-系被连接至在该输出P13处的该连接Y-，同时，该等开关8、7以及11系为打开，并且，该等开关6以及5系被关闭。此外，来自在该第一转换器级T0中之该比较电路0的一控制信号系会被作为关闭该等开关9、10、11、13、或14之其中之一的基础，而如此的结果是，该输出信号的位准系藉由对该已采样信号之位准进行加倍，然后，加上、或减去该参考电位VREF之该位准、或是该参考电位VREF之该双倍位准而加以改变，再者，在该第二产生器电路P1之该输出P12处，该放大器V1系会输出源自于其的一信号。而在该第二产生器电路P1中的该保持时期ΦH期间，该等输出位准作为具有相关之已关闭开关之该控制信号的一函数的一总览系显示于如下的表四。
控制信号 关闭之开关 产生之输出电压
″超载荷 9，14，6，5  2*VI-2VREF
″高″ 9，11，6，5  2*VI-VREF
″模糊″ 11，10A，6，5  2*VI
″低″ 10，11，6，5  2*VI+VREF
″轻载荷″ 10，13，6，5  2*VI+2VREF
表四：在一保持时期期间之开关位置，以及在该第二产生器电路中，自其所产生之输出电压
在对应于在该第二产生器电路P1中之一保持时期ΦH的该第三时间周期Φ3期间，该产生器电路P0系会额外地再次采样一信号，因此，在一产生器电路中的一采样时期系为在下一、或该在前产生器电路中的一保持时期。
该第二产生器电路P1作为该输入信号之一函数的转变特征系显示于第7图之中。绘制于横坐标上的系为介于-1V以及+1V之间的最大输入范围，正如已经提及的，此范围系藉由总共四电压组件而被分开为五次范围，而其系由，自最低的开始，名词″轻载荷″、″低″，″模糊″，″高″，″超载荷″而加以标示，而在该等次范围边界之该等电压的位准系与被用于在该第一转换器级T0之该比较电路C0中进行比较的该等位准相同。而该纵坐标则显示来自该第二产生器电路P1的该输出信号。在介于-1V至+1V之间范围的一输入信号系总是会被藉由该第二产生器电路而转换成为介于-0.5至0.5之间范围的一输出信号，如此的结果是，现在，接续的转换器级仅需要处理在此位准范围中的信号，而此系使得降低在该等产生器电路中之该等放大器的供给电压成为可能，而且，该等比较电路之设计系亦显著地被简化。
第4图系显示在该模拟数字转换器之该等第三以及第四转换器级T3、T4中的该两产生器电路P2以及P3。在此例子中，该产生器电路P2之该输入系同时该第三转换器级T2的该输出E2，并且，系被连接至该第二转换器级T1之该输出A1、或是连接至该第二产生器电路P1的该输出P12，该两产生器电路系以一类似的方式而进行建构。在该分别之输入处之该信号VIN +的该正信号路径以及该信号VIN -的该负信号路径，系会经由两分别的开关15以及24而按照路线地被发送至一分别的电容器CS5以及CS6、或CS7以及CS8，此外，在该等电容器CS5以及CS7上的一第一连接系会经由一开关20、或21而被连接至该输出A2、或A3，以及连接至该等产生器电路的该输入P23、或P33，该等电容器CS5的该分别的第二连接系会分别地被连接至该电容器CS6的该第二连接，而该等电容器CS7的该分别的第二连接系会分别地被连接至该等电容器CS8之该分别的第二连接。
在该正信号路径中之该电容器CS5的该第二连接系会经由一第一开关19而被连接至在该输出P21处的该分接头X+，以及经由一第一开关18而被连接至该供给电位VCMI，在该负信号路径中之该电容器CS5的该第二连接系会一第二开关18而被连接至该供给电位VCMI，以及经由一第二开关19而被连接至在该输出P21处的该分接头X-，再者，在该正信号路径中之该电容器CS6的该第一连接系亦可以藉由一第一开关16而被耦接至该参考电位+VREF，藉由一第一开关17而被耦接至该参考电位-VREF，以及藉由一第一开关17A而被耦接至该电位VCMI，在该负信号路径中之该电容器CS6的该第一连接则是经由一第二开关16而被耦接至该参考电位-VREF，经由一第二开关17而被耦接至该参考电位+VREF，以及经由一第二开关17A而被耦接至该电位VCMI。
在该产生器电路P3之该正信号路径中之该电容器CS7的该第二连接系会按照路径地经由一第一开关22而被发送至在该输出P31处的该分接头X-，以及经由一第一开关23而被发送至该供给电位VCMI，而在该产生器电路P3之该负信号路径中之该电容器CS7系可以藉由一第二开关23而被耦接至该供给电位VCMI，以及藉由一第二开关22而被耦接至在该输出P31处的一分接头X+，相同的，在该正信号路径中之该电容器CS8的该第一连接系会经由一第一开关26而被连接至该参考电位-VREF，经由一第二开关25而被连接至该参考电位+VREF，以及经由一第一开关25A而被连接至该电位VCMI，而在该负信号路径中之该电容器CS8的该第一连接系会被连接至一第二开关25，至一第二开关26，以及至一第二开关25A，此则会将电位+VREF、-VREF或、VCMI连接至该电容器CS8的该第一连接。
在此例子中也一样，正如所标示的，分享的放大器V2系被连接至在该等输出P21以及P31处的该两分接头X+以及X-，以及连接至在该等输入P23以及P33处的该两连接Y+以及Y-，而该等开关19、20以及21、22的开关位置系会将该放大器连接至该产生器电路P2或是连接至P3。
该第三以及第四产生器电路P2以及P3系亦相同的为一采样保持电路。在一采样时期ΦS期间，在该第三产生器电路P2中的该等开关15以及18系加以关闭，以及该等开关16与17，以及同样的19与20则为打开，而在对应于该第二转换器级T1中之该产生器电路1中的该保持时期ΦH的该采样时期ΦS期间，被施加至该输入的该差分信号VIN +以及VIN -系会进行采样，以及被储存于该等电容器CS5以及CS6之中，且在该产生器电路2中的该接续的保持时期ΦH系会对应于在该产生器电路3中的该采样周期ΦS，而在P2中之该保持时期ΦH期间，该等开关15，18系为打开，以及该等开关19，20则被关闭，此外，根据来自在该第一转换器级T1中之该比较电路的该控制信号，该等开关16、或17的其中之一系会被关闭，因此，该产生器电路P2之该A2的该输出系会产生一信号，而此信号系会对应于该加倍位准之输入信号VIN、或对应于该输入信号VIN之加倍位准加上、或减去该参考信号VREF之位准。
再者，在该产生器电路P2中之该保持时期ΦH期间，在该产生器电路P3中的该等开关24以及23系会被关闭，而在该产生器电路P3中的该等开关21，22以及还有25以及26则会于在该产生器电路P2中之该采样时期ΦH期间被打开，在该产生器电路2中之该保持周期ΦH系为在该产生器电路P3中的该采样周期ΦS，而在该产生器电路P3中之该接续的保持时期ΦH中，其系同时为在该产生器电路2中之一新鲜采样时期ΦS，该放大器V2系会被连接至该产生器电路3的该输出P31、或该输入P33。
该等开关24以及23系为打开，以及该等开关22以及21系被关闭，此外，根据来自在该在前转换器级T2中之该比较电路C2的该控制信号，该等开关25、或26的其中之一系会被关闭，因此，该产生器电路P3系会产生取决于该输入信号以及该控制信号的一衍生信号，并且，在其保持时期期间，于该输出A3处输出此衍生信号。
正如可以在第4图中所见，相较于该产生器电路P2，在该产生器电路3中之该放大器电路V2系会被交叉的连接至该等输入以及该等输出，该产生器电路P0以及该产生器电路P1所共同使用的该放大装置V1系亦会在该产生器电路P1中被交叉地连接至在该输出P11处的该等分接头X-以及X+，以及连接至在该输入P13处的该等连接Y+以及Y-。
如此之连接的背景系主要地为在该产生器电路以及该放大器之间的一正常连接的例子中，降低将会相加起来并且不补偿其本身之一可能补偿电压之影响的可能性。此系将利用该等产生器电路P2以及P3的例子而加以显示。在该产生器电路P2中的一保持时期期间，在该产生器电路P2中的该输出位准VOUT +以及VOUT -系会相等于
VOUT +(P2)＝2VIN +-VREF(P2)+VOffset(P2)以及
VOUT -(P2)＝-2VIN -+VREF(P2)-VOffset(P2)
在此例子中，该参考信号系为
VOUT +(P2)-VOUT -(P2)＝4VIN-2VREF(P2)+2VOffset(P2)
在此上下文中，该差异系正比于一可能补偿电压的两倍，而来自该产生器电路P3的该输出信号则可得出为
VOUT +(P3)＝2VIN +(P3)-VREF(P3)+VOffset(P3)
VOUT -(P3)＝-2VIN -(P3)+VREF(P3)-VOffset(P3)
由于该相同的放大器系被用于该等产生器电路P2以及P3，因此，该补偿电压系亦为相同。在该产生器电路3中之该放大装置V2的该交叉连接系表示，用于在该正信号路径中之该第三产生器电路的该输入信号系会相同于来自在该第二产生器电路中之该负信号路径的该输出信号，以及在该负信号路径中之该第三产生器电路的该输入信号系会相同于在该第二产生器电路中之该正信号路径的该输出信号：
VIN +(P3)＝VOUT -(P2)，VIN -(P3)＝VOUT +(P2)
就该正信号路径而言，来自在该输出A3处之该第三产生器电路的该输出信号的总结果系为电压
VOUT +(P3)＝4VIN -+2VREF(P2)-VREF(P3)-VOffset
以及，就该负信号路径而言，系为电压
VOUT -＝4VIN +-2VREF(P2)+VREF(P3)+VOffset.
在此例子中也是一样，该差分信号系亦正比于一可能补偿电压的两倍，因此，该补偿电压系维持为常数。
相较之下，若是在该第三产生器电路3中之该放大器电路V2被未被交叉连接时，则即会在每一放大器级(amplifier stage)中获得一上升的补偿电压，而此系会造成在该模拟数字转换器中之该等个别转换器级在功率上的降低。
除了该等产生器电路之外，在该模拟数字转换器中的每一转换器级系皆包括一比较电路，而此电路系亦相同的为一采样保持电路的形式，在该示范性实施例中，其采样周期系会匹配于在该转换器级中之该相对应产生器电路的该采样周期。
第6图系显示在该第一转换器级T0中的该比较装置C0，该输入C01系经由一开关C03而被连接至在一电容器C05上的一第一连接，在该示范性实施例中，该电容器C05的该第二连接系被连接至接地，此外，该电容器C05的该第一连接系会按照路线地被发送至在该真实比较电路C04上的一输入，该比较电路C04系具有一供给输入C014，且一电位、或是一电压系会被施加至此，而该比较电路C04系具有以一适当的方式使用该供给电压V，以藉由四电压组件-0.75V，-0.25V，0.25V以及0.75V将介于-1V至+1V之间的一输入电压范围分开为总共五电压次范围的装置，再者，在该比较电路C04上的一信号输出C042系会按照路线地被发送至会产生一控制信号并会在该输出C02处将其输出的一控制电路C07。
在该采样时期ΦS期间，该开关03系被关闭，以及该电容器C05系利用该输入信号而进行充电，而在该保持时期ΦH中，该开关C03系为打开，然后，该比较电路04系会将储存在该电容器C05中之该已采样信号的位准与该四电压信号组件进行比较，在此例子中，该已采样信号的位准系会位于介于该四电压次范围之间之三范围的其中之一、或是低于该最低电压次数值、或大于该最高电压次数值，因此，该比较电路系会确定该五电压次范围的哪一包含了该已采样信号的该位准，而产生自其的该信号系会于该保持时期期间，在该输出C04处被输出，并且，被供给至该装置C07，然后，该装置C07则会自其而产生在该控制输出C02处被输出的一控制信号。
此控制信号系被用以控制在该产生器电路P1中的该等开关9，10，11，13，以及14M，以及会被供给至该逻辑电路L1，同时，该控制信号系会控制被使用于该第二转换器级之该比较电路之中的该参考电压的选择，而在该第二转换器级中之该比较电路的一简单方块图系可以见于第5图中。
该输入C11系会经由一开关C13而被连接至一电容器C15，而该电容器C15上的一第二连接则是被连接至该接地电位、或是连接至一参考电位，此外，该开关C13系按照路线地被发送至在一比较电路C14上的一输入C140，再者，该比较电路C14系包含两另外的输入C141以及C1421，且来自一参考电压对SI1至SI5的一分别参考电压组件系会被供给至此，而该分别的参考电压对系利用藉由一控制电路C08所控制的开关而被施加至该等输入，至于开关的选择，则是在对被施加至该控制输入C12之一控制信号进行评估之后，由该控制电路C08做出决定，然后，该两电压组件系将该输入电压范围分开成为三电压次范围，
来自该等比较电压C0、C1、C2、以及C3的该等控制信号系会被供给至一逻辑电路L1，而该逻辑电路L1系会将该等个别的控制信号解释成为一序列的串接位，其中，其系组合而形成一数字数值，而只要所有的该等比较电路C0至C3皆已经被递送一控制信号，则该数字数值马上会在该逻辑电路的该输出处被输出，由于本发明的模拟数字转换器系于操作的一时脉模式中操作，因此，当该比较电路C1正在递送用于该在前输入电压数值的一控制信号的同时，在该转换器级T0中的该比较电路C0系已经再次地产生用于一新的输入电压数值的一控制信号，因此，该逻辑电路L1系必须具有可以缓冲储存所有控制信号，以及因此，源自于其之用于尚未被完全处理之输入电压信号的该等位序列，的一缓冲器储存，在第2图的该示范性实施例中，一输入电压数值系已经在四保持时期之后通过了所有四转换器级，以及该逻辑电路系包含了四控制信号，其中，其系组合而形成一相关的数字数值。而此概念系称为管线流通(pipelining)。
第9图系显示以本发明作为基础之包括八个转换级之一模拟数字转换器的操作方法的一详细图式。该等转换器级系为采样保持电路之形式，其系表示，一控制信号系藉由在一保持时期中的每一转换器级而加以产生，在已经产生总共八个控制信号之后，该逻辑电路系会自其产生串接位序列，其系组合而形成一数字数值。由于该数字数值系具有一8位的正确性，因此总共会需要七个逼近步骤，而每一逼近步骤系包括一比较操作，以及衍生自该在前逼近步骤之一新的信号的产生，每一逼近步骤系于本发明之该模拟数字转换器的一转换器级中加以实行。
举例而言，被施加至该模拟数字转换器之该输入E的一信号系需要自0.9V而被转换成为该相关的数字数值。而由于该第一时间周期Φ1系为在该第一转换器级T0中的该采样时期ΦS，因此，该产生器电路P0以及该比较电路C0系会在此时间时期期间采样该0.9V的输入信号，而在接续的第二时间周期Φ2中，该信号系藉由该第一产生器电路P0所加以保持，并且，系藉由该第二产生器电路1以及该第二比较电路C1而进行采样，在该第一产生器电路P0中的该保持操作系由H所加以标示，以及在该产生器电路P1中以及在该比较电路C1中的该采样操作则由S所加以标示，因此，该第二时期Φ2系为在该第一转换器级中以及在该第二转换器级T1中的该采样时期的该保持时期ΦS，再者，在该第二时间时期Φ2期间，在该转换器级T0中的该比较电路C0系会做出相关于哪一电压范围包含了该0.9V之输入电压的一决定D，而由于0.9V之该已采样输入电压系高于0.75V，但却低于1V，因此，其系落在介于0.75V至1V之间的范围之内，正如可由表一中看出，此系为由该控制信号″超载荷″所加以辨识的范围，再者，在该转换器级T0中的该比较电路C0系于做出该整个第二时间周期Φ2之决定时为可获得，而此系由于需要来自该比较器电路C0之信息的该产生器电路P1以及该比较电路C1仅会在该第二时间周期Φ2期间采样其输入信号的原因而成为可能。
在该第二时间周期Φ2、或该保持时期ΦH之末端，在该第一转换器级T0中的该比较电路C0系会产生该控制信号″超载荷″，并且，将其向前传送至该产生器电路P1，以及至在该第二转换器级中的该比较电路C1，在此同时，此控制信号系会被缓冲储存于该逻辑电路1之中，而在该第二转换器级T1中的该产生器电路P1则是会以该控制信号″超载荷″而作为产生一新的电压信号的依据，并且，系会于该第三时间周期Φ3期间，在其输出处输出此信号。正如可由表四中看出，此系藉由关闭该等开关9以及14而加以完成，而该第二转换器级T1的该输出系会输出具有一-0.2V之位准的一信号。
此系获得自该输入电压09V减去该参考电压VREF＝1V之该双倍位准之间的差异，而在此方法中所输出的该信号系藉由在该第二转换器级中的该产生器电路P2以及该比较电路C2而进行再采样，在此同时，在该第二转换器级T1中的该比较电路1系已选择了相关于该输出信号″超载荷″的该参考电压对，并且，系已经在该输入信号以及该两电压组件之间实行一比较，而介于7/8VREF以及9/8VREF间的两参考电压组件系会将整个介于-1V至+1V之间的输入电压范围分开成为三电压次范围，在此例子中，该0.9V之已采样信号的该位准系会高于7/8VREF，但是却低于9/8VREF，因此，该0.9V之已采样信号的该位准系会落在该两参考电压组件之间。所以，在该第三时间周期的末端，在该第二转换器级T1中的该比较电路C1系会在其输出输出该控制信号″模糊″，而此控制信号则被用以设定在该第三产生器电路P2中的该等开关。
在该第四时间周期Φ4期间，该放大器2系被切换成为在该第三产生器电路P2中的该等信号路径，因此，该第二产生器电路之输出A2系会产生具有一位准-0.4V的一信号，而此信号系会同时地在该第四时间周期Φ4期间，藉由在该第四转换器级T3中的该第四产生器电路P3而进行采样，此外，在此时间周期期间，该已采样且已储存之信号系会与该控制信号″模糊″所决定之该两参考电压组件进行比较。
为了这个目的，该产生器电路C2系会再次地于该时间周期Φ4的期间为可利用，而一比较系显示，该已采样电压-0.2V系低于-1/8VREF，也就是说，低于-1/8V，因此，在该第四时间周期的末端，该控制信号″低″系藉由在该第三转换器级T2中的该比较电路C2而加以产生，并且系于该输出处被输出。
在该接续的第五时间周期Φ5中，该放大器2系被连接至该产生器电路3，该产生器电路P3系会利用藉由来自该第三比较电路C2之该控制信号″低″所关闭的该等开关25而产生0.2V的一输出信号，而在该第五时间周期期间，该比较电路3则是会藉由将-0.4V之该已采样且储存的信号与该两参考电压组件-3/8VREF以及-5/8VREF进行比较而确定该控制信号，其中，该两参考电压组件系为在表二中之该参考电压对的部分，再者，在该第五时间周期的末端，该比较电路系会产生该控制信号″模糊″，并且将其向前递送至该接续的第四转换器级以及至该逻辑电路L1。
该第四转换器级T4以及该第五转换器级T5(未显示)系同样的具有它们所共同使用的一放大器。在此所举例说明之示范性实施例中，由于总共有八个转换器级，因此仅需要四放大器，而在总共九个时间周期之后，该0.9V的输入信号则已经被所有的该等转换器级所采样，以及一分别的控制信号亦已自其而产生，此外，此信号系藉此而已经被传输至该逻辑电路、已缓冲储存、以及已被转换成为一数字数值，而该等比较电路C0至C7所传输的该等控制信号，以及位的该等相关序列，系可见于如下之表五中。
级 控制信号 位序列(MSB，MSB-1)，(轻载荷，超载荷)
C0 ″超载荷″ (0，0)，(0，1)
C1 ″模糊″ (0，1)
C2 ″低″ (0，0)
C3 ″模糊″ (0，1)
C4 ″高″ (1，0)
C5 ″模糊″ (0，1)
C6 ″低″ (0，0)
C7 ″模糊″ (0，1)
表五：用于0.9V输入信号之来自比较电路的控制信号
该等次序列系相同于表一，在此例子中，该次序列的第一位系为用于此逼近步骤之重要位MSB，而第二位仅在该″模糊″范围中为一1，而在所有其它范围中为一0。
根据这些位序列，一数字数字系利用该分别的第一位对而加以计算，为了这个目的，在每一逼近步骤中、或在每一转换器级中的该等位系会被相加，然而，应该要注意的是，该等个别转换器级以及它们所产生且该等位序列撷取自的该等控制信号系具有不同的重要性，该第一转换器级T0所撷取的该位序列系具有最高的重要性，其系会随着不断增加的转换器级而减少，因此，从在该第一位原序列中之起始两位(0，0)开始，相加系会造成一中间值00110010+1，以及因此该十进制数值51。
此外，该逻辑电路系亦藉由来自该第一比较电路C0之该控制信号而获得该输入信号系落在该″超载荷″范围之中的一指示，而此系由该第二位序列(0，1)所代表，因此，其系必须将该二进元数值2m-2与在此方法中所获得之此数字中间值51相加，在此例子中，该变量m系为在该二进元数字数值中的数字数量、或是正确性，在该示范性实施例中，该数值系为8，因此，所获得的该正确数字结果系会为数值51+64＝115，若是该第一控制信号系为″轻载荷″时，则该二进元数字2m-2则会被减去所获得的该中间数值。
在此所举例说明的该模拟数字转换器，其系不仅会由于共同使用的放大器而降低汲取电流，更是允许显著较高之具有其第一转换器级T0的时脉率，而此系因为在一产生器电路中所产生之用于该信号的一决定系会于一在前转换器级中的一比较电中做出，因此，在该在前转换器级中的该比较电路系在该产生器电路中的整个采样周期维持为可利用，此外，在该第一比较电路中，成为总共五电压次范围的分开系会显著地增加该输入范围的动态范围，在此例子中，该产生器电路P1系总是会将落在介于-1V至+1V之间之范围内的该输入信号转换成为落在介于0.5V至-0.5V间之范围内的一输出信号，相反地，此系表示，一供给电压，特别是对在该等下游产生器电路中的该等放大器而言，系可以在不需要承担由于在太低的一供给电压处放大输入信号所造成之缺点的情形下而被降低。
参考符号列表
T0，T1，T2，T3：Converter stages转换器级
P0，P1，P2，P3：Generator circuit产生器电路
C0，C1，C2，C3：Comparison circuit比较电路
L1：            Logic circuit逻辑电路
E，E1，E2，E3：Inputs输入
A，A1，A2，A3：Outputs输出
S0，S11，S21，S31：Control signal outputs控制信号输出
S1，S2，S3：Control signal inputs控制信号输入
V1，V2：  Amplifier device放大装置
V11，V21：Amplifier inputs放大器输入
V22，V12：Amplifier outputs放大器输出
CS1，CS2，CS21，CS22：Switches开关
P01，P11，P21，P31： Signal outputs信号输出
P03，P13，P23，P33： Signal inputs信号输入
P02，P12：  Signal outputs信号输出
P04，P14：  Signal inputs信号输入
1，2，3，4：Switches in the first generator circuit在第一产生器电路中之开关
5，6...13，14：Switches in the second generator circuit在第二产生器电路中之开关
15，16...19，20：Switches in the third generator circuit在第三产生器电路中之开关
21，22...25，26：Switches in the fourth generator circuit在第四产生器电路中之开关
CS1，CS2...CS8：Sampling capacitors采样电容
X+，X-：Signal taps信号分接头
Y+，Y-：Signal connections信号连接
C05，C15：Capacitors电容器
C03，C13：Switches开关
C04，C14：Comparison circuit比较电路
C07，C17：Control circuit控制电路
SI1，SI2...SI5：Reference voltage pairs参考电压对
C041：Supply voltage input供给电压输入
C141，C142：Voltage element inputs电压组件输入
T：Time period时间周期
ΦS，ΦH：Sampling and holding phases采样保持时期
Φ1，Φ2...Φ6：Time periods时间周期
ΔT：Time period时间周期

Claims (40)

1.一种用于将一模拟输入信号转换成为一数字数值的模拟数字转换器，其系包括：
-一第一转换器级(T0)，其系具有一输入(E)以及一信号输出(A)，且系：
-具有一比较电路(C0)，其系被设计以用于比较被施加至该第一转换器级(T0)之该输入(E)的一信号振幅与至少两参考信号组件之该等振幅，以及用于输出一控制信号至在该第一转换器级(T0)上的一控制输出(S0)；以及
-具有一产生器电路(P0)，其系被设计以用于将衍生自该被施加于该输入(E)之信号的一位准的一信号输出至在该产生器电路(P0)上的一输出(P01)；
-一第二转换器级(T1)，其系被连接至该第一转换器级(T0)的下游，且系：
-具有一第一控制信号的一控制输入(S1)，其中，控制输入系被连接至该第一转换器级(T0)的该控制输出(S0)；
-具有一输入信号的一信号输入(E1)，其中，信号输入系被连接至该第一转换器级(T0)的该信号输出(A)；
-具有一信号输出(A1)；
-具有一比较电路(C1)，其系被设计以用于比较被施加至该第二转换器级(T1)之该输入(E1)之一输入信号的一信号振幅与至少两参考信号组件之振幅，以及用于将一第二控制信号输出至在该第二转换器级(T1)上的一控制输出(S1)，该两参考信号之振幅系由该控制输入(S1)之该第一控制信号所决定；以及
-具有一产生器电路(P1)，以用于将衍生自在该输入(E1)处之该输入信号以及亦衍生自在该控制输入(S1)处之该第一控制信号的一位准的一输出信号输出至在该产生器电路上的一输出(P11)；
-一评估电路(L1)其系被连接至该等第一以及第二转换器级(T0，T1)之该控制输出(S0，S11)，以及系被设计以用于自该等第一以及第二控制信号确定一数字数值；以及
-一放大装置(V1)，其输入(V11)系经由在一第一切换状态的一第一切换装置(SC1)而被耦接至在该第一转换器级(T0)中之该产生器电路(P0)的该输出(P01)，并经由在一第二切换状态的该第一切换装置(SC1)而被耦接至在该第二转换器级(T1)中之该产生器电路(P1)的该输出(P11)，以及其输出(V12)系被耦接至该第一转换器级(T0)之该信号输出(A)，并被耦接至该第二转换器级(T1)的该信号输出(A1)。
2.根据权利要求1所述之该模拟数字转换器，其中，
该放大装置(V1)的该输出(V12)系经由在一第一切换状态的一第二切换装置(SC2)而被耦接至在该第一转换器级(T0)中的该信号输出(A)，并经由在一第二切换状态的该第二切换装置(SC2)而被耦接至在该第二转换器级(T1)中的该信号输出(A1)。
3.根据权利要求2所述之该模拟数字转换器，其中，
该两参考信号系形成一参考信号对，在该第二转换器级(T1)中的该比较电路(C1)系被设计以用于以被施加至该第二转换器级(1)之该控制输入(S1)的一控制信号作为基础，而自一组至少五的参考信号对(SI1，SI2，SI3，SI4，SI5)中选择一参考信号对(SI1)。
4.根据权利要求3所述之该模拟数字转换器，其中，
-在该至少一第二转换器级(T1)中的该比较电路(C1)系具有藉由一较上以及一较下限制数值而加以规范之被施加至该信号输入之该信号的一输入范围，而该两参考信号系将该信号范围分开成为三信号次范围，以及该比较电路(C1)系利用一比较而确定该三信号次范围的哪一包含该输入信号。
5.根据权利要求2所述之该模拟数字转换器，其中，
在该第一转换器级(T0)中之该比较电路(C0)系具有藉由一较上以及一较下位准限制数值而加以规范的该输入信号之一输入范围，而该输入范围系藉由至少四参考信号组件而被分开成为至少五次范围，以及该比较电路(C0)系被设计以用于确定该至少五次范围的哪一包含了该输入信号的该振幅。
6.根据权利要求2所述之该模拟数字转换器，其中，
-在该至少一第二转换器级(T1)中的该比较电路(C1)系具有藉由一较上以及一较下限制数值而加以规范之被施加至该信号输入之该信号的一输入范围，而该两参考信号系将该信号范围分开成为三信号次范围，以及该比较电路(C1)系利用一比较而确定该三信号次范围的哪一包含该输入信号。
7.根据权利要求1所述之该模拟数字转换器，其中，
该两参考信号系形成一参考信号对，在该第二转换器级(T1)中的该比较电路(C1)系被设计以用于以被施加至该第二转换器级(1)之该控制输入(S1)的一控制信号作为基础，而自一组至少五的参考信号对(SI1，SI2，SI3，SI4，SI5)中选择一参考信号对(SI1)。
8.根据权利要求7所述之该模拟数字转换器，其中，
-在该至少一第二转换器级(T1)中的该比较电路(C1)系具有藉由一较上以及一较下限制数值而加以规范之被施加至该信号输入之该信号的一输入范围，而该两参考信号系将该信号范围分开成为三信号次范围，以及该比较电路(C1)系利用一比较而确定该三信号次范围的哪一包含该输入信号。
9.根据权利要求1所述之该模拟数字转换器，其中，
在该第一转换器级(T0)中之该比较电路(C0)系具有藉由一较上以及一较下位准限制数值而加以规范的该输入信号之一输入范围，而该输入范围系藉由至少四参考信号组件而被分开成为至少五次范围，以及该比较电路(C0)系被设计以用于确定该至少五次范围的哪一包含了该输入信号的该振幅。
10.根据权利要求1所述之该模拟数字转换器，其中，
-在该至少一第二转换器级(T1)中的该比较电路(C1)系具有藉由一较上以及一较下限制数值而加以规范之被施加至该信号输入之该信号的一输入范围，而该两参考信号系将该信号范围分开成为三信号次范围，以及该比较电路(C1)系利用一比较而确定该三信号次范围的哪一包含该输入信号。
11.根据权利要求1所述之该模拟数字转换器，其中，
在该等第一以及第二转换器级(T0，T1)中的该等产生器电路(P0，P1)系被设计以用于差分信号处理，而每一产生器电路系具有一信号组件的一第一信号路径，以及该信号组件之反相之一信号组件的一第二信号路径，以及该放大装置(V1)系包括具有两连接的一输入(V11)以及具有两分接头的一输出(V12)，并且，在该第一切换状态中，在该放大装置上的该第一连接以及该第一分接头系会被连接至在该第一产生器电路(P0)中的该第一信号路径，以及在该放大装置(V1)上的该第二连接以及该第二分接头系会被连接至在该第一产生器电路(P0)中的该第二信号路径，以及在该第二切换状态中，在该放大装置(V1)上的该第一连接以及该第一分接头系会被连接至在该第二产生器电路(P1)中的该第二信号路径，以及在该放大装置(V1)上的该第二连接以及该第二分接头系会被连接至在该第二产生器电路(P1)中的该第一信号路径。
12.根据权利要求1所述之该模拟数字转换器，其中，
该模拟数字转换器系被设计以用于藉由参考电压以及利用将所有电位指向一共同参考电位所形成之参考电压组件而作信号处理。
13.根据权利要求1至5其中之一所述之该模拟数字转换器，其中，
该等转换器级(T0，T1)系为用于时脉操作的采样保持电路(sample-and-hold circuits)形式，而该第一以及第二切换装置(SC1，SC2)系在一第一时间周期(Φ1)期间处于该第二切换状态，以及在一第二时间周期(Φ2)期间处于该第一切换状态。
14.根据权利要求13所述之该模拟数字转换器，其中，
在该第二转换器级(T1)中之该比较电路(C1)系被设计以用于在一第一时间周期(ΦS)期间对被施加至该信号输入(E1)的一信号进行采样，以及用于比较该已采样信号之该位准与在一参考信号对(SI1，SI2，SI3)中之两参考信号的该等位准，并且系亦用于在一第二时间周期(ΦH)期间，输出取决于该比较之一控制信号。
15.根据权利要求13所述之该模拟数字转换器，其中，
在该第一转换器级(T0)中的该比较装置(C0)系被设计以用于在一第一时间周期(ΦS)期间采样一输入信号，以及用于比较该已采样输入信号的该位准与至少四参考信号组件之该等位准，以及亦用于在该第二时间周期(ΦH)期间输出取决于该比较的一控制信号。
16.根据权利要求15所述之该模拟数字转换器，其中，
在该第一转换器级(T0)中的该第二时间周期(ΦH)系会形成在连接至该第一转换器级(T0)下游的该第二转换器级(T1)中的该第一周期(ΦS)。
17.根据权利要求13所述之该模拟数字转换器，其中，
在该第一转换器级(T0)中的该第二时间周期(ΦH)系会形成在连接至该第一转换器级(T0)下游的该第二转换器级(T1)中的该第一周期(ΦS)。
18.根据权利要求2至4，6至8及10其中之一所述之该模拟数字转换器，其中，
在该第二转换器级(T1)中之该比较电路(C1)系被设计以用于在一第一时间周期(ΦS)期间对被施加至该信号输入(E1)的一信号进行采样，以及用于比较该已采样信号之该位准与在一参考信号对(SI1，SI2，SI3)中之两参考信号的该等位准，并且系亦用于在一第二时间周期(ΦH)期间，输出取决于该比较之一控制信号。
19.根据权利要求1，2，5及9其中之一所述之该模拟数字转换器，其中，
在该第一转换器级(T0)中的该比较装置(C0)系被设计以用于在一第一时间周期(ΦS)期间采样一输入信号，以及用于比较该已采样输入信号的该位准与至少四参考信号组件之该等位准，以及亦用于在该第二时间周期(ΦH)期间输出取决于该比较的一控制信号。
20.根据权利要求19所述之该模拟数字转换器，其中，
在该第一转换器级(T0)中的该第二时间周期(ΦH)系会形成在连接至该第一转换器级(T0)下游的该第二转换器级(T1)中的该第一周期(ΦS)。
21.根据权利要求1，2，5及9其中之一所述之该模拟数字转换器，其中，
在该第一转换器级(T0)中的该第二时间周期(ΦH)系会形成在连接至该第一转换器级(T0)下游的该第二转换器级(T1)中的该第一周期(ΦS)。
22.一种操作根据权利要求1至11其中之一所述之一模拟数字转换器的方法，其中，
-于一第一时间周期(Φ1)期间，该第一切换装置(SC1)系被保持在该第二切换状态；
-于该第一时间周期(Φ1)期间，在该第一转换器级(T0)中的该产生器电路(P0)系对被施加至该第一转换器级(T0)之该输入(E)的一信号进行采样；
-于该第一时间周期(Φ1)期间，在该第二转换器级(T1)中的该产生器电路(P1)的该输出(P11)系会输出衍生自在该控制输入(S1)处的一控制信号以及亦衍生自一已采样信号的一信号，并且，此信号系藉由该放大装置(V1)而加以放大，并被供给至该第二转换器级(T1)的该信号输出(A1)；
-于一第二时间周期(Φ2)期间，该第一切换装置(SC1)系被保持在该第一切换状态；
-于该第二时间周期(Φ1)期间，在该第一转换器级(T0)中之该产生器电路(P0)的该输出(P01)系会输出衍生自该已采样信号的一信号，并且，此信号系藉由该放大装置(V1)而加以放大，并被供给至该第一转换器级(T0)的该信号输出(A)；
-于该第二时间周期(Φ1)期间，被施加至该第二转换器级(T1)之该输入(E1)的该信号系藉由在该第二转换器级(T1)中之该产生器电路(P1)而进行采样。
23.根据权利要求22所述之方法，其中，
于该第一时间周期(Φ1)期间，该第二切换装置(SC2)系被保持在该第二切换状态；以及
于该第二时间周期(Φ2)期间，该第二切换装置(SC2)系被保持在该第一切换状态。
24.根据权利要求22或23所述之方法，其中，
-于该第一时间周期(Φ1)期间，在该第一转换器级(T0)中之该比较电路(C0)系对被施加至该第一转换器级(T0)之该输入(E)的一信号进行采样；
-于该第一时间周期(Φ1)期间，在该第二转换器级(T1)中的该比较电路(C1)系会比较该已采样信号之一信号振幅与两参考信号振幅，而该两参考信号振幅系藉由该控制信号而加以决定；
-于该第一时间周期(Φ1)期间，在该第二转换器级(T1)中的该比较电路(C1)系会根据该比较而产生一控制信号，并且在该第二转换器级(T1)的该控制输出(S11)处将其输出；
-于该第二时间周期(Φ2)期间，在该第一转换器级(T0)中的该比较电路(C0)系会比较该已采样信号之该信号振幅与至少两参考信号振幅；以及
-于该第二时间周期(Φ2)期间，在该第二转换器级(T1)中的该比较电路(C1)系会根据该比较而产生该控制信号，并且在该第一转换器级(T1)的该控制输出(S0)处将其输出。
25.根据权利要求22或23所述之方法，其中，
在该第一时间周期(Φ1)期间，衍生自在该控制输入(S1)处之该控制信号以及亦衍生自该已采样信号的该信号，系会由于该输入信号之振幅被加倍、或是该输入信号之该振幅被加倍，且一中间信号被以该控制信号作为基础而加于其上、或自其减去，而加以产生，且该中间信号系衍生自一第一参考电位的一位准、或是该第一参考电位之n倍位准，其中，n系为大于1的自然数。
26.根据权利要求24所述之方法，其中，
-于该第二时间周期(Φ2)期间，在该第一转换器级(T0)中的该比较电路(C0)系会进行该已采样信号之该信号振幅与至少四参考信号振幅之间的比较。
27.根据权利要求26所述之方法，其中，
在该第二转换器级(T1)之该比较电路(C1)中的该两参考信号振幅系会形成一参考信号对(SI1)，而其系以来自在该第一转换器级(T0)中之该比较电路(C1)的该控制信号作为基础，且在该第一时间周期(Φ1)期间，自一组五参考信号对中所选择出来。
28.根据权利要求27所述之方法，其中，
在该第一时间周期(Φ1)期间，衍生自在该控制输入(S1)处之该控制信号以及亦衍生自该已采样信号的该信号，系会由于该输入信号之振幅被加倍、或是该输入信号之该振幅被加倍，且一中间信号被以该控制信号作为基础而加于其上、或自其减去，而加以产生，且该中间信号系衍生自一第一参考电位的一位准、或是该第一参考电位之n倍位准，其中，n系为大于1的自然数。
29.根据权利要求27所述之方法，其中，
在该第二转换器级(T1)之该比较电路(C1)中之该等参考信号振幅的每一系具有一第一参考信号振幅的一分数，而一别分数系为八分该第一参考信号振幅的m倍，其中，m系为介于-9以及9之间的一非偶数整数。
30.根据权利要求29所述之方法，其中，
该两参考信号振幅系具有该第一参考电位之八分之二的一位准差异。
31.根据权利要求26所述之方法，其中，
在该第一时间周期(Φ1)期间，衍生自在该控制输入(S1)处之该控制信号以及亦衍生自该已采样信号的该信号，系会由于该输入信号之振幅被加倍、或是该输入信号之该振幅被加倍，且一中间信号被以该控制信号作为基础而加于其上、或自其减去，而加以产生，且该中间信号系衍生自一第一参考电位的一位准、或是该第一参考电位之n倍位准，其中，n系为大于1的自然数。
32.根据权利要求26所述之方法，其中，
在该第二转换器级(T1)之该比较电路(C1)中之该等参考信号振幅的每一系具有一第一参考信号振幅的一分数，而一别分数系为八分该第一参考信号振幅的m倍，其中，m系为介于-9以及9之间的一非偶数整数。
33.根据权利要求32所述之方法，其中，
该两参考信号振幅系具有该第一参考电位之八分之二的一位准差异。
34.根据权利要求24所述之方法，其中，
在该第二转换器级(T1)之该比较电路(C1)中的该两参考信号振幅系会形成一参考信号对(SI1)，而其系以来自在该第一转换器级(T0)中之该比较电路(C1)的该控制信号作为基础，且在该第一时间周期(Φ1)期间，自一组五参考信号对中所选择出来。
35.根据权利要求34所述之方法，其中，
在该第一时间周期(Φ1)期间，衍生自在该控制输入(S1)处之该控制信号以及亦衍生自该已采样信号的该信号，系会由于该输入信号之振幅被加倍、或是该输入信号之该振幅被加倍，且一中间信号被以该控制信号作为基础而加于其上、或自其减去，而加以产生，且该中间信号系衍生自一第一参考电位的一位准、或是该第一参考电位之n倍位准，其中，n系为大于1的自然数。
36.根据权利要求34所述之方法，其中，
在该第二转换器级(T1)之该比较电路(C1)中之该等参考信号振幅的每一系具有一第一参考信号振幅的一分数，而一别分数系为八分该第一参考信号振幅的m倍，其中，m系为介于-9以及9之间的一非偶数整数。
37.根据权利要求36所述之方法，其中，
该两参考信号振幅系具有该第一参考电位之八分之二的一位准差异。
38.根据权利要求24所述之方法，其中，
在该第一时间周期(Ф1)期间，衍生自在该控制输入(S1)处之该控制信号以及亦衍生自该已采样信号的该信号，系会由于该输入信号之振幅被加倍、或是该输入信号之该振幅被加倍，且一中间信号被以该控制信号作为基础而加于其上、或自其减去，而加以产生，且该中间信号系衍生自一第一参考电位的一位准、或是该第一参考电位之n倍位准，其中，n系为大于1的自然数。
39.根据权利要求24所述之方法，其中，
在该第二转换器级(T1)之该比较电路(C1)中之该等参考信号振幅的每一系具有一第一参考信号振幅的一分数，而一别分数系为八分该第一参考信号振幅的m倍，其中，m系为介于-9以及9之间的一非偶数整数。
40.根据权利要求39所述之方法，其中，
该两参考信号振幅系具有该第一参考电位之八分之二的一位准差异。
CNB200410082615XA 2003-09-24 2004-09-24 模拟数字转换器及操作模拟数字转换器的方法 Expired - Fee Related CN100466477C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10344354.1 2003-09-24
DE10344354A DE10344354B4 (de) 2003-09-24 2003-09-24 Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers

Publications (2)

Publication Number Publication Date
CN1601909A true CN1601909A (zh) 2005-03-30
CN100466477C CN100466477C (zh) 2009-03-04

Family

ID=34428115

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410082615XA Expired - Fee Related CN100466477C (zh) 2003-09-24 2004-09-24 模拟数字转换器及操作模拟数字转换器的方法

Country Status (3)

Country Link
US (2) US7023373B2 (zh)
CN (1) CN100466477C (zh)
DE (1) DE10344354B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112689794A (zh) * 2018-09-14 2021-04-20 高途乐公司 可拆卸部件之间的电气连接

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785175B2 (ja) * 2004-03-30 2006-06-14 株式会社東芝 多入力ａ／ｄ変換装置及びこれを用いた無線受信機
JP2006304035A (ja) * 2005-04-22 2006-11-02 Agilent Technol Inc アナログディジタル変換方法およびアナログディジタル変換システム
US7397412B1 (en) 2006-02-03 2008-07-08 Marvell International Ltd. Low power analog to digital converter
TWI474597B (zh) * 2006-05-31 2015-02-21 Intersil Americas LLC 用於轉移電荷的裝置
US7304598B1 (en) * 2006-08-30 2007-12-04 Infineon Technologies Ag Shared amplifier circuit
KR100843554B1 (ko) * 2006-08-31 2008-07-04 삼성전자주식회사 멀티-채널 파이프라인드 신호 변환기
KR101484334B1 (ko) * 2007-01-30 2015-01-19 인터실 아메리카스 엘엘씨 공통-모드 인센시티브 샘플러
KR20090050402A (ko) * 2007-11-15 2009-05-20 한국과학기술원 아날로그 디지털 변환기의 허용 입력 범위를 증가시키기위한 신호레벨 변환 회로
KR101140349B1 (ko) * 2008-09-16 2012-05-03 한국전자통신연구원 다단 연속 근사 레지스터 아날로그 디지털 변환기
US7876251B2 (en) * 2008-10-22 2011-01-25 Siemens Medical Solutions Usa, Inc. System for processing patient monitoring signals
US7852254B1 (en) * 2009-06-23 2010-12-14 Mstar Semiconductor, Inc. 1-bit cell circuit used in a pipelined analog to digital converter
JP4945618B2 (ja) * 2009-09-18 2012-06-06 株式会社東芝 Ａ／ｄコンバータ
US8299950B2 (en) * 2011-01-18 2012-10-30 Himax Imaging, Inc. Pipelined recycling ADC with shared operational amplifier function
US8891713B2 (en) 2011-04-06 2014-11-18 Siemens Medical Solutions Usa, Inc. System for adaptive sampled medical signal interpolative reconstruction for use in patient monitoring
US9806734B1 (en) * 2016-11-04 2017-10-31 Analog Devices Global SAR analog-to-digital converter selective synchronization
US10505561B2 (en) 2018-03-08 2019-12-10 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method
US10516408B2 (en) * 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
US10511316B2 (en) 2018-03-08 2019-12-17 Analog Devices Global Unlimited Company Method of linearizing the transfer characteristic by dynamic element matching
CN108880546B (zh) * 2018-07-09 2021-04-30 电子科技大学 一种应用于逐次逼近模数转换器的电容校正方法
RU2696557C1 (ru) * 2018-11-21 2019-08-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" Способ аналого-цифрового преобразования и устройство для его осуществления

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0320525B1 (de) * 1987-12-15 1991-10-16 Deutsche ITT Industries GmbH Abtast-Halte-Stufe und deren Anwendung in Parallel-A/D-Wandlern
GB9224238D0 (en) * 1992-11-19 1993-01-06 Vlsi Technology Inc Pipelined analog to digital converters and interstage amplifiers for such converters
US5835049A (en) * 1997-03-27 1998-11-10 Lucent Technologies Inc. Amplifier for use in time-sharing applications
US5861832A (en) * 1997-03-27 1999-01-19 Lucent Technologies Inc. Analog-to-digital converter having amplifier and comparator stages
EP0901232A3 (en) * 1997-09-04 2002-11-20 Sanyo Electric Co., Ltd. Voltage comparator, operational amplifier and analog-to-digital conversion circuit employing the same
US6700523B2 (en) * 2001-10-25 2004-03-02 Oki Electric Industry Co., Ltd. Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
DE10255354B3 (de) * 2002-11-27 2004-03-04 Infineon Technologies Ag A/D-Wandler mit minimiertem Umschaltfehler

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112689794A (zh) * 2018-09-14 2021-04-20 高途乐公司 可拆卸部件之间的电气连接
US11601575B2 (en) 2018-09-14 2023-03-07 Gopro, Inc. Electrical connectivity between detachable components

Also Published As

Publication number Publication date
CN100466477C (zh) 2009-03-04
US7148834B2 (en) 2006-12-12
US20060114143A1 (en) 2006-06-01
US20050104762A1 (en) 2005-05-19
US7023373B2 (en) 2006-04-04
DE10344354B4 (de) 2006-11-02
DE10344354A1 (de) 2005-05-12

Similar Documents

Publication Publication Date Title
CN1601909A (zh) 模拟数字转换器及操作模拟数字转换器之方法
CN1166065C (zh) 具有节能电路的模数转换器及其控制方法
CN1258882C (zh) 用于模拟－数字变换的积分和折叠电路
CN101061636A (zh) 具有减小的平均输入电流和减小的平均基准电流的模数转换器
Nagaraj et al. A 250-mW, 8-b, 52-Msamples/s parallel-pipelined A/D converter with reduced number of amplifiers
US8581770B2 (en) Zero-power sampling SAR ADC circuit and method
CN1655459A (zh) 模数转换器
CN1761158A (zh) 模数转换器
CN1477860A (zh) 固态图像获取设备及其控制方法
CN200997595Y (zh) 新型模数转换器结构
US7221191B2 (en) Signal samplers with enhanced dynamic range
CN101861697A (zh) 具有改善的重置阶段的开关电容放大器
CN1734945A (zh) 流水线a/d转换器
CN1143490C (zh) 一种终接电路中的耦合装置
CN1518230A (zh) 具有偏移补偿功能的数模转换器件及其偏移补偿方法
CN101055766A (zh) 具有采样保持器的电路装置和用于在采样保持器中处理信号的方法
CN1021004C (zh) 在剩余数***中用于编码和译码数据的方法和装置
US6445329B1 (en) High speed analog to digital converter
US20050068218A1 (en) Pipelined and cyclic analog-to-digital converters
CN1705236A (zh) 根据***状态动态变化的模拟数字转换器
CN1117172A (zh) 计算电路
CN1585278A (zh) 流水线型a/d转换器
Hajjar et al. A high speed and area efficient on-chip analog waveform extractor
CN1152471C (zh) I2c逻辑的电流舵结构数模转换器
CN101040442A (zh) 模/数转换器及模/数转换方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20180924

CF01 Termination of patent right due to non-payment of annual fee