DE102019217502B4 - Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102019217502B4
DE102019217502B4 DE102019217502.3A DE102019217502A DE102019217502B4 DE 102019217502 B4 DE102019217502 B4 DE 102019217502B4 DE 102019217502 A DE102019217502 A DE 102019217502A DE 102019217502 B4 DE102019217502 B4 DE 102019217502B4
Authority
DE
Germany
Prior art keywords
semiconductor device
circuit
semiconductor chip
semiconductor
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019217502.3A
Other languages
English (en)
Other versions
DE102019217502A1 (de
Inventor
Daisuke Murata
Hiroshi Yoshida
Hidetoshi Ishibashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019217502A1 publication Critical patent/DE102019217502A1/de
Application granted granted Critical
Publication of DE102019217502B4 publication Critical patent/DE102019217502B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Abstract

Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700), aufweisend:ein isolierendes Substrat (10, 310, 410, 510, 610, 710), das eine organische Isolierschicht (14) und eine Schaltungsstruktur (16, 316, 416, 516, 616, 716) aufweist, die auf der organischen Isolierschicht (14) angeordnet ist; undeinen Halbleiterchip (24), der auf einer oberen Oberfläche der Schaltungsstruktur (16, 316, 416, 516, 616, 716) angeordnet ist, wobeieine Dicke der Schaltungsstruktur (16, 316, 416, 516, 616, 716) nicht weniger als 1 mm und nicht mehr 3 mm beträgt,die Schaltungsstruktur (16, 316, 416, 516, 616, 716) eine erste Schaltungsstruktur (716a) und eine zweite Schaltungsstruktur (716b) aufweist, die dünner als die erste Schaltungsstruktur (716a) ist, undder Halbleiterchip (24) einen ersten Halbleiterchip (724a), der auf einer oberen Oberfläche der ersten Schaltungsstruktur (716a) angeordnet ist, und einen zweiten Halbleiterchip (724b) aufweist, der auf einer oberen Oberfläche der zweiten Schaltungsstruktur (716b) angeordnet ist, wobei der zweite Halbleiterchip (724b) dicker als der ersten Halbleiterchip (724a) ist.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, eine elektrische Leistungsumwandlungseinrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Hintergrund
  • JP 2008 - 282 834 A offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, in welchem ein Halbleiterchip auf einer Kupferfolien-Schaltungsstruktur eines isolierenden Substrats gestapelt und mit Lötmetall damit verbunden wird. In diesem Verfahren zum Herstellen der Halbleitervorrichtung wird die Kupferfolien-Schaltungsstruktur innerhalb des Bereichs der Verbindungsoberfläche mit Laserlicht bestrahlt, um diskrete konvexe und konkave Krater auszubilden. Danach werden das Isoliersubstrat und der Halbleiterchip mit einem zwischen diesen im Bereich der Verbindungsoberfläche angeordneten Lötmetall verbunden. Die Dicke der Kupferfolie wird so festgelegt, dass sie nicht geringer als 0,5 mm ist, damit keine der Krater, welche durch die Bestrahlung mit Laserlicht gebildet werden, die Kupferfolie durchdringen.
  • Im Allgemeinen weisen organische Isolierschichten eine geringere Wärmeleitfähigkeit als keramische auf. Wenn eine Schaltungsstruktur mit einer Dicke von 0,5 mm auf einem isolierenden Substrat mit solch einer organischen Isolierschicht ausgebildet wird, wird unter dem Einfluss der organischen Isolierschicht möglicherweise keine ausreichende Wärmeableitung erzielt.
  • Aus DE 11 2018 001 769 T5 ist ein Leistungsmodul bekannt, welches Folgendes enthält: ein plattenförmiges dickes Kupfersubstrat, eine leitende Spannungsrelaxationsmetallschicht, die auf dem dicken Kupfersubstrat angeordnet ist, eine Halbleitervorrichtung, die auf der Spannungsrelaxationsmetallschicht angeordnet ist, und eine plattierte Schicht, die auf der Spannungsrelaxationsmetallschicht angeordnet ist, wobei das Halbleiterbauelement über die plattierte Schicht an die Spannungsrelaxationsmetallschicht gebondet wird. Das dicke Kupfersubstrat umfasst eine erste dicke Kupferschicht und eine zweite dicke Kupferschicht, die auf der ersten dicken Kupferschicht angeordnet sind, und die Spannungsrelaxationsmetallschicht ist auf der zweiten dicken Kupferschicht angeordnet. Ein Teil des Halbleiterbauelements ist eingebettet, um an der Spannungsrelaxationsmetallschicht befestigt zu werden. Eine gebondete Oberfläche zwischen dem Halbleiterbauelement und der Spannungsrelaxationsmetallschicht wird mittels Diffusionsbonden oder Festphasen-Diffusionsbonden integriert.
  • DE 10 2010 039 728 A1 offenbart ein Verfahren zur Herstellung einer elektrischen Schaltung. Es wird ein vorgefertigtes Substrat vorgesehen mit einer ersten und einer zweiten Leiterschicht sowie mit einem Dielektrikum, das zwischen der ersten und der zweiten Leiterschicht vorgesehen ist. Die erste Leiterschicht ist um ein Vielfaches dicker als die zweite Leiterschicht. Zumindest ein zu kühlendes Bauteil wird auf der ersten Leiterschicht des vorgefertigten Substrats unter Ausbildung einer wärmeübertragenden Verbindung zwischen dem Bauteil und der ersten Leiterschicht montiert.
  • Aus DE 44 06 397 A1 ist ein Substrat für elektrische Schaltkreise bekannt, bestehend aus einer Isolierschicht, die an einer Oberflächenseite mit einem aus einer Metallisierung durch Maskieren und Ätzen erzeugten metallischen Bereich mit großer Schichtdicke, d. h. mit einer Schichtdicke der Größenordnung zwischen 0,15-1,0 mm versehen ist.
  • US 2014 / 0 291 699 A1 offenbart eine Keramik-/Kupfer-Leiterplatte, die ein Keramiksubstrat und eine erste und eine zweite Kupferplatte umfasst, die über Verbindungsschichten, die aktive Metallelemente enthalten, mit Oberflächen des Keramiksubstrats verbunden sind.
  • Aus DE 10 2009 033 029 A1 ist eine elektronische Vorrichtung bekannt mit einem aus einer Isolierschicht und wenigstens einer ersten Metallisierung an einer Oberflächenseite der Isolierschicht bestehenden Metall-Isolierschicht-Substrat, dessen erste Metallisierung zur Bildung von Metallisierungsbereichen strukturiert ist, sowie mit einem Verlustwärme erzeugenden elektrischen oder elektronischen Bauelement an einem ersten Metallisierungsbereich der ersten Metallisierung, wobei der erste Metallisierungsbereich an einem Teilbereich, mit welchem das Bauelement zumindest thermisch verbunden ist, eine Schichtdicke aufweist, die wesentlich größer ist als die Schichtdicke des ersten Metallisierungsbereichs außerhalb dieses ersten Teilbereichs.
  • JP H03- 145 748 A offenbart eine Leiterplatte, bei der eine Nut an einer Innenseite entlang einer äußeren Umfangskante einer Metallplatte der Leiterplatte und an der gegenüberliegenden Seite einer Verbindungsfläche der Leiterplatte vorgesehen ist.
  • Aus DE 10 2014 105 000 A1 ist ein Verfahren zur Herstellung eines Schaltungsträgers bekannt.
  • Zusammenfassung
  • Die vorliegende Erfindung ist konzipiert, um das oben erwähnte Problem zu lösen, und deren Aufgabe besteht darin, eine Halbleitervorrichtung, eine elektrische Leistungsumwandlungseinrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung zu erhalten, wobei diese imstande sind, eine effiziente Wärmeableitung zu erzielen.
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmale des unabhängigen Anspruches. Die Unteransprüche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung vollständiger ersichtlich werden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
    • 2 ist eine erweiterte Ansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 3 ist ein Diagramm, um die Konfiguration der Halbleitervorrichtung zu erläutern, welche für eine Simulation des Wärmewiderstands genutzt wird.
    • 4 ist ein Diagramm, das die Ergebnisse einer Berechnung des Wärmewiderstands präsentiert.
    • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel der ersten Ausführungsform.
    • 6 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Modifikation der ersten Ausführungsform.
    • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Modifikation der ersten Ausführungsform.
    • 8 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Modifikation der ersten Ausführungsform.
    • 9 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Modifikation der ersten Ausführungsform.
    • 10 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Modifikation der ersten Ausführungsform.
    • 11 ist ein Blockdiagramm, das eine Konfiguration eines elektrischen Leistungsumwandlungssystems veranschaulicht, für das eine elektrische Leistungsumwandlungseinrichtung gemäß der zweiten Ausführungsform verwendet wird.
  • Beschreibung von Ausführungsformen
  • Unter Bezugnahme auf die beiliegenden Zeichnungen werden eine Halbleitervorrichtung, eine elektrische Leistungsumwandlungseinrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben. Komponenten, die zueinander identisch sind oder einander entsprechen, sind mit den gleichen Bezugszeichen bezeichnet, und eine wiederholte Beschreibung von ihnen kann in einigen Fällen vermieden werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung 100 gemäß einer ersten Ausführungsform. Die Halbleitervorrichtung 100 umfasst ein isolierendes Substrat 10. Auf der oberen Oberfläche des isolierenden Substrats 10 ist ein Halbleiterchip 24 vorgesehen. Der Halbleiterchip 24 ist zum Beispiel aus Silizium gebildet. Der Halbleiterchip 24 ist mit einem Verbindungsmaterial 22 mit der oberen Oberfläche des isolierenden Substrats 10 verbunden. Das Verbindungsmaterial 22 ist beispielsweise ein Lötmetall. Der Halbleiterchip 24 ist beispielsweise ein Schaltelement wie etwa ein IGBT (Bipolartransistor mit isoliertem Gate).
  • Ein Gehäuse 20 ist auf dem isolierenden Substrat 10 so vorgesehen, dass es den Halbleiterchip 21 umschließt. Das isolierende Substrat 10 und das Gehäuse 20 sind mit einem Haftmittel oder dergleichen miteinander verbunden. Anschlüsse 26 und 28 sind auf dem Gehäuse 20 vorgesehen. Der Anschluss 26 ist über einen Draht mit einer im isolierenden Substrat 10 enthaltenen Schaltungsstruktur verbunden. Der Anschluss 28 ist über einen Draht mit dem Halbleiterchip 24 verbunden. Die Anschlüsse 26 und 28 können ein Hauptelektrodenanschluss bzw. ein Ansteueranschluss des Halbleiterchips 24 sein. Das Innere des Gehäuses 20 ist mit einem Versiegelungsharz 30 so versiegelt, dass es den Halbleiterchip 24 bedeckt. Das Versiegelungsharz ist zum Beispiel aus einem Epoxidharz gebildet.
  • 2 ist eine erweiterte Ansicht der Halbleitervorrichtung 100 gemäß der ersten Ausführungsform. Das isolierende Substrat 10 weist eine Basisplatte 12, eine auf der Basisplatte 12 vorgesehene organische Isolierschicht 14 und auf der organischen Isolierschicht 14 vorgesehene Schaltungsstrukturen 16 auf. Die Halbleiterchips 24 sind über die Verbindungsmaterialien 22 auf den oberen Oberflächen der Schaltungsstrukturen 16 vorgesehen. In 2 sind Drähte weggelassen. Die Basisplatte 12 und die Schaltungsstrukturen 16 sind beispielsweise aus Kupfer gebildet. Die organische Isolierschicht 14 ist aus einem Harz wie etwa einem Epoxidharz oder einem Flüssigkristallpolymer gebildet. Die Dicke der organischen Isolierschicht 14 beträgt zum Beispiel 0,1 mm bis 0,2 mm.
  • In der vorliegenden Ausführungsform enthält die Halbleitervorrichtung 100 zwei Halbleiterchips 24. Darauf nicht beschränkt muss die Halbleitervorrichtung 100 nur einen oder mehr Halbleiterchips 24 enthalten. Die Vielzahl von Halbleiterchips 24 kann darüber hinaus verschiedene Arten von Halbleiterchips umfassen.
  • Die Dicke der Schaltungsstruktur 16 beträgt nicht weniger als 1 mm und nicht mehr als 3 mm. Die Breite der oberen Oberfläche der Schaltungsstruktur 16 ist gleich der Breite ihrer unteren Oberfläche. Die untere Oberfläche der Schaltungsstruktur 16 ist hier die ihrer oberen Oberfläche entgegengesetzte Oberfläche und die der organischen Isolierschicht 14 zugewandte Oberfläche. Die Form eines Querschnitts der Schaltungsstruktur 16, der senkrecht zur oberen Oberfläche der organischen Isolierschicht 14 liegt, ist viereckig. Die Breite der oberen Oberfläche der Schaltungsstruktur 16 ist beispielsweise das 1,2-Fache der Chipbreite.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 100 beschrieben. Zuerst werden als ein Verfahren zum Herstellen des isolierenden Substrats 10 die organische Isolierschicht 14 und zwei Metallschichten in einer Art aneinandergeklebt, in der die organische Isolierschicht 14 von den Metallschichten sandwichartig umgeben ist. Danach werden die organische Isolierschicht 14 und die Metallschichten erhitzt und wird auf diese ein Druck beaufschlagt. Dadurch werden die Metallschichten auf beiden Oberflächen auf der Seite der oberen Oberfläche und der Seite der unteren Oberfläche der organischen Isolierschicht 14 ausgebildet. Die Metallschicht ist eine leitfähige Platte wie etwa beispielsweise eine Kupferplatte. Die Metallschichten werden durch eine später erwähnte Bearbeitung die Schaltungsstrukturen 16 und die Basisplatte 12. Die Metallschicht, die als die Schaltungsstrukturen 16 genutzt wird, hat eine Dicke von nicht weniger als 1 mm und nicht mehr als 3 mm. Die Metallschicht, die als die Basisplatte 12 verwendet wird, hat beispielsweise eine Dicke von 2 mm.
  • Als Nächstes wird die Metallschicht mittels einer mechanischen Bearbeitung strukturiert, um die Schaltungsstrukturen 16 auszubilden. Die mechanische Bearbeitung bzw. Zerspanung ist beispielsweise eine Schneidbearbeitung oder Fräser- bzw. Router-Bearbeitung. Als Nächstes werden die Halbleiterchips 24 auf den oberen Oberflächen der Schaltungsstrukturen 16 vorgesehen. Das Gehäuse 20 und die Anschlüsse 26 und 28 werden dann auf dem isolierenden Substrat 10 montiert. Die Anschlüsse 26 und 28 werden als Nächstes mit Drähten mit den Halbleiterchips 24 und den Schaltungsstrukturen 16 verbunden. Das Innere des Gehäuses 20 wird danach mit dem Versiegelungsharz 30 versiegelt.
  • Bei der vorliegenden Ausführungsform wird für das isolierende Substrat 10 die organische Isolierschicht 14 genutzt, und dadurch können Produktionskosten stärker als bei einem keramischen isolierenden Substrat reduziert werden. Die organische Isolierschicht 14 weist hier eine geringere Wärmeleitfähigkeit als Keramiken auf. Die Wärmeleitfähigkeit der organischen Isolierschicht 14 beträgt zum Beispiel 5 bis 20 W/m.K. Zudem betragen Wärmeleitfähigkeiten von Keramiken annähernd 70 W/m.K für Siliziumnitrid und annähernd 170 W/m.K für Aluminiumnitrid. Deshalb weist das isolierende Substrat 10 unter dem Einfluss der organischen Isolierschicht 14 möglicherweise einen großen Wärmewiderstand auf.
  • Um dies zu bestätigen, wurden Werte eines Wärmewiderstands einer Halbleitervorrichtung 100a in dem Fall berechnet, in dem die Dicke der Schaltungsstruktur 16 geändert wurde. 3 ist ein Diagramm zum Erläutern der Konfiguration der Halbleitervorrichtung 100a, welche für eine Simulation des Wärmewiderstands genutzt wurde. In der Halbleitervorrichtung 100a ist das isolierende Substrat 10 über eine Wärmeleitpaste 34 mit der oberen Oberfläche einer Lamelle bzw. eines Kühlkörpers 32 zur Luftkühlung verbunden. Die Wärmeleitpaste 34 ist zwischen dem Kühlkörper 32 zur Luftkühlung und dem isolierenden Substrat 10 sandwichartig angeordnet. Der Kühlkörper 32 zur Luftkühlung ist aus Aluminium gebildet. Der Halbleiterchip 24 ist mit dem Lötmetall 22 an die obere Oberfläche des isolierenden Substrats 10 gebunden.
  • 4 ist ein Diagramm, das die Ergebnisse einer Berechnung des Wärmewiderstands präsentiert. 4 präsentiert die Ergebnisse einer Berechnung mittels der Simulation eines Wärmewiderstands zwischen dem Halbleiterchip 24 und der Basisplatte 12. Außerdem präsentiert 4 Wärmewiderstandsverhältnisse bezogen auf den Wärmewiderstand im Fall der Schaltungsstruktur 16 mit einer Dicke von 0,5 mm. Je dicker die Schaltungsstruktur 16 ist, desto tiefer fällt der Wärmewiderstand.
  • Die vorliegende Ausführungsform liefert den signifikanten Effekt einer Reduzierung des Wärmewiderstands, wenn die Dicke der Schaltungsstruktur 16 nicht weniger als 1 mm beträgt. Falls die Schaltungsstruktur 16 eine Dicke von 2,0 mm aufweist, kann verglichen mit dem Fall mit 0,5 mm der Wärmewiderstand um annähernd 15% reduziert werden. In diesem Fall kann der Wärmewiderstand der Halbleitervorrichtung 100a äquivalent dem Wärmewiderstand im Fall einer Verwendung eines aus Aluminiumnitrid bestehenden keramischen isolierenden Substrats gebildet werden. Je dicker die Schaltungsstruktur 16 ist, desto kleiner ist darüber hinaus ein Änderungsbetrag des Wärmewiderstands bezogen auf einen Änderungsbetrag der Dicke der Schaltungsstruktur 16. Der Effekt einer Reduzierung des Wärmewiderstands konvergiert tendenziell, wenn die Dicke der Schaltungsstruktur 16 nicht weniger als 3 mm beträgt.
  • Gemäß dem Obigen ist es in der vorliegenden Ausführungsform wünschenswert, dass die Dicke der Schaltungsstruktur 16 nicht weniger als 1 mm und nicht mehr als 3 mm beträgt. Dies ermöglicht, dass sich durch den Halbleiterchip 24 erzeugte Wärme durch die Schaltungsstruktur 16 ausreichend verteilt, bevor die Wärme die organische Isolierschicht 14 erreicht. Dementsprechend kann der Wärmewiderstand der Halbleitervorrichtung 100 reduziert werden.
  • Außerdem kann die Dicke der Schaltungsstruktur 16 nicht weniger als 2 mm betragen. Dadurch kann selbst eine Verwendung der organischen Isolierschicht 14 einen Wärmewiderstand bieten, der demjenigen des keramischen isolierenden Substrats äquivalent oder geringer als derjenige des keramischen isolierenden Substrats ist.
  • Darüber hinaus kommt für organische isolierende Substrate im Allgemeinen gelegentlich ein Fall vor, in dem eine organische Isolierschicht dünn ausgebildet wird, um einen Wärmewiderstand zu reduzieren. Bei der vorliegenden Ausführungsform kann, da der Wärmewiderstand mit der Schaltungsstruktur 16 reduziert werden kann, die organische Isolierschicht 14 dick vorgesehen werden. Dementsprechend kann eine Stehspannung des isolierenden Substrats 10 verbessert werden.
  • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung 200 gemäß einem Vergleichsbeispiel der ersten Ausführungsform. Die Halbleitervorrichtung 200 enthält ein isolierendes Substrat 210. Das isolierende Substrat 210 enthält Schaltungsstrukturen 216. Die Halbleitervorrichtung 200 unterscheidet sich von der Halbleitervorrichtung 100 in einem Verfahren zum Ausbilden der Schaltungsstrukturen 216. Die Schaltungsstrukturen 216 werden mittels Ätzen einer Metallschicht gebildet. In diesem Fall bewirkt ein Ätzfaktor, dass die Breite der unteren Oberfläche der Schaltungsstruktur 216 größer als die Breite ihrer oberen Oberfläche ist.
  • Ein Ätzbetrag in der transversalen Richtung ist umso größer, je dicker die Schaltungsstruktur 216 ist. Deshalb ist, je dicker die Schaltungsstruktur 216 ist, die Differenz zwischen der Breite der unteren Oberfläche der Schaltungsstruktur 216 und der Breite ihrer oberen Oberfläche umso größer. Dementsprechend muss, je dicker die Schaltungsstruktur 216 ist, der Abstand zwischen den Schaltungsstrukturen 216 umso größer sein. Dies kann eine Vergrößerung der Halbleitervorrichtung 200 herbeiführen, wenn die Schaltungsstruktur 216 dick ausgebildet wird.
  • Im Gegensatz dazu werden in der vorliegenden Ausführungsform die Schaltungsstrukturen 16 mittels mechanischer Bearbeitung gebildet. Deshalb kann die Form eines Querschnitts der Schaltungsstruktur 16 senkrecht zur oberen Oberfläche der organischen Isolierschicht 14 viereckig geschaffen werden. Dementsprechend kann verglichen mit dem Fall einer Ausbildung der Schaltungsstrukturen 16 mittels Ätzung der Abstand zwischen den Schaltungsstrukturen 16 gering ausgebildet werden. Die Schaltungsstruktur 16 kann daher dick ausgebildet werden, während eine Vergrößerung der Halbleitervorrichtung 100 unterdrückt wird. Da Schnittflächen der Schaltungsstrukturen 16 groß ausgebildet werden können, kann darüber hinaus die Stromdichte der Halbleitervorrichtung 100 erhöht werden.
  • In der vorliegenden Ausführungsform werden die Schaltungsstrukturen 16 mittels mechanischer Bearbeitung geschaffen. Als eine Modifikation davon kann eine Metallschicht bearbeitet werden, indem von ihrer oberen Oberfläche aus eine mechanische Bearbeitung hinab bis zu einer bestimmten Tiefe durchgeführt wird, um deren verbleibenden Teilbereich mittels Ätzung zu bearbeiten. Nachdem die Metallschicht mittels mechanischer Bearbeitung bearbeitet ist, bis der Rest ihres zu bearbeitenden Teilbereichs eine Dicke von 50 µm aufweist, kann beispielsweise der Rest des zu bearbeitenden Teils mittels Ätzung entfernt werden. Dadurch kann verglichen mit dem Fall einer Ausbildung der Schaltungsstrukturen 16 allein mittels mechanischer Bearbeitung verhindert werden, dass die organische Isolierschicht 14 beim Ausbilden der Schaltungsstrukturen 16 mechanisch beschädigt wird.
  • 6 ist eine Querschnittsansicht einer Halbleitervorrichtung 300 gemäß einer ersten Modifikation der ersten Ausführungsform. Die Halbleitervorrichtung 300 enthält ein isolierendes Substrat 310. Das isolierende Substrat 310 enthält Schaltungsstrukturen 316. Ecken, die die oberen Oberflächen der Schaltungsstrukturen 316 mit deren lateralen Oberflächen verbinden, sind zum Beispiel wie in 6 veranschaulicht angefast und abgerundet. Die runden Ecken der Schaltungsstrukturen 316 werden mittels Ätzung oder mechanischer Bearbeitung gebildet. Die oberen Oberflächen der Schaltungsstrukturen 316 verbinden sich glatt mit deren lateralen Oberflächen, und dadurch kann eine an dem Versiegelungsharz 30 auftretende Spannung entlastet werden. Dementsprechend kann ein Bruch des Versiegelungsharzes 30 aufgrund von Rissen unterdrückt werden.
  • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung 400 gemäß einer zweiten Modifikation der ersten Ausführungsform. Die Halbleitervorrichtung 400 enthält ein isolierendes Substrat 410. Das isolierende Substrat 410 enthält Schaltungsstrukturen 416. Auf den oberen Oberflächen der Schaltungsstrukturen 416 sind Vertiefungsteile 417 ausgebildet. Die Vertiefungsteile 417 werden mittels einer halben Ätzung oder mechanischen Bearbeitung gebildet. Die Verbindungsmaterialien 22 sind in den Vertiefungsteilen 417 vorgesehen. Die Verbindungsmaterialien 22 und die Halbleiterchips 24 sind in Draufsicht im Innern der Vertiefungsteile 417 enthalten. Dadurch kann eine Lageverschiebung an den Verbindungsmaterialien 22 und den Halbleiterchips 24 unterdrückt werden. Dementsprechend kann eine Produktivität verbessert werden.
  • 8 ist eine Querschnittsansicht einer Halbleitervorrichtung 500 gemäß einer dritten Modifikation der ersten Ausführungsform. Die Halbleitervorrichtung 500 enthält ein isolierendes Substrat 510. Das isolierende Substrat 510 enthält Schaltungsstrukturen 516. Auf der Schaltungsstruktur 516 ist eine Stufe ausgebildet. Die Stufe ermöglicht, dass die Schaltungsstruktur 516 einwärts gehend dicker ist. Die Stufen werden mittels einer halben Ätzung oder mechanischen Bearbeitung gebildet. Der Halbleiterchip 24 ist mit der obersten Plattform der Schaltungsstruktur 516, welche bei ihrem zentralen Teil liegt, verbunden. Deshalb kann der Halbleiterchip 24 leicht an seiner Montageposition positioniert werden. Dementsprechend kann eine Lageverschiebung an den Verbindungsmaterialien 22 und den Halbleiterchips 24 unterdrückt werden und kann die Produktivität verbessert werden. Darüber hinaus dient das Versiegelungsharz 30, das mit den Stufen in Kontakt ist, als Anker. Daher kann ein Ablösen des Versiegelungsharzes 30 vom isolierenden Substrat 510 unterdrückt werden.
  • Die Schaltungsstruktur 516 ist nicht darauf beschränkt, dass sie eine Stufe aufweist; sondern eine Vielzahl von Stufen kann ausgebildet werden, um einen größeren Ankereffekt zu erhalten. Die Stufen können darüber hinaus auf den Schaltungsstrukturen 516 auf beiden Seiten von jedem der Halbleiterchips 24 oder auf einer Seite von jedem dieser ausgebildet werden.
  • 9 ist eine Querschnittsansicht einer Halbleitervorrichtung 600 gemäß einer vierten Modifikation der ersten Ausführungsform. Die Halbleitervorrichtung 600 enthält ein isolierendes Substrat 610. Das isolierende Substrat 610 enthält Schaltungsstrukturen 616. Auf den Schaltungsstrukturen 616 sind Rillen 618 ausgebildet. Die Rillen 618 sind außerhalb von Bereichen der Schaltungsstrukturen 616, auf denen die Halbleiterchips 24 montiert sind, ausgebildet. Die Rillen 618 werden mittels einer halben Ätzung oder mechanischen Bearbeitung gebildet. Das in den Rillen 618 eingebettete Versiegelungsharz 30 dient als Anker. Daher kann ein Ablösen des Versiegelungsharzes 30 vom isolierenden Substrat 610 unterdrückt werden. Dementsprechend kann eine Betriebssicherheit verbessert werden.
  • Die Schnittform der Rille 618 ist rechteckig oder quadratisch. Nicht darauf beschränkt kann die Schnittform der Rille 618 trapezförmig, dreieckig, polygonal oder halbkreisförmig sein. Darüber hinaus kann die Schnittform der Rille 618 eine Form sein, deren Breite kleiner ist, je näher sie der oberen Oberfläche der Schaltungsstruktur 616 kommt. Die Rillen 618 können außerdem auf den Schaltungsstrukturen 616 auf beiden Seiten von jedem der Halbleiterchips 24 ausgebildet sein, oder die Rille 618 kann auf einer Seite von jedem dieser ausgebildet sein.
  • 10 ist eine Querschnittsansicht einer Halbleitervorrichtung 700 gemäß einer fünften Modifikation der ersten Ausführungsform. Die Halbleitervorrichtung 700 enthält ein isolierendes Substrat 710. Das isolierende Substrat 710 enthält Schaltungsstrukturen 716. Die Schaltungsstrukturen 716 umfassen eine erste Schaltungsstruktur 716a und eine zweite Schaltungsstruktur 716b. Die zweite Schaltungsstruktur 716b ist dünner als die erste Schaltungsstruktur 716a.
  • Darüber hinaus umfassen die Halbleiterchips 24 einen ersten Halbleiterchip 724a, der auf der oberen Oberfläche der ersten Schaltungsstruktur 716a vorgesehen ist, und einen zweiten Halbleiterchip 724b, der auf der oberen Oberfläche der zweiten Schaltungsstruktur 716b vorgesehen ist. Der zweite Halbleiterchip 724b ist dicker als der erste Halbleiterchip 724a. Über dem ersten Halbleiterchip 724a und dem zweiten Halbleiterchip 724b ist ein Anschluss 738 vorgesehen. Sowohl die obere Oberfläche des ersten Halbleiterchips 724a als auch die obere Oberfläche des zweiten Halbleiterchips 724b sind mit Verbindungsmaterialien 736 mit dem Anschluss 738 verbunden. Der Anschluss 738 ist flach plattenförmig.
  • In der Halbleitervorrichtung 700 ist der Unterschied in der Dicke zwischen dem ersten Halbleiterchip 724a und dem zweiten Halbleiterchip 724b durch die Schaltungsstrukturen 716 ausgeglichen. Mit anderen Worten ist die Höhe der oberen Oberfläche des ersten Halbleiterchips 724a von der organischen Isolierschicht 14 aus gleich der Höhe der oberen Oberfläche des zweiten Halbleiterchips 724b von der organischen Isolierschicht 14 aus. Dadurch kann die Halbleitervorrichtung 700 einfach zusammengebaut werden. Dementsprechend kann die Produktivität verbessert werden.
  • Insbesondere können die Halbleiterchips 24 statt aus Silizium mit einem Halbleiter mit breiter Bandlücke geschaffen sein. Der Halbleiter mit breiter Bandlücke ist Siliziumcarbid, ein Material auf Gallium-Nitrid-Basis oder Diamant. Ein Ausbilden der Halbleiterchips 24 mit dem Halbleiter mit breiter Bandlücke ermöglicht, dass eine Stehspannungseigenschaft der Halbleitervorrichtung 100 weiter verbessert wird.
  • Darüber hinaus können die mit dem Halbleiter mit breiter Bandlücke geschaffenen Halbleiterchips 24 in der Wärmebeständigkeitseigenschaft weiter verbessert werden. Dementsprechend kann der Kühlkörper 32 zur Luftkühlung verkleinert werden, was zu einer Verkleinerung der Halbleitervorrichtung 100 führt. Darüber hinaus kann die Halbleitervorrichtung 100 bei hoher Temperatur arbeiten. Die Halbleitervorrichtung 100 kann ferner ihren höheren Wirkungsgrad erzielen, da elektrische Leistungsverluste reduziert werden können.
  • Diese Modifikationen können für eine Halbleitervorrichtung, eine elektrische Leistungsumwandlungseinrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß folgenden Ausführungsformen geeignet verwendet werden. Indes werden für die Halbleitervorrichtung, die elektrische Leistungsumwandlungseinrichtung und das Verfahren zum Herstellen der Halbleitervorrichtung gemäß den folgenden Ausführungsformen vorwiegend Unterschiede mit der ersten Ausführungsform erläutert, da sie viele Ähnlichkeiten mit der ersten Ausführungsform aufweisen.
  • Zweite Ausführungsform
  • In der vorliegenden Ausführungsform wird die oben erwähnte Halbleitervorrichtung 100 gemäß der ersten Ausführungsform für eine elektrische Leistungsumwandlungseinrichtung verwendet. Die vorliegende Ausführungsform ist nicht auf eine spezifische elektrische Leistungsumwandlungseinrichtung beschränkt, sondern schließt, wie im Folgenden als eine zweite Ausführungsform beschrieben wird, einen Fall ein, in dem die Halbleitervorrichtung 100 gemäß der ersten Ausführungsform für einen Dreiphasen-inverter verwendet wird.
  • 11 ist ein Blockdiagramm, das eine Konfiguration eines elektrischen Leistungsumwandlungssystems veranschaulicht, für das eine elektrische Leistungsumwandlungseinrichtung 800 gemäß der vorliegenden Ausführungsform verwendet wird.
  • Das in 11 veranschaulichte elektrische Leistungsumwandlungssystem besteht aus einer Stromversorgung 850, der elektrischen Leistungsumwandlungseinrichtung 800 und einer Last 900. Die Stromversorgung 850 ist eine DC-Stromversorgung und stellt der elektrischen Leistungsumwandlungseinrichtung 800 elektrische DC-Leistung bereit. Die Stromversorgung 850 kann aus verschiedenen Komponenten bestehen und kann beispielsweise von einem DC-System, Solarzellen und Speicherbatterien gebildet werden. Darüber hinaus kann die Stromversorgung 850 von einer Gleichrichterschaltung oder einem mit einem AC-System verbundenen AC/DC-Wandler gebildet werden. Ansonsten kann die Stromversorgung 850 von einem DC/DC-Wandler gebildet werden, der von einem DC-System abgegebene elektrische DC-Leistung in eine vorbestimmte elektrische Leistung umwandelt.
  • Die elektrische Leistungsumwandlungseinrichtung 800 ist ein zwischen die Stromversorgung 850 und die Last 900 geschalteter Dreiphasen-Inverter. Die elektrische Leistungsumwandlungseinrichtung 800 wandelt von der Stromversorgung 850 bereitgestellte elektrische DC-Leistung in elektrische AC-Leistung um und stellt der Last 900 die elektrische AC-Leistung bereit. Wie in 11 veranschaulicht ist, enthält die elektrische Leistungsumwandlungseinrichtung 800 eine Hauptwandlerschaltung 801, eine Ansteuerschaltung 802 und eine Steuerschaltung 803. Die Hauptwandlerschaltung 801 wandelt elektrische DC-Leistung in elektrische AC-Leistung um und gibt sie ab. Die Ansteuerschaltung 802 gibt ein Ansteuersignal zum Ansteuern jeder Schaltvorrichtung der Hauptwandlerschaltung 801 ab. Die Steuerschaltung 803 gibt ein Steuersignal zum Steuern der Ansteuerschaltung 802 an die Ansteuerschaltung 802 ab.
  • Die Last 900 ist ein Dreiphasen-Motor, der durch die von der elektrischen Leistungsumwandlungseinrichtung 800 bereitgestellte elektrische AC-Leistung angetrieben wird. Insbesondere ist die Last 900 nicht auf einen spezifischen Einsatz beschränkt, sondern ist eine beliebige von an verschiedenen elektrischen Vorrichtungen montierten Motoren. Die Last 900 wird beispielsweise für einen Motor für ein Hybridfahrzeug, ein Elektrofahrzeug, einen Zug, einen Lift oder eine Klimaanlage verwendet.
  • Details der elektrischen Leistungsumwandlungseinrichtung 800 werden im Folgenden beschrieben. Die Hauptwandlerschaltung 801 enthält nicht dargestellte Schaltvorrichtungen und Freilaufdioden. Die Hauptwandlerschaltung 801 wandelt durch Schalten der Schaltvorrichtungen von der Stromversorgung 850 bereitgestellte elektrische DC-Leistung in elektrische AC-Leistung um und stellt der Last 900 die elektrische AC-Leistung bereit. Die Hauptwandlerschaltung 801 kann beliebige verschiedener spezifischer Schaltungskonfigurationen verwenden, und die Hauptwandlerschaltung 801 gemäß der vorliegenden Ausführungsform ist eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus. Solch eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus kann aus sechs Schaltvorrichtungen und sechs Freilaufdioden, die zu den einzelnen Schaltvorrichtungen antiparallel sind, aufgebaut sein. Für die Vielzahl von Schaltvorrichtungen der Hauptwandlerschaltung 801 wird die Halbleitervorrichtung gemäß einer der oben erwähnten ersten Ausführungsform verwendet. Je zwei Schaltvorrichtungen der sechs Schaltvorrichtungen sind in Reihe geschaltet und bilden obere und untere Arme. Jedes Paar der oberen und unteren Arme bildet eine Phase (eine U-Phase, eine V-Phase oder eine W-Phase) der Vollbrückenschaltung. Ferner sind Ausgangsanschlüsse der einzelnen oberen und unteren Arme, das heißt drei Ausgangsanschlüsse, der Hauptwandlerschaltung 801 mit der Last 900 verbunden.
  • Die Ansteuerschaltung 802 erzeugt Ansteuersignale zum Ansteuern der Schaltvorrichtungen der Hauptwandlerschaltung 801 und stellt sie Steuerelektroden der Schaltvorrichtungen der Hauptwandlerschaltung 801 bereit. Konkret gibt die Ansteuerschaltung 802 Ansteuersignale, um Schaltvorrichtungen in EIN-Zustände zu versetzen, und Ansteuersignale, um eine Schaltvorrichtung in AUS-Zustände zu versetzen, an die Steuerelektroden der Schaltvorrichtungen gemäß einem Steuersignal von der später erwähnten Steuerschaltung 803 ab. Wenn die Schaltvorrichtung im EIN-Zustand gehalten wird, ist das Ansteuersignal ein EIN-Signal, welches ein Spannungssignal ist, das nicht geringer als die Schwellenspannung der Schaltvorrichtung ist. Wenn die Schaltvorrichtung im AUS-Zustand gehalten wird, ist das Ansteuersignal ein AUS-Signal, welches ein Spannungssignal ist, das nicht höher als die Schwellenspannung der Schaltvorrichtung ist.
  • Die Steuerschaltung 803 steuert die Schaltvorrichtungen der Hauptwandlerschaltung 801 so, dass der Last 900 eine gewünschte elektrische Leistung bereitgestellt wird. Konkret berechnet die Steuerschaltung 803 eine EIN-Zeit, welche eine Zeitspanne ist, während der jede Schaltvorrichtung der Hauptwandlerschaltung 801 im EIN-Zustand sein muss, auf der Basis der der Last 900 bereitzustellenden elektrischen Leistung. Beispielsweise kann die Hauptwandlerschaltung 801 mittels einer PWM-Steuerung gesteuert werden, bei der die EIN-Zeit der Schaltvorrichtungen gemäß einer abzugebenden Spannung moduliert wird. Die Steuerschaltung 803 gibt ein Steuersignal, das eine Steueranweisung ist, an die Ansteuerschaltung 802 ab, so dass zu jedem Zeitpunkt die EIN-Signale an die Schaltvorrichtungen, die in die EIN-Zustände versetzt werden sollen, abgegeben werden und die AUS-Signale an die Schaltvorrichtungen, die in die AUS-Zustände versetzt werden sollen, abgegeben werden. Gemäß dem Steuersignal gibt die Ansteuerschaltung 802 das EIN-Signal oder das AUS-Signal an die Steuerelektrode jeder Schaltvorrichtung als Ansteuersignal ab.
  • Da für die elektrische Leistungsumwandlungseinrichtung 800 gemäß der vorliegenden Ausführungsform die Halbleitervorrichtung 100 gemäß der ersten Ausführungsform als die Schaltvorrichtungen der Hauptwandlerschaltung 801 verwendet wird, wird eine effiziente Wärmeableitung von der elektrischen Leistungsumwandlungseinrichtung 800 erzielt.
  • Während für die vorliegende Ausführungsform ein Beispiel, in welchem die erste Ausführungsform für den Dreiphasen-Inverter mit zwei Niveaus verwendet wird, beispielhaft beschrieben wurde, ist die vorliegende Ausführungsform nicht auf diesen beschränkt, sondern sie kann für verschiedene elektrische Leistungsumwandlungseinrichtungen verwendet werden. Die elektrische Leistungsumwandlungseinrichtung mit zwei Niveaus in der vorliegenden Ausführungsform kann durch eine elektrische Leistungsumwandlungseinrichtung mit drei Niveaus oder mehr Niveaus ersetzt werden. Darüber hinaus kann, wenn einer einphasigen Last elektrische Leistung bereitgestellt wird, die erste Ausführungsform für einen einphasigen Inverter verwendet werden. Wenn einer DC-Last elektrische Leistung bereitgestellt wird, kann außerdem die erste Ausführungsform für einen DC/DC-Wandler oder einen AC/DC-Wandler verwendet werden.
  • Für die elektrische Leistungsumwandlungseinrichtung 800, für die die erste Ausführungsform verwendet wird, ist außerdem die Last 900 nicht auf einen Motor beschränkt. Sie kann deshalb auch zum Beispiel als eine Stromversorgungsvorrichtung einer Elektroerodiermaschine, einer Laserstrahlmaschine, einer Kocheinrichtung mit Induktionsheizung oder eines Systems zur drahtlosen Leistungseinspeisung verwendet werden. Die elektrische Leistungsumwandlungseinrichtung 800 kann darüber hinaus auch als ein Leistungskonditionierer eines Systems zur Erzeugung von Solarenergie, eines Leistungsspeichersystems oder dergleichen genutzt werden.
  • Die in den vorhergehenden Ausführungsformen beschriebenen technischen Merkmale können nach Bedarf in verschiedenen Kombinationen genutzt werden.
  • Bei der Halbleitervorrichtung und dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung wird die Dicke der Schaltungsstruktur so festgelegt, dass sie nicht weniger als 1 mm und nicht mehr als 3 mm beträgt, und dadurch ermöglicht sogar eine Verwendung der organischen Isolierschicht, die eine geringe Wärmeleitfähigkeit aufweist, dass eine ausreichende Wärmeableitung von der Schaltungsstruktur erzielt wird. Dementsprechend kann eine effiziente Wärmeableitung erreicht werden.

Claims (11)

  1. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700), aufweisend: ein isolierendes Substrat (10, 310, 410, 510, 610, 710), das eine organische Isolierschicht (14) und eine Schaltungsstruktur (16, 316, 416, 516, 616, 716) aufweist, die auf der organischen Isolierschicht (14) angeordnet ist; und einen Halbleiterchip (24), der auf einer oberen Oberfläche der Schaltungsstruktur (16, 316, 416, 516, 616, 716) angeordnet ist, wobei eine Dicke der Schaltungsstruktur (16, 316, 416, 516, 616, 716) nicht weniger als 1 mm und nicht mehr 3 mm beträgt, die Schaltungsstruktur (16, 316, 416, 516, 616, 716) eine erste Schaltungsstruktur (716a) und eine zweite Schaltungsstruktur (716b) aufweist, die dünner als die erste Schaltungsstruktur (716a) ist, und der Halbleiterchip (24) einen ersten Halbleiterchip (724a), der auf einer oberen Oberfläche der ersten Schaltungsstruktur (716a) angeordnet ist, und einen zweiten Halbleiterchip (724b) aufweist, der auf einer oberen Oberfläche der zweiten Schaltungsstruktur (716b) angeordnet ist, wobei der zweite Halbleiterchip (724b) dicker als der ersten Halbleiterchip (724a) ist.
  2. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach Anspruch 1, wobei eine Breite der oberen Oberfläche der Schaltungsstruktur (16, 316, 416, 516, 616, 716) gleich einer Breite einer der oberen Oberfläche entgegengesetzten unteren Oberfläche ist.
  3. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach Anspruch 1 oder 2, wobei die Dicke der Schaltungsstruktur (16, 316, 416, 516, 616, 716) nicht weniger als 2 mm beträgt.
  4. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach einem der Ansprüche 1 bis 3, wobei eine die obere Oberfläche der Schaltungsstruktur (16, 316, 416, 516, 616, 716) mit einer lateralen Oberfläche der Schaltungsstruktur (16, 316, 416, 516, 616, 716) verbindende Ecke abgerundet ist.
  5. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach einem der Ansprüche 1 bis 4, wobei ein Vertiefungsteil (417) auf der oberen Oberfläche der Schaltungsstruktur (16, 316, 416, 516, 616, 716) ausgebildet ist und der Halbleiterchip (24) in Draufsicht im Innern des Vertiefungsteils (417) enthalten ist.
  6. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach einem der Ansprüche 1 bis 5, wobei eine Stufe auf der Schaltungsstruktur (16, 316, 416, 516, 616, 716) so ausgebildet ist, dass die Schaltungsstruktur (16, 316, 416, 516, 616, 716) einwärts gehend dicker ist.
  7. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach einem der Ansprüche 1 bis 6, wobei eine Rille (618) auf der Schaltungsstruktur (16, 316, 416, 516, 616, 716) außerhalb eines Bereichs, auf dem der Halbleiterchip (24) montiert ist, ausgebildet ist.
  8. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach einem der Ansprüche 1 bis 7, wobei der Halbleiterchip (24) mit einem Halbleiter mit breiter Bandlücke geschaffen ist.
  9. Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach Anspruch 8, wobei der Halbleiter mit breiter Bandlücke Siliziumcarbid, ein Material auf Gallium-Nitrid-Basis oder Diamant ist.
  10. Elektrische Leistungsumwandlungseinrichtung (800), aufweisend: eine Hauptwandlerschaltung (801), die die Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) nach einem der Ansprüche 1 bis 9 aufweist und eingespeiste elektrische Leistung umwandelt und abgibt; eine Ansteuerschaltung (802), die ein Ansteuersignal zum Ansteuern der Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) an die Halbleitervorrichtung (100, 100a, 300, 400, 500, 600, 700) abgibt; und eine Steuerschaltung (803), die ein Steuersignal zum Steuern der Ansteuerschaltung (802) an die Ansteuerschaltung (802) abgibt.
  11. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, aufweisend: ein Ausbilden der Metallschicht mit einer Dicke von nicht weniger als 1 mm und nicht mehr als 3 mm auf der organischen Isolierschicht (14); ein Strukturieren der Metallschicht mittels mechanischer Bearbeitung, um die Schaltungsstruktur (16, 316, 416, 516, 616, 716) auszubilden; und ein Anordnen des Halbleiterchips (24) auf der oberen Oberfläche der Schaltungsstruktur (16, 316, 416, 516, 616, 716).
DE102019217502.3A 2018-11-19 2019-11-13 Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102019217502B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018216711A JP7147502B2 (ja) 2018-11-19 2018-11-19 半導体装置、電力変換装置および半導体装置の製造方法
JP2018-216711 2018-11-19

Publications (2)

Publication Number Publication Date
DE102019217502A1 DE102019217502A1 (de) 2020-05-20
DE102019217502B4 true DE102019217502B4 (de) 2022-03-17

Family

ID=70470212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019217502.3A Active DE102019217502B4 (de) 2018-11-19 2019-11-13 Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11107760B2 (de)
JP (1) JP7147502B2 (de)
CN (1) CN111211060B (de)
DE (1) DE102019217502B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7487614B2 (ja) 2020-08-26 2024-05-21 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
JP7459395B1 (ja) 2022-06-28 2024-04-01 三菱電機株式会社 半導体装置
DE102022207525A1 (de) 2022-07-22 2024-01-25 Vitesco Technologies Germany Gmbh Leistungsmodul und Verfahren zur Herstellung desselben, Stromrichter mit einem Leistungsmodul

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145748A (ja) 1989-10-31 1991-06-20 Narumi China Corp セラミックス回路基板
DE4406397A1 (de) 1994-02-26 1995-08-31 Curamik Electronics Gmbh Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
JP2008282834A (ja) 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
DE102010039728A1 (de) 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
US20140291699A1 (en) 2011-12-20 2014-10-02 Kabushiki Kaisha Toshiba Ceramic/copper circuit board and semiconductor device
DE102014105000A1 (de) 2014-04-08 2015-10-08 Infineon Technologies Ag Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE112018001769T5 (de) 2017-03-31 2019-12-19 Rohm Co., Ltd. Leistungsmodul und herstellungsverfahren des leistungsmoduls

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169560A (ja) * 1999-12-02 2001-06-22 Mitsubishi Electric Corp 電力変換装置
JP2002280705A (ja) * 2001-03-19 2002-09-27 Hitachi Metals Ltd 複合基板の回路形成方法及び複合基板
JP4401096B2 (ja) * 2003-03-26 2010-01-20 Ｄｏｗａホールディングス株式会社 回路基板の製造方法
CN1941347A (zh) * 2005-09-29 2007-04-04 中国砂轮企业股份有限公司 高导热效率电路板
JP2012114360A (ja) * 2010-11-26 2012-06-14 Toyota Motor Corp 半導体装置
JP6024750B2 (ja) * 2012-07-17 2016-11-16 富士電機株式会社 半導体モジュール
JP2014053384A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP6371610B2 (ja) * 2014-01-17 2018-08-08 ローム株式会社 パワーモジュールおよびその製造方法
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
US9979105B2 (en) * 2015-05-15 2018-05-22 Mitsubishi Electric Corporation Power semiconductor device
JP6706253B2 (ja) * 2015-05-27 2020-06-03 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
JP6598151B2 (ja) * 2015-08-25 2019-10-30 ローム株式会社 半導体装置およびその製造方法
JP6418126B2 (ja) * 2015-10-09 2018-11-07 三菱電機株式会社 半導体装置
DE112017006866T5 (de) * 2017-02-23 2019-10-31 Ngk Insulators, Ltd. Isoliertes wärmeabfuhrsubstrat

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145748A (ja) 1989-10-31 1991-06-20 Narumi China Corp セラミックス回路基板
DE4406397A1 (de) 1994-02-26 1995-08-31 Curamik Electronics Gmbh Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
JP2008282834A (ja) 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
DE102010039728A1 (de) 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
US20140291699A1 (en) 2011-12-20 2014-10-02 Kabushiki Kaisha Toshiba Ceramic/copper circuit board and semiconductor device
DE102014105000A1 (de) 2014-04-08 2015-10-08 Infineon Technologies Ag Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE112018001769T5 (de) 2017-03-31 2019-12-19 Rohm Co., Ltd. Leistungsmodul und herstellungsverfahren des leistungsmoduls

Also Published As

Publication number Publication date
CN111211060B (zh) 2023-10-31
CN111211060A (zh) 2020-05-29
US20200161233A1 (en) 2020-05-21
DE102019217502A1 (de) 2020-05-20
JP7147502B2 (ja) 2022-10-05
US11107760B2 (en) 2021-08-31
JP2020088038A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
EP3008753B1 (de) Leistungsmodul
EP0688053B1 (de) Niederinduktives Leistungshalbleitermodul
DE102019217502B4 (de) Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102017220212B4 (de) Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung
DE112018002403B4 (de) Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
EP0427143A2 (de) Leistungshalbleitermodul
DE102017221961B4 (de) Halbleiterleistungsmodul und leistungsumrichtervorrichtung
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102019208826B4 (de) Leistungsmodul und Leistungsumwandlungsvorrichtung
EP2203937B1 (de) Verfahren zur herstellung einer elektronischen schaltung aus teilschaltungen
EP3635781A1 (de) Leistungsumrichtermodul und verfahren zu dessen herstellung
DE102019200884A1 (de) Leistungsmodul und Leistungskonverter
DE112020007745T5 (de) Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE112019007411T5 (de) Halbleitermodul und leistungswandlervorrichtung
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE112019006927B4 (de) Halbleitervorrichtung, Herstellungsverfahren für eine Halbleitervorrichtung sowie Leistungswandler
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE102015115132A1 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur
DE112020006549T5 (de) Leistungsmodul und leistungswandler
DE112018003850B4 (de) Halbleitereinheit und halbleitermodul
DE112017007430T5 (de) Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence